JP5612336B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5612336B2
JP5612336B2 JP2010050057A JP2010050057A JP5612336B2 JP 5612336 B2 JP5612336 B2 JP 5612336B2 JP 2010050057 A JP2010050057 A JP 2010050057A JP 2010050057 A JP2010050057 A JP 2010050057A JP 5612336 B2 JP5612336 B2 JP 5612336B2
Authority
JP
Japan
Prior art keywords
growth substrate
semiconductor film
region
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010050057A
Other languages
English (en)
Other versions
JP2011187596A (ja
Inventor
紀子 二瓶
紀子 二瓶
裕介 横林
裕介 横林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2010050057A priority Critical patent/JP5612336B2/ja
Priority to US13/041,553 priority patent/US8198113B2/en
Publication of JP2011187596A publication Critical patent/JP2011187596A/ja
Application granted granted Critical
Publication of JP5612336B2 publication Critical patent/JP5612336B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00

Description

本発明は、半導体発光素子を製造する方法に関する。
近年、特に青色発光を示すAlInGaN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で表されるIII族窒化物半導体を主材料とする半導体発光素子の分野では、半導体膜の結晶成長に使用した成長基板を除去し、電流を縦方向に流す、いわゆる縦型半導体発光素子の採用が増えている。
成長基板には、通常、低価格で、AlInGaNとの格子整合及び高品質半導体膜の結晶成長が可能なサファイア基板等の異種基板が用いられる。しかしサファイアは、青色光に対する光屈折率が半導体膜よりも小さい。このため、半導体膜内の活性層で発光された青色光の一部を活性層側に全反射し、外部へ放出される光を制限してしまう。縦型半導体発光素子は、成長基板を除去することで光屈折率差による全反射の問題を解決し、光取り出し効率を向上させることが可能な半導体発光素子である。
また縦型半導体発光素子においては、支持体をp電極として利用できるため、横型半導体発光素子のように、活性層を含む半導体膜の一部を除去し、半導体膜の同一面側にn電極及びp電極を形成する必要がない。光放出面側に形成する電極がn電極のみとなるので、半導体発光素子1個当たりの発光面積(活性層面積)を広く取ることができる。また電極が発光の影となる面積も小さくなる。
図11(A)〜(D)を参照して、縦型半導体発光素子の一般的な製造方法を説明する。図11(A)は、縦型半導体発光素子の製造方法を示すフローチャートである。成長基板、たとえばサファイア基板を準備し、その上にAlInGaNからなる半導体膜を結晶成長させる(ステップS101)。半導体膜の結晶成長にはたとえばMOCVD(metal organic chemical vapor deposition)法が用いられる。形成される半導体膜は少なくとも、成長基板側から順に、第1導電型(n型)の第1半導体層、発光が行われる活性層、第2導電型(p型)の第2半導体層を含む。
たとえば電子ビーム蒸着法を用い、半導体膜表面に金属層(p電極及び接合層を構成する金属多層膜)を形成し、これを介して半導体膜と支持体とを接合する(ステップS102)。支持体には導電性の基板、たとえば不純物が添加されたシリコンウエハや、Cu、CuW等の金属及び合金の板またはメッキ等が用いられる。接合は、熱圧着で行われることが一般的である。
サファイア基板等の成長基板をレーザリフトオフ法により剥離除去する(ステップS103)。成長基板側からレーザを照射することで、成長基板と半導体膜との界面付近に存在する、たとえばGaNの半導体層の一部を、Ga(金属)とN(ガス)とに分解する。たとえばライン状に整形されたレーザビームがウエハ全面にスキャンされ、成長基板が剥離される(たとえば、特許文献1及び2参照)。
本願発明者らは、先の出願(特許文献3)において、ウエハ内の半導体発光素子形成領域ごとに、それより一回り大きい矩形状に整形されたレーザパルスを入射させて成長基板を剥離する方法を提案した。
図11(B)及び(C)はそれぞれ、成長基板除去工程(ステップS103)におけるパルスレーザビームの照射領域を示す、平面図及び断面図である。半導体膜形成工程(ステップS101)及び支持体形成工程(ステップS102)によって、成長基板10上に、順に半導体膜20、金属層(p電極及び接合層)30、支持体40が形成されている。パルスレーザビーム、たとえば波長248nmのKrFエキシマレーザは、成長基板側から照射される。エネルギ密度はビーム照射面において、たとえば920mJ/cmである。
図11(B)に示すように、矩形状のレーザパルスは、たとえばその短辺方向(図の上下方向)及び長辺方向(図の左右方向)にスキャンされる。スキャンにおいては、ビーム照射領域の端部同士をオーバーラップさせ、ウエハ上に未照射領域を残さない。
図11(C)を参照する。ウエハに照射されるレーザパルスの長辺(レーザ幅)はたとえば540μmであり、オーバーラップ幅はたとえば10μmである。
続いて、成長基板の除去処理を行う(ステップS104)。図11(D)は、レーザビーム照射直後の半導体膜20等積層構造の概略を示す断面図である。成長基板10と半導体膜20とは、レーザビームの照射でGaNの分解により析出した金属Ga層50、及び照射されたレーザビームで半導体膜20の一部が変質した変質層60を介して、なお接着されている。Gaの融点である30℃以上の温水にウエハを浸すことで、成長基板10を除去する。HCl浸漬によりGaを溶解させてもよい。
半導体発光素子間に位置する半導体膜20を除去し(ステップS105)、個々の半導体発光素子領域ごとに区画する溝(ストリート部)を形成する。半導体膜20の除去は、TMAH(tetramethylammonium hydroxide)やKOH等のアルカリ溶液によるウエットエッチ、RIE(reactive ion etching)によるドライエッチで行うことができる。
成長基板10の除去により露出した半導体膜20(第1半導体層)の表面にn電極を形成する(ステップS106)。たとえば特許文献2においては、Au、Tiを積層し、n電極を形成している。
素子分離を行う(ステップS107)。半導体膜20除去工程(ステップS105)で形成されたストリート部に沿って、金属層30及び支持体40を切断し、個々の半導体発光素子に分割する。切断には、スクライブ/ブレイキング、レーザスクライブ、ダイシング等が用いられる。
上述の縦型半導体発光素子の製造方法によれば、レーザビーム照射後の基板除去処理工程(ステップS104)が必要である。なお、温水やHClが隙間に入り込めない場合、この工程において、温水やHClへの浸漬によっては成長基板10を除去することができない。更に、変質層60が存在していると、成長基板10除去後に機械研磨やRIEによるドライエッチ等の表面処理が必要とされる。
レーザビームの照射で形成されるGa層50及び変質層60は、半導体膜20除去工程(ステップS105)で用いるエッチャントに対して反応しない、または半導体膜20とは異なるエッチングレートを示す。また、金属Ga層50の厚さ(金属Gaの析出量)や変質層60の厚さは、ウエハの反りや装置の熱引きなどの影響を受けやすく、レーザビームの照射エネルギの変動により、ウエハ面内で不均一となる。このためこの状態で半導体膜20除去工程(ステップS105)を行うと、ストリート部の半導体膜20のエッチング度合いにムラが生じ、ストリート部上の半導体膜の残渣がスクライブ不良を発生させる、後工程で半導体発光素子の形成領域側面に付着してリークの発生源となるなどにより、歩留まりが低下する。図12(A)は、成長基板10剥離後の表面状態の差に起因するエッチングムラを示す写真である。
レーザリフトオフ法を用いた成長基板10除去工程(ステップS103)においては、ウエハ外周部が剥離しがたく、レーザビームの照射によって成長基板10を除去することが困難な場合があった。除去のため、照射するレーザビームのエネルギを大きくすると、半導体膜20が破壊され、半導体発光素子の形成領域にクラックが生じることがあった。更に、レーザビームがオーバーラップして照射(多重照射)される半導体発光素子の形成領域間(ストリート部中央)から半導体膜20にクラックが発生することもあった。図12(B)は、レーザビームの多重照射領域に発生したクラックを示す写真である。写真中にはクラックを破線で囲んで表した。
特開2003−168820号公報 特開2006−073619号公報 特願2009−252902号
本発明の目的は、生産効率の高い半導体発光素子の製造方法を提供することである。
本発明の一観点によれば、(a)成長基板を準備する工程と、(b)前記成長基板上に、前記成長基板側から、各々AlInGaN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で構成される、第1導電型の第1半導体層、活性層、第2導電型の第2半導体層を含む半導体膜を形成する工程と、(c)支持体を準備する工程と、(d)前記半導体膜上及び/または前記支持体上に金属層を形成し、前記金属層を介して前記半導体膜と前記支持体とを接合する工程と、(e)前記成長基板の外周部にレーザビームを照射し、該外周部において、前記成長基板と前記半導体膜とを剥離する工程と、(f)前記成長基板の外周部の内側領域に、レーザビームが照射されない未照射領域を設けながら、レーザビームを照射し、前記成長基板を前記半導体膜から剥離除去する工程と、(g)前記成長基板が剥離除去された前記半導体膜の一部を除去してストリート部を形成し、半導体発光素子が形成される領域を区画する工程と、(h)前記ストリート部に沿って、前記金属層及び前記支持体を切断し、個々の半導体発光素子に分割する工程とを有し、前記ストリート部は、前記工程(f)で設けられる、レーザビームの未照射領域をウエットエッチングすることにより形成される半導体発光素子の製造方法が提供される。
本発明によれば、生産効率の高い半導体発光素子の製造方法を提供することができる。
実施例による半導体発光素子の製造方法を示すフローチャートである。 (A)〜(C)は、半導体膜形成工程(ステップS201)から成長基板除去工程(ステップS203)までの各工程を示す、半導体膜等積層構造の断面図である。 (A)〜(C)は、成長基板除去の第1工程を示す概略図である。 (A)〜(C)は、成長基板除去の第2工程を示す概略図である。 レーザ未照射領域の幅を20μmとし、成長基板10を剥離した後の半導体膜20を示す写真である。 (A)及び(B)は、成長基板除去の第2工程でレーザビームが照射された半導体膜等積層構造(ウエハ)の概略的な断面図である。 成長基板除去工程(ステップS203)によって、成長基板10が剥離された後の半導体膜20を示す写真である。 (A)〜(C)は、半導体膜除去工程(ステップS204)から素子分離工程(ステップS206)までの各工程を示す、半導体膜等積層構造の断面図である。 (A)及び(B)は、半導体膜除去工程後の処理状態を示す写真である。 レーザ照射後のクラックの有無及び半導体膜除去後のエッチングムラの有無を、レーザ未照射領域の幅によって分類した表である。 (A)〜(D)は、縦型半導体発光素子の一般的な製造方法を説明する図である。 (A)は、成長基板10剥離後の表面状態の差に起因するエッチングムラを示す写真であり、(B)は、レーザビームの多重照射領域に発生したクラックを示す写真である。
図1は、実施例による半導体発光素子の製造方法を示すフローチャートである。実施例による半導体発光素子の製造方法は、半導体膜形成工程(ステップS201)、支持体形成工程(ステップS202)、成長基板除去工程(ステップS203)、半導体膜除去工程(ステップS204)、電極形成工程(ステップS205)、及び素子分離工程(ステップS206)の各工程を含む。
図2(A)〜(C)は、半導体膜形成工程(ステップS201)から成長基板除去工程(ステップS203)までの各工程を示す、半導体膜等積層構造の断面図である。
図2(A)を参照して、半導体膜形成工程(ステップS201)について説明する。AlInGaN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)を結晶成長させることが可能な成長基板10を準備する。成長基板10は、たとえばC面サファイア基板である。
MOCVD法を用い、成長基板10上に半導体膜20を形成する。半導体膜20は、成長基板10側から順に、各々AlInGaNで構成される、n型の半導体層(第1半導体層21)、活性層22、及びp型の半導体層(第2半導体層23)を含む。
具体的には、まず成長基板10をMOCVD装置に投入し、水素雰囲気中で1000℃、10分間の加熱(サーマルクリーニング)を行う。次に約500℃で、TMG(trimethylgallium)10.4μmol/min、NH3.3LMを3分間供給し、低温バッファ層を形成する。続いて、1000℃まで昇温し、30秒間保持することにより、低温バッファ層を結晶化させ、そのままの温度で、TMG45μmol/min、NH4.4LMを20分間供給して下地GaN層を厚さ約1μmに形成する。その後、1000℃でTMG45μmol/min、NH4.4LM、SiH(モノシラン)2.7×10−9μmol/minを120分間供給し、n−GaN層(n型の第1半導体層21)を厚さ約7μmに成長させる。
活性層22には、InGaN/GaNからなる多重量子井戸構造を適用した。実施例においては、InGaN/GaNを1周期として5周期成長を行った。約700℃で、TMG3.6μmol/min、TMI(trimethylindium)10μmol/min、NH4.4LMを33秒間供給し、膜厚約2.2nmのInGaN井戸層、及び、TMG3.6μmol/min、NH4.4LMを320秒間供給し、膜厚約15nmのGaN障壁層の成長を、5周期分繰り返した。
温度を870℃まで上げ、TMG8.1μmol/min、TMA(trimethylaluminum)7.5μmol/min、NH4.4LM、CpMg(ビスシクロペンタジエニルマグネシウム)2.9×10−7μmol/minを5分間供給し、p−AlGaNクラッド層を厚さ約40nmに成長させる。そしてそのままの温度で、TMG18μmol/min、NH4.4LM、CpMg2.9×10−7μmol/minを7分間供給し、p−GaN層(p型の第2半導体層23)を、厚さ約150nmに成長させる。
図2(B)を参照して、支持体形成工程(ステップS202)について説明する。本工程においては、まずp−GaN層である第2半導体層23の表面に、p電極31、及び、支持体との接合のための接合層32の一部を形成する。具体的には、電子ビーム蒸着法により第2半導体層23側から、Pt10Å、Ag1500Å、Ti1000Å、Pt1000Å、Ti250Å、W1000Å、Ti250Å、Pt100Å、Au2000Åの各層を順に形成した。これらは、支持体との接合の機能を有するのみならず、第2半導体層23との密着性及びオーミック性、活性層22で発光される光に対する反射率、構成金属層の拡散防止、特に半導体膜20への混入防止等の特性を満足する積層構造である。
一方で、シリコン基板の表面にシリコン基板とのオーミック接触を図るための電極層と、半導体膜との接合のための接合層32の一部を形成した支持体40を準備する。具体的には、不純物が添加された導電性のシリコンウエハ上に、Pt2000Å、Ti15000Å、Ni5000Å、Au1000Å、Pt2000Å、AuSn10000Åを順次成膜した。続いて、半導体膜20側の接合層32の一部と、支持体40側の接合層32の一部とが対向した状態で、半導体膜20と支持体40とを、接合層32とp電極31からなる金属層30を介して密着させ、窒素雰囲気下で熱圧着し、半導体膜20と支持体40とをAuSn共晶接合により一体化する。
なお、半導体膜20と支持体40との接合のための接合金属層は、両者の接合前の工程において、半導体膜20側及び/または支持体40側に任意に設けることができ、接合機能以外の他の機能を適宜備えることができる。
次に図2(C)に示す成長基板除去工程(ステップS203)に進む。成長基板除去工程においては、レーザリフトオフ法を用いて成長基板10を除去する。
図3〜図7を参照して、成長基板除去工程を詳説する。
図3(A)〜(C)は、成長基板除去の第1工程を示す概略図である。図3(A)を参照する。第1工程においては、成長基板10側から、成長基板10の外周部(ウエハ外周部)にパルスレーザビームを照射する。たとえば成長基板10の非外周部を、紫外光を透過させないUV非透過シートで覆い、パルスレーザビーム、一例としてKrFエキシマレーザ(波長248nm)を、ウエハの面内方向にスキャンする。実施例においては、成長基板10よりも半径の小さい円状のUV非透過シートを成長基板10の中央部に貼付した状態で、ウエハ全面にレーザ照射を行った。
なお、レーザビームを照射する外周部は、成長基板の最外周から3mm以上の範囲まで画定するのが好ましいであろう。最外周から3mm未満とした場合、後述する成長基板除去の第2工程後においても、成長基板10と半導体膜20との密着力が強く残存し、成長基板10の剥離除去が困難となる場合が生じる。
また、成長基板の最外周から5mm以下の範囲まで画定するのが好ましいであろう。第1工程において、最外周から5mmを超えた領域にまでレーザ照射を行うと、ウエハ1枚から製造できる半導体発光素子の数が少なくなり、コスト面の問題を生じる。
図3(B)に、レーザパルスの照射領域の一部を示した。レーザパルスは、たとえば矩形状に整形され、ウエハに照射される。スキャン方向は、矩形状照射領域の短辺方向(図の上下方向)及び長辺方向(図の左右方向)である。ビーム照射面におけるエネルギ密度は、950mJ/cmとした。照射するレーザビームのエネルギ密度は、半導体膜20(n−GaN層である第1半導体層21)が十分に分解されるエネルギ密度、たとえば940mJ/cm以上970mJ/cm以下とすることが望ましい。エネルギ密度がこれより低いと、外周部の半導体膜20の分解が不十分となり、成長基板10と半導体膜20とが接着されたまま、剥離が困難となる場合が生じる。一方、エネルギ密度がこれより高いと、外周部(レーザ照射領域)以外の半導体膜20に割れ(クラック)が発生し歩留まりを低下させることがある。
パルスレーザビームのスキャンにおいては、ビーム照射領域の端部同士をオーバーラップさせ、外周部に未照射領域を残さない。レーザビームは外周部の全面に照射される。オーバーラップ幅はたとえば10μmである。
図3(C)を参照する。第1工程におけるレーザ照射により半導体膜20が分解され、成長基板10の外周部が半導体膜20から剥離する。なお、レーザビームの照射は、ウエハをブルーシート等に固定した状態で行われる。
図4(A)〜(C)は、成長基板除去の第2工程を示す概略図である。図4(A)を参照する。第2工程においては、UV非透過シートを除き、成長基板10側から、成長基板10の外周部の内側領域にパルスレーザビームを照射する。内側領域のみにレーザ照射してもよいし、外周部を含めた全面にレーザビームを照射することもできる。
たとえば矩形状に整形されたKrFエキシマレーザ(波長248nm)を、ウエハの面内方向にスキャンする。スキャン方向は、矩形状照射領域の短辺方向(図の上下方向)及び長辺方向(図の左右方向)である。ビーム照射面におけるエネルギ密度は、920mJ/cmとした。照射するレーザビームのエネルギ密度は、成長基板10を半導体膜20から剥離するに足るエネルギ密度、たとえば600mJ/cm以上930mJ/cm以下とすることが望ましい。エネルギ密度がこれより低いと、n−GaN層である第1半導体層21の分解が起こりにくく、成長基板10の剥離除去が困難となる場合がある。一方、エネルギ密度がこれより高いと、半導体膜20に割れ(クラック)が発生し歩留まりの低下を招くことがある。
パルスレーザビームは個々の半導体発光素子が形成される領域ごとに照射する。また、パルスレーザビームのスキャンにおいては、ビーム照射領域の端部同士をオーバーラップさせず、成長基板10上に未照射領域を残す。
図4(B)は、図4(A)に破線で囲んだ領域を拡大した平面図である。半導体発光素子の形成領域は、たとえば縦270μm、横480μmの矩形状である。パルスレーザビームはそれを囲む、たとえば縦330μm、横540μmの矩形状領域に照射される。各レーザパルスの照射領域の周囲には、レーザビームが照射されない未照射領域が設けられる。
パルスレーザビームの照射領域間の間隔(レーザ未照射領域の幅)は、短辺方向(図の上下方向)及び長辺方向(図の左右方向)にそれぞれたとえば3μm以上15μm以下である。3μm未満である場合、後工程(半導体膜除去工程S204)でウエットエッチが開始されないことがある。また、エッチングムラが生じる場合がある。15μmを超える場合、成長基板10と半導体膜20とを剥離できないことがある。
図5は、レーザ未照射領域の幅を20μmとし、成長基板10を剥離した後の半導体膜20を示す写真である。レーザ未照射領域の一部の半導体膜20が成長基板10とともに剥離されたため、残った半導体膜20の一部にクラックが発生している。本図においてはクラックが発生している箇所を破線で囲んで表した。このように、成長基板10と半導体膜20が剥離された場合であっても、半導体膜20にクラック等の発生が認められることがある。
図4(C)を参照する。成長基板10は、成長基板除去の第2工程におけるレーザ照射中に、半導体膜20から完全に剥離除去される。したがって成長基板10と半導体膜20との分離のために、Gaの融点である30℃以上の温水に浸す等の処理を行う必要はない。
図6(A)及び(B)は、成長基板除去の第2工程でレーザビームが照射された半導体膜等積層構造(ウエハ)の概略的な断面図である。
図6(A)に示すように、レーザビームが照射された領域(半導体発光素子が形成される領域)の半導体膜20(n−GaNで形成される第1半導体層21)表面は分解され、金属Ga層50、及びレーザビームによる変質層60が形成される。レーザビームが照射されない領域においては、半導体膜20の分解は生じない。
図6(B)を参照する。第2工程のレーザ照射で、成長基板10が半導体膜20から剥離されるのは、レーザ照射時に発生するNガスの圧力(体積膨張)や、支持体40、半導体膜20、成長基板10等を構成する材料それぞれの熱膨張率の相違等に起因して発生する力により、レーザ照射領域及びレーザ未照射領域の成長基板10と半導体膜20とが剥離されるためと考えられる。金属Gaの析出量が少ないため、成長基板10と半導体膜20との密着力が弱いことも一因であろう。
なお、第1工程のレーザ照射で外周部の成長基板10が剥離されていない場合、発生するNガスの逃げ場がなく、半導体膜20にクラックが生じることがある。Nガスの逃げ場を効果的に確保するという観点からは、第2工程のレーザ照射は、図4(A)に矢印で示したように、ウエハ端部から順に行うのが望ましい。
第2工程のレーザ照射後に成長基板10が剥離されていない場合であっても、加熱や冷却、超音波や外力の付加等により容易に剥離可能である。
成長基板除去の第1工程と第2工程とを比較した場合、第1工程において、照射するレーザビームのエネルギ密度をより高くすることが望ましい。これは本願発明者らの研究から、外周部は、その内側領域よりも成長基板10と半導体膜20とを剥離するのが困難との知見が得られているためである。外周部の剥離が困難なのは、(i)支持体形成工程(ステップS202)における、半導体膜20と支持体40との共晶接合(熱圧着)時にはみ出た金属材料がウエハ端面に残存していること、(ii)外周部での結晶成長は比較的難しく、外周部の半導体膜20表面は、内側に比べ平坦性に乏しく表面積が大きいこと、(iii)外周部での結晶成長は正常に行われないことがあり、組成のずれた、Gaリッチの半導体膜20が形成されている場合に、レーザ照射で析出するGaが多いこと、等によって、成長基板10と半導体膜20との密着力が強くなっているためと推測される。
実施例においては、成長基板除去の第1工程で、外周部に比較的強いエネルギのレーザビームを照射し半導体膜20を分解させるため、外周部から歩留まりよく半導体発光素子を製造するのは困難な場合がある。しかしたとえば、成長基板10の最外周から約3mmの範囲までは、安定した結晶成長や電極形成等、他の工程が難しく、もともと半導体発光素子を歩留まりよく製造できない領域である。このため実施例では、第1工程のレーザ照射は、第2工程のそれよりもエネルギ密度を高く設定し、外周部において確実に半導体膜20が分解され、成長基板10が剥離されるようにした。
図7は、成長基板除去工程(ステップS203)によって、成長基板10が剥離された後の半導体膜20を示す写真である。図5に示す写真とは異なり、クラックは発生していない。
図8(A)〜(C)は、半導体膜除去工程(ステップS204)から素子分離工程(ステップS206)までの各工程を示す、半導体膜等積層構造の断面図である。
図8(A)を参照して、半導体膜除去工程(ステップS204)について説明する。半導体膜除去工程においては、まず除去する領域(ストリート部)の半導体膜20上に、フォトレジストを残す。次に、電子ビーム蒸着法を用い、フォトレジスト及び半導体膜20上に、厚さ10ÅのNi膜、厚さ3000ÅのAg膜をこの順に成膜する。更にリフトオフ法にて、レジスト及びレジスト上の膜を除去することによって、Ni/Agのエッチングマスク70を形成する。続いてウエハをTMAHに浸し、エッチングマスク70の形成されていない領域の半導体膜20を除去し、個々の半導体発光素子に区画する。
ウエハをTMAHに浸したとき、レーザ未照射領域(図6(B)に示すように、半導体膜20表面が露出している部分)からエッチングが開始される。レーザ未照射領域においては、エッチングを阻害する金属Ga層50やレーザ照射による変質層60がないためである。成長基板除去(ステップS203)の第2工程において、未照射領域を設けてレーザ照射を行うことで、エッチングムラなしに均一に半導体膜20を除去することが可能である。
前述のように、初期のエッチングが開始されるために、レーザ未照射領域の幅は3μm以上必要である。たとえばレーザ未照射領域の幅を20μmとすると、成長基板除去の第2工程におけるレーザ照射中の成長基板の剥離が円滑に行われない。成長基板10と半導体膜20の一部が未照射領域において一部接合している状態から、無理に成長基板を剥離すると、レーザビームの未照射領域から半導体発光素子領域に向かってクラックが発生し、歩留まり低下の大きな要因となることがある。そして成長基板除去工程でクラックが発生した半導体膜20は、クラック周辺の半導体層がエッチングできない場合がある。また、成長基板除去工程において、成長基板10と半導体膜20の一部が未照射領域において一部接合している状態から無理に成長基板を剥離すると、剥離した成長基板10側に半導体膜20の一部が付着して、半導体膜除去工程で均一なエッチング(半導体膜除去)ができなくなる場合がある。
図9(A)及び(B)は、半導体膜除去工程後の処理状態を示す写真である。図9(A)は半導体膜20にクラックが発生したサンプルのエッチング処理後の状態を示し、図9(B)はクラックのないサンプルについてのそれを示す。
図9(A)を参照する。半導体膜20にクラックをもつサンプルにおいては、クラック周辺の半導体層がエッチングされていない。これはクラックを通して、金属Gaが拡散し、半導体膜20に付着したためと考えられる。
図9(B)を参照する。クラックのないサンプルにおいては、エッチングによって所定位置の半導体膜20が除去され、個々の半導体発光素子領域が画然と区画されている。
実施例においては、半導体膜除去工程(ステップS204)でTMAHを用い半導体膜20をエッチングしたが、たとえば他にもGaNのC面をエッチングすることができるKOH等のアルカリ溶液を使用してウエットエッチを行ってもよい。
なお、Gaは融点が30℃と非常に低い金属である。このため半導体発光素子形成領域の表面上に析出したGaは、本工程のフォトレジスト形成時に行われるベーキング、現像等の操作により、フォトレジストや現像液中に溶解したり、通常のウエハ洗浄を行う間に自然除去されたりする。
図8(B)を参照して、電極形成工程(ステップS205)について説明する。電極形成工程においては、n−GaN層である第1半導体層21の表面にn電極80を形成する。エッチングマスク70の除去後、フォトレジストの塗布及びパターニング、電子ビーム蒸着法による金属膜の成膜、フォトレジスト除去の手順を経て所定の位置に、Ti250Å、Pt1000Å、Au8000Åを積層してn電極80を形成する。第1半導体層21側は、活性層22で発光された光の放出面となるため、n電極80は半導体発光素子実装時のワイヤボンディングに最低限必要な面積に形成することが好ましい。
なお、半導体発光素子の光取り出し効率を向上させるため、本工程の前後いずれかに、第1半導体層21の露出した表面をKOH等のアルカリ溶液で処理し、表面に凹凸構造を形成する工程を含んでもよい。
図8(C)を参照して、素子分離工程(ステップS206)について説明する。素子分離工程においては、ダイシングにより金属層30及び支持体40を切断し、個々の半導体発光素子に分割する。分割方法はダイシングに限らず、ポイントスクライブ/ブレイキング、レーザスクライブ等も利用可能である。
実施例による半導体発光素子の製造方法は、成長基板除去工程(ステップS203)に特徴を有する。まず第1工程で、成長基板10の外周部にエネルギ密度の相対的に高いレーザビームを照射し、外周部において成長基板10と半導体膜20とを剥離する。このためたとえば第2工程で、個々の半導体発光素子領域に照射するレーザビームのエネルギ密度を相対的に低くし、クラック等による不良を低減することができる。
第2工程においては、未照射領域を設けてレーザ照射を行う。たとえば半導体膜除去工程(ステップS204)で半導体膜20を除去する領域に、金属Ga層50やレーザ変質層60を形成することなく、成長基板10を剥離することができるため、後処理工程を省略して、ウエットエッチを用いストリート部を作製することが可能である。また、半導体膜20のウエットエッチを、ウエハ全面で均一なエッチングレートで行うことができる。
このように、実施例による半導体発光素子の製造方法によれば、少ない工程数で、容易に成長基板10を剥離することができる。また、ストリート部の均一的形成から、歩留まり向上を実現することができる。すなわち高い生産効率で半導体発光素子を製造することが可能である。
なお、実施例による半導体発光素子の製造方法は、従来技術に比し、新たな設備を導入することなく実施することができる。
図10は、レーザ照射後のクラックの有無及び半導体膜除去後のエッチングムラの有無を、レーザ未照射領域の幅によって分類した表である。
レーザビームをオーバーラップさせて重複照射する従来の方法によれば、クラックとエッチングムラがともに発生する。レーザ未照射領域の幅が3μm未満の場合、少なくともエッチングムラが生じる。レーザ未照射領域の幅が3μm以上15μm以下の場合、クラックもエッチングムラもともに発生しない、高品質、高効率の半導体発光素子が歩留まりよく生産可能である。レーザ未照射領域の幅が15μmを超える場合、クラックとエッチングムラの双方が発生することがある。
本表に示されるように、成長基板除去工程(ステップS203)の第2工程におけるレーザ未照射領域の幅は3μm以上15μm以下とすることが望ましい。こうすることによって、安定的かつクラックの発生なしに、成長基板10を剥離することが可能である。また、ムラのない、安定したウエットエッチを行うことができる。このためたとえば歩留まり向上が実現される。
以上、実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。
たとえば、実施例においては、成長基板除去(ステップS203)の第1工程で、成長基板10の非周辺領域にUV非透過シートを貼付した状態で、ウエハ全面にレーザビームをスキャンし、成長基板10の外周部に対応する部分のみ、半導体膜20を分解、破壊した。レーザ照射装置を制御して、外周部にのみレーザビームを照射してもよい。ウエハを載置したステージを回転させたり、縦横方向に動かしながら、ウエハ外周部に沿って、ビーム照射領域を移動させる方法が考えられる。また、レーザパルスが成長基板10の外周部にのみ照射されるように、ステージ動作とパルスレーザビームの出射とを同期させる制御を行ってもよい。これらの方法を採用すれば、UV非透過シートを用いずに、成長基板10の外周部と半導体膜20とを剥離することが可能となる。
また、実施例においては、成長基板除去(ステップS203)の第2工程で、図4(A)に矢印で示すように、ウエハ端部からレーザビームを往復スキャンしたが、たとえばNガスの閉じ込めが生じない様々なレーザスキャンを行うことができる。一例として、半径の大きい同心円上にある半導体発光素子領域から順に内側に向かい、素子領域のレーザ照射を行うことが可能である。これらのように、たとえばすでに成長基板10と半導体膜20とが剥離された領域に近接する半導体発光素子領域から、第2工程におけるレーザ照射を開始することで、Nガスの閉じ込めを少なくすることが可能であろう。
更に、実施例においては、成長基板除去工程(ステップS203)においてKrFエキシマレーザ(波長248nm)を使用した。他にも、ArFエキシマレーザ(波長193nm)、Nd:YAGレーザの3倍高調波(波長354nm)、4倍高調波(波長266nm)等を用いることができる。波長が150nm以上400nm以下のレーザビームを好適に用いることが可能であろう。
また、実施例においては、半導体膜20の第1半導体層21としてn型GaN層、活性層22として5周期分のInGaN/GaNからなる多重量子井戸構造、第2半導体層23としてp型GaN層を採用したが、これらは一般に、AlInGaN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で構成することができる。
更に、実施例においては、支持体40として導電性のシリコンウエハを採用したが、たとえばGe基板やCuなどからなる金属基板などを、それぞれ適宜な手法で採用することができる。
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
様々な半導体発光素子の製造に利用可能である。
10 成長基板
20 半導体膜
21 第1半導体層(n型半導体層)
22 活性層
23 第2半導体層(p型半導体層)
30 金属層
31 p電極
32 接合層
40 支持体
50 Ga層
60 変質層
70 エッチングマスク
80 n電極

Claims (7)

  1. (a)成長基板を準備する工程と、
    (b)前記成長基板上に、前記成長基板側から、各々AlInGaN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で構成される、第1導電型の第1半導体層、活性層、第2導電型の第2半導体層を含む半導体膜を形成する工程と、
    (c)支持体を準備する工程と、
    (d)前記半導体膜上及び/または前記支持体上に金属層を形成し、前記金属層を介して前記半導体膜と前記支持体とを接合する工程と、
    (e)前記成長基板の外周部にレーザビームを照射し、該外周部において、前記成長基板と前記半導体膜とを剥離する工程と、
    (f)前記成長基板の外周部の内側領域に、レーザビームが照射されない未照射領域を設けながら、レーザビームを照射し、前記成長基板を前記半導体膜から剥離除去する工程と、
    (g)前記成長基板が剥離除去された前記半導体膜の一部を除去してストリート部を形成し、半導体発光素子が形成される領域を区画する工程と
    (h)前記ストリート部に沿って、前記金属層及び前記支持体を切断し、個々の半導体発光素子に分割する工程と
    を有し、
    前記ストリート部は、前記工程(f)で設けられる、レーザビームの未照射領域をウエットエッチングすることにより形成される半導体発光素子の製造方法。
  2. 前記工程(f)において、レーザビームを、前記半導体発光素子が形成される領域を囲む照射領域に照射し、該照射領域の周囲に、3μm以上15μm以下の幅をもつ前記未照射領域を設ける請求項1に記載の半導体発光素子の製造方法。
  3. 前記工程(e)において、第1のエネルギ密度でレーザビームを照射し、
    前記工程(f)において、前記第1のエネルギ密度よりも低い第2のエネルギ密度でレーザビームを照射する請求項1または2に記載の半導体発光素子の製造方法。
  4. 前記第1のエネルギ密度は940mJ/cm以上970mJ/cm以下であり、前記第2のエネルギ密度は600mJ/cm以上930mJ/cm以下である請求項3に記載の半導体発光素子の製造方法。
  5. 前記工程(e)において、前記成長基板の外周部に未照射領域を残さずレーザビームを照射する請求項1〜4のいずれか1項に記載の半導体発光素子の製造方法。
  6. 前記工程(a)において、前記成長基板としてサファイア基板を準備する請求項1〜5のいずれか1項に記載の半導体発光素子の製造方法。
  7. 前記工程(f)において、レーザビームを、前記成長基板の外周部に近接する前記半導体発光素子が形成される領域を囲む領域から照射する請求項2〜6のいずれか1項に記載の半導体発光素子の製造方法。
JP2010050057A 2010-03-08 2010-03-08 半導体発光素子の製造方法 Active JP5612336B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010050057A JP5612336B2 (ja) 2010-03-08 2010-03-08 半導体発光素子の製造方法
US13/041,553 US8198113B2 (en) 2010-03-08 2011-03-07 Production method for semiconductor light emitting devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010050057A JP5612336B2 (ja) 2010-03-08 2010-03-08 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2011187596A JP2011187596A (ja) 2011-09-22
JP5612336B2 true JP5612336B2 (ja) 2014-10-22

Family

ID=44531696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010050057A Active JP5612336B2 (ja) 2010-03-08 2010-03-08 半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US8198113B2 (ja)
JP (1) JP5612336B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
WO2011071889A1 (en) 2009-12-07 2011-06-16 J.P. Sercel Associates, Inc. Laser lift off systems and methods
US9669613B2 (en) 2010-12-07 2017-06-06 Ipg Photonics Corporation Laser lift off systems and methods that overlap irradiation zones to provide multiple pulses of laser irradiation per location at an interface between layers to be separated
JP2013021263A (ja) * 2011-07-14 2013-01-31 Dainippon Screen Mfg Co Ltd 膜剥離装置および膜剥離方法
JP5860272B2 (ja) 2011-11-24 2016-02-16 株式会社ディスコ 光デバイスウエーハの加工方法
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
JP2014041964A (ja) * 2012-08-23 2014-03-06 Sharp Corp 窒化物半導体発光素子の製造方法および窒化物半導体発光素子
CN103280502B (zh) * 2013-05-23 2016-12-28 安徽三安光电有限公司 发光器件及其制作方法
JP2015002239A (ja) * 2013-06-14 2015-01-05 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP6450637B2 (ja) * 2015-04-21 2019-01-09 株式会社ディスコ リフトオフ方法及び超音波ホーン
JP6508153B2 (ja) * 2016-09-21 2019-05-08 日亜化学工業株式会社 発光素子の製造方法
WO2019030819A1 (ja) * 2017-08-08 2019-02-14 シャープ株式会社 Elデバイスの製造方法
CN113937193A (zh) * 2020-06-29 2022-01-14 福建晶安光电有限公司 外延用衬底及其制造方法以及半导体器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP2002222773A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェハの製造方法
JP4595207B2 (ja) * 2001-01-29 2010-12-08 パナソニック株式会社 窒化物半導体基板の製造方法
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
JP2003168820A (ja) * 2001-12-03 2003-06-13 Sony Corp 剥離方法、レーザー光の照射方法及びこれらを用いた素子の製造方法
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
JP2006073619A (ja) * 2004-08-31 2006-03-16 Sharp Corp 窒化物系化合物半導体発光素子
JP2011029574A (ja) * 2009-03-31 2011-02-10 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
TWI485879B (zh) * 2009-04-09 2015-05-21 Lextar Electronics Corp 發光二極體晶片及其製造方法
JP4686625B2 (ja) * 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
JP5281545B2 (ja) 2009-11-04 2013-09-04 スタンレー電気株式会社 半導体発光素子の製造方法

Also Published As

Publication number Publication date
US20110217803A1 (en) 2011-09-08
US8198113B2 (en) 2012-06-12
JP2011187596A (ja) 2011-09-22

Similar Documents

Publication Publication Date Title
JP5612336B2 (ja) 半導体発光素子の製造方法
KR100867541B1 (ko) 수직형 발광 소자의 제조 방법
US8927348B2 (en) Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
JP4622720B2 (ja) 窒化物半導体ウエハ又は窒化物半導体素子の製造方法
US8030102B2 (en) LED units fabrication method
KR101254639B1 (ko) 반도체 발광 소자의 제조 방법
JP5281545B2 (ja) 半導体発光素子の製造方法
JP5301418B2 (ja) 半導体発光装置および半導体発光装置の製造方法
TWI419354B (zh) Iii族氮化物半導體發光元件及其製造方法
US8790944B2 (en) Manufacturing method of semiconductor element
JP5232975B2 (ja) 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
KR101000311B1 (ko) 반도체 발광소자 및 그 제조방법
JP4951443B2 (ja) 発光ダイオードの製造方法
JP6072541B2 (ja) 窒化物半導体素子の製造方法
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP4937599B2 (ja) 窒化物半導体発光素子及びその製造方法
EP2953171A1 (en) Semiconductor optical device, and method for manufacturing semiconductor optical device
JP2007116110A (ja) 窒化物系半導体素子の製造方法
JP2008117824A (ja) 窒化物系半導体素子の製造方法
JP4279631B2 (ja) 窒化物系半導体素子の製造方法
JP5596375B2 (ja) 半導体発光素子の製造方法及び半導体発光素子
JP2011049466A (ja) 窒化物系半導体素子の製造方法および窒化物系半導体素子
JP2009033205A (ja) 窒化物半導体発光素子の製造方法
JP5947069B2 (ja) 半導体素子及びその製造方法
JP2015088701A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140904

R150 Certificate of patent or registration of utility model

Ref document number: 5612336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250