KR100867541B1 - 수직형 발광 소자의 제조 방법 - Google Patents

수직형 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR100867541B1
KR100867541B1 KR1020060112449A KR20060112449A KR100867541B1 KR 100867541 B1 KR100867541 B1 KR 100867541B1 KR 1020060112449 A KR1020060112449 A KR 1020060112449A KR 20060112449 A KR20060112449 A KR 20060112449A KR 100867541 B1 KR100867541 B1 KR 100867541B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting layer
passivation layer
trench
Prior art date
Application number
KR1020060112449A
Other languages
English (en)
Other versions
KR20080043648A (ko
Inventor
김현수
김경국
김형근
최광기
이정욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060112449A priority Critical patent/KR100867541B1/ko
Priority to US11/882,259 priority patent/US7781246B2/en
Publication of KR20080043648A publication Critical patent/KR20080043648A/ko
Application granted granted Critical
Publication of KR100867541B1 publication Critical patent/KR100867541B1/ko
Priority to US12/805,132 priority patent/US7888153B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

수직형 발광 소자의 제조 방법이 개시된다. 개시된 수직형 발광 소자의 제조 방법은, 기판 상에 n형 반도체층, 활성층, 및 p형 반도체층을 포함하는 발광층을 형성하는 단계와, 상기 발광층을 개개의 발광 소자 단위로 구분하는 제1트랜치를 상기 발광층에 형성하되, 상기 제1트랜치 하부에 상기 발광층을 소정 두께로 잔존시키는 단계와, 상기 발광층 상에 패시베이션층을 형성하는 단계와, 상기 발광층의 p형 반도체층 상에 p형 전극을 형성하는 단계와, 상기 패시베이션층과 p형 전극 상에 금속 지지층을 형성하는 단계와, 상기 기판을 제거하는 단계와, 상기 기판을 제거함으로써 노출된 상기 발광층의 표면을 식각하면서 상기 발광층의 잔존 부분을 제거하는 단계와, 상기 발광층의 n형 반도체층 상에 n형 전극을 형성하는 단계와, 상기 금속 지지층을 절단하여 상기 발광층을 개개의 발광 소자 단위로 분리하는 단계를 구비한다.

Description

수직형 발광 소자의 제조 방법{Method of manufacturing vertical light emitting device}
도 1은 종래의 수직형 발광 소자의 일반적인 구조를 개략적으로 도시한 단면도이다.
도 2a 내지 도 2g는 종래의 패시베이션층을 포함하는 수직형 발광 소자의 제조 방법을 간략하게 도시한 도면들이다.
도 3a와 도 3b는 종래의 제조 방법에서 레이저 리프트 오프(LLO) 공정 중 발생되는 크랙을 보여주는 사진들이다.
도 4a 내지 도 4j는 본 발명의 제1실시예에 따른 수직형 발광 소자의 제조 방법을 단계별로 도시한 도면들이다.
도 5a 내지 도 5i는 본 발명의 제2실시예에 따른 수직형 발광 소자의 제조 방법을 단계별로 도시한 도면들이다.
도 6a와 도 6b는 본 발명의 제조 방법에서 레이저 리프트 오프(LLO) 공정 후의 상태를 보여주는 사진들이다.
<도면의 주요 부분에 대한 부호의 설명>
100,200...수직형 발광 소자 110,210...기판
120,220...발광층 121,221...언도프된 반도체층
122,222...n형 반도체층 123,223...활성층
124,224...p형 반도체층 130,230...패시베이션층
140,240...p형 전극 150,250...금속 지지층
160,260...n형 전극 192,292...제1트랜치
194...제1개구 196...제2개구
197...제3개구 198...제2트랜치
본 발명은 수직형 발광 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 측벽에 전류의 누설을 방지하기 위한 패시베이션층이 형성된 수직형 발광 소자의 제조 방법에 관한 것이다.
발광 소자(light emitting device), 예컨대 발광 다이오드(LED; Light Emitting Diode)는 광통신 등과 같은 통신 분야나, 콤팩트 디스크 플레이어(CDP; Compact Disc Player)나, 디지털 다기능 디스크 플레이어(DVDP; Digital Versatile Disc Player) 등과 같은 장치에서 데이터의 전송이나, 데이터의 기록 및 판독을 위한 수단으로서 널리 사용되고 있으며, 대형 옥외 전광판, 액정 디스플레이의 백 라이트(Back Light) 등으로 응용 범위를 넓혀가고 있다. 상기한 발광 다이오드는 현재 Ⅲ-Ⅴ족 화합물 반도체를 이용한 것이 주류를 이루고 있다.
도 1에는 종래의 수직형 발광 소자의 일반적인 구조가 도시되어 있다.
도 1을 참조하면, 종래의 수직형 발광 소자는, 금속 지지층(10) 상에, p형 전극(11), p형 반도체층(12), 활성층(13) 및 n형 반도체층(14)이 순차적으로 적층되어 있고, n형 반도체층(14)의 표면 일부분에 n형 전극(15)이 전기적으로 접촉되어 있는 구조를 가지고 있다.
통상적인 GaN 계열의 발광 소자의 경우, p형 반도체층(12)은 p-GaN 화합물 반도체로 형성되며, n형 반도체층(14)은 n-GaN 화합물 반도체로 형성되고, 활성층(13)은 다중 양자 우물(MQW: Multi Quantum Well) 구조를 갖는 InxGa1 - xN 화합물 반도체로 형성된다. 그리고, p형 전극(11)은 Ag, Au, Ni 및/또는 Ru 등의 금속 물질로 이루어지고, n형 전극(150)으로는 Ti/Al 등의 금속 물질이 사용된다.
상기 p형 전극(11)과 n형 전극(15) 사이에 전압을 인가하면, n형 전극(15)으로부터 n형 반도체층(14)으로 전자가 주입되고, p형 전극(11)으로부터 p형 반도체층(12)으로 정공이 주입된다. 전자와 정공은 상기 활성층(13)에서 만나 재결합하면서 광이 발생되고, 발생된 광은 n형 반도체층(14)을 통과하여 그 표면을 통해 외부로 방사된다.
그런데, 상기한 구조를 가진 종래의 발광 소자에 있어서는, 그 측벽을 통해 전류가 누설될 수 있으며, 이러한 전류의 누설을 방지하기 위해 발광 소자의 측벽에 절연물질로 이루어진 패시베이션층(passivation layer)을 형성하게 된다.
도 2a 내지 도 2g는 종래의 패시베이션층을 포함하는 수직형 발광 소자의 제조 방법을 간략하게 도시한 도면들이다. 도 2a에 내지 도 2g에 도시된 제조 방법은 미국 공개 특허 US 2003/0189215호에 개시된 제조 방법과 거의 동일하다.
먼저, 도 2a를 참조하면, 사파이어 기판(20) 상에 발광층(30)을 형성한다. 상기 발광층(30)은 사파이어 기판(20) 상에 n-GaN 반도체층(31), 활성층(32) 및 p-GaN 반도체층(33)을 순차적으로 적층함으로써 형성된다. 이어서, 상기 발광층(30)을 식각하여 트랜치(92)를 형성한다. 상기 트랜치(92)는 발광층(30)을 개개의 발광 소자 단위로 구획하기 위한 것이다. 이때, 상기 트랜치(92)는 유도결합형 플라즈마 반응성 이온 식각(ICP-RIE) 공정에 의해 상기 발광층(30)을 식각함으로써 형성되므로, 상기 트랜치(92)의 측면, 즉 발광층(30)의 측벽이 경사지게 형성된다.
도 2b를 참조하면, 상기 발광층(30)의 p-GaN 반도체층(33) 상에 p형 전극(40)을 형성한 후, 상기 트랜치(92) 내부에 포토레지스트(PR)를 채워서 포스트(94)를 형성한다.
도 2c를 참조하면, 포스트(94)와 p형 전극(40) 상에 Cu, Cr 또는 Ni 등으로 이루어진 금속 지지층(50)을 형성한다.
이어서, 레이저 리프트 오프(LLO; Laser Lift Off) 공정에 의해 사파이어 기판(20)을 분리시킨 후 포스트(94)를 제거하면, 도 2d에 도시된 바와 같이, 금속 지지층(50) 상에 트랜치(92)에 의해 구획된 발광층들(30)과 p형 전극들(40)만 잔존된다.
다음으로, 도 2e를 참조하면, 상기 발광층(30)의 n-GaN 반도체층(31) 상에 n형 전극(60)을 형성한다.
그리고, 도 2f에 도시된 바와 같이, 발광 소자를 보호하고 발광 소자의 측벽 으로부터 전류가 누설되는 것을 방지하기 위한 패시베이션층(70)이 형성된다. 상기 패시베이션층(70)은 발광층들(30) 사이의 트랜치(92) 내부에 절연물질, 예컨대 SiO2를 플라즈마 화학기상증착법(PECVD; Plasma Enhanced Chemical Vapor Deposition)에 의해 증착함으로써 형성된다.
마지막으로, 도 2f에 도시된 구조물을 소잉(sawing) 또는 레이저 스크라이빙(raser scribing) 방법에 의해 도 2g에 도시된 바와 같이 개개의 발광 소자 단위로 분리한다. 그러면, 발광층(30)의 측벽에 패시베이션층(70)이 형성된 발광 소자가 제조되는 것이다.
그런데, 상기한 바와 같은 종래의 제조 방법에 있어서는, 아래와 같은 문제점들이 있다.
첫째, 레이저 리프트 오프(LLO) 공정 중, 레이저를 질화갈륨으로 이루어진 발광층(30)에 조사하면, 질화갈륨이 갈륨과 질소 가스로 분해된다. 이때, 발생된 질소 가스의 압력에 의해 발광층(30)과 사파이어 기판(20) 사이의 계면에는 순간적인 충격파가 발생하고, 이 충격파는 보다 연한 물질인 포토레지스트로 이루어진 포스트(94)쪽으로 집중된다. 이와 같이 포스트(94)에 전달된 충격파는 포스트(94)와 발광층(30)의 분리를 촉진시키며, 이에 따라 p형 전극(40)과 포스트(94) 사이의 계면 아래의 발광층(30)에 크랙을 발생시키고, 이 크랙은 발광층(30) 내부로 전파된다.
도 3a와 도 3b는 종래의 제조 방법에서 레이저 리프트 오프(LLO) 공정 중 발 생되는 크랙을 보여주는 사진들이다.
도 3a와 도 3b를 보면, 발광층 내부에 발생된 크랙을 볼 수 있으며, 이와 같이 발광층에 크랙이 발생된 발광 소자는 정상적으로 사용되지 못한다.
둘째, 도 2f에 도시된 바와 같이, 발광층들(30) 사이의 트랜치(92) 내부에 패시베이션층(70)을 형성할 때, 상기한 바와 같이 발광층들(30)의 측벽이 역으로 경사져 있으므로, 균일한 패시베이션층(70)의 증착이 어려운 단점이 있다. 또한, 일반적으로 PECVD법을 사용한 패시베이션층(70)의 증착은 최소 300℃ 이상에서 진행되는데, 이때 발생되는 열에 의해 미리 형성된 p형 전극(40) 및 n형 전극(60) 각각과 발광층(30) 사이의 계면에서의 접합 불량이 발생될 수 있으며, 이로 인해 발광 소자의 특성이 저하되는 문제점이 있다.
셋째, 도 2g에 도시된 공정에서, 소잉 또는 레이저 스크라이빙에 의해 금속 지지층(50)과 함께 패시베이션층(70)도 절단되는데, 이때 패시베이션층(70)이 손상되면서 대부분 또는 적어도 일부분이 발광층(30)의 측벽으로부터 떨어져 나가게 되는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창출된 것으로, 특히 레이저 리프트 오프(LLO) 공정시 크랙의 발생을 방지할 수 있으며, 전류의 누설을 방지하기 위한 패시베이션층을 보다 신뢰성 있고 용이하게 형성할 수 있는 수직형 발광 소자의 제조 방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 수직형 발광 소자의 제조 방법은,
(가) 기판 상에 n형 반도체층, 활성층, 및 p형 반도체층을 포함하는 발광층을 형성하는 단계;
(나) 상기 발광층을 개개의 발광 소자 단위로 구분하는 제1트랜치를 상기 발광층에 형성하되, 상기 제1트랜치 하부에 상기 발광층을 소정 두께로 잔존시키는 단계;
(다) 상기 발광층 상에 패시베이션층을 형성하는 단계;
(라) 상기 발광층의 p형 반도체층 상에 p형 전극을 형성하는 단계;
(마) 상기 패시베이션층과 p형 전극 상에 금속 지지층을 형성하는 단계;
(바) 상기 기판을 제거하는 단계;
(사) 상기 기판을 제거함으로써 노출된 상기 발광층의 표면을 식각하면서 상기 발광층의 잔존 부분을 제거하는 단계;
(아) 상기 발광층의 n형 반도체층 상에 n형 전극을 형성하는 단계; 및
(자) 상기 금속 지지층을 절단하여 상기 발광층을 개개의 발광 소자 단위로 분리하는 단계;를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 일 실시예에 의하면, 상기 (다) 단계에서, 상기 패시베이션층을 상기 제1트랜치 내부를 채우도록 형성하고, 상기 (사) 단계에서, 상기 발광층의 잔존 부분을 제거하면서 상기 패시베이션층을 노출시킨 후, 상기 노출된 패시베이션층에 제2트랜치를 형성하는 단계를 더 구비할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2트랜치는 상기 패시베이션층을 습식 식각함으로써 형성될 수 있으며, 상기 패시베이션층을 관통하여 상기 금속 지지층의 표면까지 형성될 수 있다.
본 발명의 바람직한 다른 실시예에 의하면, 상기 (다) 단계에서, 상기 패시베이션층을 상기 발광층 상에 소정 두께로 형성하고, 상기 (마) 단계에서, 상기 금속 지지층을 상기 제1트랜치 내부를 채우도록 형성하며, 상기 (사) 단계에서, 상기 발광층의 잔존 부분과 함께 상기 발광층의 잔존 부분에 접촉된 패시베이션층을 제거하면서, 상기 금속 지지층을 노출시킬 수 있다.
본 발명의 다른 실시예에 있어서, 상기 패시베이션층의 두께는 상기 발광층의 잔존 부분의 두께보다 얇은 것이 바람직하고, 상기 발광층의 잔존 부분의 두께는 대략 1㎛ 이하이고, 상기 패시베이션층의 두께는 대략 400nm 이하인 것이 더 바람직하다.
본 발명에 있어서, 상기 발광층은 상기 기판과 상기 n형 반도체층 사이에 형성된 언도프된 반도체층을 더 포함하며, 상기 발광층의 잔존 부분은 상기 언도프된 반도체층의 일부인 것이 바람직하다.
본 발명에 있어서, 상기 (사) 단계에서, 상기 발광층의 표면을 식각할 때 상기 언도프된 반도체층이 제거될 수 있으며, 이를 위해 상기 발광층의 잔존 부분의 두께는 상기 언도프된 반도체층의 두께보다 얇은 것이 바람직하고, 상기 발광층의 잔존 부분의 두께는 대략 1㎛ 이하인 것이 더 바람직하다.
본 발명에 있어서, 상기 기판은 사파이어 기판인 것이 바람직하다.
본 발명에 있어서, 상기 (나) 단계에서, 유도결합형 플라즈마 반응성 이온 식각(ICP-RIE) 공정에 의해 상기 발광층을 식각함으로써 상기 제1트랜치의 측면이 경사지게 형성될 수 있다.
본 발명에 있어서, 상기 (다) 단계에서, 상기 패시베이션층은 플라즈마 화학기상증착법(PECVD)에 의해 형성될 수 있으며, SiO2, Si3N4 및 AlN으로 이루어진 군 중에서 선택된 어느 하나의 절연물질로 이루어질 수 있다.
본 발명에 있어서, 상기 (라) 단계에서, 상기 발광층의 p형 반도체층 상에 형성된 상기 패시베이션층을 식각하여 개구를 형성한 후, 상기 개구를 통해 노출된 상기 p형 반도체층의 표면에 상기 p형 전극을 형성할 수 있다.
본 발명에 있어서, 상기 (마) 단계에서, 상기 금속 지지층은 전기도금, 무전해도금 및 스퍼터링 공정 중 어느 하나의 공정에 의해 형성될 수 있다.
본 발명에 있어서, 상기 (바) 단계에서, 상기 기판은 레이저 리프트 오프(LLO) 공정에 의해 상기 발광층으로부터 분리될 수 있다.
본 발명에 있어서, 상기 (사) 단계에서, 상기 발광층의 표면에 대한 식각은 유도결합형 플라즈마 반응성 이온 식각(ICP-RIE) 공정에 의해 수행될 수 있다.
본 발명에 있어서, 상기 (자) 단계에서, 상기 금속 지지층은 소잉(sawing) 또는 레이저 스크라이빙(laser scribing) 방법에 의해 절단될 수 있다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 수직형 발광 소자의 제조 방법의 바람직한 실시예들을 상세히 설명한다.
도 4a 내지 도 4j는 본 발명의 제1실시예에 따른 수직형 발광 소자의 제조 방법을 단계별로 도시한 도면들이다.
먼저, 도 4a를 참조하면, 기판(110) 상에 발광층(120)을 형성한다. 상기 기판(110)으로는 사파이어 기판을 사용하는 것이 바람직하며, 상기 발광층(120)은 사파이어 기판(110) 상에 순차 적층된 n형 반도체층(122), 활성층(123), 및 p형 반도체층(124)을 포함한다. 상기 n형 반도체층(122)은 GaN 계열의 질화물계 화합물로 이루어진 n형 물질층으로서 n-GaN층인 것이 바람직하고, 상기 p형 반도체층(124)은 GaN 계열의 질화물계 화합물로 이루어진 p형 물질층으로서 p형 도전성 불순물이 도핑된 p-GaN층인 것이 바람직하다. 상기 활성층(123)은 전자와 정공 사이의 재결합 등과 같은 캐리어의 재결합에 의해 광이 발생되는 물질층으로서, InGaN/GaN의 다중 양자 우물(MQW: Multi Quantum Well) 구조로 형성될 수 있다. 상기 n형 반도체층(122)은 대략 2㎛ 정도의 두께로 형성될 수 있고, 활성층(123)은 대략 0.1㎛ 정도의 두께로 형성될 수 있으며, p형 반도체층(124)은 대략 0.2㎛ 정도의 두께로 형성될 수 있다.
그리고, 상기 발광층(120)은 기판(110)과 n형 반도체층(122) 사이에 형성된 언도프된 반도체층(121)을 더 포함할 수 있다. 상기 언도프된 반도체층(121)은 GaN 계열의 질화물계 화합물로 이루어진 언도프된 물질층으로서 u-GaN층인 것이 바람직하다. 상기 언도프된 반도체층(121)은 대략 2㎛ 정도의 두께로 형성될 수 있다.
다음으로, 도 4b에 도시된 바와 같이, 상기 발광층(120)을 식각하여 제1트랜치(192)를 형성한다. 상기 제1트랜치(192)에 의해 상기 발광층(120)은 개개의 발광 소자 단위로 구분된다. 이때, 상기 제1트랜치(192)의 하부에 상기 발광층(120)을 소정 두께로 잔존시킨다.
상기 제1트랜치(192)는 유도결합형 플라즈마 반응성 이온 식각(ICP-RIE) 공정에 의해 상기 발광층(120)을 식각함으로써 형성될 수 있으며, 이에 따라 상기 제1트랜치(192)의 측면, 즉 발광층(120)의 측벽이 경사지게 형성될 수 있다.
상기 발광층(120)의 잔존 부분(121')은 상기 언도프된 반도체층(121)의 일부분이 된다. 후술하는 도 4g에 도시된 단계에서, 상기 언도프된 반도체층(121)이 제거되면서 상기 발광층(120)의 잔존 부분(121')도 함께 제거될 수 있도록, 상기 발광층(120)의 잔존 부분(121')의 두께는 상기 언도프된 반도체층(121)의 두께보다 얇은 것이 바람직하다. 상기한 바와 같이, 상기 언도프된 반도체층(121)의 두께가 대략 2㎛ 정도인 경우, 상기 발광층(120)의 잔존 부분(121')의 두께는 대략 1㎛ 이하인 것이 바람직하다.
이어서, 도 4c에 도시된 바와 같이, 상기 발광층(120) 상에 패시베이션층(130)을 형성한다. 상기 패시베이션층(130)은 상기 발광층(120)의 전 표면 상에 소정의 절연물질, 예컨대 SiO2를 플라즈마 화학기상증착법(PECVD; Plasma Enhanced Chemical Vapor Deposition)에 의해 증착함으로써 형성될 수 있다. 한편, 상기 패시베이션층(130)은 Si3N4 또는 AlN으로 이루어질 수도 있다.
그리고, 본 실시예에서, 상기 패시베이션층(130)은 상기 제1트랜치(192) 내부를 완전히 채우도록 형성되며, 그 상면이 상기 발광층(120)의 상면보다 높도록 형성된다.
상기한 바와 같이, 본 실시예에 의하면, PECVD법에 의해 형성되는 패시베이션층(130)이 후술하는 p형 전극(도 4d의 140)과 n형 전극(도 4i의 160)보다 먼저 형성된다. 따라서, 대략 300℃ 이상에서 진행되는 PECVD 공정에서의 열에 의해 p형 전극 및 n형 전극 각각과 발광층 사이의 계면에서 접합 불량이 발생하는 종래의 문제점이 방지될 수 있다.
그리고, 상기 발광층(120)의 측벽이 순방향으로 경사져 있는 상태에서 상기 패시베이션층(130)의 증착 공정이 수행되므로, 상기 패시베이션층(130)의 증착이 보다 용이하고 신뢰성 있게 이루어질 수 있다.
도 4d를 참조하면, 상기 발광층(120)의 p형 반도체층(124) 상에 p형 전극(140)을 형성한다. 구체적으로, 상기 발광층(120)의 p형 반도체층(124) 상에 형성된 패시베이션층(130)을 식각하여 제1개구(194)를 형성한 후, 상기 제1개구(194)를 통해 노출된 상기 p형 반도체층(124)의 표면에 p형 전극(140)을 형성한다. 상기 p형 전극(140)은 스퍼터링(sputtering) 또는 이베퍼레이션(evaporation)에 의해 Ag, Al, Rh, Ir 또는 Pt 등의 금속 물질을 증착함으로써 형성될 수 있다.
도 4e를 참조하면, 상기 패시베이션층(130)과 p형 전극(140) 상에 금속 지지층(150)을 형성한다. 상기 금속 지지층(150)은 Cu, Cr, Ni, Ag, Au, Mo, Pd, W 또는 Al 등의 금속 물질로 이루어질 수 있으며, 전기도금(electroplating), 무전해 도금(electroless plating) 또는 스퍼터링(sputtering)에 의해 형성될 수 있다.
다음으로, 도 4f에 도시된 바와 같이, 상기 사파이어 기판(110)을 상기 발광 층(120)으로부터 분리하여 제거한다. 상기 사파이어 기판(110)은 레이저 리프트 오프(LLO; Laser Lift Off) 공정에 의해 상기 발광층(120)으로부터 분리될 수 있다. 구체적으로, 상기 기판(110)에 레이저 광을 조사하면, 기판(110)과 발광층(120) 사이의 계면에 국부적인 열이 발생되고, 이 열에 의해 질화갈륨으로 이루어진 발광층(120)의 표면이 갈륨과 질소 가스로 분해, 용융되면서 기판(100)과 발광층(120)이 용이하게 분리될 수 있다.
상기한 바와 같이, 본 실시예에 있어서는, 상기 기판(110)과 패시베이션층(130)이 발광층(120)의 잔존 부분(121')에 의해 서로 분리되어 있으므로, 레이저 리프트 오프(LLO) 공정에서 패시베이션층(130)이 기판(110)과 함께 떨어져 나가는 문제점이 발생하지 않는다.
그리고, 본 실시예에 있어서는, 상기 제1트랜치(192) 내부에 종래의 연한 물질인 포토레지스트가 아니라 비교적 강한 물질인 패시베이션층(130)이 채워져 있는 상태에서, 레이저 리프트 오프(LLO) 공정에 의해 사파이어 기판(110)을 분리시킨다. 따라서, 사파이어 기판(110)이 분리될 때 발광층(120)과 사파이어 기판(110) 사이의 계면에서 발생되는 질소 가스의 압력에 의한 충격파가 패시베이션층(130)으로 집중되는 현상이 발생되지 않고 고르게 분산될 수 있으므로, 충격파의 집중으로 인해 발광층(120)에 크랙이 발생되는 종래의 문제점이 방지될 수 있다.
도 6a와 도 6b는 본 발명의 제조 방법에서 레이저 리프트 오프(LLO) 공정 후의 상태를 보여주는 사진들이다.
도 6a와 도 6b를 보면, 본 발명에 따른 제조 방법에 의하면 발광층 내부에 크랙이 전혀 발생되지 않았음을 알 수 있다.
다음으로, 도 4g를 참조하면, 상기 기판(110)을 제거함으로써 노출된 발광층(120)의 표면을 식각하면서 상기 발광층(120)의 잔존 부분(121')을 제거한다. 이와 같은 발광층(120)의 표면에 대한 식각은 유도결합형 플라즈마 반응성 이온 식각(ICP-RIE) 공정에 의해 수행될 수 있다. 이때, 전술한 바와 같이, 상기 언도프된 반도체층(121)이 제거되며, 언도프된 반도체층(121)보다 얇은 두께를 가진 발광층(120)의 잔존 부분(121')도 완전히 제거된다. 이에 따라, 발광층(120)의 n형 반도체층(122)이 외부로 노출되고, 제1트랜치(192) 내부에 채워진 패시베이션층(130)도 외부로 노출된다.
이어서, 도 4h에 도시된 바와 같이, 노출된 발광층(120)의 n형 반도체층(122)과 패시베이션층(130)의 표면에 포토레지스트(PR)을 도포한 후, 이를 패터닝하여 발광층(120)의 n형 반도체층(122) 표면에 제2개구(196)를 형성하고, 패시베이션층(130)의 표면에 제3개구(197)를 형성한다.
다음으로, 도 4i를 참조하면, 노출된 패시베이션층(130)에 제2트랜치(198)를 형성한다. 상기 제2트랜치(198)는 상기 발광층(120)과 패시베이션층(130)을 개개의 발광 소자 단위로 구분하기 위한 것이다. 상기 제2트랜치(198)는 제3개구(197)를 통해 패시베이션층(130)을 습식 식각함으로써 상기 패시베이션층(130)을 관통하여 상기 금속 지지층(150)의 표면까지 형성되는데, 이때 식각액으로서 불산 용액을 사용할 수 있다. 그리고, 이와 동시에 제2개구(196)를 통해 노출된 발광층(120)의 n형 반도체층(122) 표면은 상기 불산 용액에 의해 세정될 수 있다.
이어서, 상기 발광층(120)의 n형 반도체층(122) 상에 n형 전극(160)을 형성한다. 상기 n형 전극(160)은 스퍼터링(sputtering) 또는 이베퍼레이션(evaporation)에 의해 Ti/Al, Ti/Cu 또는 Ti/Ni 등의 금속 물질을 증착함으로써 형성될 수 있다.
마지막으로, 도 4i에 도시된 구조물을 소잉(sawing) 또는 레이저 스크라이빙(laser scribing) 방법에 의해 절단하여, 도 4j에 도시된 바와 같이 개개의 발광 소자(100)로 분리한다. 구체적으로, 상기 제2트랜치(198)를 통해 상기 금속 지지층(150)을 절단한다, 그러면, 금속 지지층(150) 상에 p형 전극(140), 발광층(120) 및 n형 전극(160)이 순차 적층되고, 발광층(120)의 측벽에 패시베이션층(130)이 형성된 수직형 발광 소자(100)가 완성된다.
상기한 바와 같이, 본 실시예에 있어서는, 소잉(sawing) 또는 레이저 스크라이빙 공정에서 금속 지지층(150)만 절단되므로, 패시베이션층(130)은 손상을 입지 않는다. 따라서, 패시베이션층(130)이 발광층(120)의 측벽에 완전한 형태로 유지될 수 있다.
도 5a 내지 도 5i는 본 발명의 제2실시예에 따른 수직형 발광 소자의 제조 방법을 단계별로 도시한 도면들이다.
먼저, 도 5a를 참조하면, 기판(210) 상에 발광층(220)을 형성한다. 상기 기판(210)으로는 사파이어 기판을 사용하는 것이 바람직하며, 상기 발광층(220)은 사파이어 기판(210) 상에 순차 적층된 n형 반도체층(222), 활성층(223), 및 p형 반도체층(224)을 포함한다. 그리고, 상기 발광층(220)은 기판(210)과 n형 반도체 층(222) 사이에 형성된 언도프된 반도체층(221)을 더 포함할 수 있다.
다음으로, 도 5b에 도시된 바와 같이, 유도결합형 플라즈마 반응성 이온 식각(ICP-RIE) 공정에 의해 상기 발광층(220)을 식각하여 제1트랜치(292)를 형성한다. 상기 제1트랜치(292)에 의해 상기 발광층(220)은 개개의 발광 소자 단위로 구분된다. 이때, 상기 제1트랜치(292)의 하부에 상기 발광층(220)을 소정 두께로 잔존시킨다. 상기 발광층(220)의 잔존 부분(221')은 상기 언도프된 반도체층(221)의 일부분이 된다.
도 5a와 도 5b에 도시된 단계는 전술한 도 4a와 도 4b에 도시된 단계들과 동일하므로, 이에 대한 상세한 설명은 생략하였다.
다음으로, 도 5c를 참조하면, 상기 발광층(220) 상에 패시베이션층(230)을 형성한다. 상기 패시베이션층(230)은 상기 발광층(220)의 전 표면 상에 소정의 절연물질, 예컨대 SiO2, Si3N4 또는 AlN을 플라즈마 화학기상증착법(PECVD)에 의해 증착함으로써 형성될 수 있다.
그리고, 본 실시예에서, 상기 패시베이션층(230)은 상기 발광층(220)의 전 표면 상에 소정 두께로 형성된다. 상기 패시베이션층(230)의 두께는 상기 발광층(220)의 잔존 부분(221')의 두께보다 얇은 것이 바람직하다. 예컨대, 상기 발광층(220)의 잔존 부분(221')의 두께는 대략 1㎛ 이하이고, 상기 패시베이션층(230)의 두께는 대략 400nm 이하인 것이 바람직하다. 이는, 후술하는 도 5g에 도시된 단계에서, 상기 언도프된 반도체층(221)이 제거되면서 상기 발광층(220)의 잔존 부 분(221')과 함께 상기 발광층(220)의 잔존 부분(221')에 접촉된 패시베이션층(230)도 제거될 수 있도록 하기 위한 것이다. 이에 대해서는 뒤에서 다시 설명하기로 한다.
상기한 바와 같이, 본 실시예에 의하면, 상기 패시베이션층(230)이 후술하는 p형 전극(도 5d의 240)과 n형 전극(도 4h의 260)보다 먼저 형성되고, 상기 발광층(220)의 측벽이 순방향으로 경사져 있는 상태에서 상기 패시베이션층(230)의 증착 공정이 수행되므로, 전술한 제1실시예에서 기술한 바와 같은 장점이 있다.
도 5d를 참조하면, 상기 발광층(220)의 p형 반도체층(224) 상에 p형 전극(240)을 형성한다. 구체적으로, 상기 발광층(220)의 p형 반도체층(224) 상에 형성된 패시베이션층(230)을 식각하여 제1개구(294)를 형성한 후, 상기 제1개구(294)를 통해 노출된 상기 p형 반도체층(224)의 표면에 p형 전극(240)을 형성한다. 상기 p형 전극(240)은 스퍼터링(sputtering) 또는 이베퍼레이션(evaporation)에 의해 Ag, Al, Rh, Ir 또는 Pt 등의 금속 물질을 증착함으로써 형성될 수 있다.
도 5e를 참조하면, 상기 패시베이션층(230)과 p형 전극(240) 상에 금속 지지층(250)을 형성한다. 본 실시예에서, 상기 금속 지지층(250)은 상기 제1트랜치(292) 내부를 완전히 채우도록 형성된다. 상기 금속 지지층(250)은 Cu, Cr, Ni, Ag, Au, Mo, Pd, W 또는 Al 등의 금속 물질로 이루어질 수 있으며, 전기도금(electroplating), 무전해 도금(electroless plating) 또는 스퍼터링(sputtering)에 의해 형성될 수 있다.
다음으로, 도 5f에 도시된 바와 같이, 상기 사파이어 기판(210)을 상기 발광 층(220)으로부터 분리하여 제거한다. 상기 사파이어 기판(210)은 레이저 리프트 오프(LLO) 공정에 의해 상기 발광층(220)으로부터 분리될 수 있다.
상기한 바와 같이, 본 실시예에 있어서도, 상기 기판(210)과 패시베이션층(230)이 발광층(220)의 잔존 부분(221')에 의해 서로 분리되어 있으므로, 레이저 리프트 오프(LLO) 공정에서 패시베이션층(230)이 기판(210)과 함께 떨어져 나가는 문제점이 발생하지 않는다. 또한, 상기 제1트랜치(292) 내부에 강한 물질인 금속 지지층(250)이 채워져 있어서, 레이저 리프트 오프(LLO) 공정에서 사파이어 기판(210)이 분리될 때 발생되는 충격파가 고르게 분산될 수 있으므로, 충격파의 집중으로 인해 발광층(220)에 크랙이 발생되는 종래의 문제점이 방지될 수 있다.
다음으로, 도 5g를 참조하면, 상기 기판(210)을 제거함으로써 노출된 발광층(220)의 표면을 식각하면서 상기 발광층(220)의 잔존 부분(221')과 함께 상기 발광층(220)의 잔존 부분(221')에 접촉된 패시베이션층(230)을 제거한다. 이와 같은 발광층(220)의 표면에 대한 식각은 유도결합형 플라즈마 반응성 이온 식각(ICP-RIE) 공정에 의해 수행될 수 있다.
이때, 전술한 바와 같이, 상기 언도프된 반도체층(221)이 제거되면서, 발광층(220)의 잔존 부분(221')과 함께 상기 발광층(220)의 잔존 부분(221')에 접촉된 패시베이션층(230)도 완전히 제거되어야 한다. 그런데, 언도프된 반도체층(221)과 잔존 부분(221')은 GaN으로 이루어지고, 패시베이션층(230)은 절연물질, 예컨대 SiO2로 이루어져 있으므로, 서로 식각 속도(etch rate)가 다르다. 즉, GaN에 비해 SiO2의 식각 속도가 느리므로, 언도프된 반도체층(221)과 잔존 부분(221')은 모두 식각되어 제거된 상태에서도 패시베이션층(230)은 잔존되어 있을 수 있다. 이를 방지하기 위해서는, 각 층들의 식각 속도를 고려하여 아래 수학식 1에 의해 각 층들의 바람직한 두께를 설정할 필요가 있다.
Figure 112006083322963-pat00001
위 수학식 1에서, TS는 패시베이션층(230)의 두께, TG는 언도프된 반도체층(221)의 두께, ERS는 패시베이션층(230)의 식각 속도, ERG는 언도프된 반도체층(221)의 식각 속도를 가리킨다.
전술한 바와 같이, GaN으로 이루어진 언도프된 반도체층(221)의 두께가 대략 2㎛이고, 상기 발광층(220)의 잔존 부분(221')의 두께가 대략 1㎛일 경우, SiO2로 이루어진 패시베이션층(230)의 바람직한 두께는 상기 수학식 1에 의해 대략 400nm 이하가 된다.
상기한 바와 같이 각 층들의 두께를 설정하게 되면, 식각에 의해 언도프된 반도체층(221)이 제거될 때, 발광층(220)의 잔존 부분(221')과 이에 접촉된 패시베이션층(230)도 완전히 제거될 수 있다. 이에 따라, 발광층(220)의 n형 반도체 층(222)이 외부로 노출되고, 제1트랜치(292) 내부에 채워진 금속 지지층(250)도 외부로 노출될 수 있다.
이어서, 도 5h에 도시된 바와 같이, 노출된 발광층(220)의 n형 반도체층(222)의 표면에 n형 전극(260)을 형성한다. 상기 n형 전극(260)은 스퍼터링(sputtering) 또는 이베퍼레이션(evaporation)에 의해 Ti/Al, Ti/Cu 또는 Ti/Ni 등의 금속 물질을 증착함으로써 형성될 수 있다.
마지막으로, 도 5h에 도시된 구조물을 소잉 또는 레이저 스크라이빙 방법에 의해 절단하여, 도 5i에 도시된 바와 같이 개개의 발광 소자(200)로 분리한다. 구체적으로, 상기 발광층들(220) 사이에서 금속 지지층(250)을 수직으로 절단한다, 그러면, 금속 지지층(250) 상에 p형 전극(240), 발광층(220) 및 n형 전극(260)이 순차 적층되고, 발광층(220)의 측벽에 패시베이션층(230)이 형성되며, 이 패시베이션층(230)을 금속 지지층(250)이 둘러싸고 있는 구조를 가진 수직형 발광 소자(200)가 완성된다.
상기한 바와 같이, 본 실시예에 있어서도, 소잉 또는 레이저 스크라이빙 공정에서 금속 지지층(250)만 절단되므로, 패시베이션층(230)은 손상을 입지 않는다. 따라서, 패시베이션층(230)이 발광층(220)의 측벽에 완전한 형태로 유지될 수 있으며, 이를 둘러싸고 있는 금속 지지층(250)에 의해 안전하게 보호될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기 술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 제조 방법은 아래와 같은 효과를 가진다.
첫째, 패시베이션층이 p형 전극과 n형 전극보다 먼저 형성되므로, PECVD 공정에서의 열에 의해 p형 전극 및 n형 전극 각각과 발광층 사이의 계면에서 접합 불량이 발생하는 종래의 문제점이 방지될 수 있다.
둘째, 발광층의 측벽이 순방향으로 경사져 있는 상태에서 패시베이션층의 증착 공정이 수행되므로, 패시베이션층의 증착이 보다 용이하고 신뢰성 있게 이루어질 수 있다.
셋째, 기판과 패시베이션층이 발광층의 잔존 부분에 의해 서로 분리되어 있으므로, 레이저 리프트 오프(LLO) 공정에서 패시베이션층이 기판과 함께 떨어져 나가는 문제점이 발생하지 않는다.
넷째, 발광층들 사이의 트랜치 내부에 비교적 강한 물질인 패시베이션층 또는 금속 지지층이 채워져 있어서, 레이저 리프트 오프(LLO) 공정에서 기판이 분리될 때 발생되는 충격파가 고르게 분산될 수 있으므로, 충격파의 집중으로 인해 발광층에 크랙이 발생되는 종래의 문제점이 방지될 수 있다.
다섯째, 소잉 또는 레이저 스크라이빙 공정에서 금속 지지층만 절단되므로, 패시베이션층은 손상을 입지 않아서 발광층의 측벽에 완전한 형태로 유지될 수 있다. 따라서, 전류의 누설을 방지하기 위한 패시베이션층을 보다 신뢰성 있고 용이 하게 형성할 수 있다.
여섯째, 종래의 제조 방법에 비해 공정이 단순화되어 제조 비용이 절감될 수 있다.

Claims (20)

  1. (가) 기판 상에 언도프된 반도체층, n형 반도체층, 활성층, 및 p형 반도체층을 포함하는 발광층을 형성하는 단계;
    (나) 상기 발광층을 개개의 발광 소자 단위로 구분하는 제1트랜치를 상기 발광층에 형성하되, 상기 제1트랜치 하부에 상기 언도프된 반도체층의 일부는 잔존시키는 단계;
    (다) 상기 발광층 상에 패시베이션층을 형성하는 단계;
    (라) 상기 패시베이션층의 일부를 식각함으로써 노출되는 상기 발광층의 p형 반도체층 상에 p형 전극을 형성하는 단계;
    (마) 상기 패시베이션층과 p형 전극 상에 금속 지지층을 형성하는 단계;
    (바) 상기 기판을 제거하는 단계;
    (사) 상기 기판을 제거함으로써 노출된 상기 발광층의 표면을 식각하면서 상기 발광층의 잔존 부분을 제거하는 단계;
    (아) 상기 발광층의 n형 반도체층 상에 n형 전극을 형성하는 단계; 및
    (자) 상기 금속 지지층을 절단하여 상기 발광층을 개개의 발광 소자 단위로 분리하는 단계;를 구비하는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 (다) 단계에서, 상기 패시베이션층을 상기 제1트랜치 내부를 채우도록 형성하고,
    상기 (사) 단계에서, 상기 발광층의 잔존 부분을 제거하면서 상기 패시베이션층을 노출시킨 후,
    상기 노출된 패시베이션층에 제2트랜치를 형성하는 단계를 더 구비하는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  3. 제 2항에 있어서,
    상기 제2트랜치는 상기 패시베이션층을 관통하여 상기 금속 지지층의 표면까지 형성되는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  4. 제 3항에 있어서,
    상기 제2트랜치는 상기 패시베이션층을 습식 식각함으로써 형성되는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  5. 제 1항에 있어서,
    상기 (다) 단계에서, 상기 패시베이션층을 상기 발광층의 전 표면상에 상기 발광층의 잔존 부분의 두께보다 얇은 두께로 형성하고,
    상기 (마) 단계에서, 상기 금속 지지층을 상기 제1트랜치 내부를 채우도록 형성하며,
    상기 (사) 단계에서, 상기 발광층의 잔존 부분과 함께 상기 발광층의 잔존 부분에 접촉된 패시베이션층을 제거하면서, 상기 금속 지지층을 노출시키는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  6. 삭제
  7. 제 5항에 있어서,
    상기 발광층의 잔존 부분의 두께는 1㎛ 이하이고, 상기 패시베이션층의 두께는 400nm 이하인 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  8. 삭제
  9. 제 1항에 있어서,
    상기 (사) 단계에서, 상기 발광층의 표면을 식각할 때 상기 언도프된 반도체층이 제거되는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  10. 제 1항에 있어서,
    상기 발광층의 잔존 부분의 두께는 상기 언도프된 반도체층의 두께보다 얇은 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  11. 제 10항에 있어서,
    상기 발광층의 잔존 부분의 두께는 1㎛ 이하인 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  12. 제 1항, 제 2항 및 제 5항 중 어느 한 항에 있어서,
    상기 기판은 사파이어 기판인 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  13. 제 1항, 제 2항 및 제 5항 중 어느 한 항에 있어서,
    상기 (나) 단계에서, 유도결합형 플라즈마 반응성 이온 식각(ICP-RIE) 공정에 의해 상기 발광층을 식각함으로써 상기 제1트랜치의 측면이 경사지게 형성되는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  14. 제 1항, 제 2항 및 제 5항 중 어느 한 항에 있어서,
    상기 (다) 단계에서, 상기 패시베이션층은 플라즈마 화학기상증착법(PECVD)에 의해 형성되는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  15. 제 1항, 제 2항 및 제 5항 중 어느 한 항에 있어서,
    상기 (다) 단계에서, 상기 패시베이션층은 SiO2, Si3N4 및 AlN으로 이루어진 군 중에서 선택된 어느 하나의 절연물질로 이루어진 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  16. 제 1항, 제 2항 및 제 5항 중 어느 한 항에 있어서,
    상기 (라) 단계에서, 상기 발광층의 p형 반도체층 상에 형성된 상기 패시베이션층을 식각하여 개구를 형성한 후, 상기 개구를 통해 노출된 상기 p형 반도체층의 표면에 상기 p형 전극을 형성하는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  17. 제 1항, 제 2항 및 제 5항 중 어느 한 항에 있어서,
    상기 (마) 단계에서, 상기 금속 지지층은 전기도금, 무전해도금 및 스퍼터링 공정 중 어느 하나의 공정에 의해 형성되는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  18. 제 1항, 제 2항 및 제 5항 중 어느 한 항에 있어서,
    상기 (바) 단계에서, 상기 기판은 레이저 리프트 오프(LLO) 공정에 의해 상기 발광층으로부터 분리되는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  19. 제 1항, 제 2항 및 제 5항 중 어느 한 항에 있어서,
    상기 (사) 단계에서, 상기 발광층의 표면에 대한 식각은 유도결합형 플라즈마 반응성 이온 식각(ICP-RIE) 공정에 의해 수행되는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
  20. 제 1항, 제 2항 및 제 5항 중 어느 한 항에 있어서,
    상기 (자) 단계에서, 상기 금속 지지층은 소잉(sawing) 또는 레이저 스크라이빙(laser scribing) 방법에 의해 절단되는 것을 특징으로 하는 수직형 발광 소자의 제조 방법.
KR1020060112449A 2006-11-14 2006-11-14 수직형 발광 소자의 제조 방법 KR100867541B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060112449A KR100867541B1 (ko) 2006-11-14 2006-11-14 수직형 발광 소자의 제조 방법
US11/882,259 US7781246B2 (en) 2006-11-14 2007-07-31 Method of manufacturing vertical light emitting device
US12/805,132 US7888153B2 (en) 2006-11-14 2010-07-14 Method of manufacturing vertical light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060112449A KR100867541B1 (ko) 2006-11-14 2006-11-14 수직형 발광 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080043648A KR20080043648A (ko) 2008-05-19
KR100867541B1 true KR100867541B1 (ko) 2008-11-06

Family

ID=39369683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060112449A KR100867541B1 (ko) 2006-11-14 2006-11-14 수직형 발광 소자의 제조 방법

Country Status (2)

Country Link
US (2) US7781246B2 (ko)
KR (1) KR100867541B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
US8362494B2 (en) * 2007-08-08 2013-01-29 Agency For Science, Technology And Research Electro-optic device with novel insulating structure and a method for manufacturing the same
US8101447B2 (en) * 2007-12-20 2012-01-24 Tekcore Co., Ltd. Light emitting diode element and method for fabricating the same
KR100962899B1 (ko) 2008-10-27 2010-06-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014136B1 (ko) * 2009-02-17 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102009033686A1 (de) 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
US8471288B2 (en) * 2009-09-15 2013-06-25 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device including an auxiliary electrode in contact with a back surface of an n-type layer
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
KR100999800B1 (ko) * 2010-02-04 2010-12-08 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
US8378367B2 (en) * 2010-04-16 2013-02-19 Invenlux Limited Light-emitting devices with vertical light-extraction mechanism and method for fabricating the same
KR101028277B1 (ko) 2010-05-25 2011-04-11 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
DE102010045390A1 (de) * 2010-09-15 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
US8912033B2 (en) * 2010-10-08 2014-12-16 Tsmc Solid State Lighting Ltd. Dicing-free LED fabrication
CN103137795B (zh) * 2011-12-02 2016-01-20 上海蓝光科技有限公司 一种GaN基发光二极管芯片晶胞的制备方法
CN102569573B (zh) * 2012-02-28 2016-03-16 江苏新广联科技股份有限公司 改善热传导的led芯片
US8952413B2 (en) 2012-03-08 2015-02-10 Micron Technology, Inc. Etched trenches in bond materials for die singulation, and associated systems and methods
US9595636B2 (en) 2012-03-28 2017-03-14 Sensor Electronic Technology, Inc. Light emitting device substrate with inclined sidewalls
US10096742B2 (en) 2012-03-28 2018-10-09 Sensor Electronic Technology, Inc. Light emitting device substrate with inclined sidewalls
KR101552671B1 (ko) * 2012-09-14 2015-09-11 일진엘이디(주) 고휘도 질화물 발광소자 제조 방법
CN102990229B (zh) * 2012-11-20 2016-04-13 大族激光科技产业集团股份有限公司 发光二极管晶圆切割方法
CN103887377B (zh) * 2014-03-12 2016-04-27 江苏新广联科技股份有限公司 减少GaN基垂直结构LED漏电的器件工艺
JP6101227B2 (ja) * 2014-03-17 2017-03-22 株式会社東芝 プラズマダイシング方法およびプラズマダイシング装置
CN104538522B (zh) * 2014-12-31 2017-08-29 杭州士兰明芯科技有限公司 一种高压芯片led结构及其制作方法
US10069037B2 (en) * 2015-04-20 2018-09-04 Epistar Corporation Light-emitting device and manufacturing method thereof
DE102015120089A1 (de) * 2015-11-19 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102017103164A1 (de) * 2017-02-16 2018-08-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US11508708B2 (en) * 2017-08-10 2022-11-22 Sharp Kabushiki Kaisha Semiconductor module, display apparatus, and semiconductor module manufacturing method
TWI660496B (zh) * 2017-10-13 2019-05-21 錼創科技股份有限公司 微型發光元件及顯示裝置
CN110729322B (zh) * 2019-10-22 2022-04-19 厦门乾照光电股份有限公司 一种垂直型led芯片结构及其制作方法
CN112992964B (zh) * 2020-04-09 2023-07-07 镭昱光电科技(苏州)有限公司 发光二极管结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088318A2 (en) 2002-04-09 2003-10-23 Oriol, Inc. Method of fabricating vertical structure leds
KR20060035424A (ko) * 2004-10-22 2006-04-26 서울옵토디바이스주식회사 ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR20060041383A (ko) * 2004-11-08 2006-05-12 엘지전자 주식회사 발광 소자 및 그의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088318A2 (en) 2002-04-09 2003-10-23 Oriol, Inc. Method of fabricating vertical structure leds
KR20060035424A (ko) * 2004-10-22 2006-04-26 서울옵토디바이스주식회사 ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR20060041383A (ko) * 2004-11-08 2006-05-12 엘지전자 주식회사 발광 소자 및 그의 제조방법

Also Published As

Publication number Publication date
US20100279448A1 (en) 2010-11-04
KR20080043648A (ko) 2008-05-19
US7781246B2 (en) 2010-08-24
US20080113462A1 (en) 2008-05-15
US7888153B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
KR100867541B1 (ko) 수직형 발광 소자의 제조 방법
KR100714589B1 (ko) 수직구조 발광 다이오드의 제조 방법
US8004006B2 (en) Nitride semiconductor light emitting element
US7268372B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
KR100691363B1 (ko) 수직구조 발광 다이오드의 제조 방법
JP5281545B2 (ja) 半導体発光素子の製造方法
US20050242365A1 (en) Vertical structure semiconductor devices
JP2000091636A (ja) 半導体発光素子の製法
JP5881689B2 (ja) 発光素子チップ及びその製造方法
KR100682255B1 (ko) 수직형 발광 다이오드의 제조방법
JPH10275936A (ja) 半導体発光素子の製法
US7553682B2 (en) Method of manufacturing vertical nitride light emitting device
JP2007207981A (ja) 窒化物半導体発光素子の製造方法
JP2012028773A (ja) 半導体発光素子及びその製造方法
JP5658604B2 (ja) 半導体発光素子の製造方法
US8659051B2 (en) Semiconductor light emitting device and method for manufacturing thereof
JP2007200932A (ja) 窒化物半導体素子の製造方法
JP3723347B2 (ja) 半導体発光素子の製法
US8003418B2 (en) Method for producing group III nitride-based compound semiconductor device
JPWO2013046267A1 (ja) 半導体素子およびその製造方法
JP2004228290A (ja) 半導体発光素子及びその製造方法
KR20140083357A (ko) 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법
KR20130104518A (ko) 반도체 발광소자의 제조방법
KR20080081620A (ko) 수직형 발광 다이오드의 제조방법
KR20080023820A (ko) 발광 다이오드의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 12