JP3723347B2

JP3723347B2 - 半導体発光素子の製法

Info

Publication number: JP3723347B2
Application number: JP15601698A
Authority: JP
Inventors: 範和伊藤
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1998-06-04
Filing date: 1998-06-04
Publication date: 2005-12-07
Anticipated expiration: 2018-06-04
Also published as: JPH11354841A

Description

【０００１】
【発明の属する技術分野】
本発明はウェハ状の基板上に、ｐ形層およびｎ形層を含む半導体層を積層した後に、ウェハから各チップにブレークして発光素子チップを形成する半導体発光素子の製法に関する。さらに詳しくは、サファイア基板上にチッ化ガリウム系化合物半導体層が積層される青色系の半導体発光素子のように、ウェハから各チップにブレークするとき、基板の分割がしにくい場合のブレークを容易に行うことができる半導体発光素子の製法に関する。
【０００２】
【従来の技術】
従来、青色系の光を発光する半導体発光素子のチップ（以下、ＬＥＤチップという）の製法は、つぎのように行われる。すなわち、図６に示されるように、サファイア基板２１上にたとえばｎ形のＧａＮからなるｎ形層（クラッド層）２３と、バンドギャップエネルギーがクラッド層のそれよりも小さく発光波長を定める材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層（発光層）２４と、ｐ形のＧａＮからなるｐ形層（クラッド層）２５とを順次エピタキシャル成長し、その表面にｐ側（上部）電極２８を設け、積層された半導体層の一部をエッチングして露出するｎ形層２３の表面にｎ側（下部）電極２９を設ける。
【０００３】
そして、基板２１の裏面を研磨してウェハの厚さを３５０μｍ程度から１００μｍ程度に薄くし、チップの境界部Ｓで、基板２１の裏面からダイヤモンドカッターなどによりスクライブライン２１ａを入れ、そのスクライブライン２１ａの部分に力を加えることにより、ブレークして各チップに分割している。サファイア基板は非常に硬いため、このスクライブライン２１ａの深さは数μｍ以下の浅い傷になる。なお、ｎ形層２３およびｐ形層２５はキャリアの閉じ込め効果を向上させるため、活性層２３側にＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層が用いられることがある。また、前述の積層される半導体層をエッチングする際に、各チップの境界部Ｓで、ブレークする部分も同時にエッチングしてｎ形層２３を露出させてブレークをしやすくしている。
【０００４】
【発明が解決しようとする課題】
前述のように、ウェハから各チップにブレークする場合、積層される半導体層の一部をエッチングして薄くし、基板の裏面からダイヤモンドカッターによりスクライブラインを入れて割る方法が用いられている。しかし、基板にサファイアのような硬い基板が用いられる場合、スクライブラインは非常に浅い線にしかならず、そのスクライブラインを頼りにサファイアのような硬い基板をブレークすることは非常に難しい。しかも基板の表面側は、積層される半導体層の一部がエッチングされているが、ｎ形層などの半導体層の一部が残存しており、基板と異なる材料が密着しているため、一層ブレークしにくいという問題がある。その結果、強引にブレークできた場合でも、積層される半導体層のエッチングされない方に割れ目が入って活性層などの発光層部やｐ形層部を損傷する場合も生じる。
【０００５】
本発明はこのような問題を解決するためになされたもので、ウェハから各チップにブレーク（切断分離）する場合に、そのブレークラインが斜めに進んでチップを不良にしないと共に、容易にブレークすることができる半導体発光素子の製法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明による半導体発光素子の製法は、ウェハ状の基板上に半導体層を積層し、該積層される半導体層の表面の第１導電形の半導体層および前記積層される半導体層の一部を除去して露出する第２導電形の半導体層の露出部にそれぞれ電気的に接続して複数個の各チップごとに電極を設け、前記半導体層が積層されたウェハ状の基板を各チップにブレークする半導体発光素子の製法であって、前記第２導電形の半導体層を露出させる際に前記各チップの周囲も第２導電形の半導体層を露出させ、各チップの境界部における前記露出した第２導電形の半導体層側から前記基板の一部までダイサーにより切断し、ついで該切断のダイサーに用いるブレードより薄いブレードによりさらに前記基板の一部を切断し、前記基板の切断部と反対面の前記境界部にダイヤモンドカッターによりスクライブラインを入れてから前記半導体層が積層された基板を各チップに分割することを特徴とする。
【０００７】
ここにブレークとは、ワリ（破断）、切断などのウェハから各チップに分割することを意味する。
【０００８】
このようにすることにより、基板の裏側にダイヤモンドカッターによりスクライブラインを入れてブレークする際に、スクライブラインから基板に入る割れ目はダイサーにより入れられた溝の端部に向かって入るため、チップの内部に割れ目が延びることがなくなる。
【０００９】
前記基板がサファイア基板で、前記積層される半導体層がチッ化ガリウム系化合物半導体であれば、ブレークしにくいサファイア基板上に半導体層が積層される発光素子のチップ化が容易になるため、とくに効果が大きい。
【００１０】
ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１１】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子の製法について説明をする。図１には、青色系の発光に適したチッ化ガリウム系化合物半導体層をウェハ状のサファイア基板上に積層し、各ＬＥＤチップにブレークする本発明の製法の一実施形態におけるブレーク前の状態の部分断面説明図が示されている。
【００１２】
本発明の半導体発光素子の製法は、図１に示されるように、ウェハ状態の基板１上にｎ形層３およびｐ形層５を含む半導体層を積層し、該積層される半導体層の表面の第１導電形の半導体層（ｐ形層５）および前記積層される半導体層の一部を除去して露出する第２導電形の半導体層（ｎ形層３）の露出部にそれぞれ電気的に接続して複数個の各ＬＥＤチップ１１、１２・・・ごとに電極８、９を設ける。このｎ形の半導体層３を露出させる際に各チップの境界部Ｓの近傍もｎ形の半導体層３を露出させる。そして、前記ウェハを各ＬＥＤチップ１１、１２にブレークするにあたり、基板１の裏面をラッピング装置により研磨し、基板１の厚さを３５０μｍ程度から１００μｍ程度に薄くし、前記各チップの境界部Ｓの露出しているｎ形層３から基板１の表面部をダイサーにより切断して、切り溝１５を形成する。ついで基板１の裏面の境界部Ｓにダイヤモンドカッターによりスクライブライン１６を入れてから前記半導体層が積層された基板１を各チップに分割することを特徴とする。
【００１３】
この製法をさらに詳細に説明すると、まず、半導体層を積層するため、たとえば有機金属化学気相成長法（ＭＯＣＶＤ法）により反応ガスおよび必要なドーパントガスを導入して、サファイア（Ａｌ₂Ｏ₃単結晶）などからなる基板１の表面に図示しないＧａＮからなる低温バッファ層と、クラッド層となるｎ形のＧａＮおよび／またはＡｌＧａＮ系化合物半導体の積層構造からなるｎ形層（クラッド層）３を１〜５μｍ程度堆積し、さらに、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばＩｎＧａＮ系化合物半導体層からなる活性層４を０.０５〜０.３μｍ程度、ｐ形のＡｌＧａＮ系化合物半導体層および／またはＧａＮ層からなるｐ形層（クラッド層）５を０.２〜１μｍ程度、それぞれ順次積層する。ついで、ＮｉおよびＡｕを蒸着してシンターすることにより、メタル層などからなる電流拡散層７を２〜１００ｎｍ程度形成する。この電流拡散層７が設けられる場合は、ｐ側電極８は電流拡散層７を介してｐ形層５と電気的に接続され、電流拡散層７が設けられない場合は、直接ｐ形層５にまたは他のｐ形半導体層を介して電気的に接続される。
【００１４】
その後、ｎ側電極９を形成するため、積層された半導体層の表面にレジスト膜などを設けてパターニングをし、電流拡散層７および積層された半導体層３〜５の一部をエッチングしてｎ形層３を露出させる。この際、各チップに分割する境界部Ｓの近傍の半導体層もエッチングし、ｎ形層３を露出させる。このエッチングは、塩素ガスなどによる反応性イオンエッチングにより行うことができ、厚い半導体層をエッチングするためにはＴｉなどをマスクとして用いることにより、エッチングをすることができる。
【００１５】
ついで、このエッチングにより露出したｎ形層３の表面にｎ側電極９の形成のための金属のＴｉおよびＡｌをそれぞれ０.１μｍ程度と０.３μｍ程度づつ真空蒸着などにより成膜してシンターし、さらにｐ側電極８のために図示しないＳｉＮなどの保護膜（設けられない場合もある）の一部を除去してＴｉとＡｕをそれぞれ真空蒸着して積層することにより、ｐ側電極８およびｎ側電極９を形成する。
【００１６】
その後、このウェハの各ＬＥＤチップ１１、１２の縦横の境界部Ｓの部分に、エッチングしたｎ形層３の上面からダイサーにより基板１の一部まで切断されるようにハーフカットをする。このハーフカットは、サファイア基板１をブレークするときにその境界部Ｓでブレークすることができるようにするもので、切り溝１５の深さＤは、本来は深いほど好ましいが、サファイア基板１は非常に硬く、切断しにくいと共に、ダイサーも傷みやすいため、ブレークの際の案内溝になり得る深さで、できるだけ浅く形成する。具体的には、前述のように１００μｍ程度の厚さに研磨された基板１の表面からの深さＤが１０〜４０μｍ程度、さらに好ましくは２０〜３０μｍ程度になるように形成すればよい。なお、通常のダイサーを使用すれば切り溝１５の幅Ｗは１０〜２０μｍ程度になる。ついで、基板１の裏面からダイヤモンドカッターにより線状にスクライブライン１６を入れる。その後、スクライブライン１６の部分に瞬間的な衝撃力を加えることにより、ウェハ状の基板１を割って各ＬＥＤチップ１１、１２に分割する。
【００１７】
ダイヤモンドカッターによるスクライブラインだけでは、数μｍ程度の非常に浅い溝しか入らないため、衝撃の加わる具合により割れる方向が一定しないが、本発明によれば、ダイサーによるハーフカットがなされているため、サファイア基板の厚さの２０〜３０％程度が切断されており、しかもその先端が切断によりギザギザになっているため、反対面のスクライブラインからの衝撃によりその切り溝に向かって割れ目が入り、横に進むことなく割れる。一方、サファイア基板は硬く、ダイサーによる切断は時間がかかるが、サファイア基板の全体を切断するのではなく、その厚さの数十％だけを切断するため、それ程工数増にはならず、ダイサーのブレードの消耗もそれ程多くはならない。そのため、割れ方向の安定性に伴い非常に歩留りが向上し、結果的に効率のよいブレークをすることができる。
【００１８】
図２は、ダイサーによるハーフカットを２段で行う例を示す図である。すなわち、サファイア基板１は、前述のように硬くとくにブレードが薄いとダイサーによる切断を行いにくいため、基板１への切り溝の深さの半分程度（１０μｍ程度）を切り溝の幅が３０〜５０μｍ程度になる厚いブレードを用いて第１の切り溝１５ａを形成し、残りの１０〜２０μｍ程度を切り溝の幅が１０〜２０μｍ程度になる薄いブレードを用いて第２の切り溝１５ｂを形成し、基板１に全体として２０〜３０μｍ程度の深さの切り溝を設ける例である。このようにすればブレードが厚く硬いサファイア基板でも比較的安定して切断することができ、しかもその切り溝１５の先端は細く、裏面のスクライブライン１６からの割れ目が切り溝の細い先端に向って延びるように割れる。他の図１に示される例と同じ部分には同じ符号を付してその説明を省略する。
【００１９】
図３は、さらに他の例を示す図で、この例は、各チップの境界部Ｓの積層された半導体層をドライエッチングによりエッチングして基板を露出させてから、その基板１をハーフカットしているものである。このようにすることにより、積層した半導体層を直接ダイサーにより切断しないため、積層された半導体層に機械的衝撃が加わることがないため信頼性上好ましい。この場合も図１と同じ部分には同じ符号を付してその説明を省略する。
【００２０】
図４はさらに他の例を示す同様の断面説明図で、この例は、ダイサーによるハーフカットを基板１の裏面側に入れ、積層された半導体層のｎ形層３側にダイヤモンドカッターによるスクライブライン１６が入れられたものである。このようにしても基板１がダイサーによりハーフカットされているため、スクライブライン１６から切り溝１５に向かって割れ目が入り、ウェハから各チップに切断分離される。なお、この場合も各チップの境界部の積層された半導体層をドライエッチングにより除去しておくことにより、サファイア基板だけで切断することができるため、より容易に切断分離をすることができる。また、図１と同じ部分には同じ符号を付してその説明を省略する。
【００２１】
前述の図２に示されるように厚さの異なるブレードにより２段に切断すれば比較的丈夫なブレードにより硬いサファイア基板１を切断することができるが、図５（ｂ）〜（ｃ）にブレードの先端部（周縁部）の断面図が示されるように先端（周端部）の断面形状を小さいアールまたはＶ字状にしたブレードを用いて切断することにより図２の例と同様の先端が細い切り溝を形成することができる。なお、図５（ａ）が通常のブレードの形状を示す。
【００２２】
なお、前述の各例では、サファイア基板に積層される半導体層がチッ化ガリウム系化合物半導体で、かつ、具体的な例であったが、これらの具体例に限定されず、それ以外の半導体層や構造でも基板がブレークしにくい場合に同様の方法を用いることができる。また、積層される半導体層の構造も、前述のｎ形層とｐ形層とで活性層が挟持されたダブルヘテロ接合構造に限定されるものではなく、ｎ形層とｐ形層とが直接接合するｐｎ接合などの他の構造のものでもよい。
【００２３】
【発明の効果】
本発明によれば、サファイア基板などのウェハからチップへのブレークが困難な基板に半導体層が積層される半導体発光素子でも、割れ目が横の方向にずれたりしないで比較的容易にブレークすることができ、歩留りを低下させることなく、発光特性を低下させることもない。その結果、安価で高特性の半導体発光素子が得られる。
【図面の簡単な説明】
【図１】本発明の製法の一実施形態のブレーク前の状態の断面説明図である。
【図２】本発明の製法の他の実施形態の図１と同様の説明図である。
【図３】本発明の製法の他の実施形態の図１と同様の説明図である。
【図４】本発明の製法の他の実施形態の図１と同様の説明図である。
【図５】本発明のダイサーによる切断に用いるブレードの形状例の説明図である。
【図６】従来の半導体発光素子の製法を説明する図である。
【符号の説明】
１基板
３ｎ形層
５ｐ形層
８ｐ側電極
９ｎ側電極
Ｓチップの境界部
１５切り溝
１６スクライブライン

Claims

ウェハ状の基板上に半導体層を積層し、該積層される半導体層の表面の第１導電形の半導体層および前記積層される半導体層の一部を除去して露出する第２導電形の半導体層の露出部にそれぞれ電気的に接続して複数個の各チップごとに電極を設け、前記半導体層が積層されたウェハ状の基板を各チップにブレークする半導体発光素子の製法であって、前記第２導電形の半導体層を露出させる際に前記各チップの周囲も第２導電形の半導体層を露出させ、各チップの境界部における前記露出した第２導電形の半導体層側から前記基板の一部までダイサーにより切断し、ついで該切断のダイサーに用いるブレードより薄いブレードによりさらに前記基板の一部を切断し、前記基板の切断部と反対面の前記境界部にダイヤモンドカッターによりスクライブラインを入れてから前記半導体層が積層された基板を各チップに分割する半導体発光素子の製法。