JPH11354841A - 半導体発光素子の製法 - Google Patents
半導体発光素子の製法Info
- Publication number
- JPH11354841A JPH11354841A JP15601698A JP15601698A JPH11354841A JP H11354841 A JPH11354841 A JP H11354841A JP 15601698 A JP15601698 A JP 15601698A JP 15601698 A JP15601698 A JP 15601698A JP H11354841 A JPH11354841 A JP H11354841A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor layer
- cut
- layer
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dicing (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 ウェハから各チップにブレーク（切断分離）
する場合に、そのブレークラインが斜めに進んでチップ
を不良にしないと共に、容易にブレークすることができ
る半導体発光素子の製法を提供する。 【解決手段】 半導体層２〜５が積層されたウェハを各
ＬＥＤチップ１１、１２にブレークするにあたり、基板
１の厚さを３５０μｍ程度から１００μｍ程度に薄く
し、前記各チップの境界部Ｓの露出しているｎ形層３か
ら基板１の表面部をダイサーにより切断して切り溝１５
を形成する。ついで基板１の裏面の境界部Ｓにダイヤモ
ンドカッターによりスクライブライン１６を入れてから
前記半導体層が積層された基板１を各チップに分割す
る。
する場合に、そのブレークラインが斜めに進んでチップ
を不良にしないと共に、容易にブレークすることができ
る半導体発光素子の製法を提供する。 【解決手段】 半導体層２〜５が積層されたウェハを各
ＬＥＤチップ１１、１２にブレークするにあたり、基板
１の厚さを３５０μｍ程度から１００μｍ程度に薄く
し、前記各チップの境界部Ｓの露出しているｎ形層３か
ら基板１の表面部をダイサーにより切断して切り溝１５
を形成する。ついで基板１の裏面の境界部Ｓにダイヤモ
ンドカッターによりスクライブライン１６を入れてから
前記半導体層が積層された基板１を各チップに分割す
る。
Description
【０００１】
【発明の属する技術分野】本発明はウェハ状の基板上
に、ｐ形層およびｎ形層を含む半導体層を積層した後
に、ウェハから各チップにブレークして発光素子チップ
を形成する半導体発光素子の製法に関する。さらに詳し
くは、サファイア基板上にチッ化ガリウム系化合物半導
体層が積層される青色系の半導体発光素子のように、ウ
ェハから各チップにブレークするとき、基板の分割がし
にくい場合のブレークを容易に行うことができる半導体
発光素子の製法に関する。
に、ｐ形層およびｎ形層を含む半導体層を積層した後
に、ウェハから各チップにブレークして発光素子チップ
を形成する半導体発光素子の製法に関する。さらに詳し
くは、サファイア基板上にチッ化ガリウム系化合物半導
体層が積層される青色系の半導体発光素子のように、ウ
ェハから各チップにブレークするとき、基板の分割がし
にくい場合のブレークを容易に行うことができる半導体
発光素子の製法に関する。
【０００２】
【従来の技術】従来、青色系の光を発光する半導体発光
素子のチップ（以下、ＬＥＤチップという）の製法は、
つぎのように行われる。すなわち、図６に示されるよう
に、サファイア基板２１上にたとえばｎ形のＧａＮから
なるｎ形層（クラッド層）２３と、バンドギャップエネ
ルギーがクラッド層のそれよりも小さく発光波長を定め
る材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種
々変わり得ることを意味する、以下同じ）化合物半導体
からなる活性層（発光層）２４と、ｐ形のＧａＮからな
るｐ形層（クラッド層）２５とを順次エピタキシャル成
長し、その表面にｐ側（上部）電極２８を設け、積層さ
れた半導体層の一部をエッチングして露出するｎ形層２
３の表面にｎ側（下部）電極２９を設ける。
素子のチップ（以下、ＬＥＤチップという）の製法は、
つぎのように行われる。すなわち、図６に示されるよう
に、サファイア基板２１上にたとえばｎ形のＧａＮから
なるｎ形層（クラッド層）２３と、バンドギャップエネ
ルギーがクラッド層のそれよりも小さく発光波長を定め
る材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種
々変わり得ることを意味する、以下同じ）化合物半導体
からなる活性層（発光層）２４と、ｐ形のＧａＮからな
るｐ形層（クラッド層）２５とを順次エピタキシャル成
長し、その表面にｐ側（上部）電極２８を設け、積層さ
れた半導体層の一部をエッチングして露出するｎ形層２
３の表面にｎ側（下部）電極２９を設ける。
【０００３】そして、基板２１の裏面を研磨してウェハ
の厚さを３５０μｍ程度から１００μｍ程度に薄くし、
チップの境界部Ｓで、基板２１の裏面からダイヤモンド
カッターなどによりスクライブライン２１ａを入れ、そ
のスクライブライン２１ａの部分に力を加えることによ
り、ブレークして各チップに分割している。サファイア
基板は非常に硬いため、このスクライブライン２１ａの
深さは数μｍ以下の浅い傷になる。なお、ｎ形層２３お
よびｐ形層２５はキャリアの閉じ込め効果を向上させる
ため、活性層２３側にＡｌＧａＮ系（ＡｌとＧａの比率
が種々変わり得ることを意味する、以下同じ）化合物半
導体層が用いられることがある。また、前述の積層され
る半導体層をエッチングする際に、各チップの境界部Ｓ
で、ブレークする部分も同時にエッチングしてｎ形層２
３を露出させてブレークをしやすくしている。
の厚さを３５０μｍ程度から１００μｍ程度に薄くし、
チップの境界部Ｓで、基板２１の裏面からダイヤモンド
カッターなどによりスクライブライン２１ａを入れ、そ
のスクライブライン２１ａの部分に力を加えることによ
り、ブレークして各チップに分割している。サファイア
基板は非常に硬いため、このスクライブライン２１ａの
深さは数μｍ以下の浅い傷になる。なお、ｎ形層２３お
よびｐ形層２５はキャリアの閉じ込め効果を向上させる
ため、活性層２３側にＡｌＧａＮ系（ＡｌとＧａの比率
が種々変わり得ることを意味する、以下同じ）化合物半
導体層が用いられることがある。また、前述の積層され
る半導体層をエッチングする際に、各チップの境界部Ｓ
で、ブレークする部分も同時にエッチングしてｎ形層２
３を露出させてブレークをしやすくしている。
【０００４】
【発明が解決しようとする課題】前述のように、ウェハ
から各チップにブレークする場合、積層される半導体層
の一部をエッチングして薄くし、基板の裏面からダイヤ
モンドカッターによりスクライブラインを入れて割る方
法が用いられている。しかし、基板にサファイアのよう
な硬い基板が用いられる場合、スクライブラインは非常
に浅い線にしかならず、そのスクライブラインを頼りに
サファイアのような硬い基板をブレークすることは非常
に難しい。しかも基板の表面側は、積層される半導体層
の一部がエッチングされているが、ｎ形層などの半導体
層の一部が残存しており、基板と異なる材料が密着して
いるため、一層ブレークしにくいという問題がある。そ
の結果、強引にブレークできた場合でも、積層される半
導体層のエッチングされない方に割れ目が入って活性層
などの発光層部やｐ形層部を損傷する場合も生じる。
から各チップにブレークする場合、積層される半導体層
の一部をエッチングして薄くし、基板の裏面からダイヤ
モンドカッターによりスクライブラインを入れて割る方
法が用いられている。しかし、基板にサファイアのよう
な硬い基板が用いられる場合、スクライブラインは非常
に浅い線にしかならず、そのスクライブラインを頼りに
サファイアのような硬い基板をブレークすることは非常
に難しい。しかも基板の表面側は、積層される半導体層
の一部がエッチングされているが、ｎ形層などの半導体
層の一部が残存しており、基板と異なる材料が密着して
いるため、一層ブレークしにくいという問題がある。そ
の結果、強引にブレークできた場合でも、積層される半
導体層のエッチングされない方に割れ目が入って活性層
などの発光層部やｐ形層部を損傷する場合も生じる。
【０００５】本発明はこのような問題を解決するために
なされたもので、ウェハから各チップにブレーク（切断
分離）する場合に、そのブレークラインが斜めに進んで
チップを不良にしないと共に、容易にブレークすること
ができる半導体発光素子の製法を提供することを目的と
する。
なされたもので、ウェハから各チップにブレーク（切断
分離）する場合に、そのブレークラインが斜めに進んで
チップを不良にしないと共に、容易にブレークすること
ができる半導体発光素子の製法を提供することを目的と
する。
【０００６】
【課題を解決するための手段】本発明による半導体発光
素子の製法は、ウェハ状の基板上に半導体層を積層し、
該積層される半導体層の表面の第１導電形の半導体層お
よび前記積層される半導体層の一部を除去して露出する
第２導電形の半導体層の露出部にそれぞれ電気的に接続
して複数個の各チップごとに電極を設け、前記半導体層
が積層されたウェハ状の基板を各チップにブレークする
半導体発光素子の製法であって、前記第２導電形の半導
体層を露出させる際に前記各チップの周囲も第２導電形
の半導体層を露出させ、各チップの境界部の前記露出し
た半導体層側または前記基板の裏面側から前記基板の一
部をダイサーにより切断し、ついで該ダイサーによる切
断部と反対面の前記境界部にダイヤモンドカッターによ
りスクライブラインを入れてから前記半導体層が積層さ
れた基板を各チップに分割することを特徴とする。
素子の製法は、ウェハ状の基板上に半導体層を積層し、
該積層される半導体層の表面の第１導電形の半導体層お
よび前記積層される半導体層の一部を除去して露出する
第２導電形の半導体層の露出部にそれぞれ電気的に接続
して複数個の各チップごとに電極を設け、前記半導体層
が積層されたウェハ状の基板を各チップにブレークする
半導体発光素子の製法であって、前記第２導電形の半導
体層を露出させる際に前記各チップの周囲も第２導電形
の半導体層を露出させ、各チップの境界部の前記露出し
た半導体層側または前記基板の裏面側から前記基板の一
部をダイサーにより切断し、ついで該ダイサーによる切
断部と反対面の前記境界部にダイヤモンドカッターによ
りスクライブラインを入れてから前記半導体層が積層さ
れた基板を各チップに分割することを特徴とする。
【０００７】ここにブレークとは、ワリ（破断）、切断
などのウェハから各チップに分割することを意味する。
などのウェハから各チップに分割することを意味する。
【０００８】このようにすることにより、基板の裏側に
ダイヤモンドカッターによりスクライブラインを入れて
ブレークする際に、スクライブラインから基板に入る割
れ目はダイサーにより入れられた溝の端部に向かって入
るため、チップの内部に割れ目が延びることがなくな
る。
ダイヤモンドカッターによりスクライブラインを入れて
ブレークする際に、スクライブラインから基板に入る割
れ目はダイサーにより入れられた溝の端部に向かって入
るため、チップの内部に割れ目が延びることがなくな
る。
【０００９】前記基板がサファイア基板で、前記積層さ
れる半導体層がチッ化ガリウム系化合物半導体であれ
ば、ブレークしにくいサファイア基板上に半導体層が積
層される発光素子のチップ化が容易になるため、とくに
効果が大きい。
れる半導体層がチッ化ガリウム系化合物半導体であれ
ば、ブレークしにくいサファイア基板上に半導体層が積
層される発光素子のチップ化が容易になるため、とくに
効果が大きい。
【００１０】ここにチッ化ガリウム系化合物半導体と
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族
元素と置換したものおよび／またはＶ族元素のＮの一部
がＰ、Ａｓなどの他のＶ族元素と置換した化合物からな
る半導体をいう。
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族
元素と置換したものおよび／またはＶ族元素のＮの一部
がＰ、Ａｓなどの他のＶ族元素と置換した化合物からな
る半導体をいう。
【００１１】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子の製法について説明をする。図１に
は、青色系の発光に適したチッ化ガリウム系化合物半導
体層をウェハ状のサファイア基板上に積層し、各ＬＥＤ
チップにブレークする本発明の製法の一実施形態におけ
るブレーク前の状態の部分断面説明図が示されている。
明の半導体発光素子の製法について説明をする。図１に
は、青色系の発光に適したチッ化ガリウム系化合物半導
体層をウェハ状のサファイア基板上に積層し、各ＬＥＤ
チップにブレークする本発明の製法の一実施形態におけ
るブレーク前の状態の部分断面説明図が示されている。
【００１２】本発明の半導体発光素子の製法は、図１に
示されるように、ウェハ状態の基板１上にｎ形層３およ
びｐ形層５を含む半導体層を積層し、該積層される半導
体層の表面の第１導電形の半導体層（ｐ形層５）および
前記積層される半導体層の一部を除去して露出する第２
導電形の半導体層（ｎ形層３）の露出部にそれぞれ電気
的に接続して複数個の各ＬＥＤチップ１１、１２・・・
ごとに電極８、９を設ける。このｎ形の半導体層３を露
出させる際に各チップの境界部Ｓの近傍もｎ形の半導体
層３を露出させる。そして、前記ウェハを各ＬＥＤチッ
プ１１、１２にブレークするにあたり、基板１の裏面を
ラッピング装置により研磨し、基板１の厚さを３５０μ
ｍ程度から１００μｍ程度に薄くし、前記各チップの境
界部Ｓの露出しているｎ形層３から基板１の表面部をダ
イサーにより切断して、切り溝１５を形成する。ついで
基板１の裏面の境界部Ｓにダイヤモンドカッターにより
スクライブライン１６を入れてから前記半導体層が積層
された基板１を各チップに分割することを特徴とする。
示されるように、ウェハ状態の基板１上にｎ形層３およ
びｐ形層５を含む半導体層を積層し、該積層される半導
体層の表面の第１導電形の半導体層（ｐ形層５）および
前記積層される半導体層の一部を除去して露出する第２
導電形の半導体層（ｎ形層３）の露出部にそれぞれ電気
的に接続して複数個の各ＬＥＤチップ１１、１２・・・
ごとに電極８、９を設ける。このｎ形の半導体層３を露
出させる際に各チップの境界部Ｓの近傍もｎ形の半導体
層３を露出させる。そして、前記ウェハを各ＬＥＤチッ
プ１１、１２にブレークするにあたり、基板１の裏面を
ラッピング装置により研磨し、基板１の厚さを３５０μ
ｍ程度から１００μｍ程度に薄くし、前記各チップの境
界部Ｓの露出しているｎ形層３から基板１の表面部をダ
イサーにより切断して、切り溝１５を形成する。ついで
基板１の裏面の境界部Ｓにダイヤモンドカッターにより
スクライブライン１６を入れてから前記半導体層が積層
された基板１を各チップに分割することを特徴とする。
【００１３】この製法をさらに詳細に説明すると、ま
ず、半導体層を積層するため、たとえば有機金属化学気
相成長法（ＭＯＣＶＤ法）により反応ガスおよび必要な
ドーパントガスを導入して、サファイア（Ａｌ2 Ｏ3 単
結晶）などからなる基板１の表面に図示しないＧａＮか
らなる低温バッファ層と、クラッド層となるｎ形のＧａ
Ｎおよび／またはＡｌＧａＮ系化合物半導体の積層構造
からなるｎ形層（クラッド層）３を１〜５μｍ程度堆積
し、さらに、バンドギャップエネルギーがクラッド層の
それよりも小さくなる材料、たとえばＩｎＧａＮ系化合
物半導体層からなる活性層４を０.０５〜０.３μｍ程
度、ｐ形のＡｌＧａＮ系化合物半導体層および／または
ＧａＮ層からなるｐ形層（クラッド層）５を０.２〜１
μｍ程度、それぞれ順次積層する。ついで、Ｎｉおよび
Ａｕを蒸着してシンターすることにより、メタル層など
からなる電流拡散層７を２〜１００ｎｍ程度形成する。
この電流拡散層７が設けられる場合は、ｐ側電極８は電
流拡散層７を介してｐ形層５と電気的に接続され、電流
拡散層７が設けられない場合は、直接ｐ形層５にまたは
他のｐ形半導体層を介して電気的に接続される。
ず、半導体層を積層するため、たとえば有機金属化学気
相成長法（ＭＯＣＶＤ法）により反応ガスおよび必要な
ドーパントガスを導入して、サファイア（Ａｌ2 Ｏ3 単
結晶）などからなる基板１の表面に図示しないＧａＮか
らなる低温バッファ層と、クラッド層となるｎ形のＧａ
Ｎおよび／またはＡｌＧａＮ系化合物半導体の積層構造
からなるｎ形層（クラッド層）３を１〜５μｍ程度堆積
し、さらに、バンドギャップエネルギーがクラッド層の
それよりも小さくなる材料、たとえばＩｎＧａＮ系化合
物半導体層からなる活性層４を０.０５〜０.３μｍ程
度、ｐ形のＡｌＧａＮ系化合物半導体層および／または
ＧａＮ層からなるｐ形層（クラッド層）５を０.２〜１
μｍ程度、それぞれ順次積層する。ついで、Ｎｉおよび
Ａｕを蒸着してシンターすることにより、メタル層など
からなる電流拡散層７を２〜１００ｎｍ程度形成する。
この電流拡散層７が設けられる場合は、ｐ側電極８は電
流拡散層７を介してｐ形層５と電気的に接続され、電流
拡散層７が設けられない場合は、直接ｐ形層５にまたは
他のｐ形半導体層を介して電気的に接続される。
【００１４】その後、ｎ側電極９を形成するため、積層
された半導体層の表面にレジスト膜などを設けてパター
ニングをし、電流拡散層７および積層された半導体層３
〜５の一部をエッチングしてｎ形層３を露出させる。こ
の際、各チップに分割する境界部Ｓの近傍の半導体層も
エッチングし、ｎ形層３を露出させる。このエッチング
は、塩素ガスなどによる反応性イオンエッチングにより
行うことができ、厚い半導体層をエッチングするために
はＴｉなどをマスクとして用いることにより、エッチン
グをすることができる。
された半導体層の表面にレジスト膜などを設けてパター
ニングをし、電流拡散層７および積層された半導体層３
〜５の一部をエッチングしてｎ形層３を露出させる。こ
の際、各チップに分割する境界部Ｓの近傍の半導体層も
エッチングし、ｎ形層３を露出させる。このエッチング
は、塩素ガスなどによる反応性イオンエッチングにより
行うことができ、厚い半導体層をエッチングするために
はＴｉなどをマスクとして用いることにより、エッチン
グをすることができる。
【００１５】ついで、このエッチングにより露出したｎ
形層３の表面にｎ側電極９の形成のための金属のＴｉお
よびＡｌをそれぞれ０.１μｍ程度と０.３μｍ程度づつ
真空蒸着などにより成膜してシンターし、さらにｐ側電
極８のために図示しないＳｉＮなどの保護膜（設けられ
ない場合もある）の一部を除去してＴｉとＡｕをそれぞ
れ真空蒸着して積層することにより、ｐ側電極８および
ｎ側電極９を形成する。
形層３の表面にｎ側電極９の形成のための金属のＴｉお
よびＡｌをそれぞれ０.１μｍ程度と０.３μｍ程度づつ
真空蒸着などにより成膜してシンターし、さらにｐ側電
極８のために図示しないＳｉＮなどの保護膜（設けられ
ない場合もある）の一部を除去してＴｉとＡｕをそれぞ
れ真空蒸着して積層することにより、ｐ側電極８および
ｎ側電極９を形成する。
【００１６】その後、このウェハの各ＬＥＤチップ１
１、１２の縦横の境界部Ｓの部分に、エッチングしたｎ
形層３の上面からダイサーにより基板１の一部まで切断
されるようにハーフカットをする。このハーフカット
は、サファイア基板１をブレークするときにその境界部
Ｓでブレークすることができるようにするもので、切り
溝１５の深さＤは、本来は深いほど好ましいが、サファ
イア基板１は非常に硬く、切断しにくいと共に、ダイサ
ーも傷みやすいため、ブレークの際の案内溝になり得る
深さで、できるだけ浅く形成する。具体的には、前述の
ように１００μｍ程度の厚さに研磨された基板１の表面
からの深さＤが１０〜４０μｍ程度、さらに好ましくは
２０〜３０μｍ程度になるように形成すればよい。な
お、通常のダイサーを使用すれば切り溝１５の幅Ｗは１
０〜２０μｍ程度になる。ついで、基板１の裏面からダ
イヤモンドカッターにより線状にスクライブライン１６
を入れる。その後、スクライブライン１６の部分に瞬間
的な衝撃力を加えることにより、ウェハ状の基板１を割
って各ＬＥＤチップ１１、１２に分割する。
１、１２の縦横の境界部Ｓの部分に、エッチングしたｎ
形層３の上面からダイサーにより基板１の一部まで切断
されるようにハーフカットをする。このハーフカット
は、サファイア基板１をブレークするときにその境界部
Ｓでブレークすることができるようにするもので、切り
溝１５の深さＤは、本来は深いほど好ましいが、サファ
イア基板１は非常に硬く、切断しにくいと共に、ダイサ
ーも傷みやすいため、ブレークの際の案内溝になり得る
深さで、できるだけ浅く形成する。具体的には、前述の
ように１００μｍ程度の厚さに研磨された基板１の表面
からの深さＤが１０〜４０μｍ程度、さらに好ましくは
２０〜３０μｍ程度になるように形成すればよい。な
お、通常のダイサーを使用すれば切り溝１５の幅Ｗは１
０〜２０μｍ程度になる。ついで、基板１の裏面からダ
イヤモンドカッターにより線状にスクライブライン１６
を入れる。その後、スクライブライン１６の部分に瞬間
的な衝撃力を加えることにより、ウェハ状の基板１を割
って各ＬＥＤチップ１１、１２に分割する。
【００１７】ダイヤモンドカッターによるスクライブラ
インだけでは、数μｍ程度の非常に浅い溝しか入らない
ため、衝撃の加わる具合により割れる方向が一定しない
が、本発明によれば、ダイサーによるハーフカットがな
されているため、サファイア基板の厚さの２０〜３０％
程度が切断されており、しかもその先端が切断によりギ
ザギザになっているため、反対面のスクライブラインか
らの衝撃によりその切り溝に向かって割れ目が入り、横
に進むことなく割れる。一方、サファイア基板は硬く、
ダイサーによる切断は時間がかかるが、サファイア基板
の全体を切断するのではなく、その厚さの数十％だけを
切断するため、それ程工数増にはならず、ダイサーのブ
レードの消耗もそれ程多くはならない。そのため、割れ
方向の安定性に伴い非常に歩留りが向上し、結果的に効
率のよいブレークをすることができる。
インだけでは、数μｍ程度の非常に浅い溝しか入らない
ため、衝撃の加わる具合により割れる方向が一定しない
が、本発明によれば、ダイサーによるハーフカットがな
されているため、サファイア基板の厚さの２０〜３０％
程度が切断されており、しかもその先端が切断によりギ
ザギザになっているため、反対面のスクライブラインか
らの衝撃によりその切り溝に向かって割れ目が入り、横
に進むことなく割れる。一方、サファイア基板は硬く、
ダイサーによる切断は時間がかかるが、サファイア基板
の全体を切断するのではなく、その厚さの数十％だけを
切断するため、それ程工数増にはならず、ダイサーのブ
レードの消耗もそれ程多くはならない。そのため、割れ
方向の安定性に伴い非常に歩留りが向上し、結果的に効
率のよいブレークをすることができる。
【００１８】図２は、ダイサーによるハーフカットを２
段で行う例を示す図である。すなわち、サファイア基板
１は、前述のように硬くとくにブレードが薄いとダイサ
ーによる切断を行いにくいため、基板１への切り溝の深
さの半分程度（１０μｍ程度）を切り溝の幅が３０〜５
０μｍ程度になる厚いブレードを用いて第１の切り溝１
５ａを形成し、残りの１０〜２０μｍ程度を切り溝の幅
が１０〜２０μｍ程度になる薄いブレードを用いて第２
の切り溝１５ｂを形成し、基板１に全体として２０〜３
０μｍ程度の深さの切り溝を設ける例である。このよう
にすればブレードが厚く硬いサファイア基板でも比較的
安定して切断することができ、しかもその切り溝１５の
先端は細く、裏面のスクライブライン１６からの割れ目
が切り溝の細い先端に向って延びるように割れる。他の
図１に示される例と同じ部分には同じ符号を付してその
説明を省略する。
段で行う例を示す図である。すなわち、サファイア基板
１は、前述のように硬くとくにブレードが薄いとダイサ
ーによる切断を行いにくいため、基板１への切り溝の深
さの半分程度（１０μｍ程度）を切り溝の幅が３０〜５
０μｍ程度になる厚いブレードを用いて第１の切り溝１
５ａを形成し、残りの１０〜２０μｍ程度を切り溝の幅
が１０〜２０μｍ程度になる薄いブレードを用いて第２
の切り溝１５ｂを形成し、基板１に全体として２０〜３
０μｍ程度の深さの切り溝を設ける例である。このよう
にすればブレードが厚く硬いサファイア基板でも比較的
安定して切断することができ、しかもその切り溝１５の
先端は細く、裏面のスクライブライン１６からの割れ目
が切り溝の細い先端に向って延びるように割れる。他の
図１に示される例と同じ部分には同じ符号を付してその
説明を省略する。
【００１９】図３は、さらに他の例を示す図で、この例
は、各チップの境界部Ｓの積層された半導体層をドライ
エッチングによりエッチングして基板を露出させてか
ら、その基板１をハーフカットしているものである。こ
のようにすることにより、積層した半導体層を直接ダイ
サーにより切断しないため、積層された半導体層に機械
的衝撃が加わることがないため信頼性上好ましい。この
場合も図１と同じ部分には同じ符号を付してその説明を
省略する。
は、各チップの境界部Ｓの積層された半導体層をドライ
エッチングによりエッチングして基板を露出させてか
ら、その基板１をハーフカットしているものである。こ
のようにすることにより、積層した半導体層を直接ダイ
サーにより切断しないため、積層された半導体層に機械
的衝撃が加わることがないため信頼性上好ましい。この
場合も図１と同じ部分には同じ符号を付してその説明を
省略する。
【００２０】図４はさらに他の例を示す同様の断面説明
図で、この例は、ダイサーによるハーフカットを基板１
の裏面側に入れ、積層された半導体層のｎ形層３側にダ
イヤモンドカッターによるスクライブライン１６が入れ
られたものである。このようにしても基板１がダイサー
によりハーフカットされているため、スクライブライン
１６から切り溝１５に向かって割れ目が入り、ウェハか
ら各チップに切断分離される。なお、この場合も各チッ
プの境界部の積層された半導体層をドライエッチングに
より除去しておくことにより、サファイア基板だけで切
断することができるため、より容易に切断分離をするこ
とができる。また、図１と同じ部分には同じ符号を付し
てその説明を省略する。
図で、この例は、ダイサーによるハーフカットを基板１
の裏面側に入れ、積層された半導体層のｎ形層３側にダ
イヤモンドカッターによるスクライブライン１６が入れ
られたものである。このようにしても基板１がダイサー
によりハーフカットされているため、スクライブライン
１６から切り溝１５に向かって割れ目が入り、ウェハか
ら各チップに切断分離される。なお、この場合も各チッ
プの境界部の積層された半導体層をドライエッチングに
より除去しておくことにより、サファイア基板だけで切
断することができるため、より容易に切断分離をするこ
とができる。また、図１と同じ部分には同じ符号を付し
てその説明を省略する。
【００２１】前述の図２に示されるように厚さの異なる
ブレードにより２段に切断すれば比較的丈夫なブレード
により硬いサファイア基板１を切断することができる
が、図５（ｂ）〜（ｃ）にブレードの先端部（周縁部）
の断面図が示されるように先端（周端部）の断面形状を
小さいアールまたはＶ字状にしたブレードを用いて切断
することにより図２の例と同様の先端が細い切り溝を形
成することができる。なお、図５（ａ）が通常のブレー
ドの形状を示す。
ブレードにより２段に切断すれば比較的丈夫なブレード
により硬いサファイア基板１を切断することができる
が、図５（ｂ）〜（ｃ）にブレードの先端部（周縁部）
の断面図が示されるように先端（周端部）の断面形状を
小さいアールまたはＶ字状にしたブレードを用いて切断
することにより図２の例と同様の先端が細い切り溝を形
成することができる。なお、図５（ａ）が通常のブレー
ドの形状を示す。
【００２２】なお、前述の各例では、サファイア基板に
積層される半導体層がチッ化ガリウム系化合物半導体
で、かつ、具体的な例であったが、これらの具体例に限
定されず、それ以外の半導体層や構造でも基板がブレー
クしにくい場合に同様の方法を用いることができる。ま
た、積層される半導体層の構造も、前述のｎ形層とｐ形
層とで活性層が挟持されたダブルヘテロ接合構造に限定
されるものではなく、ｎ形層とｐ形層とが直接接合する
ｐｎ接合などの他の構造のものでもよい。
積層される半導体層がチッ化ガリウム系化合物半導体
で、かつ、具体的な例であったが、これらの具体例に限
定されず、それ以外の半導体層や構造でも基板がブレー
クしにくい場合に同様の方法を用いることができる。ま
た、積層される半導体層の構造も、前述のｎ形層とｐ形
層とで活性層が挟持されたダブルヘテロ接合構造に限定
されるものではなく、ｎ形層とｐ形層とが直接接合する
ｐｎ接合などの他の構造のものでもよい。
【００２３】
【発明の効果】本発明によれば、サファイア基板などの
ウェハからチップへのブレークが困難な基板に半導体層
が積層される半導体発光素子でも、割れ目が横の方向に
ずれたりしないで比較的容易にブレークすることがで
き、歩留りを低下させることなく、発光特性を低下させ
ることもない。その結果、安価で高特性の半導体発光素
子が得られる。
ウェハからチップへのブレークが困難な基板に半導体層
が積層される半導体発光素子でも、割れ目が横の方向に
ずれたりしないで比較的容易にブレークすることがで
き、歩留りを低下させることなく、発光特性を低下させ
ることもない。その結果、安価で高特性の半導体発光素
子が得られる。
【図１】本発明の製法の一実施形態のブレーク前の状態
の断面説明図である。
の断面説明図である。
【図２】本発明の製法の他の実施形態の図１と同様の説
明図である。
明図である。
【図３】本発明の製法の他の実施形態の図１と同様の説
明図である。
明図である。
【図４】本発明の製法の他の実施形態の図１と同様の説
明図である。
明図である。
【図５】本発明のダイサーによる切断に用いるブレード
の形状例の説明図である。
の形状例の説明図である。
【図６】従来の半導体発光素子の製法を説明する図であ
る。
る。
１ 基板 ３ ｎ形層 ５ ｐ形層 ８ ｐ側電極 ９ ｎ側電極 Ｓ チップの境界部 １５ 切り溝 １６ スクライブライン
Claims (1)
- 【請求項１】 ウェハ状の基板上に半導体層を積層し、
該積層される半導体層の表面の第１導電形の半導体層お
よび前記積層される半導体層の一部を除去して露出する
第２導電形の半導体層の露出部にそれぞれ電気的に接続
して複数個の各チップごとに電極を設け、前記半導体層
が積層されたウェハ状の基板を各チップにブレークする
半導体発光素子の製法であって、前記第２導電形の半導
体層を露出させる際に前記各チップの周囲も第２導電形
の半導体層を露出させ、各チップの境界部における前記
露出した半導体層側または前記基板の裏面側から前記基
板の一部をダイサーにより切断し、ついで該ダイサーに
よる切断部と反対面の前記境界部にダイヤモンドカッタ
ーによりスクライブラインを入れてから前記半導体層が
積層された基板を各チップに分割する半導体発光素子の
製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15601698A JP3723347B2 (ja) | 1998-06-04 | 1998-06-04 | 半導体発光素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15601698A JP3723347B2 (ja) | 1998-06-04 | 1998-06-04 | 半導体発光素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354841A true JPH11354841A (ja) | 1999-12-24 |
| JP3723347B2 JP3723347B2 (ja) | 2005-12-07 |
Family
ID=15618480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15601698A Expired - Fee Related JP3723347B2 (ja) | 1998-06-04 | 1998-06-04 | 半導体発光素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3723347B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228537A (ja) * | 1999-02-05 | 2000-08-15 | Agilent Technol Inc | ＩｎＸＡｌＹＧａＺＮ発光素子及びその製造方法 |
| WO2001075954A1 (fr) * | 2000-03-31 | 2001-10-11 | Toyoda Gosei Co., Ltd. | Procede de decoupage d'une plaquette de semi-conducteur en puces |
| WO2005062392A1 (en) * | 2003-12-24 | 2005-07-07 | Itswell Co. Ltd. | Gan-based led and manufacturing method of the same utilizing the technique of sapphire etching |
| JP2005252245A (ja) * | 2004-02-03 | 2005-09-15 | Showa Denko Kk | 窒化ガリウム系化合物半導体ウェハー |
| JP2006086516A (ja) * | 2004-08-20 | 2006-03-30 | Showa Denko Kk | 半導体発光素子の製造方法 |
| JP2011253902A (ja) * | 2010-06-01 | 2011-12-15 | Disco Abrasive Syst Ltd | サファイア基板の加工方法 |
| JP2011254039A (ja) * | 2010-06-04 | 2011-12-15 | Disco Abrasive Syst Ltd | サファイア基板の加工方法 |
| KR101219030B1 (ko) | 2011-04-28 | 2013-01-21 | (재)한국나노기술원 | 수직형 발광다이오드 소자 및 그 제조방법 |
| CN103050391A (zh) * | 2011-10-13 | 2013-04-17 | 三星钻石工业股份有限公司 | 半导体基板的断开方法 |
| TWI423319B (ja) * | 2008-08-26 | 2014-01-11 | ||
| CN103904174A (zh) * | 2014-04-11 | 2014-07-02 | 安徽三安光电有限公司 | 发光二极管芯片的制作方法 |
| JP2019036662A (ja) * | 2017-08-18 | 2019-03-07 | 信越半導体株式会社 | 発光素子の製造方法 |
| CN112786741A (zh) * | 2019-11-11 | 2021-05-11 | 厦门市三安光电科技有限公司 | 一种led芯片的制作方法及其产品 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101859476B1 (ko) * | 2011-10-27 | 2018-05-23 | 엘지디스플레이 주식회사 | 질화물 반도체 발광 소자의 제조 방법 |
-
1998
- 1998-06-04 JP JP15601698A patent/JP3723347B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228537A (ja) * | 1999-02-05 | 2000-08-15 | Agilent Technol Inc | ＩｎＸＡｌＹＧａＺＮ発光素子及びその製造方法 |
| WO2001075954A1 (fr) * | 2000-03-31 | 2001-10-11 | Toyoda Gosei Co., Ltd. | Procede de decoupage d'une plaquette de semi-conducteur en puces |
| US7121925B2 (en) | 2000-03-31 | 2006-10-17 | Toyoda Gosei Co., Ltd. | Method for dicing semiconductor wafer into chips |
| WO2005062392A1 (en) * | 2003-12-24 | 2005-07-07 | Itswell Co. Ltd. | Gan-based led and manufacturing method of the same utilizing the technique of sapphire etching |
| JP2005252245A (ja) * | 2004-02-03 | 2005-09-15 | Showa Denko Kk | 窒化ガリウム系化合物半導体ウェハー |
| JP2006086516A (ja) * | 2004-08-20 | 2006-03-30 | Showa Denko Kk | 半導体発光素子の製造方法 |
| US7572657B2 (en) | 2004-08-20 | 2009-08-11 | Showa Denko K.K. | Method for fabrication of semiconductor light-emitting device and the device fabricated by the method |
| TWI423319B (ja) * | 2008-08-26 | 2014-01-11 | ||
| JP2011253902A (ja) * | 2010-06-01 | 2011-12-15 | Disco Abrasive Syst Ltd | サファイア基板の加工方法 |
| JP2011254039A (ja) * | 2010-06-04 | 2011-12-15 | Disco Abrasive Syst Ltd | サファイア基板の加工方法 |
| KR101219030B1 (ko) | 2011-04-28 | 2013-01-21 | (재)한국나노기술원 | 수직형 발광다이오드 소자 및 그 제조방법 |
| CN103050391A (zh) * | 2011-10-13 | 2013-04-17 | 三星钻石工业股份有限公司 | 半导体基板的断开方法 |
| JP2013089622A (ja) * | 2011-10-13 | 2013-05-13 | Mitsuboshi Diamond Industrial Co Ltd | 半導体基板のブレイク方法 |
| CN103050391B (zh) * | 2011-10-13 | 2016-12-21 | 三星钻石工业股份有限公司 | 半导体基板的断开方法 |
| CN103904174A (zh) * | 2014-04-11 | 2014-07-02 | 安徽三安光电有限公司 | 发光二极管芯片的制作方法 |
| JP2019036662A (ja) * | 2017-08-18 | 2019-03-07 | 信越半導体株式会社 | 発光素子の製造方法 |
| CN112786741A (zh) * | 2019-11-11 | 2021-05-11 | 厦门市三安光电科技有限公司 | 一种led芯片的制作方法及其产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3723347B2 (ja) | 2005-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6197609B1 (en) | Method for manufacturing semiconductor light emitting device | |
| KR100867541B1 (ko) | 수직형 발광 소자의 제조 방법 | |
| JPH10275936A (ja) | 半導体発光素子の製法 | |
| EP2860779B1 (en) | Vertical-structure light-emitting device | |
| US7858414B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| US8004006B2 (en) | Nitride semiconductor light emitting element | |
| TWI680588B (zh) | 分離形成於基板晶圓上之發光裝置之方法 | |
| US20080210955A1 (en) | Group III-V semiconductor device and method for producing the same | |
| JP2006073619A (ja) | 窒化物系化合物半導体発光素子 | |
| JP2020177996A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| US8772808B2 (en) | Semiconductor light emitting element and manufacturing method thereof | |
| JP3723347B2 (ja) | 半導体発光素子の製法 | |
| JP2012142508A (ja) | 半導体素子用ウェハ | |
| JP2013058707A (ja) | 半導体発光素子の製造方法 | |
| JP2004228290A (ja) | 半導体発光素子及びその製造方法 | |
| JP2009283762A (ja) | 窒化物系化合物半導体ｌｅｄの製造方法 | |
| US6168962B1 (en) | Method of manufacturing a semiconductor light emitting device | |
| JP2007158132A (ja) | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 | |
| JP2005012206A (ja) | 窒化物系半導体素子およびその製造方法 | |
| JP4570683B2 (ja) | 窒化物系化合物半導体発光素子の製造方法 | |
| US7696068B2 (en) | Method for manufacturing vertical light-emitting diode | |
| JP2007158130A (ja) | Ｉｉｉ族窒化物系化合物半導体光素子及びその製造方法 | |
| CN114975724A (zh) | 倒装发光二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050915 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |