JPH10275936A - 半導体発光素子の製法 - Google Patents
半導体発光素子の製法Info
- Publication number
- JPH10275936A JPH10275936A JP7781897A JP7781897A JPH10275936A JP H10275936 A JPH10275936 A JP H10275936A JP 7781897 A JP7781897 A JP 7781897A JP 7781897 A JP7781897 A JP 7781897A JP H10275936 A JPH10275936 A JP H10275936A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- substrate
- laminated
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0202—Cleaving
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0203—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 ウェハから各チップにブレークする場合に、
そのブレークを容易に行うことができると共に、積層さ
れる半導体層の発光部を損傷しないようにブレークする
ことができる半導体発光素子の製法を提供する。 【解決手段】 ウェハの状態の基板１上に半導体層３〜
５を積層し、該積層される半導体層の表面の第１導電形
の半導体層（ｐ形層５）および前記積層される半導体層
の一部を除去して露出する第２導電形の半導体層（ｎ形
層３）の露出部にそれぞれ接続して複数個の各チップご
とに電極８、９を設け、前記ウェハを各チップにブレー
クする半導体発光素子の製法であって、前記各チップの
境界部Ｓの前記積層される半導体層をエッチングして前
記基板を露出させてから該基板をブレークして各チップ
に分割することを特徴とする。
そのブレークを容易に行うことができると共に、積層さ
れる半導体層の発光部を損傷しないようにブレークする
ことができる半導体発光素子の製法を提供する。 【解決手段】 ウェハの状態の基板１上に半導体層３〜
５を積層し、該積層される半導体層の表面の第１導電形
の半導体層（ｐ形層５）および前記積層される半導体層
の一部を除去して露出する第２導電形の半導体層（ｎ形
層３）の露出部にそれぞれ接続して複数個の各チップご
とに電極８、９を設け、前記ウェハを各チップにブレー
クする半導体発光素子の製法であって、前記各チップの
境界部Ｓの前記積層される半導体層をエッチングして前
記基板を露出させてから該基板をブレークして各チップ
に分割することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はウェハ状の基板上
に、ｐ形層およびｎ形層を含む半導体層を積層した後
に、ウェハから各チップにブレークするする半導体発光
素子の製法に関する。さらに詳しくは、サファイア基板
上にチッ化ガリウム系化合物半導体層が積層される青色
系の半導体発光素子のように、ウェハから各チップにブ
レークするとき、基板の分割がしにくい場合のブレーク
を容易に行うことができる半導体発光素子の製法に関す
る。
に、ｐ形層およびｎ形層を含む半導体層を積層した後
に、ウェハから各チップにブレークするする半導体発光
素子の製法に関する。さらに詳しくは、サファイア基板
上にチッ化ガリウム系化合物半導体層が積層される青色
系の半導体発光素子のように、ウェハから各チップにブ
レークするとき、基板の分割がしにくい場合のブレーク
を容易に行うことができる半導体発光素子の製法に関す
る。
【０００２】
【従来の技術】従来、青色系の光を発光する半導体発光
素子のチップ（以下、ＬＥＤチップという）の製法は、
つぎのように行われる。すなわち、図３に示されるよう
に、サファイア基板２１上にたとえばｎ形のＧａＮから
なるｎ形層（クラッド層）２３と、バンドギャップエネ
ルギーがクラッド層のそれよりも小さく発光波長を定め
る材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種
々変わり得ることを意味する、以下同じ）化合物半導体
からなる活性層（発光層）２４と、ｐ形のＧａＮからな
るｐ形層（クラッド層）２５とを順次エピタキシャル成
長し、その表面にｐ側（上部）電極２８を設け、積層さ
れた半導体層の一部をエッチングして露出するｎ形層２
３の表面にｎ側（下部）電極２９を設ける。そして、チ
ップの境界部Ｓで、基板２１の裏面からダイヤモンドス
クライバーなどによりスクライブしてノッチ２１ａを入
れ、そのノッチ２１ａの部分に力を加えることにより、
ブレークして各チップに分割している。なお、ｎ形層２
３およびｐ形層２５はキャリアの閉じ込め効果を向上さ
せるため、活性層２３側にＡｌＧａＮ系（ＡｌとＧａの
比率が種々変わり得ることを意味する、以下同じ）化合
物半導体層が用いられることが多い。また、前述の積層
される半導体層をエッチングする際に、各チップの境界
部Ｓで、ブレークする部分も同時にエッチングしてｎ形
層２３を露出させてブレークをしやすくしている。
素子のチップ（以下、ＬＥＤチップという）の製法は、
つぎのように行われる。すなわち、図３に示されるよう
に、サファイア基板２１上にたとえばｎ形のＧａＮから
なるｎ形層（クラッド層）２３と、バンドギャップエネ
ルギーがクラッド層のそれよりも小さく発光波長を定め
る材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種
々変わり得ることを意味する、以下同じ）化合物半導体
からなる活性層（発光層）２４と、ｐ形のＧａＮからな
るｐ形層（クラッド層）２５とを順次エピタキシャル成
長し、その表面にｐ側（上部）電極２８を設け、積層さ
れた半導体層の一部をエッチングして露出するｎ形層２
３の表面にｎ側（下部）電極２９を設ける。そして、チ
ップの境界部Ｓで、基板２１の裏面からダイヤモンドス
クライバーなどによりスクライブしてノッチ２１ａを入
れ、そのノッチ２１ａの部分に力を加えることにより、
ブレークして各チップに分割している。なお、ｎ形層２
３およびｐ形層２５はキャリアの閉じ込め効果を向上さ
せるため、活性層２３側にＡｌＧａＮ系（ＡｌとＧａの
比率が種々変わり得ることを意味する、以下同じ）化合
物半導体層が用いられることが多い。また、前述の積層
される半導体層をエッチングする際に、各チップの境界
部Ｓで、ブレークする部分も同時にエッチングしてｎ形
層２３を露出させてブレークをしやすくしている。
【０００３】
【発明が解決しようとする課題】前述のように、ウェハ
から各チップにブレークする場合、積層される半導体層
の一部をエッチングして薄くし、基板の裏面からノッチ
をいれて割る方法が用いられている。しかし、基板にサ
ファイアのような固い基板が用いられる場合、ノッチは
非常に浅い線でしか入らず、そのノッチを頼りにサファ
イアのような固い基板をブレークすることは非常に難し
い。しかも、基板の表面側は、積層される半導体層の一
部がエッチングされているが、ｎ形層などの半導体層の
一部が残存しており、基板と異なる材料が密着している
ため、一層ブレークしにくいという問題がある。その結
果、強引にブレークできた場合でも、積層される半導体
層のエッチングされない方に割れ目が入って活性層など
の発光層部を損傷する場合も生じる。
から各チップにブレークする場合、積層される半導体層
の一部をエッチングして薄くし、基板の裏面からノッチ
をいれて割る方法が用いられている。しかし、基板にサ
ファイアのような固い基板が用いられる場合、ノッチは
非常に浅い線でしか入らず、そのノッチを頼りにサファ
イアのような固い基板をブレークすることは非常に難し
い。しかも、基板の表面側は、積層される半導体層の一
部がエッチングされているが、ｎ形層などの半導体層の
一部が残存しており、基板と異なる材料が密着している
ため、一層ブレークしにくいという問題がある。その結
果、強引にブレークできた場合でも、積層される半導体
層のエッチングされない方に割れ目が入って活性層など
の発光層部を損傷する場合も生じる。
【０００４】本発明はこのような問題を解決するために
なされたもので、ウェハから各チップにブレーク（切断
分離）する場合に、そのブレークを容易に行うことがで
きると共に、積層される半導体層の発光部を損傷しない
ようにブレークすることができる半導体発光素子の製法
を提供することを目的とする。
なされたもので、ウェハから各チップにブレーク（切断
分離）する場合に、そのブレークを容易に行うことがで
きると共に、積層される半導体層の発光部を損傷しない
ようにブレークすることができる半導体発光素子の製法
を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明による半導体発光
素子の製法は、ウェハの状態の基板上に半導体層を積層
し、該積層される半導体層の表面の第１導電形の半導体
層および前記積層される半導体層の一部を除去して露出
する第２導電形の半導体層の露出部にそれぞれ接続して
複数個の各チップごとに電極を設け、前記ウェハを各チ
ップにブレークする半導体発光素子の製法であって、前
記各チップの境界部の前記積層される半導体層をエッチ
ングして前記基板を露出させてから該露出した部分で基
板をブレークすることを特徴とする。
素子の製法は、ウェハの状態の基板上に半導体層を積層
し、該積層される半導体層の表面の第１導電形の半導体
層および前記積層される半導体層の一部を除去して露出
する第２導電形の半導体層の露出部にそれぞれ接続して
複数個の各チップごとに電極を設け、前記ウェハを各チ
ップにブレークする半導体発光素子の製法であって、前
記各チップの境界部の前記積層される半導体層をエッチ
ングして前記基板を露出させてから該露出した部分で基
板をブレークすることを特徴とする。
【０００６】ここにブレークとは、割り（破断）、切断
などのウェハから各チップに分割することを意味する。
などのウェハから各チップに分割することを意味する。
【０００７】このようにすることにより、基板と半導体
層の異なる層を同時にブレークしなくてもよいため、ウ
ェハからチップへのブレークを容易に行うことができる
と共に、積層される半導体層の発光部に割れ目などが入
りにくい。
層の異なる層を同時にブレークしなくてもよいため、ウ
ェハからチップへのブレークを容易に行うことができる
と共に、積層される半導体層の発光部に割れ目などが入
りにくい。
【０００８】前記基板のブレーク部分で前記積層される
半導体層のエッチングにより露出する面および裏面の両
面にノッチを入れてブレークすることにより、一層ブレ
ークが容易になる。
半導体層のエッチングにより露出する面および裏面の両
面にノッチを入れてブレークすることにより、一層ブレ
ークが容易になる。
【０００９】前記基板がサファイア基板で、前記積層さ
れる半導体層がチッ化ガリウム系化合物半導体であれ
ば、ブレークしにくいサファイア基板上に半導体層が積
層される発光素子のチップ化が容易になるため、とくに
効果が大きい。
れる半導体層がチッ化ガリウム系化合物半導体であれ
ば、ブレークしにくいサファイア基板上に半導体層が積
層される発光素子のチップ化が容易になるため、とくに
効果が大きい。
【００１０】ここにチッ化ガリウム系化合物半導体と
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族
元素と置換したものおよび／またはＶ族元素のＮの一部
がＰ、Ａｓなどの他のＶ族元素と置換した化合物からな
る半導体をいう。
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族
元素と置換したものおよび／またはＶ族元素のＮの一部
がＰ、Ａｓなどの他のＶ族元素と置換した化合物からな
る半導体をいう。
【００１１】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子の製法について説明をする。図１に
は、青色系の発光に適したチッ化ガリウム系化合物半導
体層をウェハ状のサファイア基板上に積層し、各ＬＥＤ
チップにブレークする本発明の製法の一実施形態におけ
るブレーク前の状態の部分断面説明図が示されている。
明の半導体発光素子の製法について説明をする。図１に
は、青色系の発光に適したチッ化ガリウム系化合物半導
体層をウェハ状のサファイア基板上に積層し、各ＬＥＤ
チップにブレークする本発明の製法の一実施形態におけ
るブレーク前の状態の部分断面説明図が示されている。
【００１２】本発明の半導体発光素子の製法は、図１に
示されるように、ウェハの状態の基板１上にｎ形層３お
よびｐ形層５を含む半導体層を積層し、該積層される半
導体層の表面の第１導電形の半導体層（ｐ形層５）およ
び前記積層される半導体層の一部を除去して露出する第
２導電形の半導体層（ｎ形層３）の露出部にそれぞれ電
気的に接続して複数個の各ＬＥＤチップ１１、１２・・
・ごとに電極８、９を設け、前記ウェハを各ＬＥＤチッ
プ１１、１２にブレークする場合に、前記各チップの境
界部Ｓの前記積層される半導体層３〜５をエッチングし
て前記基板１を露出させてから、その露出部分で基板１
をブレークすることに特徴がある。
示されるように、ウェハの状態の基板１上にｎ形層３お
よびｐ形層５を含む半導体層を積層し、該積層される半
導体層の表面の第１導電形の半導体層（ｐ形層５）およ
び前記積層される半導体層の一部を除去して露出する第
２導電形の半導体層（ｎ形層３）の露出部にそれぞれ電
気的に接続して複数個の各ＬＥＤチップ１１、１２・・
・ごとに電極８、９を設け、前記ウェハを各ＬＥＤチッ
プ１１、１２にブレークする場合に、前記各チップの境
界部Ｓの前記積層される半導体層３〜５をエッチングし
て前記基板１を露出させてから、その露出部分で基板１
をブレークすることに特徴がある。
【００１３】図１を参照しながら本発明の半導体発光素
子の製法の一実施形態を詳細に説明する。まず、たとえ
ば有機金属化学気相成長法（ＭＯＣＶＤ法）により反応
ガスおよび必要なドーパントガスを導入して、サファイ
ア（Ａｌ2 Ｏ3 単結晶）などからなる基板１の表面にＧ
ａＮからなる低温バッファ層と、クラッド層となるｎ形
のＧａＮ層および／またはＡｌＧａＮ系化合物半導体層
の積層構造からなるｎ形層３を１〜５μｍ程度堆積し、
さらに、バンドギャップエネルギーがクラッド層のそれ
よりも小さくなる材料、たとえばＩｎＧａＮ系化合物半
導体層からなる活性層４を０.０５〜０.３μｍ程度、ｐ
形のＡｌＧａＮ系化合物半導体層および／またはＧａＮ
層からなるｐ形層（クラッド層）５を０.２〜１μｍ程
度、それぞれ順次積層する。ついで、ＮｉおよびＡｕを
蒸着してシンターすることにより、メタル層などからな
る電流拡散層７を２〜１００ｎｍ程度形成する。この電
流拡散層７が設けられる場合は、ｐ側電極８は電流拡散
層７を介してｐ形層５と電気的に接続され、電流拡散層
７が設けられない場合は、直接ｐ形層５にまたは他のｐ
形半導体層を介して電気的に接続される。
子の製法の一実施形態を詳細に説明する。まず、たとえ
ば有機金属化学気相成長法（ＭＯＣＶＤ法）により反応
ガスおよび必要なドーパントガスを導入して、サファイ
ア（Ａｌ2 Ｏ3 単結晶）などからなる基板１の表面にＧ
ａＮからなる低温バッファ層と、クラッド層となるｎ形
のＧａＮ層および／またはＡｌＧａＮ系化合物半導体層
の積層構造からなるｎ形層３を１〜５μｍ程度堆積し、
さらに、バンドギャップエネルギーがクラッド層のそれ
よりも小さくなる材料、たとえばＩｎＧａＮ系化合物半
導体層からなる活性層４を０.０５〜０.３μｍ程度、ｐ
形のＡｌＧａＮ系化合物半導体層および／またはＧａＮ
層からなるｐ形層（クラッド層）５を０.２〜１μｍ程
度、それぞれ順次積層する。ついで、ＮｉおよびＡｕを
蒸着してシンターすることにより、メタル層などからな
る電流拡散層７を２〜１００ｎｍ程度形成する。この電
流拡散層７が設けられる場合は、ｐ側電極８は電流拡散
層７を介してｐ形層５と電気的に接続され、電流拡散層
７が設けられない場合は、直接ｐ形層５にまたは他のｐ
形半導体層を介して電気的に接続される。
【００１４】その後、ｎ側電極９を形成するため、積層
された半導体層の表面にレジスト膜などを設けてパター
ニングをし、電流拡散層７および積層された半導体層３
〜５の一部をエッチングしてｎ形層３を露出させる。さ
らに各ＬＥＤチップ１１、１２の境界部Ｓ、すなわちブ
レークする部分のみが露出するように、再度レジスト膜
などによりマスクを形成し、ｎ形層３のエッチングを続
け、基板１を露出させる。これらのエッチングは、塩素
ガスなどによる反応性イオンエッチングにより行うこと
ができ、厚い半導体層をエッチングするためにはＴｉな
どをマスクとして用いることにより、基板１が露出する
までのエッチングにもマスクを残存させることができ
る。
された半導体層の表面にレジスト膜などを設けてパター
ニングをし、電流拡散層７および積層された半導体層３
〜５の一部をエッチングしてｎ形層３を露出させる。さ
らに各ＬＥＤチップ１１、１２の境界部Ｓ、すなわちブ
レークする部分のみが露出するように、再度レジスト膜
などによりマスクを形成し、ｎ形層３のエッチングを続
け、基板１を露出させる。これらのエッチングは、塩素
ガスなどによる反応性イオンエッチングにより行うこと
ができ、厚い半導体層をエッチングするためにはＴｉな
どをマスクとして用いることにより、基板１が露出する
までのエッチングにもマスクを残存させることができ
る。
【００１５】ついで、最初のエッチングにより露出した
ｎ形層３の表面にｎ側電極９の形成のための金属のＴｉ
およびＡｌをそれぞれ０.１μｍ程度と０.３μｍ程度づ
つ真空蒸着などにより成膜してシンターし、さらにｐ側
電極８のために図示しないＳｉＮなどの保護膜（設けら
れない場合もある）の一部を除去してＴｉとＡｕをそれ
ぞれ真空蒸着して積層することにより、ｐ側電極８およ
びｎ側電極９を形成する。
ｎ形層３の表面にｎ側電極９の形成のための金属のＴｉ
およびＡｌをそれぞれ０.１μｍ程度と０.３μｍ程度づ
つ真空蒸着などにより成膜してシンターし、さらにｐ側
電極８のために図示しないＳｉＮなどの保護膜（設けら
れない場合もある）の一部を除去してＴｉとＡｕをそれ
ぞれ真空蒸着して積層することにより、ｐ側電極８およ
びｎ側電極９を形成する。
【００１６】その後、このウェハの各ＬＥＤチップ１
１、１２の境界部Ｓの部分に、基板１の裏面からダイヤ
モンドスクライバーにより線状にノッチ１ａを入れる。
その後、ノッチ１ａ部分に瞬間的な衝撃力を加えること
により、ウェハ状の基板１を割って各ＬＥＤチップ１
１、１２に分割する。
１、１２の境界部Ｓの部分に、基板１の裏面からダイヤ
モンドスクライバーにより線状にノッチ１ａを入れる。
その後、ノッチ１ａ部分に瞬間的な衝撃力を加えること
により、ウェハ状の基板１を割って各ＬＥＤチップ１
１、１２に分割する。
【００１７】本発明によれば、ウェハから各チップにブ
レークする場合に、そのブレークするチップの境界部で
基板上に積層された半導体層がすべてエッチングにより
除去されているため、基板と半導体層という異なる材料
の層を同時にブレークしなくてもよい。その結果、ブレ
ークを短時間で容易に行うことができると共に、半導体
層への割れ目が入りにくく、発光特性を低下させる可能
性が低くなる。
レークする場合に、そのブレークするチップの境界部で
基板上に積層された半導体層がすべてエッチングにより
除去されているため、基板と半導体層という異なる材料
の層を同時にブレークしなくてもよい。その結果、ブレ
ークを短時間で容易に行うことができると共に、半導体
層への割れ目が入りにくく、発光特性を低下させる可能
性が低くなる。
【００１８】図２は、本発明の半導体発光素子の製法の
他の実施形態を説明する図１と同様の図である。図２に
示される例では、各ＬＥＤチップ１１、１２の境界部Ｓ
の部分の積層された半導体層３〜５をエッチングして基
板１を露出させる点は図１に示される場合と同じである
が、この例は、基板１の裏面にノッチ１ａを入れるだけ
ではなく、エッチングにより露出した基板１の表面から
もブレーク線に合せてダイヤモンドスクライバーによる
線状のノッチ１ｂを入れてから、基板１の裏面側のノッ
チ１ａ部分に衝撃を加えることによりブレークするもの
である。なお、図１と同じ部分には同じ符号を付してそ
の説明を省略する。
他の実施形態を説明する図１と同様の図である。図２に
示される例では、各ＬＥＤチップ１１、１２の境界部Ｓ
の部分の積層された半導体層３〜５をエッチングして基
板１を露出させる点は図１に示される場合と同じである
が、この例は、基板１の裏面にノッチ１ａを入れるだけ
ではなく、エッチングにより露出した基板１の表面から
もブレーク線に合せてダイヤモンドスクライバーによる
線状のノッチ１ｂを入れてから、基板１の裏面側のノッ
チ１ａ部分に衝撃を加えることによりブレークするもの
である。なお、図１と同じ部分には同じ符号を付してそ
の説明を省略する。
【００１９】このようにすることにより、基板１の両面
に設けられたノッチ１ａ、１ｂの間で割れ目が入り、両
ノッチ１ａ、１ｂ間でブレークされて、ブレークが一層
容易になると共に、ブレークによる割れ目が半導体層に
延びる可能性が一層少なくなる。
に設けられたノッチ１ａ、１ｂの間で割れ目が入り、両
ノッチ１ａ、１ｂ間でブレークされて、ブレークが一層
容易になると共に、ブレークによる割れ目が半導体層に
延びる可能性が一層少なくなる。
【００２０】なお、前述の各例では、積層される半導体
層がチッ化ガリウム系化合物半導体で、かつ、具体的な
例であったが、これらの具体例に限定されず、それ以外
の半導体層や構造でも基板がブレークしにくい場合に同
様の方法を用いることができる。また、積層される半導
体層の構造も、前述のｎ形層とｐ形層とで活性層が挟持
されたダブルヘテロ接合構造に限定されるものではな
く、ｎ形層とｐ形層とが直接接合するｐｎ接合などの他
の構造のものでもよい。
層がチッ化ガリウム系化合物半導体で、かつ、具体的な
例であったが、これらの具体例に限定されず、それ以外
の半導体層や構造でも基板がブレークしにくい場合に同
様の方法を用いることができる。また、積層される半導
体層の構造も、前述のｎ形層とｐ形層とで活性層が挟持
されたダブルヘテロ接合構造に限定されるものではな
く、ｎ形層とｐ形層とが直接接合するｐｎ接合などの他
の構造のものでもよい。
【００２１】
【発明の効果】本発明によれば、サファイア基板などの
ウェハからチップへのブレークが困難な基板に半導体層
が積層される半導体発光素子でも、比較的容易にブレー
クすることができ、しかも半導体層にブレークによる割
れ目が入ることが少なく、発光特性を低下させることも
ない。その結果、高特性の半導体発光素子が得られる。
ウェハからチップへのブレークが困難な基板に半導体層
が積層される半導体発光素子でも、比較的容易にブレー
クすることができ、しかも半導体層にブレークによる割
れ目が入ることが少なく、発光特性を低下させることも
ない。その結果、高特性の半導体発光素子が得られる。
【図面の簡単な説明】
【図１】本発明の製法の一実施形態のブレーク前の状態
の断面説明図である。
の断面説明図である。
【図２】本発明の製法の他の実施形態の図１と同様の説
明図である。
明図である。
【図３】従来の半導体発光素子の製法を説明する図であ
る。
る。
１ 基板 １ａ ノッチ １ｂ ノッチ ３ ｎ形層 ５ ｐ形層 ８ ｐ側電極 ９ ｎ側電極 Ｓ チップの境界部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 園部 雅之 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 筒井 毅 京都市右京区西院溝崎町21番地 ローム株 式会社内
Claims (3)
- 【請求項１】 ウェハの状態の基板上に半導体層を積層
し、該積層される半導体層の表面の第１導電形の半導体
層および前記積層される半導体層の一部を除去して露出
する第２導電形の半導体層の露出部にそれぞれ電気的に
接続して複数個の各チップごとに電極を設け、前記ウェ
ハを各チップにブレークする半導体発光素子の製法であ
って、前記各チップの境界部の前記積層される半導体層
をエッチングして前記基板を露出させてから、該露出し
た部分で基板をブレークして各チップに分割することを
特徴とする半導体発光素子の製法。 - 【請求項２】 前記基板のブレーク部分で前記積層され
る半導体層のエッチングにより露出する面および裏面の
両面にノッチを入れてブレークする請求項１記載の製
法。 - 【請求項３】 前記基板がサファイア基板で、前記積層
される半導体層がチッ化ガリウム系化合物半導体である
請求項１または２記載の製法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7781897A JPH10275936A (ja) | 1997-03-28 | 1997-03-28 | 半導体発光素子の製法 |
| US09/048,110 US6156584A (en) | 1997-03-28 | 1998-03-26 | Method of manufacturing a semiconductor light emitting device |
| TW087104616A TW387155B (en) | 1997-03-28 | 1998-03-27 | A manufacturing method for semiconductor light-emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7781897A JPH10275936A (ja) | 1997-03-28 | 1997-03-28 | 半導体発光素子の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10275936A true JPH10275936A (ja) | 1998-10-13 |
Family
ID=13644622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7781897A Pending JPH10275936A (ja) | 1997-03-28 | 1997-03-28 | 半導体発光素子の製法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6156584A (ja) |
| JP (1) | JPH10275936A (ja) |
| TW (1) | TW387155B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086516A (ja) * | 2004-08-20 | 2006-03-30 | Showa Denko Kk | 半導体発光素子の製造方法 |
| KR100606551B1 (ko) | 2005-07-05 | 2006-08-01 | 엘지전자 주식회사 | 발광소자 제조방법 |
| JP2016531425A (ja) * | 2013-07-25 | 2016-10-06 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス半導体チップ、半導体部品、および、オプトエレクトロニクス半導体チップの製造方法 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051849A (en) | 1998-02-27 | 2000-04-18 | North Carolina State University | Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer |
| US6608327B1 (en) | 1998-02-27 | 2003-08-19 | North Carolina State University | Gallium nitride semiconductor structure including laterally offset patterned layers |
| US6265289B1 (en) * | 1998-06-10 | 2001-07-24 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby |
| US6177688B1 (en) | 1998-11-24 | 2001-01-23 | North Carolina State University | Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates |
| US6255198B1 (en) * | 1998-11-24 | 2001-07-03 | North Carolina State University | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
| US20010042866A1 (en) * | 1999-02-05 | 2001-11-22 | Carrie Carter Coman | Inxalygazn optical emitters fabricated via substrate removal |
| US6521514B1 (en) | 1999-11-17 | 2003-02-18 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates |
| US6380108B1 (en) | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
| US6403451B1 (en) | 2000-02-09 | 2002-06-11 | Noerh Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
| US6261929B1 (en) * | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
| JP3795298B2 (ja) * | 2000-03-31 | 2006-07-12 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法 |
| US6518079B2 (en) * | 2000-12-20 | 2003-02-11 | Lumileds Lighting, U.S., Llc | Separation method for gallium nitride devices on lattice-mismatched substrates |
| US7067849B2 (en) | 2001-07-17 | 2006-06-27 | Lg Electronics Inc. | Diode having high brightness and method thereof |
| US6949395B2 (en) * | 2001-10-22 | 2005-09-27 | Oriol, Inc. | Method of making diode having reflective layer |
| US7148520B2 (en) | 2001-10-26 | 2006-12-12 | Lg Electronics Inc. | Diode having vertical structure and method of manufacturing the same |
| US6635503B2 (en) * | 2002-01-28 | 2003-10-21 | Cree, Inc. | Cluster packaging of light emitting diodes |
| US6818532B2 (en) * | 2002-04-09 | 2004-11-16 | Oriol, Inc. | Method of etching substrates |
| DE10218498B4 (de) * | 2002-04-25 | 2007-02-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Halbleiterschicht und elektronisches Bauelement |
| US6750071B2 (en) * | 2002-07-06 | 2004-06-15 | Optical Communication Products, Inc. | Method of self-aligning an oxide aperture with an annular intra-cavity contact in a long wavelength VCSEL |
| JP3793125B2 (ja) * | 2002-07-18 | 2006-07-05 | 富士通株式会社 | デバイスチップの製造方法 |
| US20050110151A1 (en) * | 2002-11-15 | 2005-05-26 | Itaru Tamura | Semiconductor device |
| DE10327612B4 (de) * | 2003-04-30 | 2010-08-05 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips |
| JP2004336040A (ja) * | 2003-04-30 | 2004-11-25 | Osram Opto Semiconductors Gmbh | 複数の半導体チップの製造方法および電子半導体基体 |
| KR101034055B1 (ko) | 2003-07-18 | 2011-05-12 | 엘지이노텍 주식회사 | 발광 다이오드 및 그 제조방법 |
| US20070205490A1 (en) * | 2003-12-05 | 2007-09-06 | Showa Denko K.K. | Method for Production of Semiconductor Chip, and Semiconductor Chip |
| US20060258051A1 (en) * | 2005-05-10 | 2006-11-16 | Texas Instruments Incorporated | Method and system for solder die attach |
| CN100411206C (zh) * | 2005-06-21 | 2008-08-13 | 新世纪光电股份有限公司 | 发光二极管的制法 |
| US20070015343A1 (en) * | 2005-07-18 | 2007-01-18 | Genesis Photonics Inc. | Method for dicing a semiconductor wafer |
| JP2007220865A (ja) * | 2006-02-16 | 2007-08-30 | Sumitomo Chemical Co Ltd | ３族窒化物半導体発光素子およびその製造方法 |
| US7858493B2 (en) * | 2007-02-23 | 2010-12-28 | Finisar Corporation | Cleaving edge-emitting lasers from a wafer cell |
| CN100580905C (zh) * | 2007-04-20 | 2010-01-13 | 晶能光电（江西）有限公司 | 获得在分割衬底上制造的半导体器件的高质量边界的方法 |
| JP2008288285A (ja) * | 2007-05-15 | 2008-11-27 | Sharp Corp | 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置 |
| JP2011222623A (ja) * | 2010-04-06 | 2011-11-04 | Disco Abrasive Syst Ltd | 光デバイスウエーハの加工方法 |
| JP6176201B2 (ja) * | 2014-07-22 | 2017-08-09 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| DE102018100763A1 (de) * | 2018-01-15 | 2019-07-18 | Osram Opto Semiconductors Gmbh | Verfahren zum Vereinzeln von Halbleiterbauteilen und Halbleiterbauteil |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593815A (en) * | 1989-07-31 | 1997-01-14 | Goldstar Co., Ltd. | Cleaving process in manufacturing a semiconductor laser |
| US5148190A (en) * | 1989-12-19 | 1992-09-15 | Asahi Kogaku Kogya K.K. | Scanning optical system with plural focusing units |
| EP0513627B1 (de) * | 1991-05-15 | 1996-02-28 | Givaudan-Roure (International) S.A. | Tetrahydro-alpha-pyronderivat, Verfahren zu seiner Herstellung und dieses enthaltende Riech- und/oder Geschmackstoffkompositionen |
| US5289632A (en) * | 1992-11-25 | 1994-03-01 | International Business Machines Corporation | Applying conductive lines to integrated circuits |
| JPH07273069A (ja) * | 1994-03-31 | 1995-10-20 | Nichia Chem Ind Ltd | 窒化ガリウム系化合物半導体チップの製造方法 |
| US5904548A (en) * | 1996-11-21 | 1999-05-18 | Texas Instruments Incorporated | Trench scribe line for decreased chip spacing |
| JP3706452B2 (ja) * | 1996-12-24 | 2005-10-12 | ローム株式会社 | 半導体発光素子 |
-
1997
- 1997-03-28 JP JP7781897A patent/JPH10275936A/ja active Pending
-
1998
- 1998-03-26 US US09/048,110 patent/US6156584A/en not_active Expired - Lifetime
- 1998-03-27 TW TW087104616A patent/TW387155B/zh not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086516A (ja) * | 2004-08-20 | 2006-03-30 | Showa Denko Kk | 半導体発光素子の製造方法 |
| KR100606551B1 (ko) | 2005-07-05 | 2006-08-01 | 엘지전자 주식회사 | 발광소자 제조방법 |
| JP2016531425A (ja) * | 2013-07-25 | 2016-10-06 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス半導体チップ、半導体部品、および、オプトエレクトロニクス半導体チップの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW387155B (en) | 2000-04-11 |
| US6156584A (en) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10275936A (ja) | 半導体発光素子の製法 | |
| US10453993B1 (en) | Vertical structure LEDs | |
| US6197609B1 (en) | Method for manufacturing semiconductor light emitting device | |
| KR100867541B1 (ko) | 수직형 발광 소자의 제조 방법 | |
| US8004006B2 (en) | Nitride semiconductor light emitting element | |
| US7348601B2 (en) | Nitride-based compound semiconductor light emitting device | |
| JP2803742B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその電極形成方法 | |
| JP3723347B2 (ja) | 半導体発光素子の製法 | |
| JPH07176826A (ja) | 窒化ガリウム系化合物半導体レーザ素子 | |
| US6168962B1 (en) | Method of manufacturing a semiconductor light emitting device | |
| JP2005012206A (ja) | 窒化物系半導体素子およびその製造方法 | |
| JP4570683B2 (ja) | 窒化物系化合物半導体発光素子の製造方法 | |
| JPH10321907A (ja) | 半導体発光素子およびその製法 | |
| JPH0559861U (ja) | 窒化ガリウム系化合物半導体素子 | |
| JP2000077717A (ja) | 半導体発光素子とその製造方法 | |
| CN114975724A (zh) | 倒装发光二极管及其制备方法 | |
| JPH10321591A (ja) | チッ化ガリウム系化合物半導体層のエッチング方法およびそれを用いた半導体発光素子の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |