JP2016531425A - オプトエレクトロニクス半導体チップ、半導体部品、および、オプトエレクトロニクス半導体チップの製造方法 - Google Patents

Abstract

本発明は、キャリア（５）と、放射を発生させかつ／または受取るための活性領域（２０）を有する半導体ボディ（２）とを有するオプトエレクトロニクス半導体チップ（１）であって、半導体ボディは、接続層（６）によってキャリア上に固定され、キャリアは、半導体ボディに対向する第１の主面（５３）と、半導体ボディとは反対側の第２の主面（５４）との間に垂直方向に延在し、側面（５１）が第１の主面と第２の主面とを互いに接続し、キャリアの側面の第１の領域（５１１）が切欠き部（５５）を有し、側面の第２の領域が切欠き部と第２の主面との間に垂直方向に延在し、半導体チップは、半導体ボディおよび前記第１の領域を少なくとも部分的に被覆している絶縁層（４）を有し、第２の領域には、絶縁層が存在しない、オプトエレクトロニクス半導体チップに関する。さらに、本発明は、半導体部品と、オプトエレクトロニクス半導体チップの製造方法とに関する。【選択図】図１

Description

本願は、オプトエレクトロニクス半導体チップ、オプトエレクトロニクス半導体チップを有する半導体部品、およびオプトエレクトロニクス半導体チップの製造方法に関する。

半導体チップにおいては、半導体チップの縁部を越えて引かれている接触トラックを電気的に接触するために、上記半導体チップの縁部の領域における電気的短絡のリスクが存在する。

電気的接触の際の電気的短絡の上記リスクを低減させたオプトエレクトロニクス半導体チップを特定することが目的の１つである。さらに、信頼性の高い電気的接触が可能な半導体チップを簡単にかつ高い費用効果で製造し得る方法を特定する。

かかる目的は特に、それぞれ、本独立特許請求項に係わるオプトエレクトロニクス半導体チップおよび方法によって達成される。さらなる実施形態および有利な特徴が従属請求項の主題である。

本オプトエレクトロニクス半導体チップの少なくとも一実施形態では、半導体チップは、放射を発生させかつ／または受け取るために設けられた活性領域を有する半導体ボディを有する。

例えば、上記活性領域は、第１の導電型の第１の半導体層と、第１の導電型とは異なる第２の導電型の第２の半導体層との間に配置されている。例えば、上記半導体ボディ、特に上記活性領域は、ＩＩＩ−Ｖ族化合物半導体材料を含む。

本オプトエレクトロニクス半導体チップの少なくとも一実施形態では、半導体チップは、キャリアを有する。キャリアは、半導体ボディに対向する第１の主面と、半導体ボディとは反対側の第２の主面との間に垂直方向に延在している。側面が第１の主面と第２の主面とを互いに接続している。したがって、かかる側面は、キャリアの範囲を横方向において画定している。キャリアは、特に、半導体ボディの各半導体層のエピタキシャル成膜のための成長基板とは異なる。例えば、キャリアは、シリコン、ゲルマニウム、または、ガリウムヒ素等の半導体材料を含む。

本オプトエレクトロニクス半導体チップの少なくとも一実施形態では、半導体ボディは、接続層によってキャリア上に固定されている。特に、接続層によって半導体ボディとキャリアとの材料接合が形成されている。材料接合において、これらの接続要素（予め作製されていることが好ましい）は、原子間力および／または分子間力によって結合される。特に、接続層には、電気接続層が適している。例えば、接続層は、はんだまたは導電性接着剤を含む。

本オプトエレクトロニクス半導体チップの少なくとも一実施形態では、キャリアの側面は、第１の領域を有し、かかる第１の領域は切欠き部を有する。本半導体チップの上面視において、キャリアの第１の領域の高さの断面積は、第１の領域とは異なる第２の領域における断面積よりも小さい。第２の領域は、特に垂直方向において第１の領域に隣接している。

第２の領域は、特に、切欠き部と第２の主面との間に垂直方向に延在している。一例では、切欠き部は、キャリアの第１の主面に隣接している。

上記切欠き部の垂直方向の広がりは、例えば、キャリアの垂直方向の広がりの５％〜７０％（両端値を含む）、特に１０％〜６０％（両端値を含む）である。

本オプトエレクトロニクス半導体チップの少なくとも一実施形態では、半導体チップは、絶縁層を有する。この絶縁層は、半導体ボディのキャリアとは反対側の面上に少なくとも一部の領域において延在している。特に、絶縁層は、本半導体チップの上面視において、半導体チップの、外側からの電気的接触のためには設けられていない全領域を被覆している。換言すれば、例えば、半導体チップの外側からの電気的接触のための接触面には、絶縁層が存在しない。特に、絶縁層は、単一の成膜ステップで形成され、キャリアの第１の領域と半導体ボディとの両方を少なくとも一部の領域において被覆し、特にそれらのいずれにも直接隣接している密着層として形成されている。

本オプトエレクトロニクス半導体チップの少なくとも一実施形態では、絶縁層は、半導体ボディと側面の第１の領域とを、それぞれ、少なくとも部分的に被覆している。特に、絶縁層は、側面の第１の領域を完全に被覆している。したがって、切欠き部の領域において、キャリア材料は横方向において露出しておらず、絶縁層の材料によって被覆されている。

本オプトエレクトロニクス半導体チップの少なくとも一実施形態では、第２の領域には絶縁層が存在しない。側面の第２の領域は、半導体チップの製造時、特に複合体から半導体チップを個片化する際に形成される。そのため、側面の第２の領域において、半導体チップには、個片化ステップの（例えば、材料の除去の）形跡があり得る。かかる材料の除去は、コヒーレント放射によって、化学的に、および／または、機械的に行われることができる。

本オプトエレクトロニクス半導体チップの少なくとも一実施形態では、半導体チップは、キャリアと、放射を発生させかつ／または受け取るために設けられた活性領域を有する半導体ボディとを有し、半導体ボディは、接続層によってキャリア上に固定されている。キャリアは、半導体ボディに対向する第１の主面と、半導体ボディとは反対側の第２の主面との間に垂直方向に延在し、側面が第１の主面と第２の主面とを互いに接続している。キャリアの側面の第１の領域は切欠き部を有する。側面の第２の領域は、切欠き部と第２の主面との間に垂直方向に延在している。半導体チップは、絶縁層を有し、この絶縁層は、半導体ボディと第１の領域とを、それぞれ、少なくとも部分的に被覆している。第２の領域には、絶縁層が存在しない。

したがって、上記絶縁層はキャリアを、第１の主面において被覆するだけでなく、切欠き部の領域においても少なくとも部分的に、特に完全に被覆している。このように、切欠き部の領域では、キャリアの側面は露出しておらず、絶縁層によって被覆されている。したがって、例えば、半導体チップの縁部を越えて引かれている、コーティング等として形成された接触トラックを介した半導体チップの外側からの電気的接触の際の電気的短絡のリスクが低減される。さらに、上記絶縁層に加えて設けられる、半導体チップへの個片化後にのみ形成される絶縁層を省略することができる。

本半導体チップの少なくとも一実施形態では、キャリアは導電性である。半導体チップの電気的接触を、キャリアを通して、特にキャリア自体の材料を介して行うことができる。

本半導体チップの少なくとも一実施形態では、絶縁層は、接続層の半導体ボディを横方向に越えて延出する部分を完全に被覆する。換言すれば、接続層は、半導体チップのいかなる箇所においても露出していない。

少なくとも一実施形態では、半導体部品は、半導体チップおよび成形体を有する。かかる半導体チップは特に、上述の本半導体チップの特徴を少なくとも１つ以上有することができる。成形体は、半導体チップ上に成形され、キャリアの側面の第１の領域と第２の領域とを、それぞれ、少なくとも一部の領域において被覆している。特に、成形化合物が第２の領域を完全に被覆することができる。一例として、半導体チップの放射出射面として使用される前面には、成形体の材料が存在しない。

本半導体部品の少なくとも一実施形態では、半導体部品は接触トラックを有し、この接触トラックは、半導体チップの、キャリアの第２の主面とは反対側の前面から、キャリアの第１の領域を介して成形体の前面まで引かれている。半導体部品は外側からの電気的接触のために、成形体の前面上、および／または、成形体の後面上のそれぞれに１つ以上の電気接触部を有することができる。

上記接触トラックはキャリアに、いかなる箇所においても直接隣接していない。したがって、接触トラックとキャリアとの間の電気的短絡のリスクが回避される。

複数の半導体チップの本製造方法の少なくとも一実施形態では、半導体積層体とキャリア複合体とを有する複合体を設ける。半導体積層体は、特に、放射を発生させかつ／または受け取るために設けられた活性領域を備え、一例として複数の半導体ボディに区画されている。半導体積層体は、一例として、キャリア複合体上に配置され、材料接合によってキャリア複合体に固定されている。

上記キャリア複合体は、半導体積層体に対向する前面と、半導体積層体とは反対側の後面とを有する。

本方法の少なくとも一実施形態では、本方法は、隣接する半導体ボディ間に少なくとも一部の領域において延在し、キャリア複合体内まで延在するトレンチ型くぼみ部を形成するステップを含む。しかしながら、トレンチ型くぼみ部は、完全にはキャリアを垂直方向に貫通して延在していない。一例として、トレンチ型くぼみ部は、コヒーレント放射によって、特に、例えばパルス幅がピコ秒範囲またはナノ秒範囲内のパルス発振動作のレーザを用いて形成される。代替または追加として、例えば、湿式化学エッチングもしくは乾式化学エッチング等の化学的方法、または、研削法もしくはソーイング法等の機械的方法を使用することができる。一例として、ウェハソーが適している。

トレンチ型くぼみ部を形成するステップを、それぞれ、隣接する半導体ボディ間に第１の方向に対して平行に行うことができる。さらに、トレンチ型くぼみ部を形成するステップを、第１の方向に対して斜めにまたは直交して延びる第２の方向に行うことができる。

本方法の少なくとも一実施形態では、本方法は、半導体積層体と、トレンチ型くぼみ部の側面とを、それぞれ、少なくとも一部の領域において被覆する絶縁層を形成するステップを含む。絶縁層を形成するステップを、ＣＶＤ法（化学蒸着法）またはＰＶＤ法（物理蒸着法）等を用いて実行することができる。特に、ＡＬＤ法（原子層堆積法）が、絶縁層を堆積するステップに適している。複合体の外形と一致する被覆（すなわち、複合体の表面形状の次層のコーティング）を、ＡＬＤ法を用いて特に高い信頼性で実現することができる。このように、成形箇所である縁部の、信頼性の高い絶縁を、非常に薄い層によって既に実現することができる。

本方法の少なくとも一実施形態では、本方法は、複合体を複数の半導体チップに個片化するステップを含み、この個片化ステップは、トレンチ型くぼみ部に沿って少なくとも一部の領域に延在する個片化切込み部によって行われる。

用語「個片化切込み部」は、本明細書において製造方法の種類に対するいかなる限定も示唆しない。個片化切込み部は、特に、分割、破断、もしくは、ソーイング等によって機械的に、湿式化学エッチングもしくは乾式化学エッチング等によって化学的に、または、コヒーレント放射によって形成されることができる。個片化切込み部がトレンチ型くぼみ部に沿って延びる領域において、個片化切込み部は、特に複合体の上面視において、完全にトレンチ型くぼみ部の内側に形成されることができる。

本方法の少なくとも一実施形態では、キャリア複合体の半導体積層体に対向する前面には、個片化の際にトレンチ型くぼみ部の領域内に金属材料が存在しない。したがって、個片化の際に、上記前面に設けられる金属材料は切断されない。

本方法の少なくとも一実施形態では、キャリア複合体の半導体積層体とは反対側の後面には、個片化の際に金属材料が存在しない。このように、金属材料は、キャリア複合体の後面上に設けられていない。

本方法の少なくとも一実施形態では、キャリア複合体を、特にトレンチ型くぼみ部の形成後に薄膜化する。製造される半導体チップの構造の高さを薄膜化によって低くすることができる。同時に、薄膜化前のキャリア複合体は、半導体積層体を機械的に安定させることができる。

本方法の少なくとも一実施形態では、個片化の際にトレンチ型くぼみ部に沿って延在する個片化切込み部の幅は、トレンチ型くぼみ部よりも小さい。したがって、個片化切込み部は、トレンチ型くぼみ部内において容易に形成される。これにより、さらに、隣接する半導体ボディ間に必要な間隔を最小化することができる。

本方法の少なくとも一実施形態では、電気接触面を各半導体ボディ上に形成し、隣接する半導体ボディ間のトレンチ型くぼみ部に沿って延在する個片化切込み部を、それぞれ、個片化切込み部の中心線が、関連するトレンチ型くぼみ部の中心線よりも当該隣接する半導体ボディの最も近い接触面から離隔するように形成する。接触面は、特に各半導体ボディ上の中心に配置されていないため、トレンチ型くぼみ部の一方側に隣接する半導体チップの接触面が当該トレンチ型くぼみ部の他方側に隣接する半導体チップの接触面よりも当該トレンチ型くぼみ部に近い。

本方法の少なくとも一実施形態では、キャリアを、個片化の際にトレンチ型くぼみ部とは反対側から、特にキャリア複合体の後面から個片化する。個片化切込み部のトレンチ型くぼみ部に対する位置決めを、キャリア複合体を通したトレンチ型くぼみ部の光学認識によって行うことができる。特に、高水準の光学コントラストを、金属の存在しないトレンチ型くぼみ部とトレンチ型くぼみ部間に配置された金属材料とによって実現することができる。

代替として、キャリア複合体を、トレンチ型くぼみ部が形成される側から、特にキャリア複合体の前面から個片化することもできる。

本方法の少なくとも一実施形態では、レーザ放射による垂直方向における完全なまたは局所のみの材料改質（例えば、材料の除去）を、個片化の際にキャリア複合体内に行う。例えばピコ秒範囲またはナノ秒範囲内のパルス幅を使用したパルス発振動作のレーザ等を用いたレーザアブレーション法が、完全な材料の除去に適している。

局所のみの材料改質の場合、個片化を、材料改質によって画定される亀裂に沿って機械的に誘発することができる。特に、この材料改質は、材料内に機械的張力を発生させることができ、それにより亀裂を画定する。例えば、ステルスダイシング法がこの目的に適している。

本方法の少なくとも一実施形態では、化学的な材料除去を、個片化の際にキャリア複合体内に行う。特に、プラズマ分割法等の乾式化学法がこの目的に適している。

本明細書に記載の方法は、上述の半導体チップの製造に特に適している。したがって、上記半導体チップに関連して言及した特徴が本方法に使用されることもでき、その逆も同様である。

さらに、さらなる特徴、実施形態、および、有利な性質が図面と共に以下に説明する例示的実施形態から明らかになる。

同一、同等、または、同一の働きの要素には、図中で同一の参照記号を付す。

各図の、および、図示した各要素の大きさの互いに対する比は、正しい縮尺ではない。むしろ、表現性を高め、かつ／または、理解しやすくするために、個々の要素および特に層厚さは、誇張した厚さまたは大きさで示され得る。

半導体チップの例示的実施形態を示す概略断面図である。 半導体部品の例示的実施形態を示す概略断面図である。 半導体部品の例示的実施形態を示す概略上面図である。 半導体チップの製造方法の第１の例示的実施形態を中間ステップに基づいて示す概略断面図である。 半導体チップの製造方法の第１の例示的実施形態を中間ステップに基づいて示す概略断面図である。 半導体チップの製造方法の第１の例示的実施形態を中間ステップに基づいて示す概略断面図である。 半導体チップの製造方法の第１の例示的実施形態を中間ステップに基づいて示す概略断面図である。 半導体チップの製造方法の第１の例示的実施形態を中間ステップに基づいて示す上面図である。 半導体チップの製造方法の第１の例示的実施形態を中間ステップに基づいて示す上面図である。 半導体チップの製造方法の第２の例示的実施形態を示す断面図である。 半導体チップの製造方法の第２の例示的実施形態を示す上面図である。 半導体チップの製造方法の第２の例示的実施形態を示す上面図である。

半導体チップ１の例示的実施形態を、図１に概略断面図で示す。半導体チップ１は、半導体ボディ２およびキャリア５を備える。半導体ボディ２は、放射を発生させかつ／または受け取るために設けられ、第１の導電型（例えば、ｐ型導電性）の第１の半導体層２１と、第２の導電型（例えば、ｎ型導電性）の第２の半導体層２２との間に配置された活性領域２０を備える。

ＩＩＩ−Ｖ族化合物半導体材料が特に半導体積層体に適している。ＩＩＩ−Ｖ族化合物半導体材料は、紫外線（Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ）スペクトル域から可視（Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（特に、青色から緑色放射に対応）またはＡｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｐ（特に、黄色から赤色放射に対応））スペクトル域を介して、赤外線（Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ａｓ）スペクトル域までの放射を発生させることに特に適している。この目的のために、各化学式において、０≦ｘ≦１、０≦ｙ≦１、および、ｘ＋ｙ≦１（特に、ｘ≠１、ｙ≠１、ｘ≠０、および／または、ｙ≠０）が成り立つ。さらに、特に、上記材料系のＩＩＩ−Ｖ族化合物半導体材料であれば、放射を発生させる際の高い内部量子効率を実現することができる。

半導体ボディ２が、はんだ層または導電接着層等の接続層６によってキャリア５上に固定されている。キャリア５は、半導体ボディ２の機械的安定化のために使用されている。半導体ボディ２の半導体層の成膜、特にエピタキシャル成膜のための成長基板が、もはや機械的安定化のためには必要とされないため、除去されている。成長基板を除去した半導体チップを薄膜半導体チップともいう。

しかしながら、キャリア５自体が半導体ボディ２の半導体層のための成長基板であることも考えられる。この場合、半導体ボディ２とキャリア５との間の接続層が不要である。

キャリア５は、半導体ボディ２に対向する第１の主面５３と、第２の主面５４との間に垂直方向に延在している。半導体ボディ２の範囲を横方向（すなわち、半導体ボディ２の半導体層の主延在面に平行に延びる方向）において画定する側面５１が第１の主面と第２の主面との間に延在している。シリコン、ゲルマニウム、または、ガリウムヒ素層の半導体材料がキャリア５に特に適している。金属等の他の材料も代替として考えられる。

側面５１は、第１の領域５１１と、第１の領域に隣接する第２の領域５１２とを有する。第１の領域５１１において、キャリア５は切欠き部５５を有する。側面５１は、従来の半導体チップとは異なり、第１の主面５３と第２の主面５４との間の１つの面において完全に垂直には延在しない。むしろ、キャリア５の横方向の広がりは、第１の領域５１１、すなわち切欠き部５５の領域において意図的に削減されている。切欠き部５５の横方向の広がりは、好ましくは少なくとも０．５μｍかつ最大でも２０μｍである。

第２の領域５１２は、第１の領域５１１と第２の主面５４との間に垂直方向に延在している。切欠き部５５は、キャリア５の第１の主面５３に隣接している。半導体チップ１の上面視において、キャリア５の切欠き部５５の領域における断面積は、第２の領域５１２における断面積よりも小さい。

キャリア５のさらなる側面５２には、切欠き部５５が存在しない。しかしながら、キャリア５は、２つ以上の側面（例えば、２つの対向する側面および／もしくは２つの隣接する側面または全側面）にそのような切欠き部５５を有することもできる。

半導体チップ１は、第２の主面５４とは反対側の面上に半導体チップ１の電気的接触のための接触面８１を有する。図示の例示的実施形態では、かかる接触面８１は、半導体チップ１の上面視において半導体ボディ２と重なっている。しかしながら、接触面８１は、半導体ボディ２から横方向に離間してキャリア５上に配置されることもできる。

半導体チップ１は、絶縁層４をさらに備える。かかる絶縁層４は、半導体チップ１の前面１１上に形成されている。絶縁層４は、半導体ボディ２、特に半導体ボディ２の側面を被覆している。さらに、絶縁層４は、接続層６の半導体ボディ２を横方向に越えて延出する領域と、キャリア５の第１の主面５３とを被覆している。さらに、絶縁層４は、側面５１の第１の領域５１１を被覆している。したがって、キャリア５は第１の領域５１１において露出しておらず、むしろ特に完全に絶縁層４によって被覆されている。これにより、半導体チップ１の電気的接触の際のキャリア５を介した短絡のリスクは回避される。したがって、絶縁層４に加えて設けられる、半導体ボディ２の側面を被覆する絶縁層４が不要である。

第２の領域５１２には、絶縁層４が存在しない。したがって、キャリア５は第２の領域５１２において露出している。一例として、酸化アルミニウム（例えばＡｌ_２Ｏ_３）または酸化シリコン等の酸化物、または、窒化シリコン等の窒化物が、絶縁層４の材料として適している。

半導体部品の例示的実施形態を図２Ａおよび図２Ｂに概略的に示す。かかる例示的実施形態では、半導体チップ１は、図１に関連して説明したように具現化されている。半導体部品１０は、成形体７をさらに備える。この半導体部品１０の製造中、成形体７のための成形化合物を、半導体チップ１上、特にキャリア５上に成形する。例えば、キャスト法が成形体の形成に適している。

キャスト法は概して、成形化合物を注型（成形）、射出成形、または、トランスファー成形等を用いて所定の形状に従って形成することができる方法である。

成形体７は、特に側面５１の第１の領域５１１および第２の領域５１２において半導体チップ１に隣接している。絶縁層４は、キャリア５と成形体７との間の第１の領域５１１内に形成されている。第２の領域５１２では、成形体はキャリア５に隣接している。

例えば、シリコーン等のプラスチックが成形体に適している。さらに、成形体７には、ＴｉＯ２粒子等の反射性粒子が混合されることができる。

半導体チップ１の前面１１から、接触トラック８が半導体チップ１の接触面８１から半導体チップ１の縁部を介して半導体チップ１を横方向に越えて成形体７の前面７１上まで引かれている。例えば、半導体部品１０は、外側からの電気的接触のために２つの前側接触部、２つの後側接触部、または、１つの前側接触部および１つの後側接触部を有することができる。かかる接触部は、図示を簡潔にするために明示されていない。

接触トラック８がキャリア５にいかなる箇所においても直接隣接しないことが絶縁層４によって確実となっている。これにより、接触トラック８とキャリア５との間の、特にキャリア５の側面上での、電気的短絡のリスクは回避される。

図３Ａ〜図３Ｆは、半導体チップの製造方法の第１の例示的実施形態を示す。各図において、製造の際に２つの半導体チップが得られる詳細を断面図で示す。

図３Ａに示すように、キャリア複合体５０と半導体積層体２００とを有する複合体９を設ける。キャリア複合体５０は、半導体積層体２００に対向する前面５０１と、反対側の後面５０２との間に垂直に延在する。各半導体チップの個々のキャリアは、後の個片化ステップにおいてキャリア複合体５０から形成される。図示の例示的実施形態では、半導体積層体２００は、接続層６によってキャリア複合体５０上に固定されている。しかしながら、キャリア複合体は、半導体積層体２００のための成長基板によって形成されることもできる。

半導体積層体２００は、メサトレンチ２５によって互いに離間する半導体ボディ２に区画されている。トレンチ型くぼみ部５６を上記前面からキャリア複合体５０内に形成する。かかるトレンチ型くぼみ部５６は、キャリア複合体５０内まで垂直方向に延在するが、キャリア複合体５０を垂直方向において完全には分断しない。複合体の上面視において、トレンチ型くぼみ部５６は、隣接する半導体ボディ２間に延在する。

トレンチ型くぼみ部５６を形成するステップを、例えば、パルス幅がピコ秒範囲またはナノ秒範囲のパルスレーザ等によるレーザアブレーションを用いて実行することができる。代替として、トレンチ型くぼみ部５６を、乾式化学エッチング法等の化学的方法を用いて形成することもできる。さらに、研削法またはソーイング法等の機械的方法を使用することもできる。一例として、ウェハソーが適している。

トレンチ型くぼみ部５６の形成前、接続層６はキャリア複合体一面に連続的に延在することができる。したがって、この場合、トレンチ型くぼみ部５６の形成の際に接続層６を構造化する。特にパルス幅がピコ秒範囲のパルスレーザが、除去の際の材料選択性の低さから、接続層６の構造化の目的に特に適している。

図３Ｅに示すように、トレンチ型くぼみ部５６が第１の方向に沿って互いに平行に延びているのみで既に十分である。したがって、第１の方向に沿って互いに隣接して配置された半導体ボディ２間にトレンチ型くぼみ部５６は形成されない。しかしながら、追加的に、第１の方向に対して斜めにまたは直交して延びる第２の方向に沿ってトレンチ型くぼみ部５６を形成することも考えられる。

トレンチ型くぼみ部５６の形成後、図３Ｂに示すように、絶縁層４を複合体の前面に形成する。かかる絶縁層４は、特に、トレンチ型くぼみ部５６も被覆し、トレンチ型くぼみ部５６の領域においてキャリア複合体５０に直接隣接する。さらに、上記絶縁層４は、複合体９の前面の、後の半導体チップの電気的接触のためには設けられていない全領域を被覆するように形成される。接触面８１のみに絶縁層４が存在しないままである。特に、ＡＬＤ法が絶縁層４の形成に適している。しかしながら、ＣＶＤ法（例えば、蒸着）またはＰＶＤ法（例えば、スパッタリング）等の他の成膜法を使用することもできる。

次いで、キャリア複合体５０を後面５０２から薄膜化する。薄膜化後、トレンチ型くぼみ部５６の垂直方向の広がりは、キャリア複合体５０の厚さの、好ましくは１０％〜７０％（両端値を含む）、特に好ましくは２０％〜５０％（両端値を含む）である（図３Ｃ）。

次いで、複合体９をステルスダイシング法を用いて個片化する（図３Ｄ）。この目的のために、最初に亀裂３２を放射誘発の材料改質によって形成することにより、放射を照射された材料に機械的張力をかける。

次いで、キャリアの破断を機械的に引き起こす。これにより形成された個片化切込み部３は、各トレンチ型くぼみ部５６の領域内に第１の方向に沿って延在する。この場合、個片化を第１の方向、および、第１の方向に対して直交して延びる第２の方向に沿って行う（図３Ｆ）。

個片化切込み部３をトレンチ型くぼみ部５６に対して位置合わせするために、トレンチ型くぼみ部５６の位置を、光学的方法（例えば、赤外線スペクトル域において高感度のカメラ）によってキャリアを通して確認することができる。図示の形態では、トレンチ型くぼみ部５６は金属が存在しない実施形態として表され、それに対し、接続層６としてのはんだ層等の金属層がトレンチ型くぼみ部５６間に設けられている。

キャリア複合体５０の後面にも金属材料が存在しない。これにより、個片化切込み部３をトレンチ型くぼみ部５６に対して位置合わせするためのキャリアを通した観察が容易に行われる。

半導体チップ１のキャリア５の、個片化の際に形成される側面５１の第２の領域５１２は、個片化切込み部３によって形成される。第２の領域５１２において、側面には絶縁層４の材料が存在しない。個片化切込み部の形成の種類に応じて、第２の領域５１２は、個片化切込み部の形跡を少なくとも一部の領域において有することができる。

側面の第１の領域５１１における切欠き部５５は、トレンチ型くぼみ部５６によって形成される。これら第１の領域５１１は、絶縁層４によって完全に被覆されている。それに対し、第２の領域５１２は、絶縁層４の形成後にのみ形成されるため、第２の領域５１２には絶縁層４の材料が存在しない。

方法の第２の例示的実施形態を図４Ａ〜図４Ｃに示す。第２の例示的実施形態では、図３Ａ〜図３Ｃに関連して説明したように、複合体を設けるステップ、トレンチ型くぼみ部５６を形成するステップ、絶縁層４を形成するステップ、および、キャリア複合体５０を薄膜化するステップを行うことができる。

第１の例示的実施形態とは異なり、第２の例示的実施形態では、個片化を図４Ａに示すように複合体９の前面から行う。例えば、パルス幅がピコ秒範囲またはナノ秒範囲のパルスレーザを使用したレーザアブレーションによって個片化を行う。この場合、個片化切込み部３の幅は、トレンチ型くぼみ部５６の幅と同等であることができる。

好ましくは、個片化切込み部３を、複合体９の上面視において、当該個片化切込み部３の中心線３１が、関連するトレンチ型くぼみ部５６の中心線５６１に平行にかつ当該中心線５６１をはずれて延びるように、当該関連するトレンチ型くぼみ部５６に対して形成する。特に、個片化切込み部３は、当該個片化切込み部３の中心線３１から最も近い接触面８１への距離が、トレンチ型くぼみ部５６の中心線からの当該最も近い接触面８１への距離よりも離隔するように中心線５６１をはずれている。これにより、キャリア複合体５０の個片化の際に形成される、個片化された半導体チップのキャリア５は確実に、少なくとも１つの側面５１上に絶縁層４によって被覆された切欠き部５５を有する。

図４Ｂおよび図４Ｃは、複合体９の上面視におけるトレンチ型くぼみ部５６および個片化切込み部３の位置を示す。トレンチ型くぼみ部５６は第１の方向に沿って形成されるのみであるが、個片化は、第１の方向に沿って、かつ、追加的に第１の方向に直交する第２の方向に沿って行われる。

説明した複合体９の前面からの個片化の際に、説明した例示的実施形態にも関わらず、例えば半導体チップ１の外側からの電気的接触のために、キャリア複合体５０の後面５０２にメタライゼーションを設けることもできる。

上述の例示的実施形態にも関わらず、個片化をプラズマ法等の化学的方法によって行うこともできる。この場合、図３Ａ〜図３Ｆに関連して説明したように複合体の後面からも、図４Ａ〜図４Ｃに関連して説明したように複合体の前面からも個片化を行うことができる。前面からの個片化の場合、個片化切込み部３が形成される領域（すなわち、トレンチ型くぼみ部５６の底部）において個片化切込み部３が形成される前に、絶縁層４を除去することができる。かかる絶縁層４の除去は、例えば、パルス幅がピコ秒範囲のパルスレーザ等によって行うことができる。

本願は、独国特許出願第１０２０１３１０７９７１．７号の優先権を主張し、その開示内容は参照によって本明細書に援用される。

本発明は、例示的実施形態に基づく記載によって制限されない。むしろ、新規な特徴すべて、または特徴の任意の組合せすべて、特に請求項に特定された特徴の組合せすべてが、それら自体、請求項または例示的実施形態に明示的に特定されていないとしても、本発明は、新規な特徴すべて、または特徴の任意の組合せすべて、特に請求項に特定された特徴の組合せすべてを含む。

Claims (16)

1. キャリア（５）と、放射を発生させかつ／または受け取るために設けられた活性領域（２０）を有する半導体ボディ（２）とを有する、オプトエレクトロニクス半導体チップ（１）であって、
   − 前記半導体ボディは、接続層（６）によって前記キャリア上に固定され；
   − 前記キャリアは、前記半導体ボディに対向する第１の主面（５３）と、前記半導体ボディとは反対側の第２の主面（５４）との間に垂直方向に延在し、側面（５１）が前記第１の主面と前記第２の主面とを互いに接続し；
   − 前記キャリアの前記側面の第１の領域（５１１）が切欠き部（５５）を有し；
   − 前記側面の第２の領域が前記切欠き部と前記第２の主面との間に垂直方向に延在し；
   − 前記半導体チップは、前記半導体ボディと前記第１の領域とを、それぞれ、少なくとも部分的に被覆している絶縁層（４）を有し；
   − 前記第２の領域には、前記絶縁層が存在しない、オプトエレクトロニクス半導体チップ（１）。
2. 前記キャリアは、導電性である、請求項１に記載の半導体チップ。
3. 前記絶縁層は、前記接続層の前記半導体ボディを横方向に越えて延出する部分を完全に被覆している、請求項１または２に記載の半導体チップ。
4. 前記切欠き部の垂直方向の広がりは、前記キャリアの垂直方向の広がりの１０％〜７０％（両端値を含む）である、請求項１〜３のいずれか一項に記載の半導体チップ。
5. 請求項１〜４のいずれか一項に記載の半導体チップ（１）、および、成形体（７）を有する半導体部品であって、
   − 前記成形体は、前記半導体チップ上に成形され、前記キャリアの前記側面の前記第１の領域と前記第２の領域とを、それぞれ、少なくとも一部の領域において被覆し；
   − 前記半導体部品は、前記半導体チップ（１）の前記キャリアの前記第２の主面とは反対側の前面（１１）から、前記キャリアの前記第１の領域を介して前記成形体の前面（７１）まで引かれている接触トラック（８）を有する、半導体部品。
6. 複数の半導体チップの製造方法であって、
   ａ） 放射を発生させかつ／または受け取るために設けられた活性領域（２０）を有する半導体積層体（２００）であって複数の半導体ボディ（２）に区画されている半導体積層体（２００）と、前記半導体積層体が配置されているキャリア複合体（５０）とを有する複合体（９）を設けるステップと；
   ｂ） 隣接する半導体ボディ間に少なくとも一部の領域において延在し、かつ、前記キャリア複合体内まで延在するトレンチ型くぼみ部（５６）を形成するステップと；
   ｃ） 前記半導体積層体と前記トレンチ型くぼみ部の側面（５６０）とを、それぞれ、少なくとも一部の領域において被覆する絶縁層（４）を形成するステップと；
   ｄ） 前記複合体を前記複数の半導体チップに個片化するステップであって、前記個片化するステップは、前記トレンチ型くぼみ部に沿って少なくとも一部の領域において延在する個片化切込み部（３）によって行われるステップと、を含む、複数の半導体チップの製造方法。
7. 前記キャリア複合体の前記半導体積層体に対向する前面（５０１）には、ステップｄ）において、前記トレンチ型くぼみ部の領域内に金属材料が存在しない、請求項６に記載の方法。
8. 前記キャリア複合体の前記半導体積層体とは反対側の後面（５０２）には、ステップｄ）において、金属材料が存在しない、請求項６または７に記載の方法。
9. 前記キャリア複合体は、ステップｂ）後に薄膜化される、請求項６〜８のいずれか一項に記載の方法。
10. ステップｄ）において前記トレンチ型くぼみ部に沿って延在する前記個片化切込み部の幅は、前記トレンチ型くぼみ部の幅よりも小さい、請求項６〜９のいずれか一項に記載の方法。
11. 電気的接触面（８１）が前記半導体ボディそれぞれの上に形成され、隣接する半導体ボディ間の前記トレンチ型くぼみ部に沿って延在する前記個片化切込み部は、それぞれ、前記個片化切込み部の中心線（３１）が、関連する前記トレンチ型くぼみ部の中心線（５６１）よりも、前記隣接する半導体ボディの最も近い接触面から離隔するように形成される、請求項６〜１０のいずれか一項に記載の方法。
12. 前記キャリア複合体は、ステップｄ）において、前記トレンチ型くぼみ部とは反対側の面から個片化される、請求項６〜１１のいずれか一項に記載の方法。
13. 前記個片化切込み部の前記トレンチ型くぼみ部に対する位置決めは、前記キャリア複合体を通した前記トレンチ型くぼみ部の光学認識によって行われる、請求項１２に記載の方法。
14. レーザ放射による垂直方向における完全なまたは局所のみの材料改質が、ステップｄ）において、前記キャリア複合体内に行われる、請求項６〜１３のいずれか一項に記載の方法。
15. 化学的な材料除去が、ステップｄ）において、前記キャリア複合体内に行われる、請求項６〜１３のいずれか一項に記載の方法。
16. 前記トレンチ型くぼみ部は、ステップｂ）において、コヒーレント放射によって、化学的に、および／または、機械的に形成される、請求項６〜１５のいずれか一項に記載の方法。

Images