JP2011199122A - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2011199122A
JP2011199122A JP2010066087A JP2010066087A JP2011199122A JP 2011199122 A JP2011199122 A JP 2011199122A JP 2010066087 A JP2010066087 A JP 2010066087A JP 2010066087 A JP2010066087 A JP 2010066087A JP 2011199122 A JP2011199122 A JP 2011199122A
Authority
JP
Japan
Prior art keywords
photoresist
conductive film
layer
transparent conductive
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010066087A
Other languages
English (en)
Other versions
JP5195798B2 (ja
Inventor
Naoki Nakajo
直樹 中條
Masahisa Kamiya
真央 神谷
Akihiro Honma
昭広 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010066087A priority Critical patent/JP5195798B2/ja
Priority to CN201180014812.6A priority patent/CN102812566B/zh
Priority to PCT/JP2011/001472 priority patent/WO2011118149A1/ja
Priority to US13/636,392 priority patent/US8936950B2/en
Priority to TW100109399A priority patent/TWI420698B/zh
Publication of JP2011199122A publication Critical patent/JP2011199122A/ja
Application granted granted Critical
Publication of JP5195798B2 publication Critical patent/JP5195798B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】発光効率と信頼性の向上
【解決手段】第2半導体層108上の全面に、透明導電膜10を形成し、形成された透明導電膜の上に、フォトレジストを塗布し、第1半導体層104の電極形成部16の上部のフォトレジストが除去される際に、除去される部分の輪郭部において、残されたフォトレジストの厚さが除去される部分に向かって次第に薄くなるようにフォトレジストを除去する。残されたフォトレジストをマスクとして、透明導電膜をウエットエッチングして、第2半導体層の一部を露出させる。残されたフォトレジスト及び透明導電膜をマスクとして、ドライエッチングして、第1半導体層の電極形成部を露出させる。残されたフォトレジストをマスクとして、透明導電膜のドライエッチングで露出した部分をウエットエッチングし、残されたフォトレジストを除去する。
【選択図】図1

Description

本発明は、同一面側に、n電極と透明導電膜から成るp電極とを有する半導体発光素子の製造方法に関する。特に、III 族窒化物半導体発光素子に関するものである。
例えば、従来のIII 族窒化物半導体発光素子においては、p型層は低抵抗化処理を行ってもn型層より抵抗率が高いためにp型層内での面上の水平方向への電流の広がりが殆どなく、電極直下で発光するだけであるのでp型層の上面の広範囲に電極層を形成する必要がある。また、基板としてサファイア等の絶縁物を用いていることから、下層のn型層に対する電極を素子上面に形成する必要がある。このため、電極を形成するには、まずn電極形成領域となるn型層の一部を露出させるために、そのn型層の上方に存在するp型層や発光層等をエッチングにより除去し、その露出したn型層の上面に電極を形成し、次にp型層上面に透光性電極を形成する必要があった。
このように、n型層の露出、n型層上のn電極の形成、p型層上の透光性電極の形成と、多数回のフォトリソグラフィ、エッチング工程を必要としていた。また、n型層の露出工程の後に、p型層上に透光性電極を形成しているために、露出されたn型層とp型層との境界部に、正確に位置合せをして、p型層の全面に窓の形成されたマスクを形成することは困難である。そのため、上記の境界部(段差のエッジ)から数μm程度後退したp型層上に、透光性電極を形成せざるを得なかった。このため、透光性電極が形成されていないp型層部分が存在するために、発光に寄与しない部分が存在し、発光効率を低下させていた。
この課題を解決するために、下記特許文献1、2に開示の技術が存在する。特許文献1の技術では、p型層上の全面に金属から成る透光性電極とSiO2 層とを形成した後、そのSiO2 層の上の全面にフォトレジストを塗布して、フォトリソグラフィによりn型層の露出すべき部分のSiO2 層をウエットエッチングしている。そして、残されたフォトレジストとSiO2 層をマスクとして、p型層などの半導体層をドライエッチングしてn型層の一部を露出させ、ウエットエッチングによりSiO2 層を除去している。この工程によると、工程数が少なくなると共に、露出されたn型層とp型層との境界部まで透光性電極が形成されるために、発光効率を向上させることができる。しかしながら、n型層を露出させる工程において、段差側面のpn接合部分に、金属などの導電性原子が付着するため、素子の信頼性が低下していた。
一方、特許文献2に開示の技術は、p型層上の透明電極にITOを用いるものである。この技術では、p型層上の全面にITOから成る透明電極を形成した後、その層の上の全面にフォトレジストを塗布して、フォトリソグラフィによりn型層の露出すべき部分のITO膜をウエットエッチングしている。そして、残されたITO膜とフォトレジストとをマスクとして、p型層などの半導体層をドライエッチングしてn型層の一部を露出させている。また、エッチングされた段差におけるp型層のエッジ部分に電界がかかると、静電耐圧が減少する。これを防止するために、p型層のエッジ部分に電界がかからないように、ITO膜を、そのエッジ部分から3μm程度後退した位置に形成している。そのため、マスクを用いたITO膜をウエットエッチングする際に、マスクのエッジ部分から後退した位置までITO膜をアンダーカットエッチングしている。これにより、p型層のエッジ部分から後退した位置にITO膜のエッジが位置するようにして、段差のp型層のエッジ部分に電界が印加されないようにしている。
特開平10−173229 特開2005−19945
ところが、この方法によると、フォトレジストのエッジ直下のITO膜を、所定量だけ、アンダーカットエッチングするには、ウエットエッチングの時間を精密に管理する必要がある。アンダーカットの量が少ないと、上記の静電耐圧を低下させる原因となり、アンダーカットの量が多いと、p型層上にITO膜が形成されていない領域が大きくなるので、発光効率が低下するという問題がある。
さらには、ITO膜とその上のフォトレジストをマスクとして、p型層などの半導体層を反応性ガスのプラズマを用いてドライエッチングしてn型層を露出させる場合に、ITOを構成するIn、Snなどの導電性金属原子が、pn接合の側面に付着して、リーク電流の原因となるという問題があった。
そこで、本発明の目的は、透明導電膜を電極とする発光素子において、製造工程の簡略化を図り、素子の発光効率を向上させ、素子の信頼性を向上させることである。
第1の発明は、基板と、この基板上に形成された第1伝導型の第1半導体層と、第1伝導型とは異なる第2伝導型の第2半導体層と、第2半導体層の上に形成された透明導電膜から成る第2電極と、第2半導体層側からエッチングして、第1半導体層の電極形成部を露出させ、この電極形成部に第1電極を形成する半導体発光素子の製造方法において、第2半導体層上の全面に、透明導電膜を形成し、形成された透明導電膜の上に、フォトレジストを塗布し、第1半導体層の電極形成部の上部のフォトレジストが除去される際に、除去される部分の輪郭部において、残されたフォトレジストの厚さが除去される部分に向かって次第に薄くなるようにフォトレジストを除去し、残されたフォトレジストをマスクとして、透明導電膜をウエットエッチングして、第2半導体層の一部を露出させ、残されたフォトレジスト及び透明導電膜をマスクとして、ドライエッチングして、第1半導体層の電極形成部を露出させ、残されたフォトレジストをマスクとして、透明導電膜のドライエッチングで露出した部分をウエットエッチングし、残されたフォトレジストを除去することを特徴とする半導体発光素子の製造方法である。
ここで、発光素子は、透明導電膜を通して光を外部に出力させるフェースアップのワイヤボンディング型の発光素子に用いることができる。また、発光素子は、透光性基板を用いて、透光性基板を上にして半導体層側をリードフレームに接合するいわゆるフェースダウンで用い、透光性基板の側から光を出力させるフリップチップ型の半導体発光素子であっても良い。フリップチップ型の場合には、透明導電膜の上に直接、又は、絶縁膜を介在させて反射膜を形成する素子に、本発明を用いることができる。半導体の材料としては任意であるが、本発明は、特に、III 族窒化物半導体を各層に用いる場合に有効である。透明導電膜が形成される第2半導体層としては、p型半導体でもn型半導体でもいずれでも良い。しかし、n型半導体よりも比抵抗の大きいp型半導体に、透明導電膜を用いるのが一般的である。したがって、本発明において、一般的には、第1伝導型はn型、第2伝導型はp型、第1半導体層はn型半導体層、第2半導体層は、p型半導体層である。しかし、以下の理由により、第1伝導型はp型、第2伝導型はn型、第1半導体層はp型半導体層、第2半導体層はn型半導体層とすることも可能である。
基板から最も離れた最上層がIII 族窒化物半導体の場合には、p型化処理の関係で、通常、p型半導体となるが、製造技術の進化により最上層がn型半導体になる場合もあるし、LLO法により製造される発光素子は、支持基板と最も離れた層がn型半導体層となるので、透明導電膜が形成される第2半導体層は、いずれの伝導型であっても本発明は適用可能である。
また、第1半導体層の電極形成部の上部のフォトレジストが除去される際に、除去される輪郭部において、残されたフォトレジストの厚さが、除去される部分に向かって次第に薄くなるようにフォトレジストを形成することは、フォトレジストの露光量分布を制御することにより、現像後のフォトレジストの厚さを制御することで、実現することができる。例えば、フォトレジストの露光部分が現像時に除去される場合には、フォトレジストを除去する部分と残す部分との境界である輪郭部において、残す側に向けて露光量を徐々に減少させることにより実現することができる。残されたフォトレジストマスクにおいて、除去された領域に向かって、厚さが次第に薄くなり、傾斜した面(以下、この部分を「傾斜部」という)が、輪郭部に形成される。
半導体層には、III 族窒化物半導体を用いることができる。III 族窒化物半導体とは、一般式Alx Gay Inz N(x+y+z=1、0≦x、y、z≦1)で表される半導体であり、Al、Ga、Inの一部を他の第3B族元素(第13族元素)であるBやTlで置換したもの、Nの一部を他の第5B族元素(第15族元素)であるP、As、Sb、Biで置換したものをも含むものとする。より一般的には、Gaを少なくとも含むGaN、InGaN、AlGaN、AlGaInNを示す。n型不純物としてはSi、p型不純物としてはMgが通常用いられる。
第2半導体層の上全面に、透明導電膜を形成し、その膜の上全面にフォトレジストを塗布した後に、フォトリソグラフィにより、第1半導体層の電極形成部に該当する部分のフォトレジストが除去される。そして、残されたフォトレジストをマスクとして、透明導電膜がウエットエッチングされる。その後に、透明導電膜とフォトレジストをマスクとして、第1半導体層を露出させるドライエッチングが行われる。したがって、第1半導体層を露出させる工程と、第2半導体層の上に透明導電膜とを形成する工程を、1回のフォトリソグラフィにより実施でき、製造工程が簡略化される。
また、第1半導体層の電極形成部を形成した後に、透明導電膜を形成することはないために、マスク形成時の位置合せがなく、製造が簡単となると共に、第2半導体層の全面に、透明導電膜を形成することができるので、発光効率を向上させることができる。また、第2半導体層の全面に、透明導電膜を形成していることから、流れる電流路の断面積が拡大することから抵抗が低下して、駆動電圧も低下することができる。また、フォトレジストは、除去される部分との境界部で、厚さが減少する傾斜部を有している。この傾斜部のうち厚さの薄い所定の部分は、第1半導体層を露出するドライエッチングの工程において、エッチングされて、消滅する。そして、除去された部分に透明導電膜が露出する。透明導電膜は、ドライエッチングにおいて、半導体層よりも高い耐性を有しているので、エッチングされ難く残る。エッチングされたとしても、上部にフォトレジストの傾斜部が存在するので、透明導電膜のエッチング開始が遅れる結果、透明導電膜の全厚さはエッチングされない。そのように、フォトレジストの厚さ、透明導電膜の厚さが決定される。エッチングその後、露出した透明導電膜が、そのフォトレジストをマスクとしてウエットエッチングされるので、フォトレジストの傾斜部のうちの薄い所定領域に相当する部分がエッチングされることになる。その結果、透明導電膜のエッジは、第1半導体層の電極形成部の輪郭部から傾斜部のうちの上記の所定領域部分だけ後退することになる。そして、この後退位置は、フォトレジストの傾斜部の幅や角度で制御できるので、この後退位置を極めて正確に極微小量とすることができる。この結果、第2半導体層のほぼ全面に透明導電膜を形成することができるので、発光素子の発光効率を向上させることができる。
さらに、第1半導体層を露出するドライエッチングの後に、透明導電膜がウエットエッチングされる工程があるので、ドライエッチングの工程において形成された段差の側面のpn接合部に、導電性金属原子が付着しても、このウエットエッチングの工程で除去されるので、素子の信頼性が向上する。
本発明の具体的な実施例にかかる発光素子の断面図。 同実施例の発光素子の平面図。 同実施例の発光素子の製法を示す発光素子の断面図。 同実施例の発光素子の製法を示す発光素子の断面図。 同実施例の発光素子の製法を示す発光素子の断面図。 同実施例の発光素子の製法を示す発光素子の断面図。 同実施例の発光素子の製法を示す発光素子の断面図。 本発明の他の実施例にかかる発光素子の断面図。
本発明を実施するための形態について説明する。
基板としては、絶縁性基板、導電性基板、不透光性基板、透光性基板など、任意の基板を用いることができる。たとえば、サファイア(Al23)、炭化硅素(SiC)、窒化ガリウム(GaN)、リン化ガリウム(GaP)、酸化亜鉛(ZnO)、酸化マグネシウム(MgO)、酸化マンガン(MnO)、一般式Alx Gay In1-x-y Nで表される4元、3元、2元の半導体、AlN、セラミックス、などを用いることができる。
透明導電膜としては、金属酸化物などの導電性酸化膜が挙げられるが、代表的には、インジウム錫酸化物(ITO)や酸化亜鉛(ZnO)を用いるのが良い。その他、ZnOにAl2 3 やGa2 3 など3価のイオンとなる元素を数%添加した材料(AZO、GZO)、フッ素ドープが酸化亜鉛(FTO)、酸化インジウムと酸化亜鉛の複合体、ニオブ添加二酸化チタンTi1-x NbX 2 (TNO)、その他、酸化亜鉛系、酸化インジウム系、酸化スズ系、カドミウム系(CTO)などの透明導電膜を用いることができる。これらの材料は、ウエットエッチングされ易く、塩素、フッ素などを用いたドライエッチングのエッチング速度がIII 族窒化物半導体に比べて遅い。ウエットエッチングの材料は、透明導電膜をエッチングできれば、任意である。また、ドライエッチングも、III 族窒化物半導体がエッチングできるものであれば任意であり、塩素、フッ素などのプラズマエッチングを用いることができる。第1電極、第2電極の材料は任意ではあるが、金、金とチタンの多層膜、又は、金とチタンの合金、タングステン(W)、チタン(Ti)、金(Au)の多層膜等、ニッケル(Ni)、チタン(Ti)、金(Au)等を用いることができる。
透明導電膜の形成方法は、スパッタ、真空蒸着などを用いることができ、特に限定されないが、電子線による真空蒸着で形成するのが望ましい。なお、発光層を構成する単一量子井戸構造や多重量子井戸構造は、少なくともインジウム(In)を含むIII族窒化物系化合物半導体Aly Ga1-y-z Inz N(0≦y<1,0<z≦1)から成る井戸層を含むものが望ましい。発光層の構成は、例えばドープされた、又はアンドープのGa1-zInzN(0<z≦1)から成る井戸層と、当該井戸層よりもバンドギャップが大きい任意の組成のIII族窒化物系化合物半導体AlGaInNから成る障壁層が挙げられる。好ましい例としてはアンドープのGa1-zInzN(0<z≦1)の井戸層とアンドープのGaNから成る障壁層である。ここでドープは、ドーパントを意図的に原料ガスに含ませて目的とする層に添加していることを意味し、アンドープは、原料ガスにドーパントを含ませないで、意図的にドーパントを添加しないものを意味する。したがって、アンドープは、近接の層から拡散して自然にドーピングされている場合をも含む。
III 族窒化物半導体層を結晶成長させる方法としては、分子線気相成長法(MBE)、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HVPE)、液相成長法等が有効である。半導体発光素子を構成する各層のIII−V族窒化物半導体は、少なくともAlxGayInN(0≦x≦1,0≦y≦1,0≦x+y≦1)にて表される2元系、3元系若しくは4元系の半導体から成るIII−V族窒化物系化合物半導体で形成することができる。また、これらのIII族元素の一部は、ボロン(B)、タリウム(Tl)で置き換えても良く、窒素(N)の一部をリン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても良い。
更に、これらの半導体を用いてn型の層を形成する場合には、n型不純物として、SiGe、Se、Te、C等を添加し、p型の層を形成する場合には、p型不純物としては、、Be、Ca、Sr、Ba等を添加することができる。
図1は、本実施例1の半導体発光素子1を示す断面図であり、図2はその平面図である。厚さ100μmのサファイヤ基板101の上には窒化アルミニウム(AlN)から成る膜厚約20nmのバッファ層102が設けられ、その上にシリコン(Si)ドープのGaNから成る膜厚約8.0μmの高キャリア濃度n+層であるn型コンタクト層104(第1半導体層)が形成されている。このn型コンタクト層104の電子濃度は5×1018/cm3である。この層の電子濃度は、高い程、望ましいが、2×1019/cm3まで、増加可能である。そして、n型コンタクト層104の上にIn0.03Ga0.97Nからなる歪み緩和層105が200nmの厚さに形成されている。そして、その歪み緩和層105の上に、膜厚20nmのノンドープのGaNと膜厚3nmのノンドープのGa0.8In0.2Nからなる3周期分積層した多重量子井戸構造(MQW)の発光層106が形成されている。発光層106の上にはマグネシウム(Mg)ドープのAl0.15Ga0.85Nから成る膜厚約60nmのクラッド層に相当するp型層107が形成されている。さらに、p型層107の上にはマグネシウム(Mg)ドープのGaNから成る膜厚約130nmのp型コンタクト層108(第2半導体層)が形成されている。
また、p型コンタクト層108の上にはMOCVD法により形成されたITOから成る透明導電膜10が形成されている。p型コンタクト層108の平面上周辺部には、環状に幅3μmの露出部5が形成されている。この露出部5の幅は、発光効率から言えば、狭い程望ましいが、段差の側壁におけるpn接合の短絡の防止を考慮すると、最低、1μm設けるのが望ましい。6μmを越えると発光効率が低下するので、6μm以下が望ましい。その透明導電膜10の上には、SiO2 から成る絶縁性保護膜20が形成されている。透明導電膜10の厚さは、0.5μm、絶縁性保護膜20は、厚さ、200nmである。絶縁性保護膜20に開けられた窓に形成されたpパッド電極40は、厚さ0.01μmのチタン(Ti)と、厚さ0.5μmの金(Au)との2重構造で構成されている。また、p電極パッド40は、TiとAuの合金で構成されていても良い。
一方、p型コンタクト層108からエッチングして、露出したn型コンタクト層104上には、n電極30が形成されている。n電極30は2重構造をしており、膜厚約18nmのバナジウム(V)層31と、膜厚約1.8μmのアルミニウム(Al)層32とをn型コンタクト層104の一部露出された部分である電極形成部16に、順次積層させることにより構成されている。
次に、本実施例に係る半導体発光素子の製法について説明する。まず、サファイア基板101上に、MOCVD法により、400℃において、窒化アルミニウム(AlN)の低温成長によるバッファ層102が形成される。次に、それぞれのIII 族窒化物半導体のエピタキシャル成長の最適温度に調整しつつ、MOCVD法によってIII 族窒化物半導体からなるn型コンタクト層104、歪み緩和層105、発光層106、p型層107、p型コンタクト層108を順に積層させた。MOCVD法において用いる原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 3 )、In源として、トリメチルインジウム(In(CH3 3 )、Al源として、トリメチルアルミニウム(Al(CH3 3 )、n型ドーピングガスとして、シラン(SiH4 )、p型ドーピングガスとしてシクロペンタジエニルマグネシウム(Mg(C5 5 2 )、キャリアガスとしてH2 またはN2 である。
以上の半導体層のエピタキシャル成長については、良く知られた方法である。図3に示すように、p型コンタクト層108の上の全面に、ITOを、厚さ0.5μmで、一様に堆積させて透明導電膜12を形成した。次に、その透明導電膜12の上の全面に、厚さ4μmに、フォトレジスト13を塗布した。その後、そのフォトレジスト13を露光した。この時、図3に示すように、フォトレジスト13を除去する境界部14において、残す領域に向けて、露光強度が低下する方向に傾斜するように露光させた。例えば、プロキシミティー露光法を用い、フォトマスクとウエハとの間隔(プロキシミティーギャップ)を変化させることにより、又は、プロキシミティーギャップを一定にして、露光強度を変化させることにより、露光強度の傾斜の程度を制御することができる。次に、このフォトレジスト13を現像して、露光部80を除去して、図4に示すように傾斜部15を境界部14に有したフォトレジスト13を形成した。除去された部分がn型コンタクト層104を露出する部分に対応する。
次に、この状態で、ウエットエッチングをした。その結果、図5に示すように、フォトレジスト13に覆われていない部分の透明導電膜12が除去された。次に、残された透明導電膜12とフォトレジスト13の2重層をマスクとして、塩素プラズマによりドライエッチングを行った。この結果、図6に示すように、n型コンタクト層104が露出して、電極形成部16が形成された。この時、フォトレジスト13の厚さは全体的に薄くなり、傾斜部15は薄いために、傾斜部15の所定幅の部分19は、エッチングにより除去されて、下層の透明導電膜12の一部17が露出した。この部分19の下の透明導電膜12は、エッチングが終了する時刻において、完全には除去されない。フォトレジスト13と透明導電膜12の厚さは、この状態が実現する厚さに設計さている。次に、図7に示すように、この状態で、残されたフォトレジスト13をマスクとして、透明導電膜12の露出部17をウエットエッチングした。残された部分が、図1に示す半導体発光素子1の透明導電膜10となる。この時、段差の側面18のpn接合に付着しているITOの構成元素であるIn、Snなどが、排除された。
この後、最表面上に一様にフォトレジストの塗布し、露光現像により、透明導電膜10上のpパッド電極40の形成領域に窓を形成して、厚さ0.01μmにTiと、厚さ0.5μmにAuを堆積して、フォトレジストをリフトオフして、pパッド電極40を形成した。その後、同様に、最表面上に一様にフォトレジストの塗布し、露光現像により、n型コンタクト層104の電極形成部16に対応する部分に窓を開けて、厚さ18nmにVと、厚さ1.8μmにAlを堆積して、n電極30を形成した。その後、最表面上に一様にSiO2 を200nmの厚さに堆積して、さらに面上に一様に、フォトレジストを塗布し、露光現像により、所定領域に窓を開けて、フッ素系のエッチングガスによりドライエッチングを行い、その後、レジストを除去して、絶縁性保護膜20を形成した。
本発明は、図8に示す、フリップチップ型の半導体発光素子2を形成する場合にも用いることができる。実施例1と同一の構成部分には、同一の符号が付されている。透明導電膜10の上に、SiO2 から成る第1絶縁性保護膜20が形成されており、その第1絶縁性保護膜20の上に、Alから成る反射膜50が形成されている。そして、反射膜50、露出している第1絶縁性保護膜20の上及び素子2の上面に、SiO2 から成る第2絶縁性保護膜21が形成されている。すなわち、第1絶縁性保護膜20と第2絶縁性保護膜21は一体となり、その内部に反射膜50が存在している。また、pパッド電極40には、pバンプ電極70が、n電極30には、nバンプ電極60が接合している。このような半導体発光素子2において、n型コンタクト層104の電極形成部16を露出させて、電極形成部16の段差のエッジに当たる部分に、p型コンタクト層108の極微小幅の露出部5を形成して、透明導電膜10を形成する形成する時のエッチングに実施例1の方法を用いることができる。
上記の全実施例において、半導体発光素子の層構成については任意である。本発明は、n電極とp電極とを、同一面側に形成した素子において、透明導電膜を第2半導体層の上に形成して、第1半導体層に対する電極を形成する場合において、半導体層のエッチングする工程を有すれば、どのような発光素子の製法にも適用できる。
本発明は、半導体発光素子の発光効率の向上に用いることができる。
1…発光素子
5…露出部
10…透明導電膜
15…傾斜部
20…絶縁性保護膜
40…pパッド電極
101…サファイア基板
102…バッファ層
104…n型コンタクト層
105…歪み緩和層
106…発光層
107…p型クラッド層
108…p型コンタクト層
30…n電極

Claims (3)

  1. 基板と、この基板上に形成された第1伝導型の第1半導体層と、第1伝導型とは異なる第2伝導型の第2半導体層と、第2半導体層の上に形成された透明導電膜から成る第2電極と、前記第2半導体層側からエッチングして、前記第1半導体層の電極形成部を露出させ、この電極形成部に第1電極を形成する半導体発光素子の製造方法において、
    前記第2半導体層上の全面に、前記透明導電膜を形成し、
    形成された前記透明導電膜の上に、フォトレジストを塗布し、
    前記第1半導体層の前記電極形成部の上部のフォトレジストが除去される際に、除去される部分の輪郭部において、残されたフォトレジストの厚さが除去される部分に向かって次第に薄くなるようにフォトレジストを除去し、
    残されたフォトレジストをマスクとして、前記透明導電膜をウエットエッチングして、前記第2半導体層の一部を露出させ、
    残された前記フォトレジスト及び前記透明導電膜をマスクとして、ドライエッチングして、前記第1半導体層の前記電極形成部を露出させ、
    残された前記フォトレジストをマスクとして、前記透明導電膜の前記ドライエッチングで露出した部分をウエットエッチングし、
    残されたフォトレジストを除去する
    ことを特徴とする半導体発光素子の製造方法。
  2. 前記輪郭部におけるフォトレジストの厚さは、露光量分布を制御することにより、現像後のフォトレジストの厚さを、除去される部分に向かって次第に薄くなるように制御されることを特徴とする請求項1に記載の半導体発光素子の製造方法。
  3. 前記第1半導体層は、n型のIII 族窒化物半導体から成り、前記第2半導体層は、p型のIII 族窒化物半導体から成ることを特徴とする請求項1又は請求項2に記載の半導体発光素子の製造方法。
JP2010066087A 2010-03-23 2010-03-23 半導体発光素子の製造方法 Active JP5195798B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010066087A JP5195798B2 (ja) 2010-03-23 2010-03-23 半導体発光素子の製造方法
CN201180014812.6A CN102812566B (zh) 2010-03-23 2011-03-14 半导体发光元件制造方法
PCT/JP2011/001472 WO2011118149A1 (ja) 2010-03-23 2011-03-14 半導体発光素子の製造方法
US13/636,392 US8936950B2 (en) 2010-03-23 2011-03-14 Method for manufacturing semiconductor light-emitting device
TW100109399A TWI420698B (zh) 2010-03-23 2011-03-18 半導體發光元件之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010066087A JP5195798B2 (ja) 2010-03-23 2010-03-23 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2011199122A true JP2011199122A (ja) 2011-10-06
JP5195798B2 JP5195798B2 (ja) 2013-05-15

Family

ID=44672730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010066087A Active JP5195798B2 (ja) 2010-03-23 2010-03-23 半導体発光素子の製造方法

Country Status (5)

Country Link
US (1) US8936950B2 (ja)
JP (1) JP5195798B2 (ja)
CN (1) CN102812566B (ja)
TW (1) TWI420698B (ja)
WO (1) WO2011118149A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178183A (zh) * 2011-12-26 2013-06-26 Lg伊诺特有限公司 发光器件
WO2014014300A3 (ko) * 2012-07-18 2014-03-13 주식회사 세미콘라이트 반도체 발광소자
US9236524B2 (en) 2012-07-18 2016-01-12 Semicon Light Co., Ltd. Method of manufacturing semiconductor light emitting device
JP2016531425A (ja) * 2013-07-25 2016-10-06 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体チップ、半導体部品、および、オプトエレクトロニクス半導体チップの製造方法
US10535798B2 (en) 2012-07-18 2020-01-14 Semicon Light Co., Ltd. Semiconductor light emitting device comprising finger electrodes

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK2744931T3 (en) * 2011-08-18 2018-08-06 Affinity Biosciences Pty Ltd SOLUBLE POLYPEPTIDES
TW201513397A (zh) * 2013-09-26 2015-04-01 Lextar Electronics Corp 發光二極體之製造方法
DE102014107555A1 (de) 2014-05-28 2015-12-03 Osram Opto Semiconductors Gmbh Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
CN104659169A (zh) * 2015-02-15 2015-05-27 映瑞光电科技(上海)有限公司 一种简易倒装led及其制作方法
CN106410007B (zh) * 2016-09-22 2019-07-19 佛山市国星半导体技术有限公司 一种双层电极led芯片及其制作方法
CN108511574A (zh) * 2017-02-28 2018-09-07 山东浪潮华光光电子股份有限公司 一种GaN基发光二极管芯片的制备方法
CN111063771A (zh) * 2020-01-06 2020-04-24 江西圆融光电科技有限公司 Led芯片的制备方法及led芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130701A (ja) * 1993-11-05 1995-05-19 Fuji Electric Co Ltd 透明導電膜のパターニング方法
JP2001185758A (ja) * 2000-10-25 2001-07-06 Toyoda Gosei Co Ltd 3族窒化物化合物半導体発光素子
JP2005268725A (ja) * 2004-03-22 2005-09-29 Sony Corp 半導体素子およびその製造方法
JP2006049829A (ja) * 2004-06-29 2006-02-16 Fuji Xerox Co Ltd 表面発光型半導体レーザおよびその製造方法
JP2006339384A (ja) * 2005-06-01 2006-12-14 Kyocera Corp 発光素子およびその製造方法ならびにその発光素子を用いた照明装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173229A (ja) 1996-12-09 1998-06-26 Toyoda Gosei Co Ltd 3族窒化物半導体発光素子の製造方法
TW595014B (en) * 2002-12-05 2004-06-21 Inst Nuclear Energy Res Aec Manufacturing method of LED
KR100593886B1 (ko) 2003-06-24 2006-07-03 삼성전기주식회사 질화갈륨계 반도체 발광소자의 제조방법
US7033949B2 (en) * 2003-12-29 2006-04-25 Formosa Epitaxy Incorporation Structure and manufacturing method for nitride-based light-emitting diodes
US7352787B2 (en) * 2004-06-29 2008-04-01 Fuji Xerox Co., Ltd. Vertical cavity surface emitting laser diode and process for producing the same
TWI250671B (en) * 2005-03-01 2006-03-01 Epitech Technology Corp Method for manufacturing light-emitting diode
KR100652864B1 (ko) * 2005-12-16 2006-12-04 서울옵토디바이스주식회사 개선된 투명전극 구조체를 갖는 교류용 발광 다이오드
TWI355096B (en) * 2006-12-29 2011-12-21 Epistar Corp Light-emitting diode structure and method for manu
KR100980649B1 (ko) * 2008-05-20 2010-09-08 고려대학교 산학협력단 굴곡이 형성된 반사층을 포함하는 발광소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130701A (ja) * 1993-11-05 1995-05-19 Fuji Electric Co Ltd 透明導電膜のパターニング方法
JP2001185758A (ja) * 2000-10-25 2001-07-06 Toyoda Gosei Co Ltd 3族窒化物化合物半導体発光素子
JP2005268725A (ja) * 2004-03-22 2005-09-29 Sony Corp 半導体素子およびその製造方法
JP2006049829A (ja) * 2004-06-29 2006-02-16 Fuji Xerox Co Ltd 表面発光型半導体レーザおよびその製造方法
JP2006339384A (ja) * 2005-06-01 2006-12-14 Kyocera Corp 発光素子およびその製造方法ならびにその発光素子を用いた照明装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178183A (zh) * 2011-12-26 2013-06-26 Lg伊诺特有限公司 发光器件
JP2013135234A (ja) * 2011-12-26 2013-07-08 Lg Innotek Co Ltd 発光素子
US10128412B2 (en) 2011-12-26 2018-11-13 Lg Innotek Co., Ltd. Light emitting device
WO2014014300A3 (ko) * 2012-07-18 2014-03-13 주식회사 세미콘라이트 반도체 발광소자
US9236524B2 (en) 2012-07-18 2016-01-12 Semicon Light Co., Ltd. Method of manufacturing semiconductor light emitting device
US9530941B2 (en) 2012-07-18 2016-12-27 Semicon Light Co., Ltd. Semiconductor light emitting device
US10535798B2 (en) 2012-07-18 2020-01-14 Semicon Light Co., Ltd. Semiconductor light emitting device comprising finger electrodes
JP2016531425A (ja) * 2013-07-25 2016-10-06 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体チップ、半導体部品、および、オプトエレクトロニクス半導体チップの製造方法

Also Published As

Publication number Publication date
CN102812566B (zh) 2015-05-06
TWI420698B (zh) 2013-12-21
US8936950B2 (en) 2015-01-20
WO2011118149A1 (ja) 2011-09-29
TW201205857A (en) 2012-02-01
CN102812566A (zh) 2012-12-05
US20130011953A1 (en) 2013-01-10
JP5195798B2 (ja) 2013-05-15

Similar Documents

Publication Publication Date Title
JP5195798B2 (ja) 半導体発光素子の製造方法
JP4123828B2 (ja) 半導体発光素子
KR100833313B1 (ko) 질화갈륨계 발광다이오드 소자 및 그의 제조방법
JP4699258B2 (ja) フリップチップ発光ダイオード及びその製造方法
KR100609118B1 (ko) 플립 칩 발광다이오드 및 그 제조방법
CN102201515B (zh) 半导体发光器件
US20130292645A1 (en) High efficiency light emitting diode
JP2005347728A (ja) フリップチップ用窒化物半導体発光素子
KR101537330B1 (ko) 질화물 반도체 발광 소자 제조 방법
JP2008294188A (ja) 半導体発光素子及びその製造方法
JP2006108161A (ja) 半導体発光素子
US9281341B2 (en) Light emitting device and fabricating method thereof
TWI741608B (zh) 包含鈍化層的led前驅物
JP2011238744A (ja) 半導体発光素子及び発光装置
JP4292925B2 (ja) Iii族窒化物系化合物半導体発光素子の製造方法
JP5900400B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP2009038355A (ja) 発光装置
KR20110139909A (ko) 질화물 반도체 발광소자의 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자
CN110061111A (zh) 发光元件及其制造方法
JP2011159801A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP5434343B2 (ja) Ito電極の形成方法、半導体素子のito電極及びito電極を備えた半導体素子
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
JP2004356442A (ja) Iii族窒化物系化合物半導体発光素子
KR102376672B1 (ko) 발광소자 및 발광소자 패키지
KR20090115830A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5195798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150