KR100609118B1 - 플립 칩 발광다이오드 및 그 제조방법 - Google Patents

플립 칩 발광다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR100609118B1
KR100609118B1 KR1020050037220A KR20050037220A KR100609118B1 KR 100609118 B1 KR100609118 B1 KR 100609118B1 KR 1020050037220 A KR1020050037220 A KR 1020050037220A KR 20050037220 A KR20050037220 A KR 20050037220A KR 100609118 B1 KR100609118 B1 KR 100609118B1
Authority
KR
South Korea
Prior art keywords
light emitting
type
nitride semiconductor
semiconductor layer
mesa
Prior art date
Application number
KR1020050037220A
Other languages
English (en)
Inventor
황석민
김제원
박영호
김민주
조효경
고건유
민복기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050037220A priority Critical patent/KR100609118B1/ko
Priority to US11/414,362 priority patent/US20060261358A1/en
Application granted granted Critical
Publication of KR100609118B1 publication Critical patent/KR100609118B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01D—CONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
    • E01D19/00—Structural or constructional details of bridges
    • E01D19/12—Grating or flooring for bridges; Fastening railway sleepers or tracks to bridges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C11/00—Details of pavings
    • E01C11/24—Methods or arrangements for preventing slipperiness or protecting against influences of the weather
    • E01C11/26—Permanently installed heating or blowing devices ; Mounting thereof
    • E01C11/265—Embedded electrical heating elements ; Mounting thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 플립 칩 발광다이오드 및 그 제조방법에 관한 것으로, 절연층 위에 N극을 형성함으로써 발광 면적을 많이 확보할 수 있게 되고 이에 따라 전류확산을 향상 시킬 수 있으며, 또한 N형 전극이 반사층의 역할을 하므로 빛이 후면으로 나가는 것을 막을 수 있게 되어 발광 효율을 개선할 수 있다는 이점이 있다.
본 발명에 의한 플립 칩 발광다이오드 및 그 제조방법은, 광투과성 기판; 상기 기판 상에 N형 질화물 반도체층, 활성층, P형 질화물 반도체층이 순차적으로 형성되어 이루어지며, 상기 활성층 및 P형 질화물 반도체층의 복수의 영역이 소정의 폭으로 에칭되어 상기 N형 질화물 반도체층이 노출되도록 형성된 메사를 포함하는 발광 구조물; 상기 발광 구조물의 P형 질화물 반도체층 상부에 형성되는 복수의 P형 전극; 상기 복수의 P형 전극 일부로부터 상기 메사의 N형 질화물 반도체층 일부까지 상기 발광 구조물의 표면에 걸쳐 형성된 절연층; 및 상기 절연층과 상기 메사상에 걸쳐 형성되고, 상기 메사의 노출된 N형 질화물 반도체층과 접촉하는 N형 전극;을 포함하여 구성된 것을 특징으로 한다.
메사 폭, N형 전극, 절연층, 발광면적, 발광효율

Description

플립 칩 발광다이오드 및 그 제조방법{FLIP CHIP LIGHT EMITTING DIODE AND METHOD OF MANUFACTUREING THE SAME}
도 1은 종래 기술에 따른 발광다이오드의 단면 구성도
도 2는 종래의 발광다이오드가 플립 칩 본딩된 상태에 대한 단면 구성도
도 3은 종래 기술에 따른 N형 전극을 포함하는 발광다이오드의 평면 구성도
도 4는 종래 기술에 따른 발광다이오드가 플립 칩 형태로 실장된 상태에 대한 단면 구성도
도 5는 본 발명에 의한 발광다이오드의 단면 구성도
도 6은 종래 기술 및 본 발명에 따른 발광다이오드의 단면 비교도
도 7은 본 발명에 의한 발광다이오드가 플립 칩 형태로 실장된 상태에 대한 단면 구성도
도 8은 본 발명에 의한 발광다이오드의 제조방법을 나타낸 순서도
도 9a 내지 도 9e는 본 발명에 의한 발광다이오드의 제조공정 단면도
<도면의 주요 부호에 대한 설명>
50 : 사파이어 기판 51 : N형 질화물 반도체층
52 : 활성층 53 : P형 질화물 반도체층
54 : 발광 구조물 55 : p형 오믹 메탈
56 : 배리어 메탈 57 : 본딩 메탈
58 : P형 전극 59 : 절연층
60 : N형 전극 80 : 양감광제 81 : 음감광제 82 : 절연체
t : 메사 폭
본 발명은 플립 칩 타입의 발광다이오드 및 그 제조방법에 관한 것으로, 특히 기존의 칩보다 메사의 폭을 최대한 줄여도 전류확산의 효과를 향상시킬 수 있으며, 후면으로 나가는 빛을 반사하여 발광 효율이 개선되도록 하는 플립 칩 발광다이오드 및 그 제조방법에 관한 것이다.
일반적으로, 발광다이오드(Light Emitting Diode: LED)는 전자와 홀의 재결합이라는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는데 사용되는 반도체 소자이다.
보통 발광다이오드는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화기기, 광통신 등에 사용되며, 크게 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나뉘어진다.
발광다이오드에 있어서, 발광되는 광의 주파수(혹은 파장)는 반도체소자에 사용되는 재료의 밴드 갭 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생되고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생된다. 따라서, 발광하고자 하는 빛의 종류에 따라서 소자의 반도체 재료가 선택된다.
예를 들어, 적색 발광다이오드의 경우 AlGaInP 물질을 사용하고, 청색 발광다이오드의 경우 실리콘 카바이드(SiC)와 Ⅲ족 질화물계 반도체, 특히, 갈륨 나이트라이드(GaN)를 사용하는데, 근래 청색 발광다이오드로 사용되는 질화물계 반도체로는 (AlxIn1-x)yGa1-yN (0≤x≤1, 0≤y≤1)가 광범위한 성분에서 이용되고 있다.
그 중에서, 갈륨계 발광다이오드는 GaN의 벌크 단결정체를 형성할 수 없기 때문에, GaN 결정의 성장에 적합한 기판을 사용하여야 하며, 대표적으로 사파이어가 사용되고 있다.
도 1은 종래 기술에 따른 발광 다이오드의 단면 구성도로서, GaN 발광 다이오드(7)는 사파이어 성장 기판(1)과 상기 사파이어 기판(1)상에 N형 질화물 반도체층, 활성층, P형 질화물 반도체층이 순차적으로 형성되어 이루어진 GaN 발광구조물(2)과, 상기 GaN 발광구조물(2)에 형성되는 P형 전극(3), N형 전극(4)을 포함한다.
한편, GaN 발광 구조물(2)에 있어서, P형 질화물 반도체층과 활성층을 일부 에칭(mesa etching)하여 N형 질화물 반도체층의 일부 상면을 노출시키고, 상기 노출된 N형 질화물 반도체층의 상면과 에칭되지 않은 P형 질화물 반도체층의 상면에 각각 소정의 전압을 인가하기 위한 N형 전극(4)과 P형 전극(3)을 형성하였다. 여기서, 일반적으로 전류 주입 면적을 증가시키면서 발생되는 광의 휘도에 나쁜 영향을 주지 않기 위해서, P형 전극(3)을 형성하기 전에 상기 P형 질화물 반도체층의 상면에 투명 전극(transparent electrode)을 형성할 수도 있다.
상기 P형 전극은 p형 오믹 메탈(3a), 배리어 메탈(3b), 본딩 메탈(3c)을 순차적으로 적층함으로써 형성되며, 상기 P형 및 N형 전극(3,4) 형성 후 그 상부에 투명한 부도체 막으로 절연체를 적층하고 상기 형성된 전극들(3,4)이 노출되도록 절연체의 해당 부분을 에칭함으로써 상기 발광 구조물을 보호하기 위한 절연층(6)이 형성된다.
이러한 구조를 갖는 GaN계 발광다이오드는 칩 사이드 업(chip side up) 방식에 의한 다이 본딩(die bonding) 공정을 통하여 발광다이오드 패키지로 제작될 수 있다. 이 경우, 상기 P형 전극(3)과 N형 전극(4)이 형성된 방향이 발광방향이 되는데, 상기 전극들(3,4)이 형성된 부분에서는 발광이 이루어질 수 없으며, 또한, 사파이어의 낮은 열전도성으로 인하여 발광시 칩에서 발생하는 열 방출이 저하되고, 그로 인해 발광다이오드의 수명이 저하된다는 문제점이 있다.
상기와 같은 문제점을 해결하고자 상기 도 1의 발광다이오드(7)를 뒤집어 P형 전극(3)과 N형 전극(4)을 다이본딩 공정에 의해 직접 인쇄회로기판 또는 리드프레임상에 장착하여, 사파이어 기판(1)이 형성된 방향을 발광방향으로 하는 플립 칩(filp chip) 형태로도 구성되고 있다.
이러한 플립 칩 발광다이오드는, 하나 이상의 N형 전극을 형성하기 위해서 활성층 및 P형 질화물 반도체층의 소정 영역을 에칭하여 N형 질화물 반도체층의 복수의 영역을 외부로 노출시키는데, 이때 노출된 부분을 메사(mesa; 5)라 하며 상기 메사 위에 N형 전극과 절연체가 형성됨으로써 발광다이오드의 칩이 제조된다.
도 2는 종래의 발광다이오드가 플립 칩 본딩된 상태에 대한 단면 구성도로서, 이를 설명하면 다음과 같다.
도 2에 도시된 바와 같이 발광다이오드는 기본적으로 사파이어 기판(1)과, 상기 사파이어 기판(1)상에 N형 질화물 반도체층, 활성층, P형 질화물 반도체층이 순차적으로 적층됨으로써 이루어진 발광 구조물(2)과, 상기 발광 구조물(2)의 상부 소정 위치에 p형 오믹 메탈(3a), 배리어 메탈(3b), 본딩 메탈(3c)이 순차적으로 적층됨으로써 이루어진 P형 전극(3)과, 상기 N형 질화물 반도체층 상의 소정 영역에 형성되어 본딩 및 전압인가용으로 사용되는 N형 전극(4)으로 구성된다. 이러한 발광다이오드는 P형 전극(3)과 N형 전극(4)상에 형성된 솔더 범프(11)를 게재하여, 실리콘 서브마운트(10)와 직접 접합 된다. 이때 P형 전극(3)과 N형 전극(4)은 솔더 범프(11)를 통하여 각각 실리콘 서브마운트(10)에 형성된 양전극(12), 음전극(13)과 연결된다.
도 3은 종래 기술에 따른 N형 전극을 포함하는 발광다이오드의 평면 구성도를 나타내는데, 통상적으로 N형 전극(4) 하나가 15㎛~30㎛, 절연체가 10㎛~20㎛ 폭을 가지므로, 메사에 N형 전극(4)과 절연체가 형성되기 위해서는 적어도 25~50㎛의 메사(5) 폭을 필요로 하게 된다. 그러나, 발광다이오드에 있어서는 전류확산 효과를 향상시키기 위해서는 하나 이상의 N형 전극을 최소 간격을 가지도록 배열하는 것이 바람직한데, 도 3에 도시한 바와 같은 종래기술은, 하나 이상의 N형 전극(4)을 배열했을 경우, 칩 전체 면적에 대해서 N형 전극(4)을 형성하기 위한 메사(5) 면적의 비율이 커지게 되어 실질적으로 발광할 수 있는 부분의 면적이 줄어들게 되는 문제점이 있다.
도 4는 종래 기술에 따른 발광다이오드가 플립 칩 형태로 실장된 상태에 대한 단면 구성도로서, 메사에 N형 전극(4)과 절연체를 형성하게 되면 절연층이 형성되는 공간만큼의 간격(d)이 생기게 된다.
여기서 N형 전극(4)을 이루는 n형 오믹 메탈 물질은 통상적으로 Ag, Al, Pd 등을 포함하며 이들은 빛을 반사하는 특성을 가진 반면, 절연층을 이루는 절연체는 통상적으로 SiO2 부도체 막으로 형성되므로 빛을 반사하는 특성을 가지지 않는다. 따라서, 도 4에 도시된 바와 같이, 간격(d)에 절연층이 형성되더라도 활성층에서 발생한 빛은 발광 구조물(2) 내부로 반사되지 않고 이러한 간격(d)을 통하여 후면으로 통과하게 되어, 결국 발광 효율이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 상기 문제점을 해결하기 위하여 이루어진 것으로, 절연층 위에 N형 전극을 형성함으로써 기존의 칩보다 메사의 폭을 최대한 줄일지라도 전체 N형 전극의 넓이를 기존의 칩과 동일하게 할 수 있으며 이에 따라 전류확산 효과를 향상시킬 수 있는 플립 칩 발광다이오드 및 그 제조방법을 제공하는데 있다.
또한, 절연층 위로 N형 전극을 형성하여 종래에 발광 구조물의 후면으로 나가던 빛을 반사시킴으로써 발광 효율을 향상시킬 수 있는 플립 칩 발광다이오드 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 플립 칩 발광다이오드는, 광투과성 기판; 상기 기판 상에 N형 질화물 반도체층, 활성층, P형 질화물 반도체층이 순차적으로 형성되어 이루어지며, 상기 활성층 및 P형 질화물 반도체층이 소정의 폭으로 에칭되어 상기 N형 질화물 반도체층의 복수의 영역이 노출되도록 형성된 메사를 포함하는 발광 구조물; 상기 발광 구조물의 P형 질화물 반도체층 상부에 형성되는 복수의 P형 전극; 상기 복수의 P형 전극 일부로부터 상기 메사의 N형 질화물 반도체층 일부까지 상기 발광 구조물의 표면에 걸쳐 형성된 절연층; 및 상기 절연층과 상기 메사상에 걸쳐 형성되고, 상기 메사의 노출된 N형 질화물 반도체층과 접촉하는 N형 전극;을 포함하는 것을 특징으로 한다.
여기서, 상기 발광 구조물의 메사의 폭은 5㎛~25㎛ 범위 내에 있는 것을 특징으로 한다.
또한, 상기 복수의 P형 전극은, p형 오믹 메탈, 배리어 메탈, 본딩 메탈이 순차적으로 적층되어 형성된 것을 특징으로 한다.
그리고, 상기 절연층은, 배리어 메탈 일부 또는 본딩 메탈 일부로부터 상기 메사의 N형 질화물 반도체층의 일부까지 상기 발광 구조물의 표면에 걸쳐 형성된 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 의한 플립 칩 발광다이오드의 제조방법은, 상기 활성층 및 P형 질화물 반도체층의 소정 영역을 에칭하여, 상기 N형 질화물 반도체층의 복수의 영역을 외부로 노출시키는 메사 형성 단계; 상기 P형 질화물 반도체층 상부에 복수의 P형 전극을 형성하는 P형 전극 형성 단계; 상기 메사를 포함하는 발광 구조물 및 복수의 P형 전극상에 절연체를 형성한 후, 상기 복수의 P형 전극 및 상기 메사의 N형 질화물 반도체층의 일부가 노출되도록 상기 절연체를 에칭하는 절연층 형성 단계; 및 상기 메사의 노출된 N형 질화물 반도체층과 접촉하도록 상기 절연층과 메사상에 걸쳐 N형 전극을 형성하는 N형 전극 형성 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 메사 형성 단계에서, 상기 메사의 폭이 5㎛~25㎛ 범위 내에 해당되도록 에칭하는 것을 특징으로 한다.
그리고, 상기 P형 전극 형성 단계에서, p형 오믹 메탈, 배리어 메탈, 본딩 메탈을 순차적으로 적층하는 것을 특징으로 한다.
또한, 상기 절연층 형성 단계에서, 배리어 메탈의 일부와 본딩 메탈의 전부, 또는 본딩메탈의 일부가 노출되도록 상기 절연체를 에칭하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세히 설명하기로 한다.
먼저 도 5는 본 발명에 의한 발광다이오드의 단면 구성도를 나타낸다. 도 5에 도시된 바와 같이 본 발명에 의한 발광다이오드는, 광투과성 기판인 사파이어 기판(50)과, 상기 사파이어 기판 위에 N형 질화물 반도체층(51), 다중 양자 우물 구조의 활성층(52) 및 P형 질화물 반도체층(53)이 순차적으로 형성된 발광 구조물(54)을 포함한다. 이러한 발광 구조물(54)에는, P형 질화물 반도체층(53)과 활성층(52)을 에칭하여 상기 N형 질화물 반도체층(51)의 일부 상면을 노출시킴으로써 형성되는 복수의 메사(미도시)와, 상기 P형 질화물 반도체층(53) 상에 p형 오믹 메탈(55), 배리어 메탈(56), 본딩 메탈(57)이 순차적으로 적층되어 이루어지는 P형 전극(58)이 형성되어 있다.
먼저, 발광 구조물(54)에 있어서, 광투과성 기판으로 사용되는 사파이어 기판(50)상에 순차적으로 N형 질화물 반도체층(51)과, 활성층(52), P형 질화물 반도체층(53)을 형성하여 발광 구조물(54)을 제조하는 방법은, 유기 금속 화학 증착법(Metal Organic Chemical Vapor Deposition, MOCVD) 등과 같은 공정을 이용하여 이루어 질 수 있다. MOCVD의 경우에는 Ⅲ족의 유기 금속 화합물인 휘발성의 알킬화합물과 Ⅴ족의 수소 화합물을 원료로 하여 기상 열 반응을 시켜 Ⅲ-Ⅴ족 화합물을 생성하는 것이다. 사용하는 재료가 유독하고 폭발의 위험성이 있지만 MBE 수준의 매우 얇은 성장층을 기를 수 있고, 양질의 박막 생산의 재현성과 양산성이 있기 때문에 특히 고휘도 발광다이오드 생산의 경우에는 이와 같은 방법을 사용하는 것이 바람직하다. 이때, 상기 N형 질화물 반도체층(51)을 성장하기 전에 사파이어 기판(50)과의 격자 정합을 향상시키기 위하여 AlN/GaN으로 이루어진 버퍼층(미도시)을 형성할 수도 있다.
한편, 활성층(52)에 있어, 발광영역의 활성층(52)을 10∼100 ㎚의 두께로 성장시키고 도너(doner)계와 억셉터(acceptor)계를 코-도핑(co-doping)함으로써 도너-억셉터쌍(doner acceptor pair ; DAP)으로부터 발광재결합을 시키는 더블 헤테로구조(double hetero structure)와 발광층을 1∼10 ㎚의 얇은 두께로 제조하여 양자 우물 구조(quantum well structure)를 형성함으로써 밴드-밴드 천이형으로 발광재결합을 시키는 단일 양자 우물 구조(single quantum well structure) 또는 다중 양자 우물 구조(multi quantum well structure) 등이 일반화되어 있다. 특히 각 반도체 박막층 간의 격자부정합(lattice mismatch)으로 인한 전위결함(dislocation) 때문에 전위가 생성되지 않는 임계두께(pseudomorphic critical layer thickness)가 매우 얇아 활성층(52)의 두께가 임계두께를 넘지 않는 얇은 양자구조의 광소자 제작이 더욱 바람직하다.
그리고, 발광 구조물(54)에 형성된 메사는, 활성층(52)과 P형 질화물 반도체층(53)을 N형 질화물 반도체층(51)의 전체 부분에 걸쳐 성장시킨 후, 성장된 활성층(52)과 P형 질화물 반도체층(53)의 소정 영역을 에칭함으로써 형성되며, 상기 메사를 형성할 때 에칭방법으로서 RIE 공법을 사용하는 것이 바람직한데, 상기 RIE 공법은 습식식각공법(wet etching)과 비교해 볼때, 원하는 메사 모양을 정확하게 에칭할 수 있으며, 또한 상기 메사 단면에 대한 각도를 용이하게 조절할 수 있어 결국 발광 효율을 향상시킬 수 있는 장점을 갖고 있다.
P형 전극(58)은 상기 P형 질화물 반도체층(53) 상부에 순차 적층된 p형 오믹 메탈(55), 배리어 메탈(56) 및 본딩 메탈(57)을 포함한다.
여기서, p형 오믹 메탈(55)은 Pt, Rh, Pd/Ni/Al/Ti/Au, Ni-La solid solution/Au, Pd/Au, Ti/Pt/Au, Pd/Ni, Zn-Ni solid solution/Au, InGaN, Ni/Pd/Au, Ni-La solid solution/Au, Pd/Au, Ti/Pt/Au, Pd/Ni, Pt/Ni/Au, Ta/Ti, Ru/Ni, Au/Ni/Au로 구성된 그룹으로부터 선택된 물질로 이루어진다.
또한, 배리어 메탈(56)은 오믹 접촉(Ohmic Contact)용 금속과 최상층의 배선용 금속층의 합금화를 방지하기 위한 목적으로 적층되며 이러한 배리어 메탈(56)은 통상적으로 Cr/Ni나 Ti와 W의 합금성분이 사용될 수 있다.
그리고, 본딩 메탈(57)은 사파이어 기판(50)과 열팽창 계수가 비슷한 실리콘 서브마운트에 형성된 전극과 본딩되는 부분으로, 이러한 본딩 메탈(57)은 통상적으로 Cr/Au성분으로 구성된다.
한편, 절연층(59)은 상술한 P형 전극(58) 중 배리어 메탈(56) 상부로부터 상기 메사의 노출된 N형 질화물 반도체층까지 상기 발광 구조물(54)의 표면에 걸쳐 메사의 노출된 N형 질화물 반도체층과 접촉하는 형상으로 형성된다. 절연층(59)으로 사용될 수 있는 물질로는 통상 SiO2가 바람직하며, 이외에도 Si3N4, Al2O3 등의 절연물질들이 사용될 수 있다.
상기 절연층(59)과 상기 메사상에 걸쳐 형성되고, 상기 메사의 노출된 N형 질화물 반도체층과 접촉하여 N형 전극(60)이 형성되는데, 이는 n형 오믹 메탈이 적층된 구조이며, 이러한 n형 오믹 메탈은 Ti/Ag, Ti/Al, Pd/Al, Ni/Au, Si/Ti, ITO, Ti/Al/Pt/Au, ITO/ZnO, Ti/Al/Ni/Au, Al으로 구성된 그룹으로부터 선택된 물질로 이루어 진다.
따라서, 비록 메사 상에서 N형 질화물 반도체층(51)과 N형 전극(60)이 접촉하게 되는 부분의 면적은 종래기술에 비해 줄어들게 되지만, 상기 절연층(59)의 표면에 걸쳐 N형 전극(60)이 형성되기 때문에, 전체적인 N형 전극(60)의 넓이는 기존의 칩과 실질적으로 동일하게 할 수 있다.
또한, 종래에 메사는 적어도 25㎛~50㎛의 폭을 필요로 하였으나, 본 발명의 경우, 메사의 폭(t)을 25㎛ 이하로 줄일 수 있으며, 이에 따라 메사의 폭(t)이 25㎛ 이하로 설계될지라도 절연층(59)위로 N형 전극(60)을 형성하여 전체 N형 전극(60)의 넓이를 기존의 칩과 실질적으로 동일하게 할 수 있으므로, 결국 발광면적이 확대되어 전류확산 효과를 향상시킬 수 있게 된다.
아울러, 도 6a 및 도 6b는 각각 종래 기술 및 본 발명에 따른 발광다이오드의 단면 구성을 비교한 것으로서, 동일한 면적의 발광 구조물이라 하더라도 종래 기술(도 6a 참조)에 의한 것보다는 본 발명에 의한 발광 구조물(도 6b 참조)에, 더 많은 N형 전극(60)을 배열시킬 수 있음을 알 수 있다.
예를들어, 1000㎛ x 1000㎛ 고출력 발광다이오드 칩의 경우에 있어서, 본 발명에 의하면 N형 전극(60)을 10개 정도 형성할 수 있으므로, 메사의 폭(t)을 줄이고, 이와 더불어 N형 전극 3개를 최소 간격으로 배열한 기존 칩보다 발광 면적이 확대되어 발광 효율 및 전류확산 효과를 향상 시킬 수 있다.
도 7은 본 발명에 의한 발광다이오드가 플립 칩 형태로 실장된 상태에 대한 단면 구성도로서, 도 7에 도시한 바와 같이, 종래에는 메사에 N형 전극과 절연층을 형성하게 되면 절연층이 형성되는 공간만큼의 간격이 생기게 되고 그 간격에 절연층이 형성되더라도 활성층에서 발생한 빛은 발광 구조물 내부로 반사되지 않고 이러한 간격을 통하여 후면으로 통과하게 되어, 결국 발광 효율이 저하되는 문제점이 있었으나, 본 발명에 의하면 상기 절연층(59)위에 N형 전극(60)을 형성함으로써 절연층(59)이 형성되는 공간 만큼의 간격이 생기지 않게 되어 후면으로 나가는 빛은 발생하지 않는다.
또한 절연층 표면에 걸쳐 형성된 N형 전극(60)은 통상적으로 Ag, Al, Pd 등의 반사물질을 포함하므로 활성층에서 발생한 빛을 발광 다이오드 내부로 반사시켜 발광다이오드의 발광 효율을 향상시키게 된다.
도 8은 본 발명에 의한 발광다이오드의 제조방법을 나타낸 순서도이다.
도 8의 순서도에 도시된 바와 같이, 본 발명에 의한 발광다이오드의 제조방법은 일반적으로 8 단계의 공정으로 나누어 볼 수 있다.
즉, 웨이퍼의 표면에 있는 오염물을 제거하는 세정(cleaning) 단계(S1), 전자방출을 일으키는, 또는 증가시키기 위한 음극 처리를 하고 P-GaN, N형 질화물 반도체층 및 활성층을 성장시키는 활성화(activation) 단계(S2), 메사를 형성하는 단계(S3), 상기 P형 질화물 반도체층 상부에 P형 전극을 형성(S4 내지 S6), 즉 p형 오믹 메탈을 형성하는 단계(S4)와 상기 p형 오믹 메탈 위에 배리어 메탈을 형성하는 단계(S5)와 상기 배리어 메탈 위에 본딩 메탈을 형성하는 단계(S6), 상기 메사를 포함하는 발광 구조물 및 P형 전극상에 절연체를 형성한 후, 상기 P형 전극의 본딩 메탈 일부와 상기 메사의 N형 질화물 반도체층이 노출되도록 상기 절연체를 에칭하는 단계(S7), 상기 메사의 노출된 N형 질화물 반도체층과 접촉하도록 상기 절연층과 메사상에 걸쳐 N형 전극을 형성, 즉 n형 오믹 메탈을 형성하는 단계(S8)를 수행함으로써 본 발명에 의한 발광다이오드 칩의 제조가 완성된다.
구체적으로 상기 메사는 세정, 포토공정, 에칭, 스트립(strip), 두께 측정을 통하여 형성되며, p형 오믹 메탈 및 n형 오믹 메탈, 배리어 메탈, 본딩 메탈은 세정, 포토공정, 전처리, 리프트 오프(lift off), 어닐링(annealing)을 통해 형성되며, 절연층은 세정, 포토공정, 에칭, 스트립, 세정을 통해 형성된다.
도 9a 내지 도 9e는 본 발명에 의한 발광다이오드의 제조공정 단면도로서, 상술한 순서도에 나타나는 각 공정들을 각각의 도면을 참조하여 이하 상세하게 설명한다.
먼저, 도 9a는 메사를 형성하는 단계를 나타낸다. 즉, 발광 구조물(54)상에 양감광제(80)를 도포한 후 RIE 공법을 사용하여 에칭함으로써 메사를 형성한다. 이때 메사는 각각 그 폭을 조정하면서 에칭할 수 있다.
그 다음, 도 9b는 p형 오믹 메탈(55)을 형성하는 단계를 나타낸다. 즉, 발광 구조물(54)상에 음감광제(81)를 도포하고 상기 음감광제(81)를 현상한 후에 p형 오믹 메탈(55)을 적층하며 리프트 오프 방식을 통해 p형 오믹 메탈(55)을 형성한다. 여기서 현상공정은 현상액을 이용하여 필요한 곳과 필요없는 부분을 구분하여 상을 형성하기 위해 일정부위의 감광제를 제거하는 것이며, 리프트 오프는 감광제를 도 포하고 스폿 모양의 자외선으로 수정 부분을 조사하고 현상하여 감광제를 제거한 후에 크롬 등의 차광막을 증착하여 감광제와 함께 비수정부분의 크롬을 제거하는 것을 말한다.
그 다음, 도 9c는 배리어 메탈(56)을 형성하는 단계를 나타낸다. 즉, 발광 구조물(54) 및 p형 오믹 메탈(55) 상에 음감광제(81)를 도포하고 상기 음감광제(81)를 현상한 후에 배리어 메탈(56)을 적층하며 리프트 오프 방식을 통해 배리어 메탈(56)을 형성한다.
그 다음, 도 9d는 본딩 메탈(57)을 형성하는 단계를 나타낸다. 상술한 도 9b, 9c의 p형 오믹 메탈 및 배리어 메탈 형성공정에서와 같이, 발광 구조물(54) 및 배리어 메탈(56) 상에 음감광제(81)를 도포하고 상기 음감광제(81)를 현상한 후에 본딩 메탈(57)을 적층하며 리프트 오프 방식을 통해 본딩 메탈(57)을 형성한다.
그 다음, 도 9e는 절연층(59) 및 N형 전극(60)을 형성하는 단계를 나타낸다. 먼저 메사를 포함하는 발광 구조물(54) 및 복수의 P형 전극(58)상에 투명한 부도체 막으로 절연체(82)를 적층한 후, 음감광제(81)를 도포하고, 음감광제(81)를 현상한 후에 상기 형성된 P형 전극(58)의 본딩 메탈(57) 중 서브마운트의 양전극과 본딩되는 부분과 메사의 N형 질화물 반도체층(51)의 일부가 노출되도록 절연체(82)의 해당 부분을 에칭한다. 그 후 남아 있는 음감광제(81)를 제거함으로써 절연층(59)을 형성한다.
아울러, 상기 절연층(59)은, 상기 형성된 P형 전극(58)의 배리어 메탈(56) 중 본딩 메탈(57)과 접하는 부분을 제외한 부분부터 상기 메사의 N형 질화물 반도 체층의 일부까지 상기 발광 구조물의 표면에 걸쳐 형성될 수도 있다(미도시). 그러나, 상기 절연층(59)은, 상기 배리어 메탈(56) 중 본딩 메탈(57)과 접하는 부분부터 형성될 수 없다. 그 이유는, 만약 본딩 메탈(57)과 접하는 부분부터 절연층(59)이 형성된다면, 상기 절연층(59) 위에 형성되는 N형 전극(60)과 본딩 메탈(57)이 접촉하여 쇼트가 발생될 우려가 있기 때문이다.
그 다음, n형 오믹 메탈도 상기 p형 오믹 메탈을 형성하는 방법과 같은 방법으로 형성되며, N형 전극(60)은, n형 오믹 메탈이, 상기 형성된 절연층(59)과 상기 메사상에 걸쳐, 상기 메사의 노출된 N형 질화물 반도체층과 접촉하도록 적층됨으로써 형성된다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
상술한 바와 같이, 본 발명에 따른 플립 칩 발광다이오드 및 그 제조방법에 의하면, 상기 절연층 위에 N형 전극을 형성함으로써 기존의 칩보다 메사의 폭을 최대한 줄일 수 있게 되었으며 이에 따라 발광 면적이 확대되고 전류확산을 향상시킬 수 있는 효과가 있다.
아울러, 본 발명에 의하면 상기 절연층 위에 N형 전극을 형성함으로써 N형 전극이 반사층의 역할을 하게 되어 후면으로 나가는 빛을 차단함과 동시에 내부로 반사시켜 이에 따라 발광 효율이 향상되는 효과가 있다.

Claims (8)

  1. 광투과성 기판;
    상기 기판 상에 N형 질화물 반도체층, 활성층, P형 질화물 반도체층이 순차적으로 형성되어 이루어지며, 상기 활성층 및 P형 질화물 반도체층이 소정의 폭으로 에칭되어 상기 N형 질화물 반도체층의 복수의 영역이 노출되도록 형성된 메사를 포함하는 발광 구조물;
    상기 발광 구조물의 P형 질화물 반도체층 상부에 형성되는 복수의 P형 전극;
    상기 복수의 P형 전극 일부로부터 상기 메사의 N형 질화물 반도체층의 일부까지 상기 발광 구조물의 표면에 걸쳐 형성된 절연층; 및
    상기 절연층과 상기 메사상에 걸쳐 형성되고, 상기 메사의 노출된 N형 질화물 반도체층과 접촉하는 N형 전극;을 포함하는 것을 특징으로 하는 플립 칩 발광다이오드
  2. 제 1항에 있어서,
    상기 발광 구조물의 메사의 폭은 5㎛~25㎛ 범위 내에 있는 것을 특징으로 하는 플립 칩 발광다이오드
  3. 제 1항에 있어서,
    상기 복수의 P형 전극은, p형 오믹 메탈, 배리어 메탈, 본딩 메탈이 순차적 으로 적층되어 형성된 것을 특징으로 하는 플립 칩 발광다이오드
  4. 제 3항에 있어서,
    상기 절연층은, 배리어 메탈 일부 또는 본딩 메탈 일부로부터 상기 메사의 N형 질화물 반도체층의 일부까지 상기 발광 구조물의 표면에 걸쳐 형성된 것을 특징으로 하는 플립 칩 발광다이오드
  5. 광투과성 기판 상에 N형 질화물 반도체층, 활성층, P형 질화물 반도체층을 순차적으로 형성시키는 단계;
    상기 활성층 및 P형 질화물 반도체층의 소정 영역을 에칭하여, 상기 N형 질화물 반도체층의 복수의 영역을 외부로 노출시키는 메사 형성 단계;
    상기 P형 질화물 반도체층 상부에 복수의 P형 전극을 형성하는 P형 전극 형성 단계;
    상기 메사를 포함하는 발광 구조물 및 복수의 P형 전극 상에 절연체를 형성한 후, 상기 복수의 P형 전극 및 상기 메사의 N형 질화물 반도체층의 일부가 노출되도록 상기 절연체를 에칭하는 절연층 형성 단계; 및
    상기 메사의 노출된 N형 질화물 반도체층과 접촉하도록 상기 절연층과 메사상에 걸쳐 N형 전극을 형성하는 N형 전극 형성 단계;를 포함하는 것을 특징으로 하는 플립 칩 발광다이오드의 제조방법
  6. 제 5항에 있어서,
    상기 메사 형성 단계에서, 상기 메사의 폭이 5㎛~25㎛ 범위 내에 해당되도록 에칭하는 것을 특징으로 하는 플립 칩 발광다이오드의 제조방법
  7. 제 5항에 있어서,
    상기 P형 전극 형성 단계에서, p형 오믹 메탈, 배리어 메탈, 본딩 메탈을 순차적으로 적층하는 것을 특징으로 하는 플립 칩 발광다이오드의 제조방법
  8. 제 7항에 있어서,
    상기 절연층 형성 단계에서, 배리어 메탈의 일부와 본딩 메탈의 전부, 또는 본딩메탈의 일부가 노출되도록 상기 절연체를 에칭하여 절연층을 형성하고,
    상기 절연층은, 상기 절연층 상에 형성되는 N형 전극이 상기 본딩 메탈과 접촉되지 않도록 형성되는 것을 특징으로 하는 플립 칩 발광다이오드의 제조방법
KR1020050037220A 2005-05-03 2005-05-03 플립 칩 발광다이오드 및 그 제조방법 KR100609118B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050037220A KR100609118B1 (ko) 2005-05-03 2005-05-03 플립 칩 발광다이오드 및 그 제조방법
US11/414,362 US20060261358A1 (en) 2005-05-03 2006-05-01 Flip chip light emitting diode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050037220A KR100609118B1 (ko) 2005-05-03 2005-05-03 플립 칩 발광다이오드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100609118B1 true KR100609118B1 (ko) 2006-08-08

Family

ID=37185016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050037220A KR100609118B1 (ko) 2005-05-03 2005-05-03 플립 칩 발광다이오드 및 그 제조방법

Country Status (2)

Country Link
US (1) US20060261358A1 (ko)
KR (1) KR100609118B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360881B1 (ko) * 2007-09-28 2014-02-11 삼성전자주식회사 전도성 연결 배선을 구비한 발광 다이오드
WO2014035087A1 (ko) * 2012-08-31 2014-03-06 서울반도체 주식회사 면 조명용 발광 모듈

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US20100127289A1 (en) * 2008-11-26 2010-05-27 Bridgelux, Inc. Method and Apparatus for Providing LED Package with Controlled Color Temperature
JP4875185B2 (ja) * 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
CN102779915A (zh) * 2012-08-13 2012-11-14 厦门市三安光电科技有限公司 倒装发光二极管及其制备方法
KR102086365B1 (ko) 2013-04-19 2020-03-09 삼성전자주식회사 반도체 발광소자
CN103500790B (zh) * 2013-10-08 2016-05-25 杭州士兰明芯科技有限公司 一种倒装高压led芯片的结构及其制造方法
KR102122358B1 (ko) 2014-01-20 2020-06-15 삼성전자주식회사 반도체 발광 소자
KR102434778B1 (ko) 2015-03-26 2022-08-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
KR102624111B1 (ko) 2016-01-13 2024-01-12 서울바이오시스 주식회사 자외선 발광소자
CN113948623A (zh) * 2016-01-13 2022-01-18 首尔伟傲世有限公司 发光元件
JP6555247B2 (ja) * 2016-12-28 2019-08-07 日亜化学工業株式会社 発光装置及びその製造方法
CN117878212A (zh) * 2024-03-13 2024-04-12 山西中科潞安紫外光电科技有限公司 一种深紫外led倒装芯片及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1450415A3 (en) * 1993-04-28 2005-05-04 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
JP2783210B2 (ja) * 1995-09-04 1998-08-06 日本電気株式会社 面発光型ダイオード
JP3990846B2 (ja) * 1999-08-27 2007-10-17 キヤノン株式会社 面型光素子、その製造方法、およびこれを用いた装置
US6812502B1 (en) * 1999-11-04 2004-11-02 Uni Light Technology Incorporation Flip-chip light-emitting device
US6630689B2 (en) * 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360881B1 (ko) * 2007-09-28 2014-02-11 삼성전자주식회사 전도성 연결 배선을 구비한 발광 다이오드
WO2014035087A1 (ko) * 2012-08-31 2014-03-06 서울반도체 주식회사 면 조명용 발광 모듈
KR20140029911A (ko) * 2012-08-31 2014-03-11 서울반도체 주식회사 면 조명용 발광 모듈
KR102001665B1 (ko) * 2012-08-31 2019-07-18 서울반도체 주식회사 면 조명용 발광 모듈

Also Published As

Publication number Publication date
US20060261358A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
KR100609118B1 (ko) 플립 칩 발광다이오드 및 그 제조방법
KR100597166B1 (ko) 플립 칩 발광다이오드 및 그 제조방법
EP1810351B1 (en) Gan compound semiconductor light emitting element
KR100833313B1 (ko) 질화갈륨계 발광다이오드 소자 및 그의 제조방법
KR100670928B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
TWI420698B (zh) 半導體發光元件之製造方法
KR101537330B1 (ko) 질화물 반도체 발광 소자 제조 방법
JPH098403A (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
KR20160103686A (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
KR100691497B1 (ko) 발광 소자 및 이의 제조 방법
KR101719623B1 (ko) 발광소자
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR101018280B1 (ko) 수직구조 발광다이오드 및 그 제조방법
JP2009200150A (ja) ＺｎＯ系半導体素子とその製造方法及び光半導体素子
JP4371714B2 (ja) 窒化物半導体レーザ素子
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR20050042715A (ko) 전극 구조체, 이를 구비하는 반도체 발광 소자 및 그제조방법
JP2001339101A (ja) 窒化ガリウム系化合物半導体素子
KR100644215B1 (ko) 발광소자와 그 제조방법
KR20160086603A (ko) 발광 소자
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
KR100697666B1 (ko) 이중버퍼층이 형성된 발광소자 및 그 제조방법
KR100631126B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR102328477B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee