KR102624111B1 - 자외선 발광소자 - Google Patents

자외선 발광소자 Download PDF

Info

Publication number
KR102624111B1
KR102624111B1 KR1020160171829A KR20160171829A KR102624111B1 KR 102624111 B1 KR102624111 B1 KR 102624111B1 KR 1020160171829 A KR1020160171829 A KR 1020160171829A KR 20160171829 A KR20160171829 A KR 20160171829A KR 102624111 B1 KR102624111 B1 KR 102624111B1
Authority
KR
South Korea
Prior art keywords
electrode
mesa
emitting device
contact electrode
bump
Prior art date
Application number
KR1020160171829A
Other languages
English (en)
Other versions
KR20170084982A (ko
Inventor
장성규
조홍석
이규호
인치현
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=59462797&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR102624111(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to EP17738625.7A priority Critical patent/EP3404726B1/en
Priority to CN202111214991.XA priority patent/CN113948621A/zh
Priority to CN202111216553.7A priority patent/CN113948623A/zh
Priority to CN202111215844.4A priority patent/CN113964251A/zh
Priority to CN201911375187.2A priority patent/CN111129248B/zh
Priority to PCT/KR2017/000356 priority patent/WO2017122996A1/ko
Priority to US16/069,665 priority patent/US10573780B2/en
Priority to CN201780006654.7A priority patent/CN108475711B/zh
Priority to CN202111215088.5A priority patent/CN113948622A/zh
Publication of KR20170084982A publication Critical patent/KR20170084982A/ko
Priority to US16/745,758 priority patent/US10763392B2/en
Priority to US16/985,077 priority patent/US11489087B2/en
Priority to US17/964,056 priority patent/US20230044446A1/en
Publication of KR102624111B1 publication Critical patent/KR102624111B1/ko
Application granted granted Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

일 실시예에 따른 자외선 발광 소자는, 기판; 기판 상에 배치된 제1 도전형 반도체층; 제1 도전형 반도체층 상에 배치되며, 제2 도전형 반도체층, 및 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 메사; 메사 주위에 노출된 제1 도전형 반도체층에 컨택하는 제1 컨택 전극; 메사 상에서 제2 도전형 반도체층 상에 컨택하는 제2 컨택 전극; 제1 컨택 전극, 메사 및 제2 컨택 전극을 덮되, 제1 컨택 전극 및 제2 컨택 전극 상부에 배치된 개구부들을 가지는 패시베이션층; 및 패시베이션층의 개구부들을 통해 제1 컨택 전극 및 제2 컨택 전극에 각각 전기적으로 접속된 제1 범프 전극 및 제2 범프 전극을 포함하고, 메사는 평면도에서 보아 복수의 오목부들을 가지며, 제1 범프 전극 및 제2 범프 전극은 각각 패시베이션층의 개구부들을 덮고 또한 패시베이션층의 일부를 덮는다.

Description

자외선 발광소자{UV Light Emitting Device}
본 발명은 자외선 발광소자에 관한 것으로, 더욱 상세하게는 광 추출 효율을 향상시킬 수 있도록 한 자외선 발광소자에 관한 것이다.
최근 발광 효율의 개선 및 열방출 문제의 해결을 위해 플립칩 형태의 발광소자에 대한 관심이 증가하고 있다.
플립칩 구조의 발광소자는 기존의 발광소자에 비해서 열 방출 효율이 높고, 광의 차폐가 거의 없어 광효율이 기존의 발광소자에 비해 50% 이상 증가하는 효과가 보고되고 있다. 하지만, 이러한 장점에도 불구하고 플립칩 구조의 발광소자는 다음과 같은 단점이 존재할 수 있다.
N형 반도체층, 특히 자외선 발광 소자에서 사용되는 N형 반도체층은 금속에 비하여 전기 전도도가 매우 낮다. 그러므로, N형 반도체층, 활성층 및 P형 반도체층 사이의 전류 흐름은 전기적 저항이 낮은 특정 길목을 따라 밀집되는 현상이 발생할 수 있다. 예컨대, 전류 흐름은 N형 반도체층 내에서 낮은 전기적 저항을 갖는 특정 길목을 따라 활성층 및 P형 반도체층 사이에서 형성될 수 있다.
이러한 현상이 발생하면, 활성층의 면적 전체에 걸쳐서 발광이 이루어지지 않으므로 발광 효율이 저하되며, 신뢰성이 저하될 수 있다. 이를 극복하기 위해서는 동작 전압을 높여야 하는 문제점 및 광량 증가를 위해 추가적인 기술이 요구되는 문제점이 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 반도체층 내부에서의 전류 흐름의 밀집을 해소하고, 전류 확산(current spreading) 정도(degree)를 향상시킬 수 있는 발광소자, 특히 자외선 발광 소자를 제공하는 것이다.
본 발명의 목적은 전술한 바에 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있다.
본 발명의 일 실시예에 따른 자외선 발광 소자는, 기판; 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되며, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 메사; 상기 메사 주위에 노출된 제1 도전형 반도체층에 컨택하는 제1 컨택 전극; 상기 메사 상에서 상기 제2 도전형 반도체층 상에 컨택하는 제2 컨택 전극; 상기 제1 컨택 전극, 상기 메사 및 상기 제2 컨택 전극을 덮되, 상기 제1 컨택 전극 및 상기 제2 컨택 전극 상부에 배치된 개구부들을 가지는 패시베이션층; 및 상기 패시베이션층의 개구부들을 통해 상기 제1 컨택 전극 및 제2 컨택 전극에 각각 전기적으로 접속된 제1 범프 전극 및 제2 범프 전극을 포함하고, 상기 메사는 평면도에서 보아 복수의 오목부들을 가지며, 상기 제1 범프 전극 및 제2 범프 전극은 각각 상기 패시베이션층의 개구부들을 덮고 또한 상기 패시베이션층의 일부를 덮는다.
나아가, 상기 제1 컨택 전극은 적어도 상기 메사의 오목부들 내에서 상기 제1 도전형 반도체층에 컨택할 수 있다.
상기 자외선 발광 소자는, 상기 제1 컨택 전극 상에 배치된 제1 패드 전극; 및 상기 제2 컨택 전극 상에 배치된 제2 패드 전극층 더 포함하고, 상기 패시베이션층의 개구부들은 상기 제1 패드 전극 및 상기 제2 패드 전극층 노출시키고, 상기 제1 범프 전극 및 제2 범프 전극은 각각 상기 개구부들을 통해 상기 제1 패드 전극 및 상기 제2 패드 전극에 접속될 수 있다.
나아가, 상기 제1 패드 금속 및 제2 패드 금속은 서로 동일한 금속 재질로 형성될 수 있다.
또한, 상기 자외선 발광 소자는 상기 제1 컨택 전극과 상기 제1 패드 금속 사이에 배치된 단차 패드층을 더 포함할 수 있다.
상기 자외선 발광 소자는 상기 제1 패드 전극 및 제2 패드 전극 상에 배치된 단차방지패턴을 더 포함할 수 있다.
한편, 상기 제1 컨택 전극을 노출시키는 상기 패시베이션층의 개구부들은 상기 메사로부터 이격되어 배치되고, 상기 제2 컨택 전극을 노출시키는 상기 패시베이션층의 개구부들은 상기 메사 상부에 한정되어 위치할 수 있다.
또한, 상기 제1 컨택 전극은 상기 메사를 둘러쌀 수 있다.
상기 오목부들은 동일한 방향으로 기다란 형상을 가질 수 있다.
상기 기판은 실리콘(Si) 기판, 징크 옥사이드(ZnO) 기판, 갈륨나이트라이드(GaN) 기판, 실리콘 카바이드(SiC) 기판, 알루미늄 나이트라이드(AlN) 기판, 및 사파이어 기판 중 어느 하나일 수 있다.
한편, 상기 메사는 거울면 대칭 구조를 가질 수 있다.
또한, 상기 메사는 메인 브랜치와 상기 메인 브랜치에서 연장하는 복수의 서브 브랜치들을 가질 수 있다.
몇몇 실시예들에 있어서, 상기 제1 범프 전극의 일부는 상기 메사와 중첩하도록 상기 메사 상부에 위치하되, 상기 제1 범프 전극은 상기 패시베이션층에 의해 상기 메사로부터 이격될 수 있다.
상기 제1 컨택 전극 상부에 위치하는 상기 패시베이션층의 개구부는 부분적으로 상기 오목부들 내에 위치할 수 있다.
또한, 상기 제1 범프 전극은 상기 제2 범프 전극을 사이에 두고 그 양 측에 대칭적으로 배치될 수 있다. 나아가, 상기 제1 범프 전극은 서로 연결될 수 있다.
한편, 상기 제2 범프 전극의 단부는 원호 형태일 수 있다.
나아가, 상기 제2 범프 전극은 복수의 단위 전극을 포함하며, 각각의 단위 전극은 연결부에 의해 상호 연결될 수 있다.
상기 자외선 발광 소자는 파장이 360nm 이하인 심자외선을 방출할 수 있다.
본 발명의 또 다른 실시예에 따른 자외선 발광 소자는, 기판; 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되며, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 메사; 상기 메사 주위에 노출된 제1 도전형 반도체층에 컨택하는 제1 컨택 전극; 상기 메사 상에서 상기 제2 도전형 반도체층 상에 컨택하는 제2 컨택 전극; 상기 제1 컨택 전극, 상기 메사 및 상기 제2 컨택 전극을 덮되, 상기 제1 컨택 전극 및 상기 제2 컨택 전극 상부에 배치된 개구부들을 가지는 패시베이션층; 및 상기 패시베이션층의 개구부들을 통해 상기 제1 컨택 전극 및 제2 컨택 전극에 각각 전기적으로 접속된 제1 범프 전극 및 제2 범프 전극을 포함하고, 상기 메사는 평면도에서 보아 복수의 오목부들을 가지며, 상기 패시베이션층의 개구부들 중 일부는 상기 메사 및 오목부들의 외부에 배치된다.
몇몇 실시예들에 있어서, 상기 패시베이션층은 상기 오목부들 내부에 위치하는 개구부들을 더 포함하고, 상기 오목부들 내부에 위치하는 개구부들은 상기 오목부들 외부에 배치된 개구부를 통해 서로 연결될 수 있다.
다른 실시예들에 있어서, 상기 패시베이션층은 상기 오목부들 내부에 위치하는 개구부들을 더 포함하고, 상기 오목부들 내부에 위치하는 개구부들은 서로 이격될 수 있다.
본 발명의 실시예들에 따르면, 제1 범프 전극에 인접하는 제2 범프 전극을 복수 형성하고, 제1 범프 전극에 대하여 제2 범프 전극의 단부의 이격 거리가 점차 증가하거나 감소하는 형태로 형성함으로써, 일정한 전류 확산 길이(current spreading length)를 가지는 전하가 보다 넓은 면적으로 확산해갈 수 있다. 또한, 제1 컨택 전극을 메사(M)를 둘러싸도록 배치함으로써 제1 컨택 전극으로부터 제1 도전형 반도체층을 거쳐 제2 도전형 반도체층에 이르는 전류 패스(path)를 보다 균일하도록 제어할 수 있다. 이에 따라, 제1 도전형 반도체층 내에서의 저항이 감소함으로써, 발광소자의 동작 전압(Forward Voltage)을 감소시킬 수 있다.
나아가, 메사에 오목부들을 형성함으로써 제1 도전형 반도체층을 통한 전류 패스를 줄일 수 있어 전류 밀집을 방지할 수 있다. 또한, 제1 범프 전극 및 제2 범프 전극이 패시베이션층을 부분적으로 덮도록 함으로써 제1 범프 전극 및 제2 범프 전극의 크기를 증가시킬 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 의한 발광소자를 도시한 평면도이다.
도 2 및 도 3은 각각 본 발명의 일 실시예에 의한 발광소자를 도시한 단면도로서, 도 2는 도 1의 절취선 A-A'를 따라 취해진 단면도이고, 도 3은 도 1의 절취선 B-B'를 따라 취해진 단면도이다.
도 4 내지 도 9는 각각 본 발명의 일 실시예에 의한 발광소자의 제조방법을 순차적으로 나타낸 단면도이다. 도 4 내지 도 9는 도 1의 절취선 B-B'를 따라 취해진 단면을 기준으로 도시하였다.
도 10 내지 도 12는 각각 본 발명의 다양한 실시예들에 따른 자외선 발광소자를 도시한 평면도들이다.
도 13은 본 발명의 일 실시예에 의한 발광소자 패키지를 도시한 사시도이다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 15a 및 도 15b는 도 14의 절취선 C-C' 및 D-D'를 따라 취해진 단면도들이다.
도 16 내지 도 19는 도 14의 발광 소자를 제조하는 방법을 설명하기 위한 단면도들이다.
도 20 내지 도 23은 본 발명의 또 다른 실시예들에 따른 발광 소자를 설명하기 위한 평면도들이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 구성에 대해서는 동일 또는 유사한 도면 부호를 부여했다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 발광소자를 도시한 평면도이고, 도 2 및 도 3은 각각 도 1의 절취선 A-A' 및 B-B'를 따라 취해진 단면도들이다.
도 1, 도 2 및 도 3을 참고하면, 본 발명의 일 실시예에 따른 발광소자(100)는 제1 기판(110)을 포함할 수 있다.
제1 기판(110)은 반도체 단결정을 성장시키기 위한 것으로, 제1 면(110a) 및 제1 면(110a)과 대향하는 제2 면(110b)을 가질 수 있다. 제1 면(110a)은 반도체 단결정이 성장되는 상부면이고, 제2 면(110b)은 하부면이다.
제1 기판(110)은 징크 옥사이드(ZnO) 기판, 갈륨나이트라이드(GaN) 기판, 실리콘 카바이드(SiC) 기판, 알루미늄 나이트라이드(AlN) 및 사파이어 기판 등이 이용될 수 있다. 예를 들어, 제1 기판(110)으로 방위의 정도가 높고, 정밀한 폴리싱으로 흠이나 자국이 없는 사파이어(sapphire)를 포함하는 투명 재질이 주로 이용될 수 있다. 제1 기판(110)의 제1 면(110a) 및 제2 면(110b)은 대략 사각형으로 이루어질 수 있다.
일 실시예에 의한 발광소자는 제1 기판(110)의 제1 면(110a)에 형성되는 제1 범프 전극(151) 및 제2 범프 전극(152)을 포함할 수 있으며, 제1 범프 전극(151)과 제2 범프 전극(152)은 서로 반대 도전형의 극성을 가질 수 있다. 예컨대, 제1 범프 전극(151)은 N형 범프 전극이고, 제2 범프 전극(152)은 P형 범프 전극일 수 있다.
제1 범프 전극(151)은 제1 기판(110)의 제1 면(110a) 상에 제1 방향의 축 방향을 가질 수 있고, 제2 범프 전극(152)은 제2 방향의 축 방향을 가질 수 있다. 제1 방향은 제1 기판(110)의 제1 면(110a)의 일측 변과 평행하게 배치되는 방향일 수 있고, 제2 방향은 제1 방향과 직교하는 방향일 수 있다. 예컨대, 제1 방향은 X축 방향일 수 있고, 제2 방향은 Y축 방향일 수 있다.
제2 범프 전극(152)은 복수의 단위 전극부(153)를 포함함으로써 복수의 전류 패스(current path)를 형성하여 전류 확산(current spreading)을 개선할 수 있다. 각각의 단위 전극부(153)는 일정한 길이 및 폭을 가지며, 서로 간에 평행하게 배치될 수 있다. 각각의 단위 전극부(153)는 중앙 부위의 연결부(154)를 매개로 이웃하는 단위 전극부와 상호 연결될 수 있다. 따라서, 각각의 단위 전극부(153)는 중앙에 형성된 연결부(154)를 기준으로 서로 대칭되는 구조일 수 있다. 연결부(154)는 각각의 단위 전극부(153)와 직교되도록 형성되므로 제1 범프 전극과 연결부(154)는 서로 평행하게 배치될 수 있다.
각각의 단위 전극부(153)의 단부(153a)는 제1 범프 전극(151)에 인접하도록 배치되며, 특히 각 단위 전극부(153)의 단부(153a)는 제1 범프 전극(151)의 축 방향과 수평한 가상축(X)과의 이격 거리가 점차 증가 또는 감소하도록 형성될 수 있다. 예컨대, 각각의 단위 전극부(153)의 단부(153a)는 제1 범프 전극(151)을 향해 볼록한 원호 형태로 이루어짐으로써 제1 범프 전극(151)과 제2 범프 전극(152) 간에 전류 흐름이 밀집되는 것을 최소화할 수 있다.
한편, 제1 범프 전극(151)은 제2 범프 전극(152)을 기준으로 양측에 대칭되게 한 쌍이 형성되어 한 쌍의 제1 범프 전극(151)을 통해 전류를 주입함으로써 효율을 보다 향상시킬 수 있다. 즉, 제1 기판(110)의 제1 면(110a)의 타측 변과 평행하게 제1 범프 전극(151)이 더 형성될 수 있다. 제2 범프 전극(152)은 한 쌍의 제1 범프 전극(151) 사이에 개재되며, 제2 범프 전극(152)의 양측 단부(153a)는 각각 한 쌍의 제1 범프 전극(151)에 인접하게 배치될 수 있다.
도 2 및 도 3을 참조하면, 상기 발광소자(100)는 자외선 영역의 광을 방출할 수 있는 자외선 발광소자일 수 있다. 예컨대, 일 실시예에 의한 자외선 발광소자는 360nm 이하의 심(Deep) 자외선 광을 방출할 수 있다.
발광소자(100)는 제1 기판(110) 및 제1 기판(110) 상에 위치하는 반도체 적층 구조의 발광다이오드(120)를 포함할 수 있다.
제1 기판(110)의 제1 면(110a)에는 제1 기판(110)과 제1 도전형 반도체층(121) 사이의 격자 부정합을 완화하기 위한 버퍼층(도시 생략)이 더 구비될 수 있다. 버퍼층은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다.
발광다이오드(120, 반도체 적층체)는 전자와 정공의 재결합에 따른 에너지를 광으로 변환시키는 발광 구조물로서, 제1 기판(110)을 습식 또는 건식 공정을 통하여 표면을 처리하고, 그 위에 반도체 박막 성장 장치를 이용하여 형성할 수 있다.
발광다이오드(120)는 제1 기판(110)의 제1 면(110a)에 순차적으로 적층된 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)을 포함할 수 있다.
제1 도전형 반도체층(121)은 제1 기판(110)의 제1 면(110a)에 구비될 수 있으며, 도 2에 도시된 바와 같이 그 일부가 노출된 형태로 구비될 수 있는데, 이는 활성층(122) 및 제2 도전형 반도체층(123)의 일부를 메사 식각하여 노출될 수 있다. 메사 식각 시 제1 도전형 반도체층(121)의 일부도 식각될 수 있다. 이에 따라, 제1 도전형 반도체층(121) 상에 활성층(122) 및 제2 도전형 반도체층(123)을 포함하는 메사가 형성된다. 도 2 및 도 3에 도시된 바와 같이, 제2 범프 전극(152)는 메사 상부에 위치하고, 제1 범프 전극(151)은 메사로부터 이격된다. 메사는 제2 범프 전극(152)과 유사한 형상을 가지며 따라서 단위 전극부들(153) 사이에 오목부를 가진다. 메사는 예컨대 연결부(154) 하부에 위치하는 메인 브랜치와 연결부(154)의 양측으로 돌출하는 단위전극부(153) 부분들인 서브 브랜치들을 포함할 수 있다.
제1 도전형 반도체층(121)은 제1 도전형 불순물 예컨대, N형 불순물이 도핑된 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 계열의 III족-V족 화합물 반도체로 형성될 수 있으며, 단일층 또는 복수층으로 이루어질 수 있다. N형 도전성 불순물로는 Si, Ge, Sn 등을 사용할 수 있다. 특히, 제1 도전형 반도체층(121)은 활성층(122)에서 생성된 자외선이 투과할 수 있도록 상대적으로 높은 밴드갭을 가진다.
활성층(122)은 제1 도전형 반도체층(121) 상에 구비될 수 있으며, 활성층(122)은 제1 도전형 반도체층(121) 및 제2 도전형 반도체층(123)으로부터 제공되는 전자-홀의 결합을 통해 광을 발생시킨다. 일 실시예에 따르면, 활성층(122)은 전자-홀의 결합 효율을 높이기 위해 다중양자우물(Multple quantum well) 구조를 가질 수 있다. 활성층(322)은 요구되는 파장의 광 예컨대, 200nm~360nm의 피크 파장을 가지는 자외선 광을 방출하도록 조성 원소 및 조성비가 결정될 수 있다.
제2 도전형 반도체층(123)은 활성층(122) 상에 구비될 수 있으며, 제2 도전형 반도체층(123)은 제2 도전형 불순물 예컨대, P형 불순물이 도핑된 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 계열의 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(123)은 단일층 또는 복수층으로 이루어질 수 있다.
제1 도전형 반도체층(121)과 제2 도전형 반도체층(123) 상에는 각각 제1 패드 전극(131) 및 제2 패드 전극(132)이 구비될 수 있다. 제1 패드 전극(131) 및 제2 패드 전극(132)은 Ni, Cr, Ti, Al, Ag 또는 Au 등을 포함할 수 있다. 제1 패드 전극(131)은 제1 도전형 반도체층(121)의 노출된 부분과 전기적으로 연결될 수 있고, 제2 패드 전극(132)은 제2 도전형 반도체층(123)의 노출된 부분과 전기적으로 연결될 수 있다.
제1 도전형 반도체층(121)과 제1 패드 전극(131) 사이에는 단차 패드층(133)이 더 포함될 수 있다. 단차 패드층(133)은 제1 패드 전극(131)의 위상이 제2 패드 전극(132)의 위상과 대응되도록 단차를 보상해 준다. 즉, 제1 도전형 반도체층(121)의 메사 식각에 의해 제1 패드 전극(131)은 제2 패드 전극(132)과 비교하여 낮은 위치에 형성될 수 있는데, 제1 패드 전극(131)의 하측에 형성되는 단차 패드층(133)을 매개로 제1 패드 전극(131)과 제2 패드 전극(132)의 위상이 동일해질 수 있다. 단차 패드층(133)은 예컨대, Ti, Au을 포함할 수 있다.
또한, 제1 도전형 반도체층(121)과 단차 패드층(133) 사이 그리고 제2 도전형 반도체층(123)과 제2 패드 전극(132) 사이에는 오믹 접촉특성을 형성하기 위한 제1 컨택전극(141) 및 제2 컨택전극(142)이 더 포함될 수 있다. 제1 컨택전극(141)은 예컨대, Cr, Ti, Al, Au을 포함할 수 있고, 제2 컨택전극(142)은 예컨대, Ni, Au을 포함할 수 있다.
여기서, 제1 컨택전극(141)은 제1 도전형 반도체층과의 오믹 접촉특성을 형성하기 위한 전극으로, 자외선 발광소자의 전류 분산을 개선하기 위해 메사(MESA) 부분을 제외한 제1 도전형 반도체층의 노출영역에 위치한다. 제1 컨택 전극(141)은 메사를 둘러싸며 또한 메사의 오목부들 내에도 형성될 수 있다. 제1 컨택전극(141)은 반사물질을 포함할 수 있다.
반사물질은 제1 기판(110)으로부터 제1 컨택전극(141) 측으로 반사된 자외선 광을 다시 제1 기판(110) 측으로 반사시키는 역할을 함으로써, 광 추출 효율을 향상시킬 수 있다.
반사물질은 도전성이 우수한 금속 물질로 형성될 수 있다. 반사물질은 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf을 포함할 수 있다. 특히, 본 발명의 일 실시예에서 반사물질은 자외선 파장 대역에서 반사율이 높은 Al이 사용될 수 있으며, 반사물질은 평면 구조 뿐만 아니라, 아일랜드들의 행렬 구조, 복수의 라인들 또는 메쉬 구조로 형성될 수 있다.
본 발명의 일 실시예에서, 발광소자(100)는 그 하측의 발광다이오드(120)를 외부 환경으로부터 보호하는 역할을 하는 패시베이션층(160)을 더 포함할 수 있다.
패시베이션층(160)은 실리콘 산화막 또는 실리콘 질화막을 포함하는 절연막으로 형성될 수 있다. 도 2 및 도 3에 도시한 바와 같이, 패시베이션층(160)은 제1 패드 전극(131) 및 제2 패드 전극(132), 그리고 메사를 덮는다. 다만, 패시베이션층(160)은 제1 범프 전극(151) 및 제2 범프 전극(152)이 전기적으로 연결되도록 제1 패드 전극(131)의 표면 및 제2 패드 전극(132)의 표면의 일부가 노출된 형태로 구비될 수 있다. 즉, 패시베이션층(160)은 제1 패드 전극(131) 및 제2 패드 전극(132)의 표면들을 노출시키는 개구부들을 가진다. 패시베이션층(160)은 산화물 또는 질화물을 포함하는 절연체로 형성될 수 있으며, 특히, 실리콘 산화물로 형성될 수 있다.
또한, 발광소자(100)는 제2 기판(200, 도 8 및 도 9 참고)에 플립 칩 형태로 실장될 수 있으며, 이 경우 제2 기판(200)과 전기적으로 연결될 수 있도록 제1 범프 전극(151) 및 제2 범프 전극(152)을 포함할 수 있다.
제1 범프 전극(151)은 제1 패드 전극(131) 상에 구비될 수 있고, 제2 범프 전극(152)은 제2 패드 전극(132) 상에 구비될 수 있다. 제1 범프 전극(151) 및 제2 범프 전극(152)은 예컨대, Ti, Au, Cr를 포함할 수 있다.
제2 기판(200)은 일측 표면에 제1 전극부(210) 및 제2 전극부(220)을 구비하며, 제1 전극부(210) 및 제2 전극부(220)에 각각 발광소자(100)의 제1 범프 전극(151) 및 제2 범프 전극(152)이 전기적, 물리적으로 연결될 수 있다.
이때, 범프 전극(151, 152)들은 패드전극(131, 132)들의 표면 및 패시베이션층(160)의 일부 표면을 덮도록 형성될 수 있다. 즉, 범프 전극들(151, 152)은 패시베이션층(160)의 개구부를 덮으며, 나아가 패시베이션층(160)과 중첩하도록 부분적으로 패시베이션층(160) 상에 위치할 수 있다. 접합 신뢰성을 위해서 패시베이션층(160)의 일부는 패드전극(131, 132)들과 범프 전극(151, 152)들 사이에 개재되고, 범프 전극(151, 152)들은 패드전극(131, 132)들의 노출된 부분 및 패시베이션층(160)의 일부 표면을 덮도록 형성되는 것이다.
한편, 패드 전극들(131, 132)과 범프 전극들(151, 152) 사이에 단차방지패턴(161, 162)이 개재될 수 있다. 단차방지패턴(161, 162)은 예를 들어 패시베이션층(160)의 개구부들 내에 위치할 수 있다.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 발광소자를 제조하는 공정을 순차적으로 보여주는 단면도이다. 이때, 도 4 내지 도 9는 도 1의 절취선 B-B'를 따라 취해진 단면을 기준으로 나타낸 것이다.
도 4를 참조하면, 제1 기판(110) 상에 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)을 형성한다.
이때, 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)은 MOCVD법, 분자 빔 성장법, 엑피텍셜 성장법 등 공지의 반도체층 형성 방법을 이용하여 각 층의 반도체층을 형성한 후, 제1 도전형 반도체층(121)의 일부 표면이 노출되도록 제2 도전형 반도체층(123)과 활성층(122)의 일부를 식각함으로써 형성할 수 있다. 이에 따라, 활성층(122) 및 제2 도전형 반도체층(123)을 포함하는 메사가 형성된다.
도 5를 참조하면, 제1 도전형 반도체층(121) 상에 제1 패드 전극(131)을 형성하고, 제2 도전형 반도체층(123) 상에 제2 패드 전극(132)을 형성한다.
패드전극(131, 132)들은 Ti/Au로 형성될 수 있다. 패드 전극(131, 132)을 형성하기 전체 컨택 전극(141, 142)들이 먼저 형성될 수 있다. 컨택 전극(141)은 제1 도전형 반도체층(121) 상에 형성되고, 컨택 전극(142)는 제2 도전형 반도체층(123) 상에 형성된다. 컨택 전극(141)은 예를 들어 Ti/Al층으로, 컨택 전극(142)은 Ni/Au층으로 형성될 수 있다.
나아가, 컨택 전극(131) 상에 단차 방지층(133)이 형성될 수 있다. 단차 방지층(133)은 메사에 의한 단차를 보상하여 패드 전극(131)의 상면과 패드 전극(132)의 상면이 대략 동일한 높이에 위치하도록 돕는다.
도 6을 참고하면, 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)이 형성된 제1 기판(110)의 표면 상에 절연막을 형성한 후, 패드전극(131, 132)들의 일부 표면이 오픈되도록 일정 영역을 식각하여 패시베이션층(160)을 형성한다.
즉, 패시베이션층(160)은 제1 기판(110) 전면에 절연막을 형성한 후 패드전극(131, 132)들의 일정 영역만이 노출되도록 함으로써, 식각에 의해 노출된 제2 도전형 반도체층(123) 및 활성층(122)의 측면들과 패드전극(131, 132)들을 형성한 후 노출되는 제1 도전형 반도체층(121)과 제2 도전형 반도체층(123)의 표면을 덮어 보호하는 역할을 한다.
이와 같은 과정을 통해 제1 기판(110) 상에 반도체층들(121,122,123), 패드전극(131, 132)들 및 패시베이션층(160)을 포함하는 발광소자(100)를 형성할 수 있다.
도 7을 참고하면, 발광소자(100)의 패드전극(131, 132)들 상에 제1 범프 전극(151) 및 제2 범프 전극(152)을 형성한다.
이때, 범프 전극(151, 152)들은 패드전극(131, 132)들의 표면 및 패시베이션층(160)의 일부 표면을 덮도록 형성될 수 있다. 즉 접합 신뢰성을 위해서 패시베이션층(160)의 일부(150a)는 패드전극(131, 132)들과 범프 전극(151, 152)들 사이에 개재되고, 범프 전극(151, 152)들은 패드전극(131, 132)들의 노출된 부분 및 패시베이션층(160)의 일부 표면을 덮도록 형성되는 것이다. 이에 따라, 패시베이션층(160)의 일부 표면을 덮고 있는 범프 전극(151, 152)들의 상단 외곽에는 상측으로 돌출된 돌출부(151a, 152a)가 형성될 수 있다. 이와 같이 돌출부(151a, 152a)가 형성되면 범프 전극(151, 152)들의 상면이 전체적으로 단차지게 형성됨으로써 이후 제2기판(200)에 발광소자(100)의 실장시 범프 전극(151, 152)들과 전극부(210, 220)들과의 본딩이 안정적으로 이루어지지 않는 문제가 발생할 수 있다.
따라서, 제1 패드 전극(131) 및 제2 패드 전극(132) 상에 각각 제1 단차방지패턴(161) 및 제2 단차방지패턴(162)을 더 형성할 수 있으며, 단차방지패턴(161, 162)들로 인해 범프 전극의 형성시 범프 전극(151, 152)들의 상단에는 외곽에 형성된 돌출부(151a, 152a)에 대응되는 높이로 중앙에 단차방지부(151b, 152b)가 형성되어 범프 전극들의 상면이 전체적으로 단차지는 것을 최소화하고 평면 형태를 형성할 수 있다.
단차방지패턴(161, 162)들은 패시베이션층(160)과 동일한 실리콘 산화물(SiO2) 패턴일 수 있다. 즉, 단차방지패턴(161, 162)은 패시베이션층(160)의 형성 이후 패드의 노출을 위한 식각시 패드 상에 패시베이션층(160)을 일부 남겨 두고 식각함으로써 형성될 수 있다.
도 8 및 도 9를 참고하면, 본 발명의 일 실시예에 의한 발광소자(100)는 T/C법(Thermo-Compression method) 등을 이용하여 제2 기판(200) 상에 플립칩 본딩된 형태로 구비될 수 있다. 제2 기판(200)은 발광다이오드(120)가 실장되는 서브 마운트(submount)일 수 있다.
제2 기판(200)은 그 일측 표면 상에 제1 전극부(210) 및 제2 전극부(220)를 포함하며, 제1 전극부(210) 및 제2 전극부(220)에 각각 발광소자(100)의 제1 범프 전극(151) 및 제2 범프 전극(152)이 연결될 수 있다. 예컨대, 제1 전극부는 N-전극부일 수 있고, 제2 전극부는 P-전극부일 수 있다.
이때, 범프 전극(151, 152)들의 높이 차이를 보상해주기 위해서 제1 전극부(210) 및 제2 전극부(220)는 각각 다른 두께로 구비될 수 있다. 예컨대, 제1 전극부(210)가 제2 전극부(220)에 비해 두껍게 형성되어 범프 전극(151, 152)들의 높이 차에 의해 발생되는 단차를 보상할 수 있다.
전극부(210, 220)들은 범프 전극(151, 152)들과의 플립 본딩의 용이성, 전기 전도도 및 열 전도도를 위해 금 또는 금을 포함하는 금 화합물(예컨대 AuSn)을 포함하여 이루어질 수 있다.
발광소자를 제2 기판에 실장하기 위해서는, 범프 전극(151, 152)들과 전극부(210, 220)들을 기준으로 발광소자와 제2기판(200)을 서로 대응되도록 정렬하고, 범프 전극(151, 152)들을 설정 온도로 가열한다.
제1 기판(110) 또는 제2 기판(200)에 설정 압력을 가해주면서 범프 전극(151, 152)들의 온도를 점차 상승시킨다. 온도를 상승시킨 상태에서 설정 시간 동안 유지한 후, 압력을 해제하고 실온으로 냉각시켜 범프 전극(151, 152)들이 전극부(210, 220)들에 플립칩 본딩이 이루어지도록 하여 범프 전극(151, 152)들을 구비한 발광소자를 전극부(210, 220)들이 구비된 제2 기판(200)에 실장하는 것을 완료할 수 있다.
이때, 범프 전극(151, 152)들의 표면에는 돌출부(151a, 152a) 및 단차방지부(151b, 152b)가 동일 높이로 돌출 형성되어 전체적으로 단차 형성부분을 최소화함으로써 전극부(210, 220)들과의 본딩 신뢰성을 향상시킬 수 있다.
도 10 내지 도 12는 각각 본 발명의 다양한 실시예들에 따른 자외선 발광소자를 도시한 평면도들이다.
도 10에 따른 발광소자는, 대략 사각형으로 이루어진 기판의 일측 모서리 부분에 축 방향이 사선으로 제1 범프 전극(10)이 배치되고, 복수의 제2 범프 전극(20)은 그 축 방향이 제1 범프 전극(10)의 축 방향과 직교되도록 형성된 것이다. 복수의 제2 범프 전극(20)은 오목부들을 가지는 메사 상에 배치되며, 서로 연결될 수 있다. 제1 범프 전극(10)을 일측 모서리 부분에 형성하고 기판의 대부분을 제2 범프 전극(20)으로 배치함으로써 발광 면적이 증가된다. 다만, 본 실시예에 따른 발광 소자는 제1 범프 전극(10)이 일측 모서리에 치우쳐 배치됨에 따라, 전류 밀도(Current Density) 감소로 인해 광도 감소를 유발할 수 있다.
도 11에 따른 발광소자는, 대략 사각형으로 이루어진 기판의 일측 및 타측 변에 각각 한 쌍의 제1 범프 전극(30)이 배치되고, 한 쌍의 제1 범프 전극(30) 사이에 제1 범프 전극(30)과 평행하도록 복수의 제2 범프 전극(40)이 배치된 것이다. 각각의 제2 범프 전극(40)은 연결부(41)에 의해 서로 연결될 수 있다. 다만, 제1 범프 전극(30)과 제2 범프 전극(40)을 서로 평행하게 배치함으로써, 전류(Current) 집중으로 인한 동작 전압의 상승을 유발할 수 있다.
도 12에 따른 발광소자는, 기판의 일측 및 타측 변에 한 쌍의 제1 범프 전극(50)이 배치되고, 한 쌍의 제1 범프 전극(50) 사이에 불균일한 폭을 갖는 복수의 제2 범프 전극(60)이 제1 범프 전극(50)과 축 방향이 직교하도록 배치된 것이다. 각각의 제2 범프 전극(60)은 연결부(61)에 의해 서로 연결될 수 있다. 제1 범프 전극(50)의 축 방향과 제2 범프 전극(60)의 축 방향이 서로 직각 형태로 배치되고 제1 범프 전극(50)과 인접하는 제2 범프 전극(60)의 폭이 상이하게 형성될 수 있다. 또한, 복수의 제2 범프 전극(60) 중 적어도 하나 이상의 제2 범프 전극(60)의 길이가 기판의 모서리 부분까지 확장될 수 있다. 다만, 확장된 제2 범프 전극 부분에 전류 확산(Current Spreading)이 저하될 수 있다.
도 13은 본 발명의 실시예에 따른 발광소자를 이용하여 제조된 발광소자 패키지를 도시한 사시도이다.
도 13을 참조하면, 본 발명의 실시예에 따른 발광소자 패키지(1000)는, 패키지 몸체(1100), 패키지 몸체(1100)에 실장되는 발광소자(100)를 포함할 수 있다.
패키지 몸체(1100)의 일측 표면에는 발광소자(100) 주위에 경사면(1111)이 형성되도록 하측으로 캐비티(1110)가 함몰 형성될 수 있다. 경사면(1111)은 발광소자 패키지의 광 추출 효율을 높일 수 있다.
패키지 몸체(1100)는 절연부(1400)에 의해 제1 전극부(1200)와 제2 전극부(1300)로 구획되어 전기적으로 서로 분리될 수 있다.
패키지 몸체(1100)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다, 예컨대, 발광소자(100)가 자외선 광을 방출할 경우 방열 특성을 향상시키기 위해 패키지 몸체(1100)는 알루미늄 재질로 구현될 수 있다. 따라서, 제1 전극부(1200) 및 제2 전극부(1300)는 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수 있다.
발광소자(100)는 금속와이어 등의 연결부재(1600)를 매개로 제1 전극부(1200)와 제2 전극부(1300)에 전기적으로 연결되어 전원을 제공받을 수 있다.
발광소자(100)는 제2기판에 실장된 상태에서, 패키지 몸체(1100)의 캐비티(1110)에 탑재될 수 있으며, 제1 전극부(1200) 및 제2 전극부(1300)에 금속와이어에 의해 전기적으로 연결될 수 있다. 도면부호 1500은 제너다이오드(Zener diode)로서, 정전압 다이오드를 나타낸다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 소자(300)를 설명하기 위한 평면도이고, 도 15a 및 도 15b는 도 14의 절취선 C-C' 및 D-D'를 따라 취해진 단면도들이다.
도 14, 도 15a 및 도 15b를 참조하면, 발광 소자(300)는 기판(310), 제1 도전형 반도체층(321), 활성층(322) 및 제2 도전형 반도체층(323)을 포함하는 반도체 적층(320, 발광 다이오드), 제1 컨택 전극(341), 제2 컨택 전극(342), 제1 패드 전극(331), 제2 패드 전극(332), 패시베이션층(360), 제1 범프 전극(351) 및 제2 범프 전극(352), 그리고 반사 방지층(370)을 포함한다.
기판(310), 제1 도전형 반도체층(321), 활성층(322) 및 제2 도전형 반도체층(323)은 앞서 도 1, 도 2 및 도 3을 참조하여 설명한 바와 유사하므로 상세한 설명은 생략한다.
반도체 적층(320)은 앞서 설명한 바와 같이 제1 도전형 반도체층(321) 및 제1 도전형 반도체층(321) 상에 배치된 메사(M)를 포함하며, 메사(M)는 활성층(322) 및 제2 도전형 반도체층(323)을 포함한다. 메사(M)는 또한 제1 도전형 반도체층(321)을 부분적으로 포함할 수 있다.
한편, 메사(M)는 제1 도전형 반도체층(321)의 일부 영역 상에 배치된다. 일반적으로 제1 도전형 반도체층(321), 활성층(322) 및 제2 도전형 반도체층(323)을 순차로 성장한 후, 제2 도전형 반도체층(323) 및 활성층(322)을 메사 식각 공정을 통해 패터닝함으로써 메사(M)가 형성된다.
상기 메사(M)는 도 1을 참조하여 설명한 바와 같이 오목부들을 가진다. 즉, 메사(M)는 메인 브랜치와 서브 브랜치들을 포함하는 구조를 가질 수 있으며, 서브 브랜치들 사이에 오목부들이 형성된다. 이러한 구조는 단위 메사들이 연결 메사에 의해 연결된 구조로 설명될 수 있으며, 연결 메사로 이어지는 중앙 부분이 메인 브랜치에 해당하고, 이로부터 양측으로 연장하는 단이 메사 부분들이 서브 브랜치에 해당한다.
한편, 서브 브랜치들의 폭은 서브 브랜치들 사이에 노출된 제1 도전형 반도체층(321)의 폭의 2배 이하일 수 있다. 서브 브랜치들의 폭을 상대적으로 좁게 형성하는 대신, 서브 브랜치들을 기판(310)의 넓은 영역에 걸쳐 배치함으로써 메사(M)의 측면 표면적이 증가된다. 메인 브랜치는 서브 브랜치들보다 넓은 폭을 가질 수 있으나, 이에 한정되는 것은 아니며, 서브 브랜치들과 동일하거나 그보다 좁은 폭을 가질 수도 있다.
메사(M)가 상대적으로 좁은 폭을 갖는 서브 브랜치들을 포함하기 때문에 상대적으로 저항이 큰 제1 도전형 반도체층(321)을 통한 전류 흐름 경로를 줄일 수 있으며, 이에 따라 전류 밀집 현상을 감소시킬 수 있다.
다시, 도 14, 도 15a 및 도 15b을 참조하면, 메사(M) 주위에 노출된 제1 도전형 반도체층(321) 상에 제1 컨택 전극(341)이 배치된다. 제1 컨택 전극(341)은 복수의 금속층들을 증착한 후, 이 금속층들을 급속 얼로잉 공정(rapid thermal alloy: RTA)을 통해 합금화함으로써 형성될 수 있다. 제1 컨택 전극(341)은 반사물질을 포함할 수 있다. 예를 들어, 제1 컨택 전극(341)은 Cr/Ti/Al/Ti/Au를 순차적으로 증착한 후, RTA 공정으로 예컨대 935℃에서 수초 또는 수십초 내에 합금화처리할 수 있다. 따라서, 제1 컨택 전극(341)은 Cr, Ti, Al, Au를 함유하는 얼로이층이 된다.
상기 제1 컨택 전극(341)은 메사(M) 둘레를 따라 메사(M)를 둘러싼다. 또한, 제1 컨택 전극(341)은 서브 브랜치들 사이의 영역, 즉 메사(M)의 오목부들 내에도 배치된다. 제1 컨택 전극(341)은 메사(M)로부터 일정 간격 이격되며, 제1 도전형 반도체층(321) 상의 대부분의 영역에 형성될 수 있다. 제1 컨택 전극(341)은 메사(M)의 측면을 따라 형성되며, 따라서, 메사(M)와 제1 컨택 전극(341) 사이에는 제1 컨택 전극(341)이 없는 영역이 형성된다. 이 영역을 통해 메사(M)의 측면으로 방출된 광이 제1 도전형 반도체층(321)으로 재입사되고 기판(310)을 통해 외부로 방출될 수 있다. 제1 컨택 전극(341)과 메사(M) 사이의 이격 거리는 메사(M) 둘레를 따라 일정할 수 있으나, 반드시 이에 한정되는 것은 아니다.
제1 컨택 전극(341)이 형성된 후, 메사(M) 상에 제2 컨택 전극(342)이 형성된다. 제2 컨택 전극(342)은 예를 들어, Ni/Au를 증착한 후 약 590℃에서 약 80초 동안 RTA 공정을 통해 형성될 수 있다. 제2 컨택 전극(342)은 제2 도전형 반도체층(323)에 오믹 콘택하며, 메사(M) 상부 영역의 대부분, 예컨대 80% 이상을 덮는다.
한편, 제1 컨택 전극(341) 및 제2 컨택 전극(342) 상에 각각 제1 패드 전극(331) 및 제2 패드 전극(332)이 형성된다. 제1 패드 전극(331) 및 제2 패드 전극(332)은 동일한 금속층으로 동일 공정에서 함께 형성될 수 있다. 예를 들어, 제1 및 제2 패드 전극(331, 332)은 일 예로, Ti층(300Å/Au층(7000Å)/Ti층(50Å)으로 형성될 수 있다.
그러나 본 발명은 이에 한정되는 것은 아니며, 앞서 설명한 바와 같이, 제1 패드 전극(331)과 제1 컨택 전극(341) 사이에 단차 방지층(133)이 개재될 수도 있다.
한편, 도 14, 도 15a 및 도 15b에서 제1 패드 전극(331) 및 제2 패드 전극(332)이 각각 제1 컨택 전극(341) 및 제2 컨택 전극(342)과 동일한 면적으로 이들 상에 배치된 것으로 도시하였으나, 이에 한정되는 것은 아니다. 제1 패드 전극(331) 및 제2 패드 전극(332)은 제1 컨택 전극(341) 및 제2 컨택 전극(342)보다 작은 면적을 갖고 이들 상에 배치되거나, 각각 더 큰 면적을 갖고 제1 컨택 전극(341) 및 제2 컨택 전극(342)의 상면 및 측면을 덮을 수 있다. 제1 및 제2 패드 전극들(331, 332)이 컨택 전극들(341, 342)의 상면뿐만 아니라 측면을 덮기 때문에, 솔더나 AuSn 본딩시 제1 및 제2 컨택 전극(341, 342)을 솔더 등으로부터 더 잘 보호할 수 있다.
패시베이션층(360)은 메사(M), 제1 패드 전극(331) 및 제2 패드 전극(332)을 덮는다. 다만, 패시베이션층(360)은 제1 패드 전극(331)을 노출시키는 개구부(360a) 및 메사(M) 상부에 제2 패드 전극(332)을 부분적으로 노출시키는 개구부(360b)를 갖는다. 개구부(360a)는 제1 컨택 전극(341)과 중첩하며, 개구부(360b)는 제2 컨택 전극(342)과 중첩한다.
개구부(360a)는 도 14에 점선으로 표시한 바와 같이 기판(320)의 가장자리를 따라 배치될 수 있으며, 또한, 메사(M)의 오목부들 내에 배치될 수 있다. 오목부들 내에 배치된 개구부들(360a)은 기판(320)의 가장자리에 형성된 개구부(360a)를 통해 서로 연통될 수 있으나, 이에 한정되는 것은 아니며, 서로 이격될 수도 있다.
개구부(360b)는 메사(M) 상에 위치하며, 하나로 연통될 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 복수개의 개구부들(360b)이 메사(M) 상에 서로 이격되어 배치될 수도 있다.
제1 범프 전극(351)은 개구부(360a)를 덮고 개구부(360a)를 통해 제1 패드 전극(331)에 접속한다. 제1 범프 전극(351)은 제1 패드 전극(331) 및 제1 컨택 전극(341)을 통해 제1 도전형 반도체층(321)에 전기적으로 접속된다. 제1 범프 전극(351)은 제2 범프 전극(352)을 사이에 두고 그 양측에 대칭적으로 배치됨과 아울러, 이들이 서로 연결될 수 있다.
도 1을 참조하여 설명한 실시예에 있어서, 제1 범프 전극(151)은 메사(M)로부터 이격된다. 그러나 본 실시예에 있어서, 제1 범프 전극(351)은 부분적으로 메사(M) 및 제2 패드 전극(332) 상부에 배치되며, 패시베이션층(360)에 의해 메사(M) 및 제2 패드 전극(332)로부터 절연된다. 제1 범프 전극(351)이 메사(M)와 중첩될 수 있으므로, 제1 범프 전극(351)을 상대적으로 넓게 형성할 수 있으며, 따라서, 제1 범프 전극(351)이 메사(M)의 오목부들 내에 배치된 제1 패드 전극(331)에 직접 접속될 수 있다.
제2 범프 전극(352)은 개구부(360b)를 덮고 개구부(360b)를 통해 제2 패드 전극(332)에 접속한다. 제2 범프 전극(352)은 제2 패드 전극(332) 및 제2 컨택 전극(342)을 통해 제2 도전형 반도체층(323)에 전기적으로 접속된다. 제2 범프 전극(352)는 도 1을 참조하여 설명한 실시예와 유사하게 단위 전극부(353) 및 연결부(354)를 포함하는 구조를 가질 수도 있다.
제1 범프 전극(351) 및 제2 범프 전극(352)은 예를 들어 Ti/Au/Cr/Au로 형성될 수 있다.
한편, 기판(310)의 하부면에 반사 방지층(370)이 배치될 수 있다. 반사 방지층(370)은 SiO2와 같은 투명 절연층을 예를 들어 자외선 파장의 1/4의 정수배 두께로 형성될 수 있다. 이와 달리, 반사 방지층(370)으로 굴절률이 서로 다른 층들을 반복 적층한 밴드패스 필터가 사용될 수도 있다.
본 실시예에 있어서, 제1 범프 전극(351)이 메사(M)와 부분적으로 중첩하므로, 상기 제1 범프 전극(351)의 일부는 메사(M)의 측면을 덮는다. 따라서, 제1 범프 전극(351)은 메사(M)의 측면으로 방출되는 광을 반사시켜 메사(M) 내부로 재입사시킬 수 있으며, 이에 따라 광 손실을 줄일 수 있다.
도 16 내지 도 19는 도 14의 발광 소자를 제조하는 방법을 설명하기 위한 단면도들이다. 각 도면들에서 (a)는 평면도를 (b)는 (a)의 절취선 C-C'를 따라 취해진 단면도들이다.
도 16a 및 도 16b를 참조하면, 도 4를 참조하여 설명한 바와 같이, 기판(310) 상에 제1 도전형 반도체층(121), 활성층(322) 및 제2 도전형 반도체층(123)이 형성되고, 제2 도전형 반도체층(323) 및 활성층(322)을 식각하여 메사(M)가 형성된다.
메사(M)는 메인 브랜지(Mb)와 서브 브랜치들(Sb)을 갖는 형상으로 형성되며, 서브 브랜치들(Sb) 사이에 오목부들(Cp)이 형성된다. 메사(M)에 오목부들이 형성됨에 따라 서브 브랜치들(Sb)의 폭을 상대적으로 좁게 형성할 수 있다.
도 17a 및 도 17b를 참조하면, 제1 도전형 반도체층(321) 상에 제1 컨택 전극(341)이 형성되고, 제2 도전형 반도체층(323) 상에 제2 컨택 전극(342)이 형성된다.
제1 컨택 전극(321)은 메사(M) 주위에 노출된 제1 도전형 반도체층(321) 상에 배치된다. 제1 컨택 전극(341)은 복수의 금속층들을 증착한 후, 이 금속층들을 급속 얼로잉 공정(rapid thermal alloy: RTA)을 통해 합금화함으로써 형성될 수 있다. 또한, 제1 컨택 전극(341)은 반사물질을 포함할 수 있다. 예를 들어, 제1 컨택 전극(341)은 Cr/Ti/Al/Ti/Au를 순차적으로 증착한 후, RTA 공정으로 예컨대 935℃에서 수초 또는 수십초 내에 합금화처리할 수 있다. 따라서, 제1 컨택 전극(341)은 Cr, Ti, Al, Au를 함유하는 얼로이층이 된다.
제2 컨택 전극(342)은, 제1 컨택 전극(341)이 형성된 후, 메사(M) 상에 형성될 수 있다. 제2 컨택 전극(342)은 예를 들어, Ni/Au를 증착한 후 약 590℃에서 약 80초 동안 RTA 공정을 통해 형성될 수 있다. 제2 컨택 전극(342)은 제2 도전형 반도체층(323)에 오믹 콘택하며, 메사(M) 상부 영역의 대부분, 예컨대 80% 이상을 덮는다.
도 18a 및 도 18b를 참조하면, 제1 컨택 전극(341) 및 제2 컨택 전극(342) 상에 각각 제1 패드 전극(331) 및 제2 패드 전극(332)이 형성된다. 제1 패드 전극(331) 및 제2 패드 전극(332)은 동일한 금속층으로 동일 공정에서 함께 형성될 수 있다. 예를 들어, 제1 및 제2 패드 전극(331, 332)은 일 예로, Ti층(300Å/Au층(7000Å)/Ti층(50Å)으로 형성될 수 있다.
상기 제1 및 제2 패드 전극들(331, 332)을 형성하기 전에, 제1 컨택 전극(341) 상에 단차 방지층(도 2 및 도 3의 333)이 추가로 형성될 수도 있다.
도 19a 및 도 19b를 참조하면, 제1 및 제2 패드전극(331, 332)들의 표면을 노출시키는 개구부들(360a, 360b)을 가지는 패시베이션층(360)이 형성된다. 개구부(360a)는 메사(M) 주위에서 제1 패드 전극(331)을 노출시키며, 개구부(360b)는 메사(M) 상에서 제2 패드 전극(332)을 노출시킨다.
패시베이션층(360)은 기판(310) 전면에 절연막을 형성한 후 제1 및 제2 패드전극(331, 332)들을 노출하도록 식각하여 형성될 수 있다.
이어서, 제1 및 제2 패드전극(331, 332)들 상에 제1 범프 전극(151) 및 제2 범프 전극(152)을 형성하고, 기판(310)의 하부면에 반사 방지층(370)을 형성한 후, 개별 발광 소자로 분할함으로써 도 14의 발광 소자(300)가 완성된다. 반사 방지층(370)은 생략될 수도 있다.
이때, 제1 및 제2 범프 전극(351, 352)들은 개구부들(360a, 360b)을 덮어 패드전극(331, 332)들의 표면에 접속할 수 있으며, 나아가 패시베이션층(160)의 일부 표면을 덮도록 형성될 수 있다. 또한, 제1 범프 전극(351)은 도 14에 도시한 바와 같이 메사(M) 상부 영역에 부분적으로 배치된다.이에 따라, 제1 범프 전극(351)의 일부는 메사(M) 상부 영역에서 제2 범프 전극(352)과 동일 높이에 위치할 수 있다.
한편, 앞서 설명한 실시예와 같이 개구부들(360a, 360b) 내에 단차 방지 패턴들이 형성될 수도 있으나, 이들은 생략될 수 있다.
도 20 내지 도 23은 본 발명의 또 다른 실시예들에 따른 발광 소자(300a, 400, 500, 600)를 설명하기 위한 평면도들이다.
도 20을 참조하면, 본 실시예에 따른 발광 소자(300a)는 앞의 실시예에 따른 발광 소자(300)와 대체로 유사하나, 제2 범프 전극(352)의 위치 및 형상에 차이가 있다. 즉, 앞의 실시예에서 제2 범프 전극(352)은 메사(M) 상부 영역 내에 한정되어 위치하나, 본 실시예에서 제2 범프 전극(352)은 대략 직사각형 형상으로 형성되어 일부가 서브 브랜치들 사이의 오목부들의 상부 영역을 덮는다. 즉, 제2 범프 전극(352)은 메사(M) 상부 영역에 한정되지 않으며, 제1 컨택 전극(341) 및 제1 패드 전극(331)과 중첩한다. 다만, 제2 범프 전극(352)은 패시베이션층(360)에 의해 제1 패드 전극(331) 및 제1 컨택 전극(341)으로부터 절연된다.
본 실시예에 따르면, 제2 범프 전극(352)이 메사(M) 영역을 벗어나기 때문에, 그 크기를 더욱 증가시킬 수 있으며, 따라서, 서브 마운트 등에 본딩할 때, 접합력이 향상될 수 있다.
도 21을 참조하면, 본 실시예에 따른 발광 소자(400)는 기판(410), 제1 도전형 반도체층(421), 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층(발광 다이오드), 제1 컨택 전극(441), 제2 컨택 전극(442), 제1 패드 전극(431), 제2 패드 전극(432), 패시베이션층(460), 제1 범프 전극(451) 및 제2 범프 전극(452)을 포함한다. 발광 소자(400)는 또한 반사 방지층을 포함할 수 있다.
본 실시예에 따른 발광 소자(400)는 발광소자(300)와 대체로 유사하나, 메사(M)의 형상, 제1 범프 전극(451) 및 제2 범프 전극(452)의 위치 및 형상에 차이가 있다. 중복을 피하기 위해 동일한 사항에 대해서는 상세한 설명을 생략한다.
발광 소자(400)의 메사(M)는 메인 브랜치(Mb)와 서브 브랜치들(Sb)을 포함하며, 서브 브랜치들(Sb) 사이에 오목부들(Cp)이 위치한다. 메인 브랜치(Mb)는 기판(410)의 가장자리를 따라 배치되고, 서브 브랜치들(Sb)은 메인 브랜치(Mb)로부터 일정한 각도로 경사져서 연장된다. 메인 브랜치(Mb)는 직사각형 형상을 갖는 기판(410)의 이웃한 두 개의 가장자리를 따라 연속적으로 형성될 수 있으며, 서브 브랜치들(Sb)은 메인 브랜치(Mb)로부터 서로 평행하게 연장할 수 있다.
그러나 본 발명은 이에 한정되는 것은 아니며, 메인 브랜치(Mb)는 기판(410)의 일측 가장자리 근처에만 한정되어 배치되고, 서브 브랜치들(Sb)은 이 메인 브랜치(Mb)에서 연장할 수 있다.
서브 브랜치들(Sb)은 서로 다른 길이를 가질 수 있으며, 기판(410)의 대각선에 평행하게 배치될 수 있다.
한편, 제1 범프 전극(451)은 패시베이션층(460)의 개구부(460a)를 통해 제1 패드 전극(431)에 전기적으로 접속하며, 제2 범프 전극(452)은 패시베이션층(460)의 개구부(460b)를 통해 제2 패드 전극(432)에 전기적으로 접속한다. 제1 범프 전극(451)은 개구부(460a)를 덮어 밀봉하며 나아가 패시베이션층(460)을 부분적으로 덮는다. 제2 범프 전극(452) 또한 개구부(460b)를 덮어 밀봉하며 패시베이션층(460)을 부분적으로 덮는다.
제1 범프 전극(451)과 제2 범프 전극(452)은 각각 직사각형 형상을 갖고 서로 대향하도록 배치된다. 따라서, 제1 범프 전극(451) 및 제2 범프 전극(452)은 모두 메사(M)와 부분적으로 중첩하며, 또한 메사(M)의 오목부들(Cp)과 부분적으로 중첩한다.
도 22를 참조하면, 본 실시예에 따른 발광 소자(500)는 기판(510), 제1 도전형 반도체층(521), 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층(발광 다이오드), 제1 컨택 전극(541), 제2 컨택 전극(542), 제1 패드 전극(531), 제2 패드 전극(532), 패시베이션층(560), 제1 범프 전극(551) 및 제2 범프 전극(552)을 포함한다. 발광 소자(500)는 또한 반사 방지층을 포함할 수 있다.
본 실시예에 따른 발광 소자(500)는 발광소자(300)와 대체로 유사하나, 메사(M)의 형상, 제1 범프 전극(551) 및 제2 범프 전극(552)의 위치 및 형상, 패시베이션층(560)의 개구부들(560a, 560b)의 위치 및 형상에 차이가 있다. 중복을 피하기 위해 동일한 사항에 대해서는 상세한 설명을 생략한다.
발광 소자(500)의 메사(M)는 발광 소자(300)의 메사(M)에 비해 기판(510)의 더 넓은 면적을 점유한다. 예컨대, 메인 브랜치(Mb) 및 서브 브랜치들(Sb)의 폭 및 길이가 발광 소자(300)의 메인 브랜치 및 서브 브랜치들보다 더 클 수 있다.
한편, 개구부들(560a)이 메사(M)의 오목부들 및 메사(M)의 바깥 주위에 배치될 수 있으며, 이들은 서로 이격될 수 있다. 또한, 개구부들(560b)이 메사(M)의 서브 브랜치들(Sb) 상에 배치될 수 있으며, 서로 이격될 수 있다. 나아가, 하나의 서브 브랜치(Sb) 상에 2개 또는 그 이상의 개구부들(560b)이 배치될 수도 있다.
한편, 제1 범프 전극(551)은 패시베이션층(560)의 개구부들(560a)을 통해 제1 패드 전극(531)에 전기적으로 접속하며, 제2 범프 전극(552)은 패시베이션층(560)의 개구부들(560b)을 통해 제2 패드 전극(532)에 전기적으로 접속한다. 제1 범프 전극(551)은 개구부들(560a)을 덮어 밀봉하며 나아가 패시베이션층(560)을 부분적으로 덮는다. 제2 범프 전극(552) 또한 개구부(560b)를 덮어 밀봉하며 패시베이션층(560)을 부분적으로 덮는다.
제1 범프 전극(551)과 제2 범프 전극(552)은 각각 직사각형 형상을 갖고 서로 대향하도록 배치된다. 따라서, 제1 범프 전극(551) 및 제2 범프 전극(552)은 모두 메사(M)와 부분적으로 중첩하며, 또한 메사(M)의 오목부들(Cp)과 부분적으로 중첩한다.
도 23을 참조하면, 본 실시예에 따른 발광 소자(600)는 기판(610), 제1 도전형 반도체층(621), 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층(발광 다이오드), 제1 컨택 전극(641), 제2 컨택 전극(642), 제1 패드 전극(631), 제2 패드 전극(632), 패시베이션층(660), 제1 범프 전극(651) 및 제2 범프 전극(652)을 포함한다. 발광 소자(600)는 또한 반사 방지층을 포함할 수 있다.
본 실시예에 따른 발광 소자(600)는 발광소자(300)와 대체로 유사하나, 메사(M)의 형상, 제1 범프 전극(651) 및 제2 범프 전극(652)의 위치 및 형상, 패시베이션층(660)의 개구부들(660a, 660b)의 위치 및 형상에 차이가 있다. 중복을 피하기 위해 동일한 사항에 대해서는 상세한 설명을 생략한다.
발광 소자(600)의 메사(M)는 발광 소자(300)의 메사(M)에 비해 기판(610)의 더 넓은 면적을 점유하며, 복수의 영역들로 분리되어 있다. 또한, 상기 복수의 영역들에 각각 오목부들(Cp)이 형성된다.
한편, 개구부들(660a)이 메사(M)의 복수의 영역들 사이 및 메사(M)의 바깥 주위에 배치될 수 있으며, 이들은 서로 이격될 수 있다. 또한, 복수의 개구부들(660b)이 메사(M)의 각 영역 상에 배치될 수 있으며, 서로 이격될 수 있다.
한편, 제1 범프 전극(651)은 패시베이션층(660)의 개구부들(660a)을 통해 제1 패드 전극(631)에 전기적으로 접속하며, 제2 범프 전극(652)은 패시베이션층(660)의 개구부들(660b)을 통해 제2 패드 전극(632)에 전기적으로 접속한다. 제1 범프 전극(651)은 개구부들(660a)을 덮어 밀봉하며 나아가 패시베이션층(660)을 부분적으로 덮는다. 제2 범프 전극(652) 또한 개구부(660b)를 덮어 밀봉하며 패시베이션층(660)을 부분적으로 덮는다.
제1 범프 전극(651)과 제2 범프 전극(652)은 각각 직사각형 형상을 갖고 서로 대향하도록 배치된다. 따라서, 제1 범프 전극(651) 및 제2 범프 전극(652)은 모두 메사(M)와 부분적으로 중첩하며, 또한 메사(M)의 오목부들(Cp)과 부분적으로 중첩한다.
앞서, 설명한 발광 소자들(300a, 400, 500, 600)은 도 13을 참조하여 설명한 바와 같이 발광 소자 패키지로 제작될 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.
즉, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
또한, 특정 실시예에서 설명된 구성은 본 발명의 기술적 사상의 범위 내에서 다른 실시예에도 적용될 수 있다.
따라서, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (22)

  1. 기판;
    상기 기판 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되며, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 메사;
    상기 제1 도전형 반도체층에 컨택하는 제1 컨택 전극;
    상기 메사 상에서 상기 제2 도전형 반도체층 상에 컨택하는 제2 컨택 전극;
    상기 제1 컨택 전극, 상기 메사 및 상기 제2 컨택 전극을 덮되, 상기 제1 컨택 전극 및 상기 제2 컨택 전극 상부에 배치된 개구부들을 가지는 패시베이션층; 및
    상기 패시베이션층의 개구부들을 통해 상기 제1 컨택 전극 및 제2 컨택 전극에 각각 전기적으로 접속된 제1 범프 전극 및 제2 범프 전극을 포함하고,
    상기 메사는 평면도에서 보아 복수의 오목부들을 가지며,
    상기 제1 컨택 전극은 적어도 상기 메사의 오목부들 내에서 상기 제1 도전형 반도체층에 컨택하고,
    상기 제1 컨택 전극 상부에 배치된 상기 패시베이션층의 개구부들은 제1 방향을 따라 서로 이격되어 배치되고,
    상기 제2 컨택 전극 상부에 배치된 상기 패시베이션층의 개구부들의 그룹은 상기 제1 컨택 전극 상부에 배치된 상기 패시베이션층의 개구부들의 그룹으로부터 상기 제1 방향에 수직한 제2 방향으로 이격되어 배치되며,
    상기 제1 컨택 전극 상부에 배치된 상기 패시베이션층의 개구부들과 상기 제2 컨택 전극 상부에 배치된 상기 패시베이션층의 개구부들은 상기 제2 방향을 따라 기다란 형상을 갖되, 서로 일직선 상에 있지 않도록 서로 어긋나게 배치되고,
    상기 제1 범프 전극 및 제2 범프 전극은 각각 상기 패시베이션층의 개구부들을 덮고 또한 상기 패시베이션층의 일부를 덮는 자외선 발광 소자.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 제1 컨택 전극 상에 배치된 제1 패드 전극; 및
    상기 제2 컨택 전극 상에 배치된 제2 패드 전극을 더 포함하고,
    상기 패시베이션층의 개구부들은 상기 제1 패드 전극 및 상기 제2 패드 전극을 노출시키고,
    상기 제1 범프 전극 및 제2 범프 전극은 각각 상기 개구부들을 통해 상기 제1 패드 전극 및 상기 제2 패드 전극에 접속된 자외선 발광 소자.
  4. 청구항 3에 있어서,
    상기 제1 패드 전극 및 제2 패드 전극은 서로 동일한 금속 재질로 형성된 자외선 발광 소자.
  5. 청구항 4에 있어서,
    상기 제1 컨택 전극과 상기 제1 패드 금속 사이에 배치된 단차 패드층을 더 포함하는 자외선 발광 소자.
  6. 청구항 3에 있어서,
    상기 제1 패드 전극 및 제2 패드 전극 상에 배치된 단차방지패턴을 더 포함하는 자외선 발광소자.
  7. 청구항 1에 있어서,
    상기 제1 컨택 전극을 노출시키는 상기 패시베이션층의 개구부들은 상기 메사로부터 이격되어 배치되고,
    상기 제2 컨택 전극을 노출시키는 상기 패시베이션층의 개구부들은 상기 메사 상부에 한정되어 위치하는 자외선 발광 소자.
  8. 청구항 1에 있어서,
    상기 제1 컨택 전극은 상기 메사를 둘러싸는 자외선 발광 소자.
  9. 청구항 1에 있어서,
    상기 오목부들은 동일한 방향으로 기다란 형상을 가지는 자외선 발광 소자.
  10. 청구항 1에 있어서,
    상기 기판은 실리콘(Si) 기판, 징크 옥사이드(ZnO) 기판, 갈륨나이트라이드(GaN) 기판, 실리콘 카바이드(SiC) 기판, 알루미늄 나이트라이드(AlN) 기판, 및 사파이어 기판 중 어느 하나인 것을 특징으로 하는 자외선 발광소자.
  11. 청구항 1에 있어서,
    상기 메사는 거울면 대칭 구조를 가지는 자외선 발광 소자.
  12. 청구항 1에 있어서,
    상기 메사는 메인 브랜치와 상기 메인 브랜치에서 연장하는 복수의 서브 브랜치들을 가지는 자외선 발광 소자.
  13. 청구항 1에 있어서,
    상기 제1 범프 전극의 일부는 상기 메사와 중첩하도록 상기 메사 상부에 위치하되, 상기 제1 범프 전극은 상기 패시베이션층에 의해 상기 메사로부터 이격된 자외선 발광 소자.
  14. 청구항 1에 있어서,
    상기 제1 컨택 전극 상부에 위치하는 상기 패시베이션층의 개구부는 부분적으로 상기 오목부들 내에 위치하는 자외선 발광 소자.
  15. 청구항 1에 있어서,
    상기 제1 범프 전극은 상기 제2 범프 전극을 사이에 두고 그 양 측에 대칭적으로 배치된 자외선 발광 소자.
  16. 청구항 15에 있어서,
    상기 제1 범프 전극은 서로 연결된 자외선 발광 소자.
  17. 청구항 1에 있어서,
    상기 제2 범프 전극의 단부는 원호 형태인 자외선 발광 소자.
  18. 청구항 17에 있어서,
    상기 제2 범프 전극은 복수의 단위 전극을 포함하며, 각각의 단위 전극은 연결부에 의해 상호 연결된 자외선 발광소자.
  19. 청구항 1에 있어서,
    파장이 360nm 이하인 심자외선을 방출하는 자외선 발광 소자.
  20. 삭제
  21. 삭제
  22. 삭제
KR1020160171829A 2016-01-13 2016-12-15 자외선 발광소자 KR102624111B1 (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
US16/069,665 US10573780B2 (en) 2016-01-13 2017-01-11 Ultraviolet light-emitting device
CN201780006654.7A CN108475711B (zh) 2016-01-13 2017-01-11 紫外线发光元件
CN202111216553.7A CN113948623A (zh) 2016-01-13 2017-01-11 发光元件
CN202111215844.4A CN113964251A (zh) 2016-01-13 2017-01-11 发光元件
CN201911375187.2A CN111129248B (zh) 2016-01-13 2017-01-11 紫外线发光元件
PCT/KR2017/000356 WO2017122996A1 (ko) 2016-01-13 2017-01-11 자외선 발광소자
EP17738625.7A EP3404726B1 (en) 2016-01-13 2017-01-11 Ultraviolet light-emitting device
CN202111214991.XA CN113948621A (zh) 2016-01-13 2017-01-11 发光元件
CN202111215088.5A CN113948622A (zh) 2016-01-13 2017-01-11 紫外线发光元件
US16/745,758 US10763392B2 (en) 2016-01-13 2020-01-17 Light emitting device
US16/985,077 US11489087B2 (en) 2016-01-13 2020-08-04 Light emitting device
US17/964,056 US20230044446A1 (en) 2016-01-13 2022-10-12 Light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160004351 2016-01-13
KR1020160004351 2016-01-13

Publications (2)

Publication Number Publication Date
KR20170084982A KR20170084982A (ko) 2017-07-21
KR102624111B1 true KR102624111B1 (ko) 2024-01-12

Family

ID=59462797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160171829A KR102624111B1 (ko) 2016-01-13 2016-12-15 자외선 발광소자

Country Status (4)

Country Link
US (3) US10573780B2 (ko)
EP (1) EP3404726B1 (ko)
KR (1) KR102624111B1 (ko)
CN (1) CN108475711B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP1601517S (ko) * 2017-08-30 2018-04-09
US10937928B2 (en) 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
KR102450150B1 (ko) * 2018-03-02 2022-10-04 삼성전자주식회사 반도체 발광소자
KR102111647B1 (ko) * 2018-07-24 2020-05-15 주식회사 세미콘라이트 반도체 발광소자
CN111128899B (zh) * 2018-10-31 2022-03-22 成都辰显光电有限公司 外延基板及其制造方法
CN111900152B (zh) * 2019-05-06 2023-07-28 纳微朗科技(深圳)有限公司 一种集成单元二极管芯片
CN111916539B (zh) * 2019-05-08 2022-04-19 深圳第三代半导体研究院 一种正装集成单元二极管芯片
WO2022050510A1 (ko) 2020-09-04 2022-03-10 주식회사 포톤웨이브 자외선 발광소자 및 이를 포함하는 발광소자 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258916A (ja) 2010-05-13 2011-12-22 Citizen Holdings Co Ltd 半導体発光装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
AU2003252359A1 (en) * 2002-08-01 2004-02-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
KR100609118B1 (ko) * 2005-05-03 2006-08-08 삼성전기주식회사 플립 칩 발광다이오드 및 그 제조방법
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
US9018833B2 (en) * 2007-05-31 2015-04-28 Nthdegree Technologies Worldwide Inc Apparatus with light emitting or absorbing diodes
KR100838197B1 (ko) * 2007-08-10 2008-06-16 서울옵토디바이스주식회사 개선된 전류분산 성능을 갖는 발광 다이오드
CN101452981B (zh) * 2007-11-28 2012-10-10 晶元光电股份有限公司 发光元件
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101747732B1 (ko) * 2011-03-08 2017-06-16 엘지디스플레이 주식회사 발광소자
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
US10074778B2 (en) * 2011-03-22 2018-09-11 Seoul Viosys Co., Ltd. Light emitting diode package and method for manufacturing the same
EP3926698B1 (en) * 2011-09-16 2023-01-04 Seoul Viosys Co., Ltd. Light emitting diode
KR20130042154A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 발광 소자 및 그 제조 방법, 이를 이용한 발광 소자 모듈
KR101634369B1 (ko) * 2011-12-27 2016-06-28 서울바이오시스 주식회사 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP5857786B2 (ja) * 2012-02-21 2016-02-10 日亜化学工業株式会社 半導体発光素子の製造方法
KR101493321B1 (ko) * 2012-11-23 2015-02-13 일진엘이디(주) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
JP6118575B2 (ja) * 2013-02-12 2017-04-19 日亜化学工業株式会社 発光装置
CN103227256B (zh) * 2013-03-21 2016-04-13 深圳大道半导体有限公司 半导体发光芯片及其制造方法
KR101546929B1 (ko) 2013-09-24 2015-08-25 서울바이오시스 주식회사 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR20150035656A (ko) * 2013-09-27 2015-04-07 삼성전자주식회사 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR102140273B1 (ko) * 2014-01-08 2020-07-31 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102170216B1 (ko) * 2014-06-23 2020-10-26 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US10147848B2 (en) * 2015-10-01 2018-12-04 Sensor Electronic Technology, Inc. Contact configuration for optoelectronic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258916A (ja) 2010-05-13 2011-12-22 Citizen Holdings Co Ltd 半導体発光装置

Also Published As

Publication number Publication date
US20180366613A1 (en) 2018-12-20
US10763392B2 (en) 2020-09-01
US20200365760A1 (en) 2020-11-19
KR20170084982A (ko) 2017-07-21
US10573780B2 (en) 2020-02-25
US20200152829A1 (en) 2020-05-14
US11489087B2 (en) 2022-11-01
CN108475711A (zh) 2018-08-31
EP3404726A1 (en) 2018-11-21
EP3404726A4 (en) 2019-09-11
EP3404726B1 (en) 2020-11-04
CN108475711B (zh) 2021-11-05

Similar Documents

Publication Publication Date Title
KR102624111B1 (ko) 자외선 발광소자
KR101493321B1 (ko) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
TWI420708B (zh) 半導體發光裝置
US7259447B2 (en) Flip-chip type nitride semiconductor light emitting diode
KR101169036B1 (ko) 전류 저지층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR101565122B1 (ko) 열전도성 기판을 갖는 단일칩 반도체 발광소자
KR20120107874A (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
US20230044446A1 (en) Light emitting device
KR101300781B1 (ko) 개구부가 형성된 전류 분산층을 갖는 발광 다이오드 및 발광 다이오드 패키지
CN116053381A (zh) 倒装发光二极管及其制备方法
CN111052409A (zh) 发光二极管装置及制造发光二极管装置的方法
KR100587018B1 (ko) 플립칩용 질화물 반도체 발광소자
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
US20220384687A1 (en) Light-emitting device
TWI818265B (zh) 發光元件
KR101148190B1 (ko) 리세스들을 가지는 발광 다이오드 및 발광 다이오드 패키지
KR20120016831A (ko) 반도체 발광 소자 및 그 제조방법
KR101960611B1 (ko) Led 플립칩
KR102385943B1 (ko) 발광 소자 및 발광 소자 패키지
TW202401849A (zh) 發光元件
KR20120078386A (ko) 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR20170072687A (ko) 자외선 발광소자
KR20120079329A (ko) 테두리 영역에 형성된 광 추출층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR20110085727A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant