TW202401849A - 發光元件 - Google Patents

Abstract

一發光元件，包含一半導體疊層包含一第一半導體層，一第二半導體層，以及一活性層位於第一半導體層及第二半導體層之間；複數個凹穴穿過第二半導體層及活性層，露出第一半導體層，並彼此互相分離；一接觸電極位於第二半導體層上；一第一電極覆蓋複數個凹穴及接觸電極；一第二電極位於接觸電極上，其中，第一電極包含複數個第一電極延伸部分別自第二電極之複數邊往第二電極之一內側延伸以覆蓋複數個凹穴；一第一電極墊位於第一電極上；以及一第二電極墊位於第二電極上。

Description

發光元件

本發明係關於一種發光元件，且特別係關於一種包含反射鏡結構的覆晶式發光元件。

發光二極體(Light-Emitting Diode, LED)為固態半導體發光元件，其優點為功耗低，產生的熱能低，工作壽命長，防震，體積小，反應速度快和具有良好的光電特性，例如穩定的發光波長。因此發光二極體被廣泛應用於家用電器，設備指示燈，及光電產品等。

根據本發明之一實施例揭露一發光元件，包含一半導體疊層包含一第一半導體層，一第二半導體層，以及一活性層位於第一半導體層及第二半導體層之間；複數個凹穴穿過第二半導體層及活性層，露出第一半導體層，並彼此互相分離；一接觸電極位於第二半導體層上；一第一電極覆蓋複數個凹穴及接觸電極；一第二電極位於接觸電極上，其中，第一電極包含複數個第一電極延伸部分別自第二電極之複數邊往第二電極之一內側延伸以覆蓋複數個凹穴；一第一電極墊位於第一電極上；以及一第二電極墊位於第二電極上。

為了使本發明之敘述更加詳盡與完備，請參照下列實施例之描述並配合相關圖示。惟，以下所示之實施例係用於例示本發明之發光元件，並非將本發明限定於以下之實施例。又，本說明書記載於實施例中的構成零件之尺寸、材質、形狀、相對配置等在沒有限定之記載下，本發明之範圍並非限定於此，而僅是單純之說明而已。且各圖示所示構件之大小或位置關係等，會由於為了明確說明有加以誇大之情形。更且，於以下之描述中，為了適切省略詳細說明，對於同一或同性質之構件用同一名稱、符號顯示。

本發明之一目的為提供一發光元件以提高發光元件之光取出效率。

本發明之另一目的為提供一發光元件以消除半導體層內部電流流動密集的現象並提高電流擴散。

第1圖係本發明一實施例所揭示之一發光元件1的上視圖。第2圖係沿著第1圖之切線X-X’的發光元件1的剖面圖。第3圖係本發明另一實施例所揭示之一發光元件2的上視圖。第4圖係沿著第3圖之切線Y-Y’的發光元件2的剖面圖。

如第1圖、第2圖、第3圖及第4圖所示，一發光元件1或2，包含一基板10；一半導體疊層20包含一第一半導體層201、一第二半導體層202、以及一活性層203位於第一半導體層201及第二半導體層202之間；複數個凹穴200穿過第二半導體層202及活性層203，露出第一半導體層201，並彼此互相分離，亦即部份第一半導體層201未被第二半導體層202及活性層203覆蓋，露出於複數個凹穴200中，露出的第一半導體層201可以被接下來的其他層疊所覆蓋；一接觸電極40位於第二半導體層202上；一第一電極61覆蓋複數個凹穴200及接觸電極40；一第二電極62位於接觸電極40上，其中，第一電極61包含複數個第一電極延伸部610分別自第二電極62之複數邊621，622，623，或624往第二電極62之一內側延伸以覆蓋複數個凹穴200；一第一電極墊81位於第一電極61上；以及一第二電極墊82位於第二電極62上。

基板10可以為一成長基板以磊晶成長半導體疊層20。基板10包括用以磊晶成長磷化鋁鎵銦(AlGaInP)之砷化鎵(GaAs)晶圓，或用以成長氮化鎵(GaN)、氮化銦鎵(InGaN)、或氮化鋁鎵(AlGaN)之藍寶石(Al ₂O ₃)晶圓、氮化鎵(GaN)晶圓、碳化矽(SiC)晶圓、或氮化鋁(AlN)晶圓。

基板10與半導體疊層20相接的一面可以為粗糙化的表面。粗糙化的表面可以為具有不規則形態的表面或具有規則形態的表面。例如，如第6圖、第8A圖及第8B圖所示，相對於基板10的上表面100，基板10包含一或複數個凸部11凸出於上表面100，或是包含一或複數個凹部(圖未示)凹陷於上表面100。於一剖面圖下，凸部11或凹部(圖未示)可以為半球形狀或者多邊錐形狀。

於本發明之一實施例中，藉由金屬有機化學氣相沉積法(MOCVD)、分子束磊晶(MBE)、氫化物氣相沉積法(HVPE)、物理氣相沉積法(PVD)或離子電鍍方法以於基板10上形成具有光電特性之半導體疊層20，例如發光(light-emitting)疊層，其中物理氣象沉積法包含濺鍍 (Sputtering)或蒸鍍(Evaporation)法。

半導體疊層20包含第一半導體層201，第二半導體層202，以及形成在第一半導體層201和第二半導體層202之間的活性層203。藉由改變半導體疊層20中一層或多層的物理及化學組成以調整發光元件1或2發出光線的波長。半導體疊層20之材料包含Ⅲ-Ⅴ族半導體材料，例如Al _xIn _yGa _(1-x-y)N或Al _xIn _yGa _(1-x-y)P，其中0≦x，y≦1；(x+y)≦1。當半導體疊層20之材料為AlInGaP系列材料時，可發出波長介於610 nm及650 nm之間的紅光。當半導體疊層20之材料為InGaN系列材料時，可發出波長介於400 nm及490 nm之間的藍光，或波長介於500 nm及570 nm之間的綠光。當半導體疊層20之材料為AlGaN系列或AlInGaN系列材料時，可發出波長介於250 nm及400 nm之間的紫外光。

第一半導體層201和第二半導體層202可為包覆層(cladding layer)或侷限層(confinement layer)，兩者具有不同的導電型態、電性、極性，或依摻雜的元素以提供電子或電洞，例如第一半導體層201為n型電性的半導體，第二半導體層202為p型電性的半導體。活性層203形成在第一半導體層201和第二半導體層202之間，電子與電洞於一電流驅動下在活性層203複合，將電能轉換成光能，以發出一光線。活性層203可為單異質結構(single heterostructure, SH)，雙異質結構(double heterostructure, DH)，雙側雙異質結構(double-side double heterostructure, DDH)，或是多層量子井結構(multi-quantum well, MQW)。活性層203之材料可為中性、p型或n型電性的半導體。第一半導體層201、第二半導體層202、或活性層203可為一單層或包含複數子層的結構。

於本發明之一實施例中，半導體疊層20還可包含一緩衝層(圖未示)位於第一半導體層201和基板10之間，用以釋放基板10和半導體疊層20之間因材料晶格不匹配而產生的應力，以減少差排及晶格缺陷，進而提升磊晶品質。緩衝層可為一單層或包含複數子層的結構。於一實施例中，可選用PVD氮化鋁(AlN)做為緩衝層，形成於半導體疊層20及基板10之間，用以改善半導體疊層20的磊晶品質。在一實施例中，用以形成PVD氮化鋁(AlN)的靶材係由氮化鋁所組成。在另一實施例中，可使用由鋁組成的靶材，於氮源的環境下與鋁靶材反應性地形成氮化鋁。

於本發明之一實施例中，發光元件1或2之第一電極墊81及第二電墊82形成於半導體疊層20之同一側。發光元件1或2可以為倒裝晶片(flip chip)結構或是正裝的水平晶片(lateral chip)結構。

本發明係提供大尺寸的發光元件以提高發光元件的亮度。發光元件1或2之一邊包含一尺寸大於1200μm，厚度介於100 μm~200 μm之間。

於本實施例中，藉由蝕刻製程對半導體疊層20進行圖案化，移除部分的第二半導體層202及活性層203以露出第一半導體層201，形成一半導體台面20m，複數個凹穴200，以及一周圍接觸區210。據此，第二半導體層202及活性層203各具有小於第一半導體層201的上表面積。半導體台面20m位於第一半導體層201上，並包含第二半導體層202及活性層203。周圍接觸區210及複數個凹穴200露出第一半導體層201。周圍接觸區210包圍半導體台面20m。複數個凹穴200形成於半導體台面20m的內側區域，以一固定的距離彼此間隔排列成一陣列。

依據本發明之一實施例，如第1圖所示，在半導體台面20m之各邊上可以形成一凹陷部206，在半導體台面20m之各角落上可以形成一凸出部207。凹陷部206露出第一半導體層201，複數邊上的凹陷部206構成周圍接觸區210以包圍半導體台面20m。凸出部207則保留有第二半導體層202及活性層203。

依據本發明之另一實施例的發光元件2，如第3圖所示，在半導體台面20m之各邊上可以形成有彼此交替排列的複數個凹陷部206與複數個凸出部207。複數個凹陷部206露出第一半導體層201，凸出部207保留有第二半導體層202及活性層203。複數邊上的凹陷部206構成周圍接觸區210以包圍半導體台面20m。

自發光元件1或2之上視圖或剖面圖觀之，複數個凹穴200之一包含一寬度介於30 μm~60 μm之間。凹穴200的上視圖形包含圓形、橢圓形、半圓形、矩形、或長條形。

鈍化層30覆蓋半導體台面20m，包含一或複數個第一鈍化層開口301以及一或複數個第二鈍化層開口302。自發光元件1之上視圖觀之，第一鈍化層開口301設置於凹穴200及周圍接觸區210的凹陷部206上以露出第一半導體層201。第二鈍化層開口302設置於半導體台面20m上並露出第二半導體層202。

第5圖係第1圖之發光元件1的位置Ⅰ1或第3圖之發光元件2的位置Ⅰ2的部分上視圖。第6圖係沿著第5圖之切線Ⅰ-Ⅰ’的部分剖面圖。

如第1圖、第2圖、第3圖、第4圖、第5圖及第6圖所示，接觸電極40設置於第二鈍化層開口302中並接觸第二半導體層202。接觸電極40大致覆蓋半導體台面20m的上表面。例如，接觸電極40可以覆蓋半導體台面20m的80%以上，更佳的為覆蓋90%以上。於本發明之一實施例中，接觸電極40可以包含一透明導電層401，一反射層402及一阻障層403中的任一層或是多層。於本發明之一實施例中，接觸電極40設置於第二鈍化層開口302中並延伸至鈍化層30上，以增加與第二半導體層202電性接觸面積以及增加反射半導體疊層20發出的光的反射面積。

為了減少接觸電阻並提高電流擴散的效率，透明導電層401之材料包含對於活性層203所發出的光線為透明的材料，例如透明導電氧化物。透明導電氧化物包含氧化銦錫(ITO)或氧化銦鋅(IZO)。於本發明之一實施例，透明導電層401可為具有厚度小於500埃之金屬層。

反射層402的材料包含具有反射性的金屬，例如鋁(Al)、銀(Ag)、銠(Rh)或鉑(Pt)等金屬或上述材料之合金。反射層402係用來反射活性層203所發出的光線，且使經反射的光線朝向基板10而向外射出。

阻障層403可包覆反射層402以避免反射層402氧化而劣化其反射率。阻障層403之材料包含金屬材料，例如鈦(Ti)、鎢(W)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉻(Cr)、鉑(Pt)等金屬或上述材料之合金。

絕緣層50覆蓋半導體台面20m，包含一或複數個第一絕緣層開口501以及一或複數個第二絕緣層開口502。自發光元件1或2之上視圖觀之，第一絕緣層開口501設置於凹穴200及周圍接觸區210上的凹陷部206以露出第一半導體層201。第二絕緣層開口502設置於接觸電極40上並露出接觸電極40的透明導電層401，一反射層402及/或一阻障層403中的任一層或是多層。

如第6圖所示，第一電極61位於絕緣層50之第一絕緣層開口501中，並接觸第一半導體層201。第二電極62位於絕緣層50之第二絕緣層開口502中，並接觸接觸電極40或電連接第二半導體層202。鈍化層30之一側壁320及絕緣層50之一側壁520位於同一斜面上。絕緣層50之一部分位於鈍化層30與接觸電極40之間並接觸第二半導體層202。保護層70之一部分位於絕緣層50與第二電極62之間。絕緣層50包含另一側壁510位於第一電極61與第二電極62之間。

第7圖係第1圖之發光元件1的位置Ⅱ的部分上視圖。第8A圖係沿著第7圖之切線Ⅱ1-Ⅱ1’的部分剖面圖。第8B圖係沿著第7圖之切線Ⅱ2-Ⅱ2’的部分剖面圖。

如第8A圖及第8B圖所示，為了增加發光元件1或2的出光效率，基板10之凸部11包含一第一層111及一第二層112。第一層111包含與構成基板10相同的材料，例如砷化鎵(GaAs)、藍寶石(Al ₂O ₃)、氮化鎵(GaN)、碳化矽(SiC)、或氮化鋁(AlN)。第二層112包含與構成第一層111、基板10不同的材料。第二層112的材料包含絕緣材料，例如氧化矽、氮化矽、或氮氧化矽。自發光元件1或2的側面觀之，凸部11包含半球形狀、炮彈形狀或錐形狀。凸部11的最頂端可以是曲面或尖點。於一實施例中，第二層112選擇的材料折射率介於基板10和半導體疊層20的折射率之間。

發光元件1包含切割道10d位於基板10之側邊10S與半導體疊層20之一側邊20S之間，且切割道10d包含一寬度介於5μm~50μm之間，較佳小於30μm，更佳小於15μm。切割道10d露出基板10之上表面100，並位於發光元件1之周圍以環繞半導體疊層20。

如第8A圖及第8B圖所示，切割道10d包含被保護層70披覆的第一區d1與未被保護層70披覆的第二區d2。位於第二區d2的凸部11未被保護層70披覆，於蝕刻移除保護層70的製程中，未被保護層70披覆之凸部11的第二層112被部分或全部移除，而第一層111則被保留下來。位於第一區d1之凸部11被保護層70披覆，凸部11的第一層111及第二層112則一併被保留下來。自發光元件1或2的側面觀之，凸部11的第一層111包含一平台。凸部11的第二層112的最頂端可以是曲面或尖點。第一層111的底部最大寬度可大於第一層111的高度。

自發光元件1或2之上視圖觀之，位於第一區d1的凸部11與位於第二區d2的凸部11的上視圖形狀或圖案密度不同。自發光元件1或2之側視圖觀之，切割道10d之第一區d1具有一寬度小於或大於切割道10d之第二區d2的一寬度。於一實施例中，第二區d2的寬度係介於8 μm~20 μm之間，較佳介於10 μm~15 μm之間。

如第1圖及第3圖所示，發光元件1或2可以是具有四個邊的矩形形狀。第一鈍化層開口301及/或第一絕緣層開口501的位置及/或形狀對應於凹穴200及凹陷部206的位置以共同露出第一半導體層201。

如第1圖所示，設置於發光元件1各邊之周圍接觸區210上的第一鈍化層開口301及/或第一絕緣層開口501可為一長條形。第一鈍化層開口301及/或第一絕緣層開口501包含一長度大於發光元件1之一邊長L的1/2，但小於發光元件1之一邊長L的9/10。

如第3圖所示，複數個第一鈍化層開口301及/或第一絕緣層開口501設置於發光元件2之周圍接觸區210上，於發光元件2之各邊上以等間距或非等間距之方式排列。第一鈍化層開口301及/或第一絕緣層開口501包含圓形、半圓形、橢圓形、矩形或其他任意形狀。

第一電極61披覆於半導體台面20m、周圍接觸區210及複數個凹穴200上，並沿著發光元件1或2之周圍接觸區210而包圍半導體台面20m。第一電極61通過第一鈍化層開口301及/或第一絕緣層開口501以接觸第一半導體層201，並與第一半導體層201形成電連接。第一電極61覆蓋半導體台面20m的側面，能夠將射向半導體台面20m之側面的光反射，進而再入射至半導體台面20m之內部。由於半導體台面20m與周圍接觸區210及複數個凹穴200之間的高度差異，使得第一電極61的表面是不平坦的。

於本發明之一實施例中，自發光元件1或2之上視圖觀之，第二電極62包含一或複數個第二電極開口620位於第二電極之一邊621，622，623，或624上，使得第一電極61之一或複數個第一電極延伸部610分別位於一或複數個第二電極開口620內。如第1圖所示，第二電極的複數邊621，622，623，或624各包含一或複數個第二電極開口620。為了縮短電流注入於第一半導體層201的路徑，增加電子電洞的複合效率，第二電極62之複數邊621，622，623，或624的至少一邊不包含一或複數個第二電極開口620及/或第一電極延伸部610。

於本發明之另一實施例中，如第3圖所示，自發光元件2之上視圖觀之，為了增加第二電極62的上表面積，第二電極62包含一或複數個第二電極開口620位於第二電極62之各邊621，622，623，或624上，使得第一電極61之一或複數個第一電極延伸部610分別位於一或複數個第二電極開口620內，通過第一鈍化層開口301及/或第一絕緣層開口501以接觸位於凹穴200的第一半導體層201。

於本發明之一實施例中，如第1圖所示，第一電極61之複數個第一電極延伸部610包含不同的長度。第一電極61之複數個第一電極延伸部610之一個覆蓋複數個凹穴200之一個，且複數個第一電極延伸部610之另一個覆蓋複數個凹穴200之多個。

於本發明之另一實施例中，如第3圖所示，第一電極61之複數個第一電極延伸部610包含相同或不同的長度。第一電極61之複數個第一電極延伸部610之一個覆蓋複數個凹穴200之一個，形成一對一的配置。

為了覆蓋凹穴200，部分第一電極延伸部610的末端形狀與起始端不同，例如，部分第一電極延伸部610在末端部變寬，或是部分第一電極延伸部610的末端與起始端的寬度變寬，用以連接末端與起始端的部分則具有較窄的寬度。於一實施例中，第一電極延伸部610在變寬的末端部具有圓形的形狀，或是變寬的末端與變寬的起始端具有圓形的形狀。

自發光元件1或2之上視圖觀之，如第1圖及第3圖所示，第二電極62為第一電極61所環繞。第一電極61覆蓋周圍接觸區210及複數個凹穴200。通過第一鈍化層開口301及/或第一絕緣層開口501，第一電極61與暴露於周圍接觸區210及複數個凹穴200的第一半導體層201相接觸，並和第一半導體層201形成電連接。第二電極62覆蓋半導體台面20m的第二半導體層202，可直接或間接接觸第二半導體層202，通過第二鈍化層開口302及/或第二絕緣層開口502和第二半導體層202形成電連接。

如第1圖或第3圖所示，發光元件1或2包含一頂針區60位於半導體疊層20上的幾何中心處。頂針區60不與第一電極61及第二電極62相接觸，並與第一電極61及第二電極62電性隔緣。頂針區60係作為保護磊晶層之結構以避免磊晶層於後段製程，例如晶粒分離、測試晶粒、封裝，為探針所損害。

保護層70位於第一電極61與第二電極62之上。保護層70位於第一電極61及第一電極墊81之間，及/或位於第二電極62及第二電極墊82之間。保護層70包含一第一保護層開口701及一第二保護層開口702。第一保護層開口701及第二保護層開口702位於半導體台面20m上，並分別露出第一電極61與第二電極62。

如第1圖，第2圖，第3圖，及第4圖所示，保護層70包含一保護層保留部700位於凹穴200上，複數個保護層保留部700彼此分離並分別位於複數個凹穴200上。如第1圖及第3圖所示，自發光元件1或2之上視圖觀之，保護層保留部700被第一保護層開口701所包圍。

第一電極墊81及第二電極墊82具有不同的導電性，例如第一電極墊81可以是N型電極墊，第二電極墊82可以是P型電極墊。第一電極墊81及第二電極墊82位於半導體台面20m上，分別位於第一保護層開口701及第二保護層開口702上以接觸第一電極61及第二電極62，並分別電連接至第一半導體層201及第二半導體層202。

第一電極墊81包含複數個第一電極墊開口810位於保護層保留部700上並露出保護層70，避免外部注入之電流集中注入於第一半導體層201之局部，並藉以將外部注入之電流均勻擴散至第一半導體層201之全部。第二電極墊82包含複數個第二電極墊開口820露出保護層70，其中複數個凹穴200之位置係與複數個第一電極墊開口810及複數個第二電極墊開口820重疊，第一電極墊81及第二電極墊82未覆蓋複數個凹穴200。第二電極墊82的一或複數個第二電極墊開口820係對應第二電極62之一或複數個第二電極開口620。如第1圖所示，第二電極墊82的一個第二電極墊開口820係對應第二電極62之一個第二電極開口620而露出複數個凹穴200。如第1圖及第3圖所示，第二電極墊82的一個第二電極墊開口820係對應第二電極62之一個第二電極開口620而露出一個凹穴200。

由於第一電極墊81及第二電極墊82皆設置於半導體台面20m上，使得第一電極墊81及第二電極墊82的上表面是平坦的。

頂針區60，第一電極61，第二電極62，第一電極墊81及第二電極墊82包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)、銀(Ag)等金屬或上述材料之合金。第一電極61，第二電極62，第一電極墊81及第二電極墊82可由單層或是多層所組成。例如，第一電極61，第二電極62，第一電極墊81及第二電極墊82可包括Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層、Cr/Al/Cr/Ni/Au層或Ag/NiTi/TiW/Pt層。第一電極墊81及第二電極墊82可做為外部電源供電至第一半導體層201及第二半導體層202之電流路徑。第一電極61，第二電極62，第一電極墊81或第二電極墊82包含一厚度介於1μm~100μm之間，較佳為1.2μm~60μm之間，更佳為1.5μm~6μm之間。

第一電極墊81包含一第一金屬上墊及一第一金屬下墊(圖未示)，及/或第二電極墊82包含一第二金屬上墊及一第二金屬下墊(圖未示)。第一金屬下墊及第二金屬下墊較第一金屬上墊及第二金屬上墊靠近第二半導體層202。第一金屬下墊或第二金屬下墊包含一厚度介於0.3μm~ 0.9μm之間。第一金屬上墊或第二金屬上墊包含一厚度介於2μm~4μm之間。第一金屬下墊或第二金屬下墊包含金(Au)，且第一金屬上墊或第二金屬上墊包含AuSn。

頂針區60，第一電極61及第二電極62可以在同一道製程中一同形成為具有相同的金屬疊層。第一電極墊81及第二電極墊82可以在同一道製程中一同形成為具有相同的金屬疊層。

鈍化層30、絕緣層50、及/或保護層70可以為一單層結構，由氧化矽、氮化矽或是氮氧化矽所構成。鈍化層30、絕緣層50、及/或保護層70也可以包含不同折射率的兩種以上之材料交替堆疊以形成一分布式布拉格反射鏡(DBR)結構，選擇性地反射特定波長之光。例如，可通過層疊SiO ₂/TiO ₂或SiO ₂/Nb ₂O ₅等層來形成高反射率的絕緣反射結構。當SiO ₂/TiO ₂或SiO ₂/Nb ₂O ₅形成分布式布拉格反射鏡(DBR)結構時，分布式布拉格反射鏡(DBR)結構的每一個層被設計成活性層203發出的光的波長的四分之一的光學厚度的一或整數倍。分布式布拉格反射鏡(DBR)結構的每一個層的光學厚度在λ/4的一或整數倍的基礎上可具有±30%的偏差。由於分布式布拉格反射鏡(DBR)結構的的每一個層的光學厚度會影響到反射率，因此優選地利用電子束蒸鍍(E-beam evaporation)來形成以穩定的控制分布式布拉格反射鏡(DBR)結構的每一個層的厚度。

第9圖係為依本發明一實施例之發光裝置3之示意圖。將前述實施例中的發光元件1，2以倒裝晶片之形式安裝於封裝基板51之第一墊片511、第二墊片512上。第一墊片511、第二墊片512之間藉由一包含絕緣材料之絕緣部53做電性絕緣。倒裝晶片安裝係將與電極墊形成面相對之成長基板側向上設為主要的光取出面。為了增加發光裝置3之光取出效率，可於發光元件1，2之周圍設置一反射結構54。由於第一電極墊81及第二電極墊82具有平坦的上表面，可以提高第一電極墊81、第二電極墊82與第一墊片511、第二墊片512之間的接合可靠性。

第10圖係為依本發明一實施例之發光裝置4之示意圖。發光裝置4為一球泡燈包括一燈罩602、一反射鏡604、一發光模組611、一燈座612、一散熱片614、一連接部616以及一電連接元件618。發光模組611包含一承載部606，以及複數個發光單元608位於承載部606上，其中複數個發光體608可為前述實施例中的發光元件1，2或發光裝置3。

本發明所列舉之各實施例僅用以說明本發明，並非用以限制本發明之範圍。任何人對本發明所作之任何顯而易知之修飾或變更皆不脫離本發明之精神與範圍。

1，2:發光元件

10:基板

10d:切割道

d1:第一區

d2:第二區

10S:側邊

100:上表面

11:凸部

111:第一層

112:第二層

20:半導體疊層

20m:半導體台面

200:凹穴

201:第一半導體層

202:第二半導體層

203:活性層

200:凹穴

206:凹陷部

207:凸出部

210:周圍接觸區

30:鈍化層

301:第一鈍化層開口

302:第二鈍化層開口

320:側壁

40:接觸電極

401:透明導電層

402:反射層

403:阻障層

50:絕緣層

501:第一絕緣層開口

502:第二絕緣層開口

510:側壁

520:側壁

60:頂針區

61:第一電極

610:第一電極延伸部

62:第二電極

620:第二電極開口

621，622，623， 624:邊

70:保護層

700:保護層保留部

701:第一保護層開口

702:第二保護層開口

81:第一電極墊

810:第一電極墊開口

82:第二電極墊

820:第二電極墊開口

3，4:發光裝置

51:封裝基板

53:絕緣部

54:反射結構

511:第一墊片

512:第二墊片

602:燈罩

604:反射鏡

606:承載部

608:發光單元

611:發光模組

612:燈座

614:散熱片

616:連接部

618:電連接元件

第1圖係本發明一實施例所揭示之一發光元件1的上視圖。

第2圖係沿著第1圖之切線X-X’的發光元件1的剖面圖。

第3圖係本發明另一實施例所揭示之一發光元件2的上視圖。

第4圖係沿著第3圖之切線Y-Y’的發光元件2的剖面圖。

第5圖係第1圖之發光元件1的位置Ⅰ1或第3圖之發光元件2的位置Ⅰ2的部分上視圖。

第6圖係沿著第5圖之切線Ⅰ-Ⅰ’的部分剖面圖。

第7圖係第1圖之發光元件1的位置Ⅱ的部分上視圖。

第8A圖係沿著第7圖之切線Ⅱ1-Ⅱ1’的部分剖面圖。

第8B圖係沿著第7圖之切線Ⅱ2-Ⅱ2’的部分剖面圖。

第9圖係為依本發明一實施例之發光裝置3之示意圖。

第10圖係為依本發明一實施例之發光裝置4之示意圖。

無

1:發光元件

10:基板

10d:切割道

10S:側邊

100:上表面

20:半導體疊層

20m:半導體台面

200:凹穴

201:第一半導體層

202:第二半導體層

203:活性層

206:凹陷部

210:周圍接觸區

30:鈍化層

301:第一鈍化層開口

302:第二鈍化層開口

40:接觸電極

50:絕緣層

501:第一絕緣層開口

502:第二絕緣層開口

61:第一電極

62:第二電極

70:保護層

700:保護層保留部

701:第一保護層開口

702:第二保護層開口

81:第一電極墊

810:第一電極墊開口

82:第二電極墊

820:第二電極墊開口

Claims (10)

1. 一發光元件，包含： 一基板包含一上表面； 一切割道露出該基板之該上表面並位於該發光元件之一周圍； 一半導體台面位於該基板之該上表面上，包含一第一半導體層，一第二半導體層，及一活性層位於該第一半導體層及該第二半導體層之間； 複數個凹穴穿過該第二半導體層及該活性層，露出該第一半導體層，且該複數個凹穴係彼此互相分離； 一接觸電極位於該第二半導體層上； 一第一電極覆蓋該複數個凹穴及該接觸電極；以及 一第二電極位於該接觸電極上； 其中，該基板包含複數個凸部凸出於該上表面，該複數個凸部包含一第一部分位於該半導體台面與該基板之間，該第一部分包含一第一層及一第二層，該複數個凸部包含一第二部分位於該切割道上，該第二部分包含該第一層，但不包含該第二層，該第一層包含與該基板相同的材料，且該第二層包含與該基板不同的材料。
2. 如申請專利範圍第1項所述的發光元件，其中自該發光元件之一上視圖觀之，該第一電極包含複數個第一電極延伸部分別自該第二電極之複數邊往該第二電極之一內側延伸以覆蓋該複數個凹穴。
3. 如申請專利範圍第1項所述的發光元件，其中該第二電極為該第一電極所環繞。
4. 如申請專利範圍第2項所述的發光元件，其中該第二電極包含一或複數個第二電極開口位於該第二電極之該複數邊上，該第一電極之該複數個第一電極延伸部位於該一或複數個第二電極開口。
5. 如申請專利範圍第2項所述的發光元件，其中該第二電極包含一或複數個第二電極開口位於該第二電極之該複數邊上，該第一電極之該複數個第一電極延伸部位於該一或複數個第二電極開口，該第二電極之該複數邊的至少一邊不包含該一或複數個第二電極開口。
6. 如申請專利範圍第2項所述的發光元件，其中該第一電極之該複數個第一電極延伸部包含不同的長度。
7. 如申請專利範圍第2項所述的發光元件，其中該第一電極之該複數個第一電極延伸部之一個覆蓋該複數個凹穴之一個。
8. 如申請專利範圍第2項所述的發光元件，其中該第一電極之複數個第一電極延伸部之一個覆蓋複數個凹穴之多個。
9. 如申請專利範圍第1項所述的發光元件，更包含一周圍接觸區環繞該半導體疊層，該周圍接觸區穿過該第二半導體層及該活性層並露出該第一半導體層，其中該第一電極於接觸該周圍接觸區之一部分包含一長度大於該發光元件之一邊長的1/2。
10. 如申請專利範圍第1項所述的發光元件，更包含複數個凹陷部露出該第一半導體層，以及複數個凸出部包含該第二半導體層及該活性層，其中該複數個凹陷部以及該複數個凸出部係交替排列以包圍該半導體台面。