KR20120078386A - 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지 - Google Patents

전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지 Download PDF

Info

Publication number
KR20120078386A
KR20120078386A KR1020100140670A KR20100140670A KR20120078386A KR 20120078386 A KR20120078386 A KR 20120078386A KR 1020100140670 A KR1020100140670 A KR 1020100140670A KR 20100140670 A KR20100140670 A KR 20100140670A KR 20120078386 A KR20120078386 A KR 20120078386A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
current blocking
blocking layer
Prior art date
Application number
KR1020100140670A
Other languages
English (en)
Inventor
김창완
오병준
최공희
송준영
임미정
김잔디
Original Assignee
갤럭시아포토닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 갤럭시아포토닉스 주식회사 filed Critical 갤럭시아포토닉스 주식회사
Priority to KR1020100140670A priority Critical patent/KR20120078386A/ko
Publication of KR20120078386A publication Critical patent/KR20120078386A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 기술적 사상은, 전극 하측에 전류 저지층을 형성하여 전류 집중을 감소시키고, 이에 따라 외부양자효율을 향상시킬 수 있는 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지를 제공한다. 본 발명의 기술적 사상에 따른 발광 다이오드는, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하고, 메사 영역을 가지는 발광 구조물; 제1 도전형 반도체층에 전기적으로 연결되고, 메사 영역과 간격을 가지고 이격되어 위치하는 제1 전극; 제2 도전형 반도체층에 전기적으로 연결된 제2 전극; 및 제1 전극 주변에 전류가 집중되지 않고 분산될 수 있도록, 상기 간격에 위치하는 제1 영역을 포함하는 전류 저지층;을 포함한다.

Description

전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지{Light emitting diode having current blocking layer and light emitting diode package}
본 발명의 기술적 사상은 발광 다이오드에 관한 것으로서, 더욱 상세하게는, 전류 집중 현상을 방지하여 전류의 분산을 원활하게 하는 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지에 관한 것이다.
발광다이오드는 공기에 비하여 높은 굴절률을 가지므로, 전자와 정공의 재결합으로 발생하는 광의 많은 부분이 소자 내부에 잔존하게 된다. 이러한 광자는 외부로 탈출하기 전에 박막, 기판, 전극 등 여러 경로를 거치게 되며, 이에 따른 흡수에 의하여 외부양자효율이 감소된다. 이러한 외부양자효율의 증가를 위한 다양한 연구가 계속되고 있다.
p-전극과 n-전극 사이에서 발생되는 전류 집중 현상에 의하여, 활성층 전체에 대하여 전류를 균일하게 분산하지 못하고, 전극 주변에 전류가 집중됨으로써 전극으로부터 멀리 떨어진 영역에 상대적으로 어두운 암부를 발생시킨다. 이러한 전류 집중 현상에 의하여 외부양자효율이 저하되고, 국부적인 열화나 노화 현상이 발생되는 등의 문제점이 있었다. 또한, 전극에 의하여 광이 흡수되어 외부양자효율이 저하되는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는, 전극 하측에 전류 저지층을 형성하여 전류 집중을 감소시키고, 이에 따라 외부양자효율을 향상시킬 수 있는 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 발광 다이오드는, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하고, 메사 영역을 가지는 발광 구조물; 상기 제1 도전형 반도체층에 전기적으로 연결되고, 상기 메사 영역과 간격을 가지고 이격되어 위치하는 제1 전극; 상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극; 및 상기 제1 전극 주변에 전류가 집중되지 않고 분산될 수 있도록, 상기 간격에 위치하는 제1 영역을 포함하는 전류 저지층; ;을 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 제1 전류 저지층은 상기 제1 전극의 하측의 적어도 일부 영역에 위치하도록 연장된 제2 영역을 더 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제1 전류 저지층의 상기 제2 영역은 상기 제2 전극에 가까운 상기 제1 전극의 하측에 위치할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제1 전류 저지층은 상기 제1 전극을 둘러싸도록 상기 간격의 전체에 걸쳐서 위치할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제1 전류 저지층은 상기 제2 전극을 향하여 돌출된 돌출 영역을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 돌출 영역은 상기 제1 전극으로부터 상기 제2 전극을 향하여 폭이 감소할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 돌출 영역은 상기 제2 전극에 인접하여 확장된 확장 영역을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 전극의 일부 영역은 상기 확장 영역 상에 위치할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 전류 저지층은 절연물을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 발광 다이오드 패키지는, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하고, 메사 영역을 가지는 발광 구조물; 상기 제1 도전형 반도체층에 전기적으로 연결되고, 상기 메사 영역과 간격을 가지고 이격되어 위치하는 제1 전극; 상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극; 및 상기 제1 전극 주변에 전류가 집중되지 않고 분산될 수 있도록, 상기 간격에 위치하는 제1 영역을 포함하는 전류 저지층;을 포함하는 발광 다이오드; 상기 제1 전극, 상기 제2 전극, 또는 이들 모두와 전기적으로 연결되는 리드프레임; 및 상기 발광 다이오드와 상기 리드프레임을 덮어 보호하는 투명 보호층;을 포함한다.
본 발명의 기술적 사상에 따른 발광 다이오드는, 메사 영역과 n-형 전극의 사이 및 n-형 전극의 하측에 전류 저지층을 형성함으로써, 발광 구조물에 더 균일하게 전류를 제공할 수 있고, 이에 따라 광의 방출되는 발광 구조물의 면적을 더 크게 하여 외부양자효율을 증가시킬 수 있다. 또한, 상기 전류 저지층은 전극에 의한 광 흡수를 방지할 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 발광 다이오드의 사시도이다.
도 2는 본 발명의 일부 실시예들에 따른 도 1의 발광 다이오드의 상면도이다.
도 3은 본 발명의 일부 실시예들에 따른 도 2의 선 III-III을 따라 절취된 발광 다이오드의 단면도이다.
도 4은 본 발명의 일부 실시예들에 따른 도 2의 선 IV-IV를 따라 절취된 발광 다이오드의 단면도이다.
도 5 내지 도 8은 본 발명의 일부 실시예들에 따른 발광 다이오드들의 상면도들이다.
도 9는 본 발명의 일부 실시예들에 따른 발광 다이오드를 포함하는 발광 다이오드 패키지의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다. 본 명세서에서 동일한 부호는 동일한 요소를 지칭한다. 명세서 전체에 걸쳐서 층, 영역, 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "하에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "하에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접적으로 연결되어", 또는 "직접적으로 하에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.
도 1은 본 발명의 일부 실시예들에 따른 발광 다이오드(1)의 사시도이다. 도 2는 본 발명의 일부 실시예들에 따른 도 1의 발광 다이오드(1)의 상면도이다. 도 3은 본 발명의 일부 실시예들에 따른 도 2의 선 III-III을 따라 절취된 발광 다이오드(1)의 단면도이다. 도 4은 본 발명의 일부 실시예들에 따른 도 2의 선 IV-IV를 따라 절취된 발광 다이오드(1)의 단면도이다.
도 1 내지 도 4를 참조하면, 발광 다이오드(1)는 기판(100) 및 기판(100)의 제1 면(102) 상에 위치한 발광 구조물(110), 전류 확산층(120, current spreading layer), 제1 전극(130), 및 제2 전극(140)을 포함한다. 또한, 선택적으로(optionally), 기판(100)의 제2 면(104)에 위치한 제1 반사 부재(170), 제2 반사 부재(180), 또는 이들 모두를 더 포함할 수 있다.
기판(100)은 사파이어(Al2O3), 실리콘 탄화물(SiC), 갈륨 질화물(GaN), 갈륨 비소(GaAs), 실리콘(Si), 게르마늄(Ge), 아연 산화물(ZnO), 마그네슘 산화물(MgO), 알루미늄 질화물(AlN), 붕산 질화물(BN), 갈륨 인화물(GaP), 인듐 인화물(InP), 리튬-알루미늄 산화물(LiAl2O3) 중 어느 하나를 포함할 수 있다. 도시되지는 않았으나, 기판(100)의 상면, 하면, 또는 이들 모두에는 광을 반사시킬 수 있는 요철 패턴(미도시)이 형성될 수 있으며, 상기 요철 패턴은 스트라이프 형태, 렌즈 형태, 기둥 형태, 뿔 형태 등 다양한 형상을 가질 수 있다.
기판(100)의 제1 면(102) 상에는 기판(100)과 발광 구조물(110) 사이의 격자 부정합을 완화하기 위한 버퍼층(106)이 위치할 수 있다. 버퍼층(106)은 단일층 또는 다중층으로 형성될 수 있고, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, AlGaInN, AlInN 중 적어도 어느 하나를 포함할 수 있다. 도시되지는 않았으나, 기판(100) 또는 버퍼층(106) 상에 언도프드(undoped) 반도체층(미도시)이 위치할 수 있고, 상기 언도프드 반도체층은 GaN를 포함할 수 있다.
발광 구조물(110)은 기판(100) 상에 위치할 수 있고, 또한 버퍼층(106) 상에 위치할 수 있다. 발광 구조물(110)은 복수의 도전형 반도체층이 기판(100)을 기준으로 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 하나로 형성될 수 있다. 이하에서는 발광 구조물(110)이 n-p 접합 구조인 경우를 일 예로 설명하기로 한다.
발광 구조물(110)은 순차적으로 적층된 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)을 포함할 수 있다. 발광 구조물(110)은, 예를 들어 전자빔 증착(electron beam evaporation), 물리기상증착(physical vapor deposition, PVD), 화학기상증착(chemical vapor deposition, CVD), 플라즈마 강화 CVD(plasma enhanced CVD, PECVD), 플라즈마 레이저 증착(plasma laser deposition, PLD), 듀얼 타입 열증착(dual-type thermal evaporator), 스퍼터링(sputtering), 유기금속 화학기상증착(metal organic chemical vapor deposition, MOCVD), 분자빔 에피택시(Molecular Beam Epitaxy, MBE), 수소화물 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE) 등을 이용하여 형성할 수 있다.
발광 구조물(110)에 순방향으로 전압을 인가하면, 활성층(114)의 전도대에 있는 전자와 가전자대에 있는 정공이 천이되어 재결합하고, 에너지 갭에 해당하는 에너지가 광으로 방출된다. 활성층(114)을 구성하는 물질의 종류에 따라서 방출되는 광의 파장이 결정된다. 또한, 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)은 상기 인가되는 전압에 따라 전자 또는 정공을 활성층(114)에 제공하는 기능을 수행할 수 있다. 제1 도전형 반도체층(112)과 제2 도전형 반도체층(116)은 서로 다른 도전형을 가지도록 서로 다른 불순물들을 포함할 수 있다. 예를 들어 제1 도전형 반도체층(112)은 n-형 불순물들을 포함할 수 있고, 제2 도전형 반도체층(116)은 p-형 불순물들을 포함할 수 있다. 이러한 경우에는, 제1 도전형 반도체층(112)는 전자를 제공할 수 있고, 제2 도전형 반도체층(116)은 정공을 제공할 수 있다. 또한, 이와 반대로, 제1 도전형 반도체층(112)이 p-형이고, 제2 도전형 반도체층(116)이 n-형인 경우도 본 발명의 기술적 사상에 포함된다. 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)은 각각 III족-V족 화합물 물질을 포함할 수 있고, 예를 들어 갈륨 질화물계 물질을 포함할 수 있다.
제1 도전형 반도체층(112)은 n-형 도판트가 도핑된 n-형 반도체층으로 구현될 수 있고, 예를 들어 n-형 AlxInyGazN (0≤x, y, z ≤1, x+y+z=1)을 포함할 수 있다. 예를 들어 제1 도전형 반도체층(112)은 n-형 GaN을 포함할 수 있다. 상기 n-형 도판트는 실리콘(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 및 텔루륨(Te) 중 적어도 어느 하나일 수 있다.
제2 도전형 반도체층(116)은 p-형 도판트가 도핑된 p-형 반도체층으로 구현될 수 있고, 예를 들어 p-형 AlxInyGazN (0≤x, y, z ≤1, x+y+z=1)을 포함할 수 있다. 예를 들어 제2 도전형 반도체층(116)은 p-형 GaN을 포함할 수 있다. 상기 n-형 도판트는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 베릴륨(Be), 및 바륨(Ba) 중 적어도 어느 하나일 수 있다. 도시되지는 않았으나, 제2 도전형 반도체층(116)은 광을 산란 및 굴절시켜 외부로 방출시키도록 요철 패턴(미도시)이 상측 표면에 형성될 수 있다.
활성층(114)은 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)에 비하여 낮은 에너지 밴드갭을 가지므로 발광을 활성화할 수 있다. 활성층(114)은 다양한 파장의 광을 방출할 수 있으며, 예를 들어 적외선, 가시 광선, 또는 자외선을 방출할 수 있다. 활성층(114)은 III족-V족 화합물 물질을 포함할 수 있고, 예를 들어 AlxInyGazN (0≤x, y, z ≤1, x+y+z=1)을 포함할 수 있고, 예를 들어 InGaN 또는 AlGaN을 포함할 수 있다. 또한, 활성층(114)은 단일양자우물(single quantum well, SQW) 또는 다중양자우물(multi quantum well, MQW)을 포함할 수 있다. 활성층(114)은 양자 우물층과 양자 장벽층의 적층 구조를 가질 수 있고, 상기 양자 우물층과 상기 양자 장벽층의 갯수는 설계 상의 필요에 따라 다양하게 변경될 수 있다. 또한, 활성층(114)은, 예를 들어 GaN/InGaN/GaN MQW 구조 또는 GaN/AlGaN/GaN MQW 구조를 포함할 수 있다. 그러나 이는 예시적이며, 활성층(114)은 구성 물질에 따라 방출되는 광의 파장이 달라지며, 예를 들어, 인듐의 양이 약 22%의 경우에는 청색 광을 발광할 수 있고, 약 40%의 경우에는 녹색 광을 발광할 수 있다. 본 발명의 기술적 사상은 활성층(114)의 구성 물질에 대해 한정하는 것은 아니다.
발광 구조물(110)은 활성층(114) 및 제2 도전형 반도체층(116)의 일부 영역이 제거된 메사(mesa) 영역(M)을 가질 수 있고, 또한 제1 도전형 반도체층(112)의 일부가 제거될 수 있다. 활성층(114)은 메사 영역(M)에 한정되어 광을 방출할 수 있다. 메사 영역(M)을 형성함에 따라, 제1 도전형 반도체층(112)의 일부 영역이 노출될 수 있다. 메사 영역(M)은 유도결합 플라즈마 반응성 이온 식각(inductively coupled plasma reactive ion etching, ICP-RIE), 습식 식각 또는 건식 식각을 이용하여 형성할 수 있다.
전류 확산층(120)은 제2 도전형 반도체층(116) 상에 위치할 수 있다. 전류 확산층(120)은 제2 전극(140)으로부터 주입되는 전류를 제2 도전형 반도체층(116)에 대하여 균일하게 분산하는 기능을 수행할 수 있다. 전류 확산층(120)은 전체적으로 패턴이 없는 박막 형태를 가지거나 또는 일정한 패턴 형태를 가질 수 있다. 전류 확산층(120)은 제2 도전형 반도체층(116)과의 접착성을 위해 메쉬(mesh) 구조의 패턴으로 형성될 수 있다. 전류 확산층(120)은 투명하고 전도성이 있는 물질을 포함할 수 있으며, 투명 전극층으로 지칭될 수 있다. 전류 확산층(120)은 금속을 포함할 수 있고, 예를 들어 니켈(Ni)과 금(Au)의 복합층일 수 있다. 또한, 전류 확산층(120)은 산화물을 포함할 수 있고, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), AZO(aluminum zinc oxide), IAZO(indium aluminum zinc oxide), GZO(gallium zinc oxide), IGO(indium gallium oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(aluminum tin oxide), IWO(indium tungsten oxide), CIO(cupper indium oxide), MIO(magnesium indium oxide), MgO, ZnO, In2O3, TiTaO2, TiNbO2, TiOx, RuOx, 및 IrOx 중 적어도 어느 하나를 포함할 수 있다. 전류 확산층(120)은 예를 들어 증착(Evaporation) 또는 스퍼터링을 이용하여 형성할 수 있으며, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 또한, 전류 확산층(120)은 광을 산란 및 굴절시켜 외부로 방출시키도록 요철 패턴(미도시)이 상측 표면에 형성될 수 있다.
제1 전극(130)은 메사 영역(M)으로부터 노출된 제1 도전형 반도체층(112) 상에 위치할 수 있고, 제1 도전형 반도체층(112)과 전기적으로 연결될 수 있다. 제1 전극(130)은 메사 영역(M)과 간격(G)을 가지고 이격되어 위치할 수 있다.
제1 전극(130)은 제1 도전형 반도체층(112)과 오믹 콘택을 형성하는 물질을 포함할 수 있고, 예를 들어 금(Au), 은(Ag), 알루미늄(Al), 팔라듐(Pd), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 주석(Sn), 크롬(Cr), 백금(Pt), 텅스텐(W), 코발트(Co), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 아연(Zn), 마그네슘(Mg) 또는 이들의 합금을 포함할 수 있고, 예를 들어 탄소나노튜브(carbon nano tube)를 포함할 수 있다. 제1 전극(130)은 단일층으로 구성되거나 또는 다중층으로 구성될 수 있고, 예를 들어 Ti/Al, Cr/Au, Ti/Au, Au/Sn과 같은 다중층으로 구성될 수 있다. 제1 전극(130)는 패키지 공정에서 본딩 와이어가 연결될 수 있다.
제2 전극(140)은 제2 도전형 반도체층(114) 상에 위치할 수 있고, 제2 도전형 반도체층(114)과 전기적으로 연결될 수 있다. 또한, 제2 전극(140)은 전류 확산층(120) 상에 위치할 수 있다. 제1 전극(130)과 제2 전극(140)은 서로 대향하도록 위치할 수 있다. 제2 전극(140)은 전류 확산층(120)과 오믹 콘택을 형성하는 물질을 포함할 수 있고, 예를 들어 금(Au), 은(Ag), 팔라듐(Pd), 티타늄(Ti), 니켈(Ni), 주석(Sn), 크롬(Cr), 백금(Pt), 텅스텐(W), 코발트(Co), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 아연(Zn), 마그네슘(Mg) 또는 이들의 합금을 포함할 수 있고, 예를 들어 탄소나노튜브를 포함할 수 있다. 제2 전극(140)은 단일층으로 구성되거나 또는 다중층으로 구성될 수 있고, 예를 들어 Ni/Au, Pd/Au, Pd/Ni 과 같은 다중층으로 구성될 수 있다. 제2 전극(140)은 패키지 공정에서 본딩 와이어가 연결될 수 있다.
제1 전극(130)과 제2 전극(140)은 열증착, 전자빔 증착(e-beam evaporation), 스퍼터링(sputtering), 또는 화학기상증착(chemical vapor deposition)을 이용하여 형성할 수 있으며, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 또한, 제1 전극(130)과 제2 전극(140)은 리프트 오프(lift-off), 도금법 등 다양한 방법을 이용하여 형성할 수 있다. 또한, 제1 전극(130)과 제2 전극(140)은 오믹 콘택을 향상시키기 위하여 열처리될 수 있다.
제2 전극(140)은 본딩 와이어가 연결되는 전극 패드부(142) 및 제1 전극(130)을 향하여 연장된 전극 핑거부(144)를 더 포함할 수 있다. 전극 핑거부(144)는 전류를 전류 확산층(120)에 더 균일하게 분산시킬 수 있다. 전극 패드부(142)와 전극 핑거부(144)는 동일한 물질로 형성될 수 있고, 동시에 형성될 수 있다.
제2 전극(140)의 하측에는 반사 전극층(148)을 더 포함할 수 있다. 반사 전극층(148)은 광을 반사하여 제2 전극(140)이 광을 흡수하는 것을 방지할 수 있다. 반사 전극층(148)은 알루미늄(Al), 은(Ag), 이들의 합금, 은(Ag)계 산화물(Ag-O) 또는 APC 합금(Ag, Pd, Cu를 포함하는 합금)을 포함할 수 있다. 또한, 반사 전극층(148)은 로듐(Rh), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 루테늄(Ru), 이리듐(Ir) 및 백금(Pt) 중의 적어도 어느 하나를 더 포함할 수 있다. 또한, 반사 전극층(148)은 전류 확산층(120)과 제2 전극(140) 사이의 오믹 접촉을 증가시키는 물질로 구성될 수 있다.
제1 전류 저지층(150)은 제1 전극(130)과 메사 영역(M) 사이의 간격(G)에 위치할 수 있다. 또한, 제1 전류 저지층(150)은 제1 전극(130)의 적어도 일부 영역의 하측에 위치하도록 연장될 수 있고, 제1 전극(130) 주변에 전류가 집중되지 않고 분산될 수 있도록 기능할 수 있다. 또한, 제2 전류 저지층(160)은 제2 전극(140)의 하측에 위치할 수 있고, 제2 전극(140) 주변에 전류가 집중되지 않고 분산될 수 있도록 기능할 수 있다. 제1 전류 저지층(150) 및 제2 전류 저지층(160)에 대하여는 하기에 상세하게 설명하기로 한다.
선택적으로(optionally), 반사 방지층(190, anti-reflection layer)이 전류 확산층(120) 상에 위치할 수 있다. 반사 방지층(190)은 광의 내부 반사를 감소시키고, 내부에서 방출된 광을 산란 및 굴절시켜 외부로 더 용이하게 방출시키는 기능을 할 수 있다. 반사 방지층(190)은 울퉁불퉁한(roughened) 표면을 가질 수 있고, 규칙적인 패턴 또는 불규칙적 패턴일 수 있고, 또는 광결정(photonic crystal) 구조를 가질 수 있다. 반사 방지층(190)은 투명한 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물(SiO2), 다공질 SiO2, KH2PO4(KDP), NH4H2PO4, CaCO3, BaB2O4, NaF, 및 Al2O3 중 적어도 어느 하나를 포함할 수 있다. 반사 방지층(190)은 전류 확산층(120) 상에 투명한 절연층을 형성하고, 상기 투명한 절연층을 식각하여 형성할 수 있다.
제1 반사 부재(170)와 제2 반사 부재(180)는 기판(100)의 제2 면(104) 상에 위치할 수 있고, 활성층(114)으로부터 방출된 광을 반사시키는 기능을 수행할 수 있다. 도면에서는, 기판(100)의 제2 면(104)으로부터 제1 반사 부재(170)와 제2 반사 부재(180)의 순서로 위치하고 있으나, 이와 반대로 제2 반사 부재(180)와 제2 반사 부재(180)의 순서로 위치할 수 있다.
제1 반사 부재(170)는 분산 브래그 반사기(distributed Bragg reflector, DBR)일 수 있다. 제1 반사 부재(170)는 "mλ/4n" 의 두께를 각각 가지고 교대로 적층된 복수의 층들로 구성될 수 있다. 여기에서, λ는 방출되는 광의 파장, n은 매질의 굴절률, m은 홀수이다. 제1 반사 부재(170)은 저굴절률층(172)과 고굴절률층(174)의 적층 구조가 연속적으로 반복되어 적층 구조를 가질 수 있다. 저굴절률층(172)은, 예를 들어 실리콘 산화물(SiO2, 굴절률 1.4) 또는 알루미늄 산화물(Al2O3, 굴절률 1.6)을 포함할 수 있다. 굴절률층(174)은, 예를 들어, 실리콘 질화물(Si3N4, 굴절률 2.05~2.25) 티타늄 질화물(TiO2, 굴절률 2 이상), 또는 Si-H(굴절률 3 이상)를 포함할 수 있다.
제2 반사 부재(180)는, 예를 들어 금속을 포함할 수 있고, 예를 들어 은(Ag), 알루미늄(Al), 로듐(Rh), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 루테늄(Ru), 이리듐(Ir), 백금(Pt) 또는 이들을 합금을 포함할 수 있다. 제2 반사 부재(180)는 단일층으로 구성되거나 또는 다중층으로 구성될 수 있다.
도시되지는 않았지만, 외부로부터의 전기적 단락 방지와 충격 방지를 위하여, 실리콘 산화막과 같은 봉지 부재(미도시)로 발광 다이오드(1)의 전체 구조를 덮을 수 있다.
이하에서는, 제1 전류 저지층(150) 및 제2 전류 저지층(160)에 대하여 상세하게 설명하기로 한다.
제1 전류 저지층(150)은 제1 전극(130)과 메사 영역(M) 사이의 간격(G)에 위치하는 제1 영역(152)을 포함할 수 있고, 또한, 제1 전극(130)의 적어도 일부 영역의 하측에 위치하도록 연장된 제2 영역(154)을 포함할 수 있다. 제1 전류 저지층(150)의 제2 영역(154)은 제2 전극(140)에 가까운 제1 전극(130)의 하측에 위치할 수 있다.
제1 전류 저지층(150)은 제1 도전형 반도체층(112)과 쇼트키 콘택을 이루도록 형성할 수 있다. 제1 전류 저지층(150)은, 제2 전극(140)으로부터 제1 전극(130)을 향하여 흐르는 전류의 일부를 차단할 수 있고, 제2 전극(140)과 상대적으로 가까운 제1 전극(130)의 부분에 전류가 집중되어 흐르는 것을 방지할 수 있다. 즉, 제2 전극(140)의 전극 핑거부(144)의 말단(146)과 이와 인접한 제1 전극(130) 사이에 위치한 부분에 전류가 집중되어 흐르는 것을 방지할 수 있다. 도 2 및 도 3에는 예시적인 전류의 흐름이 실선 화살표로 도시되어 있다. 이에 따라 제1 전류 저지층(150)은 발광 구조물(110)에 더 균일하게 전류를 제공할 수 있고, 이에 따라 광의 방출되는 발광 구조물(110)의 면적을 더 크게 하여 외부양자효율을 증가시킬 수 있다.
또한, 제1 전류 저지층(150)은 광을 반사할 수 있고, 이에 따라 제1 전극(130)이 광을 흡수하는 것을 방지할 수 있다. 도 4에는 제1 전류 저지층(150)에 의하여 반사되는 광의 흐름이 점선 화살표로 도시되어 있다.
제2 전류 저지층(160)은 제2 전극(140)의 하측에 위치할 수 있다. 또한, 제2 전류 저지층(160)은 전류 확산층(120)과 제2 도전형 반도체층(116) 사이에 위치할 수 있다. 제2 전류 저지층(160)은 제2 도전형 반도체층(116)과 쇼트키 콘택을 이루도록 형성할 수 있다. 제2 전류 저지층(160)은 제2 전극(140)으로부터 직접적으로 하측 방향으로의 전류의 흐름을 저지시킬 수 있고 제1 전극(130)과 상대적으로 가까운 제2 전극(140)의 부분에 전류가 집중되어 흐르는 것을 방지할 수 있다. 이에 따라, 제2 전류 저지층(160)은 제2 도전형 반도체층(116)에 전류가 균일하게 분산되는 기능을 할 수 있다.
결과적으로, 제1 전류 저지층(150)과 제2 전류 저지층(160)에 의하여 활성층(114)에 더 균일하게 전류를 제공할 수 있고, 이에 따라 광의 방출되는 활성층(114)의 면적을 더 크게 하여 외부 양자효율을 증가시킬 수 있다.
제2 전류 저지층(160)은 제2 전극(140)에 전체적으로 대응하여 형성될 수 있고, 제2 전극(140)의 면적과 동일한 면적을 가지거나 더 큰 면적을 가질 수 있다. 제2 전류 저지층(160)은 제2 전극(140)의 형상과 대응하는 형상을 가질 수 있고, 예를 들어 전극 패드부(142) 및 전극 핑거부(144)의 형상과 대응하는 형상을 가질 수 있다. 따라서, 전극 핑거부(144)의 하측에 위치하는 제2 전류 저지층(160)은 상대적으로 좁은 폭을 가질 수 있고, 전극 패드부(142)의 하측에 위치하는 제2 전류 저지층(160)은 상대적으로 넓은 폭을 가질 수 있다.
제1 전류 저지층(150) 및 제2 전류 저지층(160)은, 예를 들어 산화물과 같은 절연체일 수 있다. 제1 전류 저지층(150) 및 제2 전류 저지층(160)은 불투명하거나 또는 투명할 수 있다. 제1 전류 저지층(150) 및 제2 전류 저지층(160)은, 예를 들어 산화물 또는 질화물일 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등일 수 있고, 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)의 일부 영역을 산소 플라즈마 공정을 이용하여 산화시켜 형성한 갈륨 산화물(GaxOy)일 수 있다. 제1 전류 저지층(150) 및 제2 전류 저지층(160)은 동일한 물질을 포함할 수 있고, 또는 서로 다른 물질을 포함할 수 있다. 또한, 제1 전류 저지층(150) 및 제2 전류 저지층(160)은 동일한 공정에서 형성될 수 있고, 또는 서로 다른 공정에서 형성될 수 있다. 이와 같은 제1 전류 저지층(150) 및 제2 전류 저지층(160)을 구성하는 물질은 예시적이며, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
도 5 내지 도 8은 본 발명의 일부 실시예들에 따른 발광 다이오드들의 상면도들이다. 도 5 내지 도 8에 도시된 실시예들은 도 2에 도시된 실시예와 비교하여 제1 전류 저지층(150)의 형상이 상이한 경우에 관한 것이다. 따라서, 도 2를 참조하여 설명한 실시예와 중복되는 설명은 생략하기로 한다.
도 5를 참조하면, 발광 다이오드(1a)는 제1 전극(130)을 둘러싸도록 간격(G)의 전체에 걸쳐서 위치하는 제1 영역(152a)을 가지는 제1 전류 저지층(150a)을 포함할 수 있다. 제1 전류 저지층(150a)은 제2 전극(140)에 가까운 제1 전극(130)의 일부 영역의 하측에 위치하는 제2 영역(154a)을 포함할 수 있다. 이에 따라 제1 영역(152a)의 일부분은 제2 영역(154a)으로 연장되고, 다른 부분은 제1 전극(130)과 연결된다.
본 실시예에서는, 제1 전류 저지층(150a)이 제1 전극(130)을 전체적으로 둘러싸도록 위치함으로써, 제1 전극(130)의 일부에, 예를 들어 전극 핑거부(144)의 말단(146)과 이와 인접한 제1 전극(130) 사이에 위치한 부분에 전류가 집중되어 흐르는 것을 방지할 수 있다. 이에 따라 제1 전류 저지층(150a)은 발광 구조물(110)에 더 균일하게 전류를 제공할 수 있고, 이에 따라 광의 방출되는 발광 구조물(110)의 면적을 더 크게 하여 외부양자효율을 증가시킬 수 있다.
도 6을 참조하면, 발광 다이오드(1b)는 제1 전극(130)을 둘러싸도록 간격(G)에 위치하는 제1 영역(152b) 및 제2 전극(140)에 가까운 제1 전극(130)의 일부 영역의 하측에 위치하는 제2 영역(154b)을 가지는 제1 전류 저지층(150b)을 포함할 수 있다. 제1 영역(152b)은 간격(G)의 전체에 걸쳐서 위치하거나 또는 일부에 대하여 위치할 수 있다. 또한, 제1 전류 저지층(150b)은 제1 영역(152b)으로부터 제2 전극(140)을 향하여 돌출된 돌출 영역(156b)을 더 포함할 수 있다. 돌출 영역(156b)은 제2 전극(140)의 전극 핑거부(144)를 향하여 돌출될 수 있다. 돌출 영역(156b)은 균일한 폭을 가지거나 또는 제2 전극(140)을 향하는 방향으로 감소되는 폭을 가질 수 있다.
본 실시예에서는, 제1 전류 저지층(150b)의 돌출 영역(156b)을 포함함에 따라, 제1 전류 저지층(150b)은 제2 전극(140)의 전극 핑거부(144)의 말단(146)과 이에 인접한 제1 전극(130)의 사이에 위치한 부분이 상대적으로 두껍게 형성됨으로써, 상기 부분에 전류가 집중되는 것을 방지 할 수 있다. 이에 따라 제1 전류 저지층(150b)은 발광 구조물(110)에 더 균일하게 전류를 제공할 수 있고, 이에 따라 광의 방출되는 발광 구조물(110)의 면적을 더 크게 하여 외부양자효율을 증가시킬 수 있다.
도 7을 참조하면, 발광 다이오드(1c)는 제1 전극(130)을 둘러싸도록 간격(G)에 위치하는 제1 영역(152c) 및 제2 전극(140)에 가까운 제1 전극(130)의 일부 영역의 하측에 위치하는 제2 영역(154c)을 가지는 제1 전류 저지층(150c)을 포함할 수 있다. 제1 영역(152c)은 간격(G)의 전체에 걸쳐서 위치하거나 또는 일부에 대하여 위치할 수 있다. 또한, 제1 전류 저지층(150c)은 제1 영역(152c)으로부터 제2 전극(140)을 향하여 돌출된 돌출 영역(156c)을 포함할 수 있고, 돌출 영역(156c)에서 전극 핑거부(144)에 인접한 방향으로 연장되고 확장된 확장 영역(158c)을 포함할 수 있다. 확장 영역(158c)은 원형 또는 다각형의 형상을 가질 수 있고, 예를 들어 정원형, 타원형, 삼각형, 사각형, 오각형, 육각형 등의 형상을 가질 수 있다.
본 실시예에서는, 제1 전류 저지층(150c)의 돌출 영역(156c) 및 확장 영역(158c)을 포함함에 따라, 제1 전류 저지층(150c)은 제2 전극(140)의 전극 핑거부(144)의 말단(146)과 이에 인접한 제1 전극(130)의 사이에 위치한 부분이 상대적으로 두껍게 형성됨으로써 상기 부분에 전류가 집중되는 것을 방지 할 수 있다. 또한 돌출 영역(156c)의 폭을 감소시킬 수 있으므로 제1 전류 저지층(150c)에 의하여 광이 차단되는 면적을 최소화할 수 있다. 이에 따라 제1 전류 저지층(150c)은 발광 구조물(110)에 더 균일하게 전류를 제공할 수 있고, 이에 따라 광의 방출되는 발광 구조물(110)의 면적을 더 크게 하여 외부양자효율을 증가시킬 수 있다.
도 8을 참조하면, 발광 다이오드(1d)는 도 7에서 설명한 바와 유사한 제1 영역(152d), 제2 영역(154d), 돌출 영역(156d) 및 확장 영역(158d)을 포함한다. 또한, 제2 전극(140)의 전극 핑거부(144)의 말단(164)은 확장 영역(158d) 상에 위치하여 절연될 수 있다. 본 실시예에서는, 제1 전류 저지층(150d)의 돌출 영역(156d) 및 확장 영역(158d)을 포함하고, 제2 전극(140)의 전극 핑거부(144)의 말단(146)이 확장 영역(158d) 상에 위치함에 따라, 제1 전류 저지층(150d)은 제2 전극(140)의 전극 핑거부(144)의 말단(146)과 이에 인접한 제1 전극(130)의 사이에 위치한 부분이 상대적으로 두껍게 형성됨으로써 상기 부분에 전류가 집중되는 것을 방지 할 수 있고, 돌출 영역(156d)의 폭을 감소시킬 수 있으므로 제1 전류 저지층(150d)에 의하여 광이 차단되는 면적을 최소화할 수 있고, 또한 전극 핑거부(144)의 말단(146)이 절연됨으로써 말단(146)에 전류가 집중되는 것을 방지 할 수 있다. 이에 따라 제1 전류 저지층(150d)은 발광 구조물(110)에 더 균일하게 전류를 제공할 수 있고, 이에 따라 광의 방출되는 발광 구조물(110)의 면적을 더 크게 하여 외부양자효율을 증가시킬 수 있다.
상술한 실시예들에 있어서, 상기 발광 다이오드가 래터럴(lateral) 형태를 가지는 경우에 대하여 설명되었으나, 이는 예시적이다. 본 발명의 기술적 사상에 따른 발광 다이오드는 플립칩(flip-chip)형, 버티컬(vertical)형, 또는 다양한 형상을 가질 수 있음을 본 발명이 속하는 분야의 당업자는 이해할 수 있다.
도 9는 본 발명의 일부 실시예들에 따른 발광 다이오드(1)를 포함하는 발광 다이오드 패키지(1000)의 단면도이다.
도 9를 참조하면, 발광 다이오드 패키지(1000)는 리드프레임(1100)상에 페이스트와 같은 접착 부재(1200)에 의해 부착된 발광 다이오드(1)를 포함한다. 발광 다이오드(1), 즉 발광 다이오드(1)의 전극들과 리드프레임(1100)은 본딩 와이어(1300)에 의하여 전기적으로 연결된다. 발광 다이오드(1)는 전체적으로 에폭시와 같은 투명 보호층(1400)으로 덮인다. 리드프레임(1100)을 통하여 전류가 제공되면, 발광 다이오드(1)의 발광 구조물에서 광이 방출되고, 이어서 투명 보호층(1400)을 통하여 발광된다. 이러한, 발광 다이오드 패키지(1000)는 예시적이며, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
1, 1a, 1b, 1c, 1d, 2, 2a: 발광 다이오드,
100: 기판, 102: 제1 면, 104: 제2 면, 106: 버퍼층,
110: 발광 구조물, 112: 제1 도전형 반도체층, 114: 활성층,
116: 제2 도전형 반도체층, 120: 전류 확산층, 130: 제1 전극,
140: 제2 전극, 142: 전극 패드부, 144: 전극 핑거부, 146: 말단
148: 반사 전극층,
150, 150a, 150b, 150c, 150d: 제1 전류 저지층,
152, 152a, 152b, 152c, 152d: 제1 영역,
154, 154a, 154b, 154c, 154d: 제2 영역,
156b, 156c, 156d: 돌출 영역, 158c, 158d: 확장 영역,
160: 제2 전류 저지층,
170: 제1 반사 부재, 172: 저굴절률층, 174: 고굴절률층,
180: 제2 반사 부재, 190: 반사 방지층
1000: 발광 다이오드 패키지, 1100: 리드프레임
1200: 접착 부재, 1300: 본딩 와이어, 1400: 투명 보호층

Claims (10)

  1. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하고, 메사(mesa) 영역을 가지는 발광 구조물;
    상기 제1 도전형 반도체층에 전기적으로 연결되고, 상기 메사 영역과 간격을 가지고 이격되어 위치하는 제1 전극;
    상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극; 및
    상기 제1 전극 주변에 전류가 집중되지 않고 분산될 수 있도록, 상기 간격에 위치하는 제1 영역을 포함하는 전류 저지층;
    을 포함하는 전류 저지층을 갖는 발광 다이오드.
  2. 제 1 항에 있어서,
    상기 제1 전류 저지층은 상기 제1 전극의 하측의 적어도 일부 영역에 위치하도록 연장된 제2 영역을 더 포함하는 것을 특징으로 하는 전류 저지층을 갖는 발광 다이오드.
  3. 제 2 항에 있어서,
    상기 제1 전류 저지층의 상기 제2 영역은 상기 제2 전극에 가까운 상기 제1 전극의 하측에 위치하는 것을 특징으로 하는 전류 저지층을 갖는 발광 다이오드.
  4. 제 1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 제1 전류 저지층은 상기 제1 전극을 둘러싸도록 상기 간격의 전체에 걸쳐서 위치하는 것을 특징으로 하는 전류 저지층을 갖는 발광 다이오드.
  5. 제 1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 제1 전류 저지층은 상기 제2 전극을 향하여 돌출된 돌출 영역을 포함하는 것을 특징으로 하는 전류 저지층을 갖는 발광 다이오드.
  6. 제 5 항에 있어서,
    상기 돌출 영역은 상기 제1 전극으로부터 상기 제2 전극을 향하여 폭이 감소하는 것을 특징으로 하는 전류 저지층을 갖는 발광 다이오드.
  7. 제 5 항에 있어서,
    상기 돌출 영역은 상기 제2 전극에 인접하여 확장된 확장 영역을 포함하는 것을 특징으로 하는 전류 저지층을 갖는 발광 다이오드.
  8. 제 7 항에 있어서,
    상기 제2 전극의 일부 영역은 상기 확장 영역 상에 위치하는 것을 특징으로 하는 전류 저지층을 갖는 발광 다이오드.
  9. 제 1 항에 있어서,
    상기 전류 저지층은 절연물을 포함하는 것을 특징으로 하는 전류 저지층을 갖는 발광 다이오드.
  10. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하고, 메사 영역을 가지는 발광 구조물; 상기 제1 도전형 반도체층에 전기적으로 연결되고, 상기 메사 영역과 간격을 가지고 이격되어 위치하는 제1 전극; 상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극; 및 상기 제1 전극 주변에 전류가 집중되지 않고 분산될 수 있도록, 상기 간격에 위치하는 제1 영역을 포함하는 전류 저지층;을 포함하는 발광 다이오드;
    상기 제1 전극, 상기 제2 전극, 또는 이들 모두와 전기적으로 연결되는 리드프레임; 및
    상기 발광 다이오드와 상기 리드프레임을 덮어 보호하는 투명 보호층;
    을 포함하는 전류 저지층을 갖는 발광 다이오드 패키지.
KR1020100140670A 2010-12-31 2010-12-31 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지 KR20120078386A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100140670A KR20120078386A (ko) 2010-12-31 2010-12-31 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100140670A KR20120078386A (ko) 2010-12-31 2010-12-31 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지

Publications (1)

Publication Number Publication Date
KR20120078386A true KR20120078386A (ko) 2012-07-10

Family

ID=46711747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100140670A KR20120078386A (ko) 2010-12-31 2010-12-31 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지

Country Status (1)

Country Link
KR (1) KR20120078386A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068912A1 (ko) * 2013-11-08 2015-05-14 일진엘이디(주) 균일한 전류 확산 구조를 가진 발광 다이오드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068912A1 (ko) * 2013-11-08 2015-05-14 일진엘이디(주) 균일한 전류 확산 구조를 가진 발광 다이오드

Similar Documents

Publication Publication Date Title
KR101169036B1 (ko) 전류 저지층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR101493321B1 (ko) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
KR101300781B1 (ko) 개구부가 형성된 전류 분산층을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101312403B1 (ko) 복수의 전류차단 홀을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101007139B1 (ko) 발광소자 및 그 제조방법
US9786814B2 (en) Ultraviolet light emitting device
KR102624111B1 (ko) 자외선 발광소자
KR20110044020A (ko) 발광소자 및 그 제조방법
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR20120078382A (ko) 반사벽을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101206523B1 (ko) 상부 핑거 및 하부 핑거를 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101294824B1 (ko) 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101294823B1 (ko) 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101223226B1 (ko) 개구부를 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101204429B1 (ko) 반사층이 형성된 전극을 갖는 발광 다이오드와, 발광 다이오드 패키지 및 이의 제작 방법
KR20120078377A (ko) 전류 저지 패턴을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101204430B1 (ko) 리세스 영역에 형성되는 본딩 패드들을 가지는 발광 다이오드 및 발광 다이오드 패키지
KR101312404B1 (ko) 전류 저지 패턴들을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101223225B1 (ko) 테두리 영역에 형성된 광 추출층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR101148190B1 (ko) 리세스들을 가지는 발광 다이오드 및 발광 다이오드 패키지
KR20120078386A (ko) 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101081166B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101148189B1 (ko) 핑거를 갖는 발광 다이오드 및 발광 다이오드 패키지
KR20160046186A (ko) 발광소자 및 조명시스템
KR20120084563A (ko) 영역 구분형 발광 다이오드 및 발광 다이오드 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application