KR100691497B1 - 발광 소자 및 이의 제조 방법 - Google Patents

발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR100691497B1
KR100691497B1 KR1020050053797A KR20050053797A KR100691497B1 KR 100691497 B1 KR100691497 B1 KR 100691497B1 KR 1020050053797 A KR1020050053797 A KR 1020050053797A KR 20050053797 A KR20050053797 A KR 20050053797A KR 100691497 B1 KR100691497 B1 KR 100691497B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
light emitting
emitting device
mask pattern
Prior art date
Application number
KR1020050053797A
Other languages
English (en)
Other versions
KR20060134254A (ko
Inventor
이종람
이재호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020050053797A priority Critical patent/KR100691497B1/ko
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to US11/993,965 priority patent/US8476648B2/en
Priority to EP06769008A priority patent/EP1897151A4/en
Priority to PCT/KR2006/002427 priority patent/WO2006137711A1/en
Priority to EP09014468.4A priority patent/EP2161752B1/en
Priority to JP2008518038A priority patent/JP2008544540A/ja
Priority to EP20140161338 priority patent/EP2750194A1/en
Priority to CN2006800225831A priority patent/CN101203966B/zh
Publication of KR20060134254A publication Critical patent/KR20060134254A/ko
Application granted granted Critical
Publication of KR100691497B1 publication Critical patent/KR100691497B1/ko
Priority to US12/568,630 priority patent/US7723737B2/en
Priority to US12/613,275 priority patent/US7951626B2/en
Priority to JP2009262658A priority patent/JP2010034608A/ja
Priority to US12/630,370 priority patent/US7977691B2/en
Priority to JP2012021079A priority patent/JP5554792B2/ja
Priority to US13/862,052 priority patent/US8704246B2/en
Priority to US14/015,411 priority patent/US8895957B2/en
Priority to JP2014022820A priority patent/JP2014112713A/ja
Priority to US14/550,815 priority patent/US9209223B2/en
Priority to US14/958,253 priority patent/US9627435B2/en
Priority to US15/461,026 priority patent/US9929208B2/en
Priority to US15/898,644 priority patent/US10340309B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

본 발명은 기판, 상기 기판 상에 형성된 N형 반도체층 및 상기 N형 반도체층 상에 형성된 P형 반도체층을 포함하고, 상기 N형 반도체층 또는 P형 반도체층을 포함하는 측면이 수평면으로부터 20 내지 80°의 기울기를 갖는 것을 특징으로 하는 발광 소자 및 이의 제조 방법을 제공한다. 본 발명에 의한 발광 소자 및 이의 제조 방법은 발광 효율, 외부 양자 효율, 추출 효율 등의 특성을 향상시키고 신뢰성을 확보하여, 고광도, 고휘도의 광을 발광할 수 있는 장점이 있다.
발광 소자, LED, 발광 효율, 외부 양자 효율, 질화물 반도체

Description

발광 소자 및 이의 제조 방법 {Light-emitting device and Method of manufacturing the same}
도 1은 종래 발광 소자를 도시한 단면도.
도 2는 본 발명의 발광 소자를 설명하기 위한 개념 단면도.
도 3a 및 도 3b는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도.
도 4a 내지 도 4d는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도.
도 5a 내지 도 5d는 본 발명에 따른 제 3 실시예의 제조 공정을 설명하기 위한 단면도.
도 6a 및 도 6b는 각각 종래 기술과 본 발명에 따른 발광 소자의 효과를 설명하기 위한 개념 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판 2 : N형 반도체층
3 : 활성층 4 : P형 반도체층
10 : 기판 20 : N형 반도체층
30 : 활성층 40 : P형 반도체층
50 : P형 본딩 패드 55 : N형 본딩 패드
60 : 배선
본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 질화물계 반도체 발광 소자에 있어서 발광 효율과 휘도를 향상시키기 위한 발광 소자 및 이의 제조 방법에 관한 것이다.
발광 소자(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 양공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다. 예를 들어 GaAsP 등을 이용하여 적색 발광 소자를 형성할 수 있고, GaP, InGaN 등을 이용하여 녹색 발광 소자를 형성할 수 있고, InGaN/GaN 더블 헤테로(double hetero) 구조를 이용하여 청색 발광 소자를 형성할 수 있고, AlGaN/GaN 또는 AlGaN/AlGaN 구조를 이용하여 UV 발광 소자를 형성할 수 있다. 특히, GaN은 상온에서 3.4eV의 직접 천이형 밴드갭(direct bandgap)을 가지며 질화인듐(InN), 질화알루미늄(AlN) 같은 물질과 조합하여 1.9eV (InN)에서 3.4eV (GaN), 6.2eV (AlN)까지 직접 에너지 밴드갭을 가지고 있어서 가시광에서부터 자외선 영역까지 넓은 파장 영역 때문에 광소자의 응용 가능성이 매우 큰 물질이다. 이처럼 파 장 조절이 가능하여 단파장 영역의 적색, 녹색 및 청색 발광 소자에 의한 천연색(full-color) 구현이 가능해짐으로써 디스플레이 영역은 물론 일반 조명시장으로의 파급 효과가 매우 커질 것으로 예상된다．
발광 소자는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길며, 협소한 공간에 설치 가능하고 진동에 강한 특성을 보인다. 이러한 발광 소자는 표시 소자 및 백라이트로 이용되고 있으며, 소모 전력의 절감과 내구성 측면에서 우수한 특성을 갖기 때문에 최근 일반 조명 용도로 이를 적용하기 위해 활발한 연구가 진행중이다. 이후, 대형 LCD-TV 백라이트, 자동차 헤드라이트, 일반 조명에까지 응용이 확대될 것으로 예상되며, 이를 위해서는 발광 소자의 발광 효율의 개선이 필요하고, 열방출 문제를 해결하여야 하며, 발광 소자의 고휘도화, 고출력화를 달성하여야 한다.
현재 발광 소자의 성능을 높이기 위한 많은 기술들이 개발되고 있다. 발광 소자의 성능을 나타내는 지표는 발광 효율(lm/W), 내부 양자 효율(%), 외부 양자 효율(%), 추출 효율(%) 등 여러 가지가 있는데, 추출 효율은 발광 소자에 주입된 전자와 발광 소자 밖으로 방출되는 광자의 비에 의하여 결정되며 추출 효율이 높을수록 발광 소자가 밝은 것을 의미한다. 발광 소자의 추출 효율은 칩의 모양이나 표면 형태, 칩의 구조, 패키징 형태에 의하여 많은 영향을 받기 때문에 발광 소자를 설계할 때 세심한 주의가 필요하다.
도 1은 종래 발광 소자를 도시한 단면도이다.
도면을 참조하면, 발광 소자는 기판(1)과, 기판(1) 상에 형성된 N형 반도체 층(2)과, 상기 N형 반도체층(2)의 일부에 형성된 활성층(3)과, P형 반도체층(4)을 포함한다. 이는 상기 기판(1) 상에 N형 반도체층(2), 활성층(3), P형 반도체층(4)을 순차적으로 형성한 후, 소정 영역의 P형 반도체층(4)과 활성층(3)을 식각하여 N형 반도체층(2)의 일부를 노출시키고, 그 노출된 N형 반도체층(2) 상면과 P형 반도체층(2) 상면으로 각각 소정의 전압을 인가하기 위한 것이다.
발광 소자의 활성층에서 생성된 광은 칩의 6개의 면으로부터 방출되고, 광추출 효율은 일반적으로 광의 임계각에 의하여 결정된다. 그러나 종래 발광 소자는 N형 반도체층을 노출시키기 위해 식각할 때, P형 반도체층과 활성층의 측면이 수직 가공되어 발광 소자의 내부에서 생성된 광의 일부가 수평면으로부터 수직으로 가공된 식각면에서 전반사된다. 그리하여 전반사되는 상당량의 광은 내부 반사에 의하여 밖으로 방출되지 못한채 발광 소자 내부에서 소멸된다. 즉, 전기 에너지가 빛 에너지로 변환되어 소자의 외부로 빠져나오는 발광 효율이 낮은 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로, 발광 효율, 외부 양자 효율, 추출 효율 등의 특성을 향상시키고 신뢰성을 확보하여, 고광도, 고휘도의 광을 발광할 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여, 본 발명은 기판, 상기 기판 상에 형성된 N형 반도체층 및 상기 N형 반도체층 상에 형성된 P형 반도체층을 포함하고, 상기 N형 반도체층 또는 P형 반도체층을 포함하는 측면이 수평면으로부터 20 내지 80°의 기울기를 갖는 것을 특징으로 하는 발광 소자를 제공한다.
또한, 기판 상에 N형 반도체층, 상기 N형 반도체층의 일부에 형성된 P형 반도체층을 포함하는 발광 셀을 다수개 포함하고, 상기 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층이 연결되고, 상기 발광 셀의 N형 반도체층 또는 P형 반도체층을 포함하는 측면이 수평면으로부터 20 내지 80°의 기울기를 갖는 것을 특징으로 하는 발광 소자를 제공한다. 상기 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하기 위한 배선을 더 포함할 수 있다.
상기 P형 반도체층 상에 투명 전극층을 더 포함할 수 있으며, 상기 P형 반도체층과 상기 N형 반도체층 상에 Cr 또는 Au를 포함한 P형 오믹금속층과 N형 오믹금속층을 각각 더 포함할 수 있다.
또한 본 발명은 기판 상에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계, 상기 P형 반도체층 상에 측면이 수평면으로부터 수직이 아닌 소정의 기울기를 갖는 식각 마스크 패턴을 형성하는 단계, 상기 식각 마스크 패턴에 의해 노출된 P형 반도체층과, 상기 식각 마스크 패턴을 제거하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.
상기 식각 마스크 패턴을 형성하는 단계는, 3 내지 50㎛ 두께의 감광막을 이용할 수 있다.
상기 식각 마스크 패턴을 형성하는 단계는, 상기 P형 반도체층 상에 상기 감광막을 도포하는 단계, 소정의 마스크 패턴에 따라 상기 감광막을 노광하는 단계, 상기 노광 후 베이킹 공정 없이 현상하는 단계를 포함할 수 있다.
또한, 상기 식각 마스크 패턴을 형성하는 단계는, 상기 P형 반도체층 상에 상기 감광막을 도포하는 단계, 소정의 마스크 패턴에 따라 상기 감광막을 노광하는 단계, 100℃ 내지 140℃의 온도에서 하드 베이킹을 하는 단계 및 현상하는 단계를 포함할 수 있다.
상기 발광 소자의 제조 방법에 있어서, 상기 P형 반도체층의 제거로 인해 노출된 N형 반도체층의 일부를 제거하여 다수개의 발광 셀을 형성하는 단계 및 브리지 배선을 통해 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 단계를 더 포함할 수 있으며, 상기 브리지 배선은 브리지(Bridge) 공정 또는 스탭 커버(Step Cover) 공정을 통해 일 발광 셀의 N형 반도체층과 인접한 다른 일 발광 셀의 P형 반도체층을 연결할 수 있다.
또한 상기 P형 반도체층과 상기 식각 마스크 패턴을 제거하는 단계 이후에, 상기 기판의 배면을 소정 두께 제거하는 단계 및 상기 기판의 배면에 Al, Ti, Ag, W, Ta, Ni, Ru 또는 그 합금을 증착하는 단계를 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 발광 소자 및 이의 제조 방법에 대하여 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 발광 소자를 설명하기 위한 개념 단면도이다.
도면을 참조하면, 발광 소자는 기판(10)과, 기판(10) 상에 순차적으로 형성된 N형 반도체층(20), 활성층(30) 및 P형 반도체층(40)을 포함한다. 상기 P형 반도체층(40), 활성층(30), 소정 부분의 N형 반도체층(20)의 측면은 수평면으로부터 80 내지 20°의 기울기를 갖고, 이러한 측면으로부터 광의 임계각을 변화시키고 용이하게 광을 추출할 수 있어 발광 소자의 발광 효율을 개선할 수 있다.
도 3a 내지 도 3b는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 기판(10) 상에 N형 반도체층(20), 활성층(30) 및 P형 반도체층(40)을 순차적으로 형성한다.
기판(10)은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 적어도 어느 하나의 기판(10)을 사용한다. 본 실시예에서는 사파이어로 구성된 결정 성장 기판을 사용한다.
상기 기판(10) 상에 결정 성장시 기판(10)과 후속층들의 격자 부정합을 줄이기 위한 버퍼층(미도시)을 더 형성할 수 있다. 버퍼층은 반도체 재료인 GaN 또는 AlN을 포함하여 형성할 수 있다.
N형 반도체층(20)은 전자가 생성되는 층으로서, N형 불순물이 주입된 질화갈 륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N형 AlxGa1-xN(0≤x≤1)을 포함하는 N형 반도체층(20)을 형성한다. 또한, P형 반도체층(40)은 정공이 생성되는 층으로서, P형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 P형 AlxGa1-xN(0≤x≤1)을 포함하는 P형 반도체층(40)을 형성한다. 뿐만 아니라 상기 반도체층으로 InGaN을 사용할 수 있다. 또한 상기의 N형 반도체층(20) 및 P형 반도체층(40)은 다층막으로 형성할 수도 있다.
활성층(30)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어질 수 있다. 활성층(30)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(30)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.
이후, 소정의 식각 공정을 통해 P형 반도체층(40) 및 활성층(30)의 일부를 제거하여 N형 반도체층(20)의 일부를 노출시킨다. P형 반도체층(40) 상에 식각 마스크 패턴을 형성한 다음, 건식 또는 습식 식각 공정을 실시하여 P형 반도체층(40) 및 활성층(30)을 제거하여 N형 반도체층(20)을 노출시킨다.
일반적으로 상기 식각 공정을 위하여 P형 반도체층 상면에 1 내지 2㎛ 두께로 감광막(photoresist)을 도포한 후, 80 내지 90℃의 온도에서 소프트 베이킹(soft baking)을 한다. 다음으로, 소정의 포토 마스크(photo mask)를 통해 자외선(UV) 영역의 빛을 조사하여 마스크 상에 형성된 패턴을 도포된 감광막에 전사하는 노광(exposure) 공정을 진행한다. 이후, 100 내지 120℃의 온도에서 하드 베이킹(hard baking)을 하고, 노광 공정을 통해 상대적으로 결합이 약해져 있는 부분의 감광막을 용제를 사용하여 녹여내는 현상(developing) 공정을 진행한다. 이러한 과정을 통해 상기 P형 반도체층(40) 상에 소정의 식각 마스크 패턴이 형성된다.
그러나 본 실시예는 상기 식각 마스크 패턴을 형성할 때, 3 내지 50㎛ 두께로 감광막을 종래에 비해 두껍게 도포하고 소프트 베이킹을 거쳐 노광 공정을 실시한다. 그 다음에 하드 베이킹을 통하지 않고 바로 현상하면, 남아있는 감광막의 현상된 측면은 수평면으로부터 50 내지 80° 정도의 기울기를 갖는 경사진 면을 형성하게 된다. 이어서, 이러한 측면의 기울기를 갖는 식각 마스크 패턴을 사용하여 노출된 영역의 P형 반도체층(40), 활성층(30), 소정의 N형 반도체층(20)을 식각하면, 식각된 P형 반도체층(40), 활성층(30), 소정의 N형 반도체층(20)의 측면은 마찬가지로 수평면으로부터 50 내지 80° 정도의 기울기를 갖는 경사진 면을 얻을 수 있다.
즉, 도 3a의 P형 반도체층(40) 상에 3 내지 50㎛ 두께로 감광막을 두껍게 도포하여 노광 후 하드 베이킹 없이 바로 현상한 식각 마스크 패턴을 형성한다. 상기 식각 마스크 패턴에 의해 노출된 P형 반도체층(40), 활성층(30)을 유도 결합 플라즈마(ICP; Inductive Coupled Plasma) 또는 건식 식각 공정을 통해 제거하여 N형 반도체층(20)을 노출시킨다. 노출된 N형 반도체층(20)의 일부를 더 제거할 수 있다. 이후, 식각 마스크 패턴을 제거하면, 도 3b에 도시한 바와 같이 P형 반도체층(40), 활성층(30), 일부 N형 반도체층(20)의 측면이 수평면으로부터 수직(90°)이 아닌, 소정의 기울기를 갖는 발광 소자를 제조할 수 있다.
또한, 도 3a의 P형 반도체층(40) 상에 3 내지 50㎛ 두께로 감광막을 두껍게 도포하여 노광 후 하드 베이킹을 실시하는 경우에, 하드 베이킹 온도를 100℃ 내지 140℃로 하여 진행하고 현상을 하게 되면, 현상된 감광막의 측면이 수평면으로부터 80°에서 20°까지의 기울기를 갖도록 식각된 측면을 얻을 수 있다. 예를 들어, 100℃의 온도에서 하드 베이킹을 하는 경우에 수평면으로부터 80° 정도의 기울기를 갖는 식각 마스크 패턴을 얻을 수 있으며, 이를 이용하여 P형 반도체층(40), 활성층(30), 일부 N형 반도체층(20)의 측면이 수평면으로부터 80° 정도의 기울기를 갖도록 할 수 있다. 또한, 140℃의 온도에서 하드 베이킹을 하는 경우에 수평면으로부터 20° 정도의 기울기를 갖는 식각 마스크 패턴을 얻을 수 있으며, 이를 이용하여 P형 반도체층(40), 활성층(30), 일부 N형 반도체층(20)의 측면이 수평면으로부터 20° 정도의 기울기를 갖도록 할 수 있다.
이와 같이 3 내지 50㎛ 두께의 감광막을 노광 후 100℃ 내지 140℃의 온도에 서 하드 베이킹을 하고 현상한 식각 마스크 패턴을 사용함으로써, 식각된 P형 반도체층(40), 활성층(30), 소정의 N형 반도체층(20)의 측면이 마찬가지로 수평면으로부터 80°에서 20°까지의 기울기를 갖도록 식각된 측면을 얻을 수 있다. 그리하여 발광층의 내부에서 생성된 광은 다양한 기울기를 갖도록 식각된 측면에 전반사되지 않고 발광 소자의 외부로 빠져나가게 된다.
상기 P형 반도체층(40) 상부에 P형 반도체층(40)의 저항을 줄이고 광의 투과율을 향상시키기 위해 투명전극층을 더 형성할 수 있으며, P형 반도체층(40) 또는 노출된 N형 반도체층(20) 상부에 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다. 상기 투명전극층으로는 ITO(Indium Tin Oxide), ZnO 또는 전도성을 갖는 투명 금속을 사용할 수 있고, 상기 오믹금속층으로는 Cr, Au를 사용할 수 있다. 또한, 전압의 인가를 위해 P형 반도체층(40)의 상부에 P형 전극을 더 형성할 수 있고, N형 반도체층(20)의 상부에 N형 전극을 더 형성할 수 있다.
또한 발광 소자의 열 방출 특성을 향상시키기 위해 상기 기판(10)의 배면을 소정 두께 제거한 후에 Al, Ti, Ag, W, Ni, Ta, Ru 또는 그 합금을 기판(10)의 배면에 증착시킬 수 있다.
도면에서 볼 수 있듯이, 다수 개의 발광 소자를 하나의 기판(10) 상에 제작할 수 있고, 이러한 경우 추후에 각각의 발광 소자로 절단하여 사용하게 된다. 이 때, 도 3b의 A 부분은 이러한 다수 개의 발광 소자를 개별적으로 절단하기 위한 절단부이다.
이로써 P형 반도체층(40), 활성층(30), N형 반도체층(20) 측면의 일부가 수 평면으로부터 수직이 아닌, 소정의 기울기를 갖는 발광 소자를 제조할 수 있다.
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.
상술한 바와 같이 본 발명에 따른 발광 소자는 P형 반도체층, 활성층, N형 반도체층의 일부 측면이 수평면으로부터 수직이 아닌, 소정의 기울기를 갖도록 형성함으로써, 종래의 발광 소자에 비하여 발광 효율을 향상시킬 수 있다. 이는 종래의 평탄한 표면에서 반사되었던 광자가 다양한 각의 표면에 의해 반사되지 않고 외부로 빠져나가기 때문이다.
도 4a 내지 도 4d는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도들이다.
이는 제 1 실시예의 경우와 거의 동일하며, 단지 제 2 실시예는 웨이퍼 레벨에서 다수의 발광 셀을 직렬, 병렬 또는 직병렬 연결하여 소자의 크기를 줄이고, 적정 전압 및 전류에 구동되도록 하여 조명용으로 사용가능하며 교류 전원에서도 구동할 수 있는 발광 소자를 제공한다.
도 4a를 참조하면, 유기금속 화학 증착법, 화학 증착법, 플라즈마 화학 증착법, 분자선 성장법, 수소화물 기상 성장법 등의 다양한 증착 방법을 통해 기판(10) 상에 N형 반도체층(20), 활성층(30) 및 P형 반도체층(40)을 순차적으로 형성한다. 상기 기판(10) 상에 결정 성장시 기판(10)과 후속층들의 격자 부정합을 줄이기 위한 버퍼층을 더 형성할 수 있다. 이는 도 3a의 경우와 동일하며, 이와 중복되는 설 명은 생략한다.
이후, 소정의 식각 공정을 통해 P형 반도체층(40) 및 활성층(30)의 일부를 제거하여 N형 반도체층(20)의 일부를 노출한다. 즉, P형 반도체층(40) 상에 3 내지 50㎛ 두께로 감광막을 두껍게 도포하여 노광 후 하드 베이킹 없이 바로 현상하여 식각 마스크 패턴을 형성한다. 상기 식각 마스크 패턴에 의해 노출된 P형 반도체층(40), 활성층(30)을 유도 결합 플라즈마 또는 건식 식각 공정을 통해 제거하여 N형 반도체층(20)을 노출시킨다. 노출된 N형 반도체층(20)의 일부를 더 제거할 수 있다. 이후, 식각 마스크 패턴을 제거하면, 도 4b에 도시한 바와 같이 P형 반도체층(40), 활성층(30), 소정의 N형 반도체층(20)의 측면이 수평면으로부터 50 내지 80° 정도의 기울기를 갖는 경사진 면을 얻을 수 있다.
또한 P형 반도체층(40) 상에 3 내지 50㎛ 두께로 감광막을 두껍게 도포하여 노광 후 100℃ 내지 140℃의 온도에서 하드 베이킹을 하고 현상하여 식각 마스크 패턴을 형성한다. 이러한 식각 마스크 패턴에 의해 노출된 P형 반도체층(40) 및 활성층(30)을 식각한 후 식각 마스크 패턴을 제거하여 식각된 P형 반도체층(40) 및 활성층(30)의 측면이 80°에서 20°까지의 다양한 기울기를 갖도록 할 수도 있다.
다음으로 기판(10) 상에 다수 개의 발광 셀을 형성하기 위하여 노출된 N형 반도체층(20)의 소정 영역을 기판(10)이 노출되도록 제거한다. 이를 위해 상기 기판(10)이 노출될 소정 영역을 제외한 모든 부분에 소정의 마스크 패턴을 형성한 다음, 상기 마스크 패턴에 의해 노출된 영역의 N형 반도체층(20)을 식각하여 도 4c에 도시한 바와 같이 다수개의 발광 셀을 전기적으로 분리한다. 이 때, 상술한 공정을 통해 측면이 경사진 마스크 패턴을 형성하여 식각함으로써, 다수개의 발광 셀이 분리되는 N형 반도체층(20)의 측면이 수평면으로부터 수직이 아닌, 다양한 기울기를 갖도록 할 수도 있다.
P형 반도체층(40) 상부에 P형 반도체층(40)의 저항을 줄이고 광의 투과율을 향상시키기 위해 ITO와 같은 투명전극층을 더 형성할 수 있으며, P형 반도체층(40) 또는 노출된 N형 반도체층(20) 상부에 Cr, Au를 사용하여 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다.
도 4d를 참조하면, 소정의 배선 형성 공정을 통해 인접한 발광 셀간의 N형 반도체층(20)과 P형 반도체층(40)을 연결한다. 즉, 일 발광 셀의 노출된 N형 반도체층(20)과 이와 인접한 다른 일 발광 셀의 P형 반도체층(40)을 배선으로 연결한다. 이 때 브리지(Bridge) 공정 또는 스탭 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 N형 반도체층(20)과 P형 반도체층(40) 간을 전기적으로 연결하는 도전성 배선을 형성한다.
상술한 브리지 공정은 에어브리지 공정이라고도 하며, 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착 등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 전기 도금(electroplating), 무전해 도금(electroplating) 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질만이 공간에 형성된다.
또한, 스탭 커버 공정은 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 뒤덮고, 그 위에 전기 도금, 무전해 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮힌 이외의 부분은 다 제거되고 이 덮힌 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 되다.
상기의 배선으로는 금속뿐만 아니라 전도성을 갖는 모든 물질들을 사용할 수 있다.
또한 발광 소자에 외부 전압을 인가하기 위해 일 가장자리에 위치한 발광 셀의 P형 반도체층(40)에 P형 본딩 패드(50)를 형성하고, 다른 일 가장자리에 위치한 발광 셀의 노출된 N형 반도체층(20) 상에 N형 본딩 패드(55)를 형성한다.
이로써 P형 반도체층(40), 활성층(30), N형 반도체층(20) 측면의 일부가 수평면으로부터 수직이 아닌, 소정의 기울기를 갖는 발광 셀이 다수개 연결되어 형성된 발광 소자를 제조할 수 있다.
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다. 예를 들어 발광 소자의 열 방출 특성을 향상시키기 위해 상기 기판의 배면을 소정 두께 제거한 후에 Al, Ti, Ag, W, Ni, Ta, Ru 또는 그 합금을 기판의 배면에 증착시킬 수 있다.
도 5a 내지 도 5d는 본 발명에 따른 제 3 실시예의 제조 방법을 설명하기 위 한 단면도들이다.
이는 제 2 실시예의 경우와 거의 동일하며, 단지 제 2 실시예는 N형 반도체층(20)을 먼저 노출시킨 다음 발광 셀간의 분리를 위해 노출된 N형 반도체층(20)의 일부를 제거하였으나, 제 3 실시예는 다수개의 발광 셀을 먼저 분리한 후 N형 반도체층(20)의 일부를 노출시킨 것이다. 상기 제 2 실시예의 경우와 중복되는 설명은 생략한다.
도 5a를 참조하면, 기판(10) 상에 순차적으로 형성된 N형 반도체층(20), 활성층(30) 및 P형 반도체층(40)의 일부를 제거하여 다수개의 발광 셀을 형성한다. 이를 위해, P형 반도체층(40) 상에 3 내지 50㎛ 두께로 감광막을 두껍게 도포하여 노광 후 하드 베이킹 없이 바로 현상하여 식각 마스크 패턴을 형성한다. 상기 식각 마스크 패턴에 의해 노출된 P형 반도체층(40), 활성층(30), 소정의 N형 반도체층(20)과 상기 식각 마스크 패턴을 제거하여 발광 셀을 분리한다. 그리하여 도시한 바와 같이 P형 반도체층(40), 활성층(30), N형 반도체층(20)의 전 측면이 수평면으로부터 50 내지 80° 정도의 기울기를 갖는 경사진 면을 얻을 수 있다. 또한 P형 반도체층(40) 상에 3 내지 50㎛ 두께로 감광막을 두껍게 도포하여 노광 후 100℃ 내지 140℃의 온도에서 하드 베이킹을 하고 현상한 식각 마스크 패턴을 사용하여 P형 반도체층(40), 활성층(30), N형 반도체층(20)을 제거함으로써, P형 반도체층(40), 활성층(30), N형 반도체층(20)의 전 측면을 다양한 기울기로 형성할 수 있다.
이후, 도 5b에 도시한 바와 같이 소정의 식각 공정을 통해 P형 반도체층(40) 및 활성층(30)의 일부를 제거하여 N형 반도체층(20)의 일부를 노출한다.
또한 P형 반도체층(40) 상부에 P형 반도체층(40)의 저항을 줄이고 광의 투과율을 향상시키기 위해 투명전극층을 더 형성할 수 있으며, P형 반도체층(40) 또는 노출된 N형 반도체층(20) 상부에 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다. 상기 투명전극층으로는 ITO(Indium Tin Oxide), ZnO 또는 전도성을 갖는 투명 금속을 사용할 수 있고, 상기 오믹금속층으로는 Cr, Au를 사용할 수 있다.
도 5c를 참조하면, 브리지 공정 또는 스탭 커버 등의 공정을 통해 인접한 발광 셀 간의 N형 반도체층(20)과 P형 반도체층(40)을 연결한다.
또한 발광 소자에 외부 전압을 인가하기 위해 일 가장자리에 위치한 발광 셀의 P형 반도체층(40)에 P형 본딩 패드(50)를 형성하고, 다른 일 가장자리에 위치한 발광 셀의 노출된 N형 반도체층(20) 상에 N형 본딩패드(55)를 형성한다.
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 변형과 다양한 물질막이 더 추가될 수 있다. 예를 들어 발광 소자의 열 방출 특성을 향상시키기 위해 상기 기판의 배면을 소정 두께 제거한 후에 Al, Ti, Ag, W, Ta, Ni, Ru 또는 그 합금을 기판의 배면에 증착시킬 수 있다.
또한, 도 5a에 도시한 바와 같이 측면이 다양한 기울기를 갖도록 식각하여 다수개의 발광 셀을 분리한 다음, N형 반도체층(20)을 노출시키기 위해 식각하는 경우에도 마찬가지의 식각 공정을 사용하여 발광 소자를 제조할 수 있다. 즉, 5d에 도시한 바와 같이 N형 반도체층(20)이 노출되도록 식각되는 P형 반도체층(40)과 활 성층(30)의 측면이 다양한 기울기를 갖도록 형성할 수 있다. 이러한 발광 소자는 종래 수직으로 식각된 표면에서 반사되었던 광자가 다양한 각의 표면에 의해 반사되지 않고 외부로 빠져나가기 때문에 더욱 향상된 발광 효율을 얻을 수 있다.
이로써 P형 반도체층(40), 활성층(30), N형 반도체층(20)의 전체 측면이 수평면으로부터 수직이 아닌, 소정의 기울기를 갖는 발광 셀이 다수개 연결되어 형성된 발광 소자를 제조할 수 있다.
도 6a 및 도 6b는 각각 종래 기술과 본 발명에 따른 발광 소자의 효과를 설명하기 위한 개념 단면도이다.
발광 소자의 광효율은 내부 양자 효율과 외부 양자 효율로 나타낼 수 있는데, 내부 양자 효율은 활성층의 설계나 품질에 따라서 결정된다. 외부 양자 효율의 경우 활성층에서 생성되는 광자가 발광 소자의 외부로 나오는 정도에 따라서 결정된다. 종래 기술에 따른 발광 소자를 도시한 도 6a를 살펴보면, 반도체층의 측면이 수평면으로부터 수직으로 형성되는 경우에, 일부의 광자가 반도체층의 측면에서 투과하지 못하고 반사되어 나오며, 전반사된 광은 외부로 투과하지 못하고 발광 소자 내부에서 소멸된다. 그러나, 본 발명에 따른 발광 소자를 도시한 도 6b에서와 같이 반도체층의 측면을 수평면으로부터 수직이 아닌, 소정의 기울기를 갖는 경우에, 경사진 측면이 광의 임계각을 변화시켜 보다 용이하게 광을 추출할 수 있게 돕는다. 따라서 활성층에서 발생한 광이 전반사되지 않고 발광 소자의 외부로 방출될 확률이 높아져 외부 양자 효율이 현저하게 향상된다.
본 발명에 의한 발광 소자 및 이의 제조 방법은 수평면으로부터 수직이 아닌 소정의 기울기를 갖는 반도체층의 측면에서 발생한 광이 전반사되지 않고 발광 소자의 외부로 방출됨으로써, 더욱 향상된 광추출 효율, 외부 양자 효율, 발광 효율 등의 특성을 얻을 수 있다. 또한, 본 발명의 발광 소자는 고광도, 고휘도의 광을 발광하는 것으로, 우수한 광특성이 요구되는 다양한 제품 분야에 응용될 수 있다는 장점이 있다.

Claims (12)

  1. 삭제
  2. 기판 상에 N형 반도체층, 상기 N형 반도체층의 일부에 형성된 P형 반도체층을 포함하는 발광 셀을 다수개 포함하되,
    상기 발광 셀들의 N형 반도체층 및 P형 반도체층의 측면이 수평면으로부터 20 내지 80°의 기울기를 갖으며 상기 기판을 노출시켜 상기 다수의 발광 셀들이 서로 분리되며,
    상기 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층이 연결되는 것을 특징으로 하는 발광 소자.
  3. 청구항 2에 있어서,
    상기 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하기 위한 배선을 더 포함하는 것을 특징으로 하는 발광 소자.
  4. 청구항 2 또는 청구항 3 중 어느 한 항에 있어서,
    상기 P형 반도체층 상에 투명 전극층을 더 포함하는 것을 특징으로 하는 발광 소자.
  5. 청구항 2 또는 청구항 3 중 어느 한 항에 있어서,
    상기 P형 반도체층과 상기 N형 반도체층 상에 Cr 또는 Au를 포함한 P형 오믹금속층과 N형 오믹금속층을 각각 더 포함하는 것을 특징으로 하는 발광 소자.
  6. 기판 상에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계;
    상기 P형 반도체층 상에 측면이 수평면으로부터 수직이 아닌 소정의 기울기를 갖는 식각 마스크 패턴을 형성하는 단계; 및
    상기 식각 마스크를 제거하면서 상기 식각 마스크 패턴에 의해 노출된 P형 반도체층 및 N형 반도체층을 식각하여 상기 N형 반도체층 및 P형 반도체층의 측면이 수평면으로부터 20 내지 80°의 기울기를 갖으며 상기 기판을 노출시켜 서로 분리된 다수의 발광 셀을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  7. 청구항 6에 있어서,
    상기 식각 마스크 패턴을 형성하는 단계는,
    3 내지 50㎛ 두께의 감광막을 이용하는 것을 특징으로 하는 발광 소자의 제조 방법.
  8. 청구항 7에 있어서,
    상기 식각 마스크 패턴을 형성하는 단계는,
    상기 P형 반도체층 상에 상기 감광막을 도포하는 단계;
    소정의 마스크 패턴에 따라 상기 감광막을 노광하는 단계;
    상기 노광 후 베이킹 공정 없이 현상하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
  9. 청구항 7에 있어서,
    상기 식각 마스크 패턴을 형성하는 단계는,
    상기 P형 반도체층 상에 상기 감광막을 도포하는 단계;
    소정의 마스크 패턴에 따라 상기 감광막을 노광하는 단계;
    100℃ 내지 140℃의 온도에서 하드 베이킹을 하는 단계 및
    현상하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
  10. 청구항 6 내지 청구항 9 중 어느 한 항에 있어서,
    상기 P형 반도체층의 제거로 인해 노출된 N형 반도체층의 일부를 제거하여 다수개의 발광 셀을 형성하는 단계; 및
    브리지 배선을 통해 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
  11. 청구항 10에 있어서,
    상기 브리지 배선은 브리지(Bridge) 공정 또는 스탭 커버(Step Cover) 공정을 통해 일 발광 셀의 N형 반도체층과 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 것을 특징으로 하는 발광 소자의 제조 방법.
  12. 청구항 6 내지 청구항 9 중 어느 한 항에 있어서,
    상기 P형 반도체층과 상기 식각 마스크 패턴을 제거하는 단계 이후에,
    상기 기판의 배면을 소정 두께 제거하는 단계; 및
    상기 기판의 배면에 Al, Ti, Ag, W, Ta, Ni, Ru 또는 그 합금중 어느 하나를 증착하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
KR1020050053797A 2005-06-22 2005-06-22 발광 소자 및 이의 제조 방법 KR100691497B1 (ko)

Priority Applications (20)

Application Number Priority Date Filing Date Title
KR1020050053797A KR100691497B1 (ko) 2005-06-22 2005-06-22 발광 소자 및 이의 제조 방법
EP06769008A EP1897151A4 (en) 2005-06-22 2006-06-22 ILLUMINATING ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
PCT/KR2006/002427 WO2006137711A1 (en) 2005-06-22 2006-06-22 Light emitting device and method of manufacturing the same
EP09014468.4A EP2161752B1 (en) 2005-06-22 2006-06-22 Light-emitting device
US11/993,965 US8476648B2 (en) 2005-06-22 2006-06-22 Light emitting device and method of manufacturing the same
JP2008518038A JP2008544540A (ja) 2005-06-22 2006-06-22 発光素子及びその製造方法
EP20140161338 EP2750194A1 (en) 2005-06-22 2006-06-22 Light emitting device comprising a plurality of light emitting diode cells
CN2006800225831A CN101203966B (zh) 2005-06-22 2006-06-22 发光装置及其制造方法
US12/568,630 US7723737B2 (en) 2005-06-22 2009-09-28 Light emitting device
US12/613,275 US7951626B2 (en) 2005-06-22 2009-11-05 Light emitting device and method of manufacturing the same
JP2009262658A JP2010034608A (ja) 2005-06-22 2009-11-18 発光素子
US12/630,370 US7977691B2 (en) 2005-06-22 2009-12-03 Light emitting device and method of manufacturing the same
JP2012021079A JP5554792B2 (ja) 2005-06-22 2012-02-02 発光素子及びその製造方法
US13/862,052 US8704246B2 (en) 2005-06-22 2013-04-12 Light emitting device and method of manufacturing the same
US14/015,411 US8895957B2 (en) 2005-06-22 2013-08-30 Light emitting device and method of manufacturing the same
JP2014022820A JP2014112713A (ja) 2005-06-22 2014-02-07 発光素子及びその製造方法
US14/550,815 US9209223B2 (en) 2005-06-22 2014-11-21 Light emitting device and method of manufacturing the same
US14/958,253 US9627435B2 (en) 2005-06-22 2015-12-03 Light emitting device
US15/461,026 US9929208B2 (en) 2005-06-22 2017-03-16 Light emitting device
US15/898,644 US10340309B2 (en) 2005-06-22 2018-02-18 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050053797A KR100691497B1 (ko) 2005-06-22 2005-06-22 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060134254A KR20060134254A (ko) 2006-12-28
KR100691497B1 true KR100691497B1 (ko) 2007-03-09

Family

ID=37812656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053797A KR100691497B1 (ko) 2005-06-22 2005-06-22 발광 소자 및 이의 제조 방법

Country Status (2)

Country Link
KR (1) KR100691497B1 (ko)
CN (1) CN101203966B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830643B1 (ko) * 2006-10-13 2008-05-20 서울옵토디바이스주식회사 발광 소자의 제조 방법
CN101859789B (zh) * 2009-04-07 2015-01-07 江苏璨扬光电有限公司 具有增加光取出效率的交流发光装置及其制造方法
CN101859790B (zh) * 2009-04-07 2014-06-18 江苏璨扬光电有限公司 具有绝缘层的固晶发光装置及其制造方法
US9012948B2 (en) * 2010-10-04 2015-04-21 Epistar Corporation Light-emitting element having a plurality of contact parts
US8962358B2 (en) * 2011-03-17 2015-02-24 Tsmc Solid State Lighting Ltd. Double substrate multi-junction light emitting diode array structure
CN102299228A (zh) * 2011-09-23 2011-12-28 厦门市三安光电科技有限公司 一种覆晶插件式发光二极管芯片结构及其制造方法
KR101281394B1 (ko) * 2012-08-08 2013-07-02 영남대학교 산학협력단 이중 금속 전극층을 이용한 발광 다이오드 및 그 제조 방법
CN103681997B (zh) * 2012-09-04 2016-04-13 鹤山丽得电子实业有限公司 一种所需颜色发光二极管芯片的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026378A (ja) 2000-07-05 2002-01-25 Kyocera Corp 発光ダイオードおよびｌｅｄアレーヘッド
KR20030022940A (ko) * 2001-09-11 2003-03-19 에피밸리 주식회사 반도체 엘이디 소자 및 그 제조방법
KR20040005098A (ko) * 2002-07-08 2004-01-16 주식회사 비첼 질화물계 반도체 발광 소자 및 그 제조방법
KR20050052474A (ko) * 2002-08-29 2005-06-02 시로 사카이 복수의 발광 소자를 갖는 발광 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026378A (ja) 2000-07-05 2002-01-25 Kyocera Corp 発光ダイオードおよびｌｅｄアレーヘッド
KR20030022940A (ko) * 2001-09-11 2003-03-19 에피밸리 주식회사 반도체 엘이디 소자 및 그 제조방법
KR20040005098A (ko) * 2002-07-08 2004-01-16 주식회사 비첼 질화물계 반도체 발광 소자 및 그 제조방법
KR20050052474A (ko) * 2002-08-29 2005-06-02 시로 사카이 복수의 발광 소자를 갖는 발광 장치

Also Published As

Publication number Publication date
CN101203966A (zh) 2008-06-18
CN101203966B (zh) 2010-09-22
KR20060134254A (ko) 2006-12-28

Similar Documents

Publication Publication Date Title
JP5554792B2 (ja) 発光素子及びその製造方法
US7015512B2 (en) High power flip chip LED
KR100691497B1 (ko) 발광 소자 및 이의 제조 방법
JP5677753B2 (ja) 発光素子及びその製造方法
US20070269913A1 (en) Method of fabricating light emitting diode
KR100634306B1 (ko) 발광 다이오드 및 이의 제조 방법
KR20070075164A (ko) 발광소자와 그 제조방법
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR100663910B1 (ko) 발광 소자 및 이의 제조 방법
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100712890B1 (ko) 발광소자와 그 제조방법
KR100697666B1 (ko) 이중버퍼층이 형성된 발광소자 및 그 제조방법
KR100898976B1 (ko) 발광 다이오드의 제조 방법
KR20120007478A (ko) 발광소자와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150112

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 14