CN101203966B - 发光装置及其制造方法 - Google Patents

发光装置及其制造方法 Download PDF

Info

Publication number
CN101203966B
CN101203966B CN2006800225831A CN200680022583A CN101203966B CN 101203966 B CN101203966 B CN 101203966B CN 2006800225831 A CN2006800225831 A CN 2006800225831A CN 200680022583 A CN200680022583 A CN 200680022583A CN 101203966 B CN101203966 B CN 101203966B
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
emitting device
light
luminescence unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800225831A
Other languages
English (en)
Other versions
CN101203966A (zh
Inventor
李钟览
李在皓
尹余镇
黄义镇
金大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Optodevice Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050055179A external-priority patent/KR100646635B1/ko
Priority claimed from KR1020060021801A external-priority patent/KR100690323B1/ko
Application filed by Seoul Optodevice Co Ltd filed Critical Seoul Optodevice Co Ltd
Priority claimed from PCT/KR2006/002427 external-priority patent/WO2006137711A1/en
Publication of CN101203966A publication Critical patent/CN101203966A/zh
Application granted granted Critical
Publication of CN101203966B publication Critical patent/CN101203966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

本发明涉及一种发光装置和制造所述发光装置的方法。根据本发明，所述发光装置包括：衬底；形成于所述衬底上的N型半导体层；以及形成于所述N型半导体层上的P型半导体层，其中包含所述N型或P型半导体层的侧面具有与水平面成20°到80°的斜率。此外，本发明提供一种发光装置，其包括：形成有多个发光单元的衬底，每一发光单元包含N型半导体层和形成于所述N型半导体层上的P型半导体层；以及底板衬底，其倒装芯片结合到所述衬底上，其中一个发光单元的所述N型半导体层与另一相邻发光单元的所述P型半导体层彼此连接，且至少包含所述发光单元的所述P型半导体层的侧面具有与水平面成20°到80°的斜率。此外，本发明提供一种制造发光装置的方法。因此，存在的优点在于发光装置的例如发光效率、外部量子效率和提取效率的特性增强，且保证了可靠性，使得可发射具有高发光强度和亮度的光。

Description

发光装置及其制造方法
技术领域
本发明涉及一种发光装置及其制造方法。更明确地说，本发明涉及具有增强的发光效率和亮度的基于氮化物的半导体发光装置以及制造所述发光装置的方法。
背景技术
发光装置指其中产生使用半导体的p-n结结构注射的少数载流子(电子或空穴)且由于载流子的重组而发射某种光的元件。发光源由例如GaAs、AlGaAs、GaN、InGaN和AlGalnP的化合物半导体材料的任一者或组合形成，使得可实现多种颜色。举例来说，红色发光装置可由GaAsP或类似物形成；绿色发光装置可由GaP、InGaN或类似物形成，蓝色发光装置可使用InGaN/GaN双异质结构形成；以及UV发光装置可使用AlGaN/GaN或AlGaN/AlGaN结构形成。
特定来说，GaN在常温下具有3.4eV的直接带隙，且通过与例如InN或AIN的物质组合而具有1.9eV(InN)到3.4eV(GaN)或6.2eV(AIN)的直接能带隙。因此，GaN是由于其从可见光到紫外光的宽波长范围而对光学元件具有极大适应性的物质。由于可以此方式调整波长，因此可借助于具有短波长范围的红色、绿色和蓝色发光装置来完成全色实施方案，使得对一般照明市场以及显示装置市场的适应性预期会显著增加。
发光装置与现有的灯泡或荧光灯相比具有以下特性：较低的功率消耗、较长的寿命、窄空间中的较好安装以及对振动的较强抵抗力。由于发光装置用作显示装置和背光，且在功率消耗减少和耐久性方面具有优良特性，所以近期已进行许多将发光装置应用于一般照明领域的研究。在未来，预期其适应性会扩展到大尺寸LCD-TV的背光、交通工具头灯和一般照明。因此，必须改进发光装置的发光效率，解决散热问题，并实现发光装置的高亮度和输出。
目前已开发许多增强发光装置性能的技术。有各种指示发光装置的性能的指数，例如发光效率(1m/W)、内部量子效率(％)、外部量子效率(％)和提取效率(％)。提取效率确定为注射到发光装置中的电子与发射到发光装置外部的光子的比率。也就是说，在提取效率变高时，发光装置变亮。由于发光装置的提取效率受到芯片的形状和表面图案、芯片的结构以及封装类型的较大影响，因此在设计发光装置时应小心谨慎。
图1是绘示具有水平结构的常规发光装置的截面图。
参看图1，发光装置包括衬底1、形成于衬底1上的N型半导体层2、形成于N型半导体层2的一部分上的有源层3以及P型半导体层4。也就是说，在N型半导体层2、有源层3和P型半导体层4依次形成于衬底1上之后，P型半导体层4和有源层3的预定区域经蚀刻以暴露N型半导体层2的一部分。接着，将预定电压施加于暴露的N型半导体层2和P型半导体层4的顶面。
图2是绘示具有倒装芯片结构的常规发光装置的截面图。
参看图2，发光装置包括N型半导体层2、有源层3以及P型半导体层4，其依次形成于基础衬底(base substrate)1上。发光装置进一步包括底板衬底(submount substrate)5，基础衬底1是使用金属凸块8和9倒装芯片结合到所述底板衬底5上的。因此，N型半导体层2、有源层3以及P型半导体层4依次形成于预定衬底1上，且P型半导体层4和有源层3的部分经蚀刻以暴露N型半导体层2，使得可形成发光单元。此外，准备额外的底板衬底5以在其上面形成第一电极6和第二电极7，接着分别在第一电极6和第二电极7上形成P型金属凸块8和N型金属凸块9。随后，发光单元与底板衬底5结合，使得发光单元的P电极和N电极分别与P型金属凸块8和N型金属凸块9结合，以制造发光装置。由于这种具有倒装芯片结构的常规发光装置具有高散热效率且几乎没有光屏蔽，所以存在的优点在于与常规发光装置相比，其光效率增加了50％或50％以上。此外，由于不必需要用于驱动发光装置的金线，所以可考虑许多对各种小尺寸封装的应用。
从发光装置的发光层产生的光从芯片的所有表面发射，且光提取效率通常由光的临界角决定。然而，当常规发光装置经蚀刻以暴露N型半导体层时，P型半导体层和有源层的侧面经垂直处理，使得发光装置内产生的一部分光在从水平面垂直处理的经蚀刻表面上完全反射。接着，完全反射的相当大量的光不发射到外部，而是由于内部反射而散发到发光装置内。也就是说，存在的问题在于，将电能转换为光能并接着将光发射到发光装置外部的发光效率较低。
发明内容
技术问题
构思本发明以解决上述问题。因此，本发明的目的是提供一种发光装置，其用于通过增强发光效率、外部量子效率、提取效率等特性且改进可靠性而发射具有高发光强度和亮度的光，以及提供一种制造发光装置的方法。
技术解决方案
根据用于实现所述目的的本发明的一方面，提供一种发光装置，其包括：多个发光单元，每一发光单元包含在衬底上的N型半导体层和形成于所述N型半导体层的一部分上的P型半导体层。一个发光单元的所述N型半导体层与另一相邻发光单元的所述P型半导体层彼此连接，且包含所述发光单元的所述N型或P型半导体层的侧面具有与水平面成20°到80°的斜率。所述发光装置可进一步包括用于连接一个发光单元的N型半导体层与另一相邻发光单元的P型半导体层的引线、在所述P型半导体层上的透明电极层以及分别在所述P型和N型半导体层上的含有Cr或Au的P型和N型欧姆金属层。
根据本发明的另一方面，提供一种发光装置，其包括：衬底，其形成有多个发光单元，每一发光单元包含N型半导体层和形成于所述N型半导体层上的P型半导体层；以及底板衬底，其倒装芯片结合到所述衬底上。优选地，一个发光单元的N型半导体层与另一相邻发光单元的P型半导体层彼此连接，且至少包含所述发光单元的P型半导体层的侧面具有与水平面成20°到80°的斜率。所述发光装置可进一步包括用于连接一个发光单元的N型半导体层与另一相邻发光单元的P型半导体层的引线。
根据本发明的又一方面，提供一种制造发光装置的方法，其包括以下步骤：在衬底上依次形成N型和P型半导体层；在所述P型半导体层上形成蚀刻掩膜图案，其侧面不垂直于水平面而是与水平面成预定斜率倾斜；以及移除所述蚀刻掩膜图案和通过所述蚀刻掩膜图案而暴露的所述P型半导体层。
根据本发明的又一方面，提供一种制造发光装置的方法，其包括以下步骤：移除由于所述P型半导体层的移除而暴露的所述N型半导体层的一部分，以形成多个发光单元；以及通过导电引线连接一个发光单元的N型半导体层与另一相邻发光单元的P型半导体层。
根据本发明的又一方面，提供一种制造发光装置的方法，其包括以下步骤：在移除所述P型半导体层和所述蚀刻掩膜图案的步骤之后，将所述衬底倒装芯片结合到额外的底板衬底上。所述制造发光装置的方法可进一步包括以下步骤：移除通过所述P型半导体层的移除而暴露的所述N型半导体层的一部分，以形成多个发光单元；以及在移除所述P型半导体层和所述蚀刻掩膜图案的步骤之后，通过导电引线连接一个发光单元的N型半导体层与另一相邻发光单元的P型半导体层。
形成所述多个发光单元的步骤可包括以下步骤：在所述P型半导体层上形成蚀刻掩膜图案，其侧面不垂直于水平面而是与水平面成预定斜率倾斜；移除通过所述蚀刻掩膜图案而暴露的所述N型和P型半导体层，以形成多个发光单元；以及移除所述蚀刻掩膜图案。
可通过桥接或台阶覆盖工艺用所述导电引线连接一个发光单元的N型半导体层与另一相邻发光单元的P型半导体层。
在形成所述蚀刻掩膜图案的步骤中可使用具有3到50μm厚度的光致抗蚀剂。形成所述蚀刻掩膜图案的步骤可包括以下步骤：将所述光致抗蚀剂施加到所述P型半导体层上；根据预定掩膜图案对所述光致抗蚀剂进行曝光；以及在所述曝光之后没有烘焙工艺的情况下对所述曝光的光致抗蚀剂进行显影。形成所述蚀刻掩膜图案的步骤可包括以下步骤：将所述光致抗蚀剂施加到所述P型半导体层上；根据预定掩膜图案对所述光致抗蚀剂进行曝光；在100℃到140℃的温度下对所述曝光的光致抗蚀剂进行硬烘焙；以及对所述经硬烘焙的光致抗蚀剂进行显影。
在移除所述P型半导体层和所述蚀刻掩膜图案的步骤之后，所述制造发光装置的方法可进一步包括以下步骤：以某一厚度移除所述衬底的后表面；以及将Al、Ti、Ag、W、Ta、Ni、Ru或其合金沉积到所述衬底的所述后表面上。
有利效果
在根据本发明的发光装置及其制造方法中，从不垂直于水平面而是与水平面成预定斜率倾斜的半导体层的侧面产生的光没有完全反射，而是发射到发光装置的外部。因此，可获得较为增强的光提取效率、外部量子效率、发光效率等特性。此外，本发明的发光装置发射具有高发光强度和亮度的光，且可应用于多种必需有优良光特性的产品。
附图说明
从以下结合附图给出的优选实施例的描述中将明了本发明的上述和其它目的、特征和优点，附图中：
图1和图2分别是绘示常规发光装置的截面图。
图3是说明根据本发明的具有水平结构的发光装置的概念截面图。
图4和图5是说明制造根据本发明第一实施例的发光装置的过程的截面图。
图6到图9是说明制造根据本发明第二实施例的发光装置的过程的截面图。
图10到图13是说明制造根据本发明第三实施例的发光装置的过程的截面图。
图14到图17是说明制造根据本发明第四实施例的发光装置的过程的截面图。
图18是说明根据本发明的具有倒装芯片结构的发光装置的概念截面图。
图19到图23是说明制造根据本发明第五实施例的发光装置的过程的截面图。
图24到图28是说明制造根据本发明第六实施例的发光装置的过程的截面图。
图29是绘示根据本发明的第七实施例的截面图。
图30和图31是说明根据现有技术与根据本发明的发光装置的效果之间的差异的概念截面图。
具体实施方式
下文中，将参看附图详细描述根据本发明的发光装置及其制造方法。然而，本发明不限于本文陈述的实施例，而是可以不同的形式来实施。确切地说，仅提供优选实施例以允许在本文中完全描述本发明，并将本发明的范围完全传达给所属领域的技术人员。
图3是说明根据本发明的具有水平结构的发光装置的概念截面图。
参看图3，发光装置包括衬底10，以及依次形成于衬底10上的N型半导体层20、有源层30和P型半导体层40。P型半导体层40、有源层30和N型半导体层20的一部分的侧面中的每一侧面均具有与水平面成80°到20°的斜率，使得可通过这些表面改变光的临界角并可容易提取光。因此，可改进发光装置的发光效率。
图4和图5是说明制造根据本发明第一实施例的发光装置的过程的截面图。
参看图4，N型半导体层20、有源层30和P型半导体层40依次形成于衬底10上。
衬底10指用于制造发光装置且由Al2O3、SiC、ZnO、Si、GaAs、GaP、LiAl2O3、BN、AlN和GaN中的至少任一者制成的一般晶片。在此实施例中，使用由蓝宝石制成的晶体生长衬底。
缓冲层(未图示)可进一步形成于衬底10上，以减少在晶体生长时衬底10与后续层之间的晶格失配。缓冲层可含有作为半导体材料的GaN或AlN。
N型半导体层20是其中产生电子的层，且优选由掺杂有N型杂质的GaN制成。然而，N型半导体层20不限于此，而是可使用具有多种半导体属性的材料层。在此实施例中形成包含N型AlxGa1-xN(0≤x≤1)的N型半导体层20。此外，P型半导体层40是其中产生空穴的层，且优选由掺杂有P型杂质的GaN制成。然而，P型半导体层40不限于此，而是可使用具有多种半导体属性的材料层。在此实施例中形成包含P型AlxGa1-xN(0≤x≤1)的P型半导体层40。而且，InGaN可用作半导体层。此外，N型半导体层20和P型半导体层40中的每一者可形成为多层。
有源层30具有预定带隙，且是其中形成量子阱以使电子和空穴重组的区域。有源层30可含有InGaN。通过电子与空穴的组合发射的光的波长根据构成有源层30的材料的种类而变化。因此优选的是，依据目标波长来控制有源层30中含有的半导体材料。
上述材料层通过多种沉积和生长方法来形成，所述方法包含金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition，MOCVD)、化学气相沉积(Chemical Vapor Deposition，CVD)、等离子增强化学气相沉积(Plasma-enhanced Chemical Vapor Deposition，PCVD)、分子束外延(MolecularBeam Epitaxy，MBE)、混合气相外延(Hybride Vapor Phase Epitaxy，HVPE)和类似方法。
因此，通过预定蚀刻工艺移除P型半导体层40和有源层30的若干部分以暴露N型半导体层20的一部分。在P型半导体层40上形成蚀刻掩膜图案，并接着通过干式或湿式蚀刻工艺移除P型半导体层40和有源层30以暴露N型半导体层20。
通常，为了执行蚀刻工艺，将光致抗蚀剂以1到2μm的厚度施加到P型半导体层40的顶面上，并接着执行在80℃到90℃温度下的软烘焙。接着，执行通过预定光掩膜照射UV范围内的光以将形成于掩膜上的图案转印到所施加光致抗蚀剂的曝光工艺。随后，在100℃到的120℃温度下对光致抗蚀剂进行硬烘焙，且执行使用溶剂来融化通过曝光工艺具有相对弱组合的部分处的光致抗蚀剂的显影工艺。通过上述过程在P型半导体层40上形成预定的蚀刻掩膜图案。
然而，在此实施例中，当形成蚀刻掩膜图案时以与现有技术相比较厚的3到50μm的厚度施加光致抗蚀剂，且在软烘焙之后执行曝光工艺。接着，如果直接显影光致抗蚀剂而没有硬烘焙，那么其余光致抗蚀剂的经显影侧面形成到不垂直(90°)于水平面而是与水平面成预定斜率倾斜的倾斜表面中。随后，如果以具有此种斜率的侧面的蚀刻掩膜图案蚀刻P型半导体层40、有源层30和预定N型半导体层20的暴露部分，那么经蚀刻P型半导体层40、有源层30和N形半导体层20的侧面可类似地形成到不垂直(90°)于水平面而是与水平面成预定斜率倾斜的倾斜表面中。
也就是说，在将光致抗蚀剂以3到50μm的厚度施加到图4的P型半导体层40并曝光之后，经显影的蚀刻掩膜图案立即形成而无需硬烘焙。通过感应耦合等离子(Inductive Coupled Plasma，ICP)或干式蚀刻工艺移除通过蚀刻掩膜图案而暴露的P型半导体层40和有源层30，以暴露N型半导体层20。可进一步移除暴露的N型半导体层20的一部分。随后，如果移除蚀刻掩膜图案，那么可如图5所示制造发光装置，其中P型半导体层40、有源层30和N形半导体层20的一部分的侧面不垂直(90°)于水平面而是与水平面成预定斜率倾斜。
或者，在将光致抗蚀剂以3到50μm的厚度施加到图4的P型半导体层40并曝光之后，可执行硬烘焙。在此情况下，如果光致抗蚀剂在100℃到140℃的温度下硬烘焙并接着显影，那么经显影光致抗蚀剂的侧面可经蚀刻以具有与水平面成80°到20°的斜率。举例来说，于在100℃的温度下执行硬烘焙的情况下，可获得具有与水平面成约80°的斜率的蚀刻掩膜图案，且P型半导体层40、有源层30和N形半导体层20的一部分的侧面可使用所述蚀刻掩膜图案而具有与水平面成约80°的斜率。此外，于在140℃的温度下执行硬烘焙的情况下，可获得具有与水平面成约20°的斜率的蚀刻掩膜图案，且P型半导体层40、有源层30和N形半导体层20的一部分的侧面可使用所述蚀刻掩膜图案而具有与水平面成约20°的斜率。
可使用具有3到50μm厚度的光致抗蚀剂以此方式曝光并在100℃到140℃的温度下硬烘焙并接着显影的蚀刻掩膜图案，以使得经蚀刻的P型半导体层40、有源层30和预定N形半导体层20的侧面类似于所述蚀刻掩膜图案而具有与水平面成80°到20°的斜率。那么在发光层内产生的光并不在具有多种斜率的经蚀刻侧面上完全反射，而是发射到发光装置的外部。
在P型半导体层40上可进一步形成透明电极层以减小P型半导体层40的电阻和增强光透射，且在P型半导体层40或暴露的N型半导体层20上可进一步形成额外的欧姆金属层以便于电流供应。透明电极层可由氧化铟锡(ITO)、ZnO或透明导电材料制成，且欧姆金属层可由Cr或Au制成。此外，为施加电压，在P型半导体层40上可进一步形成P型电极，且在N型半导体层20上可进一步形成N型电极。
此外，为了增强发光装置的散热特性，在以预定厚度移除衬底10的后表面之后，可在衬底10的后表面上沉积Al、Ti、Ag、W、Ni、Ta、Ru或其合金。
从此图可见，可在单个衬底10上制造多个发光装置，其切割成个别的发光装置。此时，图5所示的部分A是用于个别切割所述多个发光装置的切割部分。
因此，可制造一种发光装置，其中P型半导体层40、有源层30和N形半导体层20的一部分的侧面不垂直(90°)于水平面而是与水平面成预定斜率倾斜。
上述制造根据本发明的发光装置的工艺仅仅是特定实施例，且不限于此。可依据装置特性和工艺的便利性来修改或添加各种工艺和制造方法。
图6到图7是说明制造根据本发明第二实施例的发光装置的过程的截面图。
本发明的第二实施例几乎与第一实施例相同。然而，在第二实施例中，提供一种发光装置，其中多个发光单元在晶片级串联、并联或串并联连接以减小装置的尺寸，且用于说明目的，其可以适当的电压和电流来驱动，还可甚至以AC电源来驱动。这里将省略与前一实施例重复的描述。
参看图6，N型半导体层20、有源层30和P型半导体层40通过各种沉积方法依次形成于衬底10上，所述方法包含金属有机化学气相沉积(MetalOrganic Chemical Vapor Deposition，MOCVD)、化学气相沉积(Chemical VaporDeposition，CVD)、等离子增强化学气相沉积(Plasma-enhanced Chemical VaporDeposition，PCVD)、分子束外延(Molecular Beam Epitaxy，MBE)、混合气相外延(Hybride Vapor Phase Epitaxy，HVPE)和类似方法。缓冲层可进一步形成于衬底10上，以减少在晶体生长时衬底10与后续层之间的晶格失配。
随后，通过预定蚀刻工艺移除P型半导体层40和有源层30的若干部分，以暴露N型半导体层20的一部分。也就是说，在将光致抗蚀剂以3到50μm的厚度施加到图6的P型半导体层40并曝光之后，其在没有硬烘焙的情况下显影而形成蚀刻掩膜图案。通过感应耦合等离子(Inductive Coupled Plasma，ICP)或干式蚀刻工艺移除通过蚀刻掩膜图案暴露的P型半导体层40和有源层30，以暴露N型半导体层20。可进一步移除暴露的N型半导体层20的一部分。随后，如果移除蚀刻掩膜图案，那么可如图7所示制造发光装置，其中P型半导体层40、有源层30和N形半导体层20的侧面不垂直(90°)于水平面而是与水平面成预定斜率倾斜。
或者，在将光致抗蚀剂以3到50μm的厚度施加到图6的P型半导体层40并曝光之后，光致抗蚀剂在100℃到140℃的温度下硬烘焙并接着显影，使得可形成蚀刻掩膜图案。在已蚀刻通过蚀刻掩膜图案暴露的P型半导体层40和有源层30之后，移除蚀刻掩膜图案，使得经蚀刻的P型半导体层40和有源层30的侧面可具有80°到20°的多种斜率。
接着，为了在衬底10上形成多个发光单元，移除经暴露N型半导体层20的预定区域，使得可暴露衬底10的一部分。因此，在除了将暴露衬底10的预定区域以外的所有部分上形成预定掩膜图案，且接着蚀刻N型半导体层20的通过掩膜图案暴露的区域，使得所述多个发光单元可彼此电隔离，如图8所示。此时，侧表面通过上述过程而倾斜的掩膜图案形成，并接着用于蚀刻暴露的N型半导体层20，使得其中所述多个发光单元彼此分离的N型半导体层20的侧面不垂直于水平面而是与水平面成预定斜率倾斜。
参看图9，发光单元的N型半导体层20和相邻发光单元的P型半导体层40通过预定布线工艺而连接。也就是说，一个发光单元的暴露的N型半导体层20和另一相邻发光单元的P型半导体层40通过引线60而连接。此时，用于电连接N型半导体层20与P型半导体层40的导电引线60通过桥接工艺而形成。
上述桥接工艺还称为空中桥接工艺。在空中桥接工艺中，在将彼此连接的芯片之间通过光工艺施加光敏液体并显影以形成光致抗蚀剂图案，通过真空气相沉积方法或类似方法将例如金属的材料首先形成为光致抗蚀剂图案上的薄膜，且通过电镀、化学镀或金属气相沉积方法将含有金(Au)的导电材料以预定厚度施加到薄膜上。随后，如果用溶剂或类似物的溶液移除光致抗蚀剂图案，那么导电材料的下部部分被完全移除，且因此，在相邻发光单元之间的空间中仅形成桥形导电材料。
引线60不仅可由金属制成而且可由所有种类的导电材料制成。将了解，可使用掺杂有杂质的硅酮化合物(silicone compound)。
此外，为了向发光装置施加外部电压，在位于衬底10一个边缘处的发光单元的P型半导体层40上形成P型结合垫50，且在位于衬底10另一边缘处的发光单元的暴露的N型半导体层20上形成N型结合垫55。
上述制造根据本发明的发光装置的过程仅仅是特定实施例，但并不限于此。可进行各种修改或可进一步添加各种材料膜。举例来说，为了增强发光装置的散热特性，在以预定厚度移除衬底10的后表面之后，可在衬底10的后表面上沉积Al、Ti、Ag、W、Ni、Ta、Ru或其合金。
因此，可制造一种发光装置，其中多个发光单元彼此连接，每一发光单元的P型半导体层40、有源层30和N形半导体层20的一部分的侧面不垂直(90°)于水平面而是与水平面成预定斜率倾斜。
图10到图13是说明制造根据本发明第三实施例的发光装置的过程的截面图。
第三实施例几乎与第二实施例相同。在第二实施例中，首先暴露N型半导体层20并接着移除暴露的N型半导体层20的一部分，以使发光单元彼此分离。然而，在第三实施例中，首先分离多个发光单元，并接着暴露N型半导体层20的一部分。这里将省略与先前实施例重复的描述。
参看图10，移除依次形成于衬底10上的N型半导体层20、有源层30和P型半导体层40的若干部分以形成多个发光单元。因此，在将光致抗蚀剂以3到50μm的厚度施加到P型半导体层40并曝光之后，其在没有硬烘焙的情况下立即显影，从而可形成蚀刻掩膜图案。移除通过蚀刻掩膜图案暴露的P型半导体层40、有源层30和N型半导体图案20的若干部分以及所述蚀刻掩膜图案，以使发光单元彼此分离。因此，可如此图中所示获得一种发光装置，其中P型半导体层40、有源层30和N形半导体层20的整个侧面不垂直(90°)而是以预定斜率倾斜。此外，使用其中光致抗蚀剂以3到50μm的厚度施加到P型半导体层40并曝光且在100℃到140℃的温度下硬烘焙并接着显影的蚀刻掩膜图案来移除P型半导体层40、有源层30和N形半导体层20。因此，P型半导体层40、有源层30和N形半导体层20的整个侧面可以80°到20°的各种斜率形成。
随后，如图11所示，通过预定蚀刻工艺移除P型半导体层40和有源层30的若干部分，以暴露N型半导体层20的一部分。
参看图12，一个发光单元的N型半导体层20和另一相邻发光单元的P型半导体层40通过桥接工艺而彼此连接。
此外，为了向发光装置施加外部电压，在位于衬底10一个边缘处的发光单元的P型半导体层40上形成P型结合垫50，且在位于衬底10另一边缘处的发光单元的暴露的N型半导体层20上形成N型结合垫55。
上述制造根据本发明的发光装置的过程仅仅是特定实施例，但不限于此。可进行各种修改或可进一步添加各种材料膜。举例来说，为了增强发光装置的散热特性，在以预定厚度移除衬底10的后表面之后，可在衬底10的后表面上沉积Al、Ti、Ag、W、Ni、Ta、Ru或其合金。
此外，甚至在所述多个发光单元通过蚀刻而分离以使得侧面可具有如图10所示的各种斜率并接着经蚀刻以暴露N型半导体层20的情况下，可使用与上述相同的蚀刻工艺制造发光装置。也就是说，如图11所示，可以各种斜率形成经蚀刻以暴露N型半导体层20的P型半导体层40和有源层30的侧面。
因此，可制造一种发光装置，其中多个发光单元彼此连接，每一发光单元的P型半导体层40、有源层30和N形半导体层20的侧面不垂直(90°)于水平面而是与水平面成预定斜率倾斜。
图14到图17是说明制造根据本发明第四实施例的发光装置的过程的截面图。
第四实施例几乎与第三实施例相同。在第三实施例中，用于电连接一个发光单元的N型半导体层与另一相邻发光单元的P型半导体层的导电引线通过桥接工艺而形成。然而在第四实施例中，导电引线通过台阶覆盖工艺形成。这里将省略与先前实施例重复的描述。
参看图14，甚至在多个发光单元通过蚀刻而分离以使得侧面可具有各种斜率并接着经蚀刻以经由上述过程暴露N型半导体层20的情况下，以各种斜率形成经蚀刻以暴露N型半导体层20的P型半导体层40和有源层30的侧面。此外，为了减小P型半导体层40的电阻和增强光透射，在P型半导体层40的顶面上可进一步形成透明电极层85。此外，在P型半导体层40的顶面或暴露的N型半导体层20上可进一步形成额外的欧姆金属层87，以便于电流供应。透明电极层85可由氧化铟锡(ITO)、ZnO或导电透明金属制成，且欧姆金属层87可由Cr或Au制成。
参看图15，在上面形成有所述多个发光单元的衬底10的整个表面上形成连续绝缘层70。绝缘层70覆盖发光单元的侧面和顶面以及相邻发光单元之间衬底10的顶面。举例来说，绝缘层70可使用化学气相沉积(ChemicalVapor Deposition，CVD)技术形成为硅氧化物膜(silicone oxide film)。
由于发光单元的侧面倾斜，因此绝缘层70可容易覆盖发光单元的侧面。由于N型半导体层20和有源层30的总厚度较小，且相邻P型半导体层40之间的空间较宽，因此，P型半导体层40的邻近于N型半导体层20的暴露区域的侧面可容易地用绝缘层70覆盖。
参看图16，通过经由预定蚀刻工艺图案化绝缘层70而在发光单元的暴露的N型半导体层20和P型半导体层40中的每一者上形成开口部分。如果透明电极层85和/或欧姆金属层87如此图所示而形成，那么透明电极层85和/或欧姆金属层87通过开口部分而暴露。
参看图17，在具有开口部分的绝缘层70上形成引线80。引线80通过其开口部分连接N型半导体层20与P型半导体层40。也就是说，一个发光单元的N型半导体层20和另一相邻发光单元的P型半导体层40与所述引线电连接。
可使用电镀技术形成引线80。也就是说，在绝缘层70上形成具有界定引线80的一区域的开口部分的蚀刻掩膜图案并在所述开口部分内电镀金属层之后，移除蚀刻掩膜图案且因此可形成引线80。
此外，可使用化学气相沉积(Chemical Vapor Deposition，CVD)或物理气相沉积(Physical Vapor Deposition，PVD)技术形成引线80。也就是说，使用例如电子束沉积的气相沉积技术形成金属层并接着使用光和蚀刻工艺进行图案化，使得可形成引线80。由于发光单元的侧面倾斜，因此在发光单元的上部侧面上连续形成金属层。
其中如上所述形成引线80的发光装置具有的优点在于，可防止引线80由于外部压力而断开连接或短路，且还防止在形成引线80时仍保留的例如金属的导电材料使发光单元短路。
因此，可制造一种发光装置，其中所述多个发光单元彼此连接，每一发光单元的P型半导体层40、有源层30和N形半导体层20的侧面不垂直(90°)于水平面而是与水平面成预定斜率倾斜。
如上所述，形成根据本发明的发光装置，使得P型半导体层、有源层和N形半导体层的一部分的侧面不垂直(90°)于水平面而是与水平面成预定斜率倾斜。因此，本发明的发光装置的发光效率与常规发光装置的发光效率相比可增强。原因在于现有技术中在平坦表面上反射的光子在具有不同角度的表面上并不反射，而是发射到外部。
图18是说明根据本发明的具有倒装芯片结构的发光装置的概念截面图。
参看图18，发光装置包括发光层，即，依次形成于基础衬底110上的N型半导体层120、有源层130和P型半导体层140。此外，发光装置包括底板衬底200，上面形成有发光层的基础衬底110是通过金属凸块150和155倒装芯片结合到所述底板衬底200上的。包括P型半导体层140、有源层130和N型半导体层120的侧面与水平面成20°到80°的斜率倾斜，且由于所述侧面的缘故而改变光的临界角，从而可容易提取光。因此，可改进发光装置的发光效率。
图19到图23是说明制造根据本发明第五实施例的发光装置的过程的截面图。
参看图19，N型半导体层120、有源层130和P型半导体层140依次形成于基础衬底110上。
基础衬底110指用于制造发光装置且由例如Al2O3、ZnO和LiAl2O3的透明衬底制成的一般晶片。在此实施例中，使用由蓝宝石制成的晶体生长衬底。
N型半导体层120、有源层130和P型半导体层140通过各种沉积方法依次形成于衬底110上，所述方法包含金属有机化学气相沉积(Metal OrganicChemical Vapor Deposition，MOCVD)、化学气相沉积(Chemical VaporDeposition，CVD)、等离子增强化学气相沉积(Plasma-enhanced Chemical VaporDeposition，PCVD)、分子束外延(Molecular Beam Epitaxy，MBE)、混合气相外延(Hybride Vapor Phase Epitaxy，HVPE)和类似方法。缓冲层可进一步形成于衬底110上，以减少在晶体生长时衬底110与后续层之间的晶格失配。上述组件与先前实施例中的那些组件相同，且因此这里将省略与前述组件重复的描述。
随后，通过预定蚀刻工艺移除P型半导体层140和有源层130的若干部分，以暴露N型半导体层120的一部分。此蚀刻工艺与先前实施例的蚀刻工艺相同。
也就是说，在将光致抗蚀剂以3到50μm的厚度施加到图19的P型半导体层140并曝光之后，其在没有硬烘焙的情况下立即显影从而形成蚀刻掩膜图案。通过感应耦合等离子(Inductive Coupled Plasma，ICP)或干式蚀刻工艺移除通过蚀刻掩膜图案暴露的P型半导体层140和有源层130，以暴露N型半导体层120。随后，如果移除蚀刻掩膜图案，那么可如图20所示获得不垂直(90°)于水平面而是与水平面成预定斜率倾斜的P型半导体层140和有源层130的侧面。
或者，在将光致抗蚀剂以3到50μm的厚度施加到图19的P型半导体层140并曝光之后，光致抗蚀剂在100℃到140℃的温度下硬烘焙并接着显影，使得可形成蚀刻掩膜图案。在已蚀刻通过蚀刻掩膜图案暴露的P型半导体层140和有源层130之后，移除蚀刻掩膜图案，使得经蚀刻的P型半导体层140和有源层130的侧面可具有80°到20°的多种斜率。
在P型半导体层140的顶面上可进一步形成用于反射光的反射层，且在P型半导体层140或暴露的N型半导体层120的顶面上可进一步形成额外的欧姆金属层，以便于电流供应。欧姆金属层可由Cr或Au制成。
此外，如图21所示，在P型半导体层14和N型半导体层120上分别形成P型金属凸块155和N型金属凸块150。P型金属凸块155和N型金属凸块150中的每一者可由选自由以下材料组成的群组的至少一种材料制成：Pb、Sn、Au、Ge、Cu、Bi、Cd、Zn、Ag、Ni、Ti及其合金。因此，将光致抗蚀剂施加到整个结构上，且使用预定掩膜通过光蚀刻工艺形成光致抗蚀剂图案(未图示)，P型半导体层140和N型半导体层120的若干部分通过所述光致抗蚀剂图案而暴露。在整个结构上已沉积金属膜之后，移除通过光致抗蚀剂图案暴露在除P型和N型半导体层140上的区域以外的区域上形成的金属膜部分以及光致抗蚀剂图案。因此，在P型半导体层140和N型半导体层120上分别形成P型金属凸块155和N型金属凸块150。
接着，参看图22，制备额外的底板衬底200，以形成分别连接到P型金属凸块155和N型金属凸块150的P型结合垫215和N型结合垫210。
此时，使用各种优良的导热衬底作为底板衬底200。也就是说，底板衬底200可由SiC、Si、Ge、SiGe、AlN金属或类似物制成。在此实施例中，使用具有优良导热性和绝缘属性的AlN。本发明不限于此，而是可采用具有优良导热和导电性的金属材料。在此情况下，在衬底200上形成绝缘或介电膜以充分用作绝缘体。介电膜可由SiO2、MgO、SiN或绝缘材料制成。此外，P型结合垫210和N型结合垫215中的每一者由具有优良导电性的金属制成。这通过丝网印刷工艺或使用预定掩膜图案的沉积工艺而形成。
随后，将底板衬底200倒装芯片结合到上面形成有发光层的基础衬底110上。
参看图23，在本发明的发光装置中，形成于发光层顶部上的N型金属凸块150和P型金属凸块155分别与底板衬底200的N型结合垫210和P型结合垫215结合并连接。此时，可使用热或超声波或者同时使用热和超声波来结合所述结合垫与金属凸块。通过多种结合方法连接N型金属凸块150和P型金属凸块155与下部N型结合垫210和P型结合垫215。
此外，N型金属凸块150和P型金属凸块155没有形成于发光层的顶部上，而是可形成于底板衬底200上。
从此图可见，可在单个衬底10上制造多个发光装置，将其切割成个别的发光装置。此时，图23所示的部分A是用于个别切割所述多个发光装置的切割部分。
上述制造根据本发明的发光装置的过程仅仅是特定实施例，但不限于此。可依据装置特性和过程的便利性来修改或添加各种过程和制造方法。举例来说，在与先前实施例相同的过程中，如图19所示制备上面依次形成有N型半导体层、有源层和P型半导体层的基础衬底。接着，首先移除P型半导体层、有源层和N型半导体层的若干部分以暴露衬底，使得所述多个发光装置可个别地隔离。此时，通过上述过程蚀刻的P型半导体层、有源层和N型半导体层的侧面可形成为不垂直(90°)而以预定斜率倾斜。
因此，可制造一种具有倒装芯片结构的发光装置，其中P型半导体层、有源层和N形半导体层的一部分的侧面不垂直(90°)于水平面而是与水平面成预定斜率倾斜。
图24到图28是说明制造根据本发明第六实施例的发光装置的过程的截面图。
第六实施例几乎与第五实施例相同。然而，在第六实施例中，提供一种具有倒装芯片结构发光装置，其中多个发光单元在晶片级串联、并联或串并联连接以减小装置的尺寸，且用于说明目的，其可以适当的电压和电流来驱动，还可甚至以AC电源来驱动。这里将省略与先前实施例重复的描述。
参看图24，N型半导体层120、有源层130和P型半导体层140通过各种沉积方法依次形成于基础衬底110上，所述方法包含金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition，MOCVD)、化学气相沉积(Chemical Vapor Deposition，CVD)、等离子增强化学气相沉积(Plasma-enhanced Chemical Vapor Deposition，PCVD)、分子束外延(MolecularBeam Epitaxy，MBE)、混合气相外延(Hybride Vapor Phase Epitaxy，HVPE)和类似方法。缓冲层可进一步形成于衬底110上，以减少在晶体生长时衬底110与后续层之间的晶格失配。
随后，移除依次形成于基础衬底110上的N型半导体层120、有源层130和P型半导体层140的若干部分，以形成多个发光单元。因此，在将光致抗蚀剂以3到50μm的厚度施加到图24的P型半导体层140上并曝光之后，其在没有硬烘焙的情况下立即显影而形成蚀刻掩膜图案。通过感应耦合等离子(Inductive Coupled Plasma，ICP)或干式蚀刻工艺移除通过蚀刻掩膜图案暴露的P型半导体140、有源层130和预定N型半导体层120，以使发光单元彼此分离。随后，如果移除蚀刻掩膜图案，那么可如图25所示获得发光装置，其中经蚀刻的P型半导体层140、有源层130和N形半导体层120的整个侧面不垂直(90°)于水平面而是与水平面成预定斜率倾斜。
或者，在将光致抗蚀剂以3到50μm的厚度施加到图24的P型半导体层140并曝光之后，光致抗蚀剂在100℃到140℃的温度下硬烘焙并显影，使得可形成蚀刻掩膜图案。在已蚀刻通过蚀刻掩膜图案暴露的P型半导体层140、有源层130和N型半导体层120之后，移除蚀刻掩膜图案，使得经蚀刻的P型半导体层140和有源层130的侧面可以80°到20°的多种斜率倾斜。
接着，通过预定蚀刻工艺移除P型半导体层140和有源层130的若干部分，以暴露N型半导体层120的一部分，如图26所示。一个发光单元的暴露的N型半导体层120和另一相邻发光单元的P型半导体层140通过预定导电引线而彼此连接。此时，桥接引线160由例如金属的导电材料制成。将明了，桥接引线160可由掺杂有杂质的硅酮化合物制成。桥接引线160通过桥接工艺形成。
此外，在发光单元的顶部上形成多个金属凸块，且进一步在位于衬底110一个边缘处的发光单元的P型半导体层140上以及在位于衬底另一边缘处的发光单元的N型半导体层120上分别形成P型金属凸块155和N型金属凸块150。
接着，如图27所示，制备额外的底板衬底200，上面形成有多个结合层220、位于底板衬底200一个边缘处的P型结合垫215以及位于底板衬底200另一边缘处的N型结合垫210。
随后，可如图28所示，将上面形成有多个发光单元的上述基础衬底110倒装芯片结合到底板衬底200上以制造发光装置。衬底分别通过形成于发光单元顶部上的P型金属凸块150和N型金属凸块155以及形成于底板衬底200上的结合层220而彼此结合。位于底板衬底200一个边缘处的P型结合垫215连接到位于基础衬底110一个边缘处的发光单元的P型金属凸块155，而位于底板衬底200另一边缘处的N型结合垫210连接到位于基础衬底110另一边缘处的发光单元的N型金属凸块150。
上述制造根据本发明的发光装置的过程仅仅是特定实施例，但不限于此。可依据装置特性和过程的便利性来修改或添加各种过程和制造方法。举例来说，在此实施例中，用于电连接一个发光单元的N型半导体层与另一相邻发光单元的P型半导体层的导电引线通过桥接工艺而形成，且接着将基础衬底倒装芯片结合到底板衬底上。然而，本发明不限于此。也就是说，用于电连接一个发光单元的N型半导体层与另一相邻发光单元的P型半导体层的导电引线可通过与第四实施例中相同的台阶覆盖工艺而形成。此外，当将所述多个发光单元倒装芯片结合到底板衬底上以使得一个发光单元的N型半导体层与另一相邻发光单元的P型半导体层通过金属凸块电连接时，可在底板衬底上形成电极层。
因此，可制造一种发光装置，其中多个倒装芯片发光单元在底板衬底上阵列排列，每一倒装芯片发光单元均具有发光层的侧面，所述发光层的侧面不垂直(90°)于水平面而是与水平面成预定斜率倾斜。视所需目的而定，可以各种方式(即，串联、并联或串并联)连接发光单元。
图29是绘示根据本发明的第七实施例的截面图。
第七实施例几乎与第六实施例相同。在此实施例中，甚至在多个发光单元通过蚀刻而分离以使得侧面可具有如图25所示的斜率并接着经蚀刻以暴露N型半导体层的情况下，可使用与先前实施例相同的蚀刻工艺制造发光装置。也就是说，如图29所示，可以各种斜率形成经蚀刻以暴露N型半导体层120的P型半导体层140和有源层130的侧面。
因此，可制造一种发光装置，其中多个倒装芯片发光单元在底板衬底上阵列排列，每一倒装芯片发光单元均具有发光层的整个侧面，所述发光层的整个侧面不垂直(90°)于水平面而是与水平面成预定斜率倾斜。视所需目的而定，可以各种方式(即，串联、并联或串并联)连接发光单元。
如上所述，形成根据本发明的具有倒装芯片结构的发光装置，使得发光层的一些侧面不垂直(90°)于水平面而是与水平面成预定斜率倾斜。因此，本发明的发光装置的发光效率与常规发光装置的发光效率相比可增强。原因在于现有技术中在平坦表面上反射的光子在具有不同角度的表面上并不反射，而是发射到外部。
图30和图31是说明根据现有技术与根据本发明的发光装置的效果之间的差异的概念截面图。
发光装置的光效率可表达为内部量子效率和外部量子效率，且根据有源层的设计和质量来确定内部量子效率。根据有源层中产生的光子发射到发光装置外部的程度来确定外部量子效率。参看图30，其中绘示常规发光装置，半导体层的一个侧面形成为垂直于水平面。在此情况下，一些部分的光子没有穿透半导体层的所述侧面，而是在上面反射，且完全反射的光没有发射到外部而是在发光装置内散发。然而，参看图31，其中绘示根据本发明的发光装置，半导体层的侧面不垂直于水平面而是与水平面成预定斜率倾斜。在此情况下，倾斜的侧面使光的临界角改变以帮助更容易地提取光。因此，有源层中产生的光没有完全反射而是发射到发光装置外部，使得可显著增强外部量子效率。
尽管已结合特定实施例描述本发明，但所属领域的技术人员将容易了解，在本发明的技术精神和范围内可对其做出各种修改和改变。还可明了，所述修改和改变将落在由所附权利要求书界定的本发明的范围内。

Claims (15)

1.一种发光装置，其特征在于其包括：
多个发光单元，每一发光单元包含在衬底上的N型半导体层和形成于所述N型半导体层的一部分上的P型半导体层，
其中一个发光单元的所述N型半导体层与另一相邻发光单元的所述P型半导体层彼此连接，每一所述发光单元的至少一个侧面具有两个不同的斜率，所述两个不同的斜率包括与水平面成20°到80°的度数和与水平面垂直。
2.根据权利要求1所述的发光装置，其特征在于其进一步包括用于连接一个发光单元的所述N型半导体层与另一相邻发光单元的所述P型半导体层的引线。
3.根据权利要求1或2所述的发光装置，其特征在于其进一步包括在所述P型半导体层上的透明电极层。
4.根据权利要求1或2所述的发光装置，其特征在于其进一步包括分别在所述P型半导体层和所述N型半导体层上的含有铬或金的P型欧姆金属层和N型欧姆金属层。
5.一种发光装置，其特征在于其包括：
衬底，形成有多个发光单元，每一发光单元包含N型半导体层和形成于所述N型半导体层上的P型半导体层；以及
底板衬底，以倒装芯片的方式结合到所述衬底上，
其中一个发光单元的所述N型半导体层与另一相邻发光单元的所述P型半导体层彼此连接，每一所述发光单元的至少一个侧面具有两个不同的斜率，所述两个不同的斜率包括与水平面成20°到80°的度数和与水平面垂直。
6.根据权利要求5所述的发光装置，其特征在于其进一步包括用于连接一个发光单元的所述N型半导体层与另一相邻发光单元的所述P型半导体层的引线。
7.一种制造发光装置的方法，其特征在于其包括如下步骤：
在衬底上依次形成N型半导体层和P型半导体层；
移除所述P型半导体层和所述N型半导体层的预定区域，以形成多个发光单元，其中，每一所述发光单元的至少一个侧面具有两个不同的斜率，所述两个不同的斜率包括与水平面成20°到80°的度数和与水平面垂直；以及
通过导电引线连接一个发光单元的所述N型半导体层与另一相邻发光单元的所述P型半导体层。
8.根据权利要求7所述的制造发光装置的方法，其特征在于其进一步包括在所述移除所述P型半导体层和所述N型半导体层的预定区域的步骤之后，将所述衬底以倒装芯片的方式结合到额外的底板衬底上的步骤。
9.根据权利要求7所述的制造发光装置的方法，其特征在于其中形成多个发光单元的步骤包括如下步骤：
在所述P型半导体层上形成蚀刻掩模图案，所述蚀刻掩模图案的侧面不与水平面垂直而是与水平面成预定斜率倾斜；
在移除所述蚀刻掩模图案之前，蚀刻通过所述蚀刻掩模图案暴露的所述P型半导体层和所述N型半导体层的一部分，使得所述N型半导体层的一部分和所述P型半导体层的侧面具有与水平面成20°到80°的斜率；以及
将所述N型半导体层的其余部分蚀刻为与水平面垂直，从而暴露所述衬底。
10.根据权利要求7所述的制造发光装置的方法，其特征在于其中形成所述多个发光单元的步骤包括如下步骤：
在所述P型半导体层上形成蚀刻掩膜图案，所述蚀刻掩膜图案的侧面不垂直于水平面而是与水平面成预定斜率倾斜；
蚀刻通过所述蚀刻掩膜图案暴露的所述N型半导体层和所述P型半导体层，使得所述N型半导体层和所述P型半导体层的侧面具有与水平面成20°到80°的斜率；以及
将所述发光单元的侧面的一部分蚀刻为以与水平面垂直。
11.根据权利要求7所述的制造发光装置的方法，其特征在于其中通过桥接或台阶覆盖工艺用所述导电引线连接一个发光单元的所述N型半导体层与另一相邻发光单元的所述P型半导体层。
12.根据权利要求9或10所述的制造发光装置的方法，其特征在于其中在形成所述蚀刻掩膜图案的步骤中使用具有3到50μm厚度的光致抗蚀剂。
13.根据权利要求12所述的制造发光装置的方法，其特征在于其中形成所述蚀刻掩膜图案的步骤包括：
将所述光致抗蚀剂施加到所述P型半导体层上；
根据预定掩膜图案对所述光致抗蚀剂进行曝光；以及
于在所述曝光之后没有烘焙工艺的情况下对曝光的所述光致抗蚀剂进行显影。
14.根据权利要求12所述的制造发光装置的方法，其特征在于其中形成所述蚀刻掩膜图案的步骤包括：
将所述光致抗蚀剂施加到所述P型半导体层上；
根据预定掩膜图案对所述光致抗蚀剂进行曝光；
在100℃到140℃的温度下对曝光的所述光致抗蚀剂进行硬烘焙；以及
对经硬烘焙的所述光致抗蚀剂进行显影。
15.根据权利要求7所述的制造发光装置的方法，其特征在于其进一步包括：
在移除所述P型半导体层和所述N型半导体层的预定区域的步骤之后，以预定的厚度移除所述衬底的后表面；以及
将铝、钛、银、钨、钽、镍、钌或其合金沉积到所述衬底的所述后表面上。
CN2006800225831A 2005-06-22 2006-06-22 发光装置及其制造方法 Active CN101203966B (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
KR1020050053797 2005-06-22
KR10-2005-0053797 2005-06-22
KR1020050053797A KR100691497B1 (ko) 2005-06-22 2005-06-22 발광 소자 및 이의 제조 방법
KR1020050055179 2005-06-24
KR1020050055179A KR100646635B1 (ko) 2005-06-24 2005-06-24 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR10-2005-0055179 2005-06-24
KR1020060021801A KR100690323B1 (ko) 2006-03-08 2006-03-08 배선들을 갖는 교류용 발광 다이오드 및 그것을 제조하는방법
KR1020060021801 2006-03-08
KR10-2006-0021801 2006-03-08
PCT/KR2006/002427 WO2006137711A1 (en) 2005-06-22 2006-06-22 Light emitting device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN101203966A CN101203966A (zh) 2008-06-18
CN101203966B true CN101203966B (zh) 2010-09-22

Family

ID=37812656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800225831A Active CN101203966B (zh) 2005-06-22 2006-06-22 发光装置及其制造方法

Country Status (2)

Country Link
KR (1) KR100691497B1 (zh)
CN (1) CN101203966B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830643B1 (ko) * 2006-10-13 2008-05-20 서울옵토디바이스주식회사 발광 소자의 제조 방법
CN101859789B (zh) * 2009-04-07 2015-01-07 江苏璨扬光电有限公司 具有增加光取出效率的交流发光装置及其制造方法
CN101859790B (zh) * 2009-04-07 2014-06-18 江苏璨扬光电有限公司 具有绝缘层的固晶发光装置及其制造方法
US9012948B2 (en) * 2010-10-04 2015-04-21 Epistar Corporation Light-emitting element having a plurality of contact parts
US8962358B2 (en) * 2011-03-17 2015-02-24 Tsmc Solid State Lighting Ltd. Double substrate multi-junction light emitting diode array structure
CN102299228A (zh) * 2011-09-23 2011-12-28 厦门市三安光电科技有限公司 一种覆晶插件式发光二极管芯片结构及其制造方法
KR101281394B1 (ko) * 2012-08-08 2013-07-02 영남대학교 산학협력단 이중 금속 전극층을 이용한 발광 다이오드 및 그 제조 방법
CN103681997B (zh) * 2012-09-04 2016-04-13 鹤山丽得电子实业有限公司 一种所需颜色发光二极管芯片的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026378A (ja) 2000-07-05 2002-01-25 Kyocera Corp 発光ダイオードおよびｌｅｄアレーヘッド
KR100433989B1 (ko) * 2001-09-11 2004-06-04 삼성전기주식회사 반도체 엘이디 소자 및 그 제조방법
KR20040005098A (ko) * 2002-07-08 2004-01-16 주식회사 비첼 질화물계 반도체 발광 소자 및 그 제조방법
EP1553641B1 (en) * 2002-08-29 2011-03-02 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes

Also Published As

Publication number Publication date
CN101203966A (zh) 2008-06-18
KR100691497B1 (ko) 2007-03-09
KR20060134254A (ko) 2006-12-28

Similar Documents

Publication Publication Date Title
US10340309B2 (en) Light emitting device
US10644195B2 (en) Manufacturing method of light emitting diode device and light emitting diode device having light emitting units with each light emitting unit including second sub light emitting unit in tandem with first sub light emitting unit
CN100362671C (zh) 固态元件和固态元件装置
CN101203966B (zh) 发光装置及其制造方法
KR101230617B1 (ko) 발광 다이오드 및 이의 제조 방법
KR100646636B1 (ko) 발광 소자 및 이의 제조 방법
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100697666B1 (ko) 이중버퍼층이 형성된 발광소자 및 그 제조방법
KR101205524B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
CN101101952A (zh) 固态元件和固态元件装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SEOUL WEIAOSHI CO., LTD.

Free format text: FORMER NAME: SEOUL OPTO DEVICE CO., LTD.

CP03 Change of name, title or address

Address after: South Korea Gyeonggi Do Anshan City

Patentee after: Seoul Weiaoshi Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Seoul OPTO Device Co., Ltd.