KR100646636B1 - 발광 소자 및 이의 제조 방법 - Google Patents

발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR100646636B1
KR100646636B1 KR1020050056159A KR20050056159A KR100646636B1 KR 100646636 B1 KR100646636 B1 KR 100646636B1 KR 1020050056159 A KR1020050056159 A KR 1020050056159A KR 20050056159 A KR20050056159 A KR 20050056159A KR 100646636 B1 KR100646636 B1 KR 100646636B1
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
light emitting
layer
emitting cell
Prior art date
Application number
KR1020050056159A
Other languages
English (en)
Inventor
이재호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050056159A priority Critical patent/KR100646636B1/ko
Application granted granted Critical
Publication of KR100646636B1 publication Critical patent/KR100646636B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

본 발명은 베이스 기판 상에 N형 반도체층, 상기 N형 반도체층의 일부에 형성된 P형 반도체층과, 절연막 반사층을 포함하는 발광 셀이 다수개가 형성된 발광 셀 블록 및 상기 발광 셀 블록과 플립칩 본딩하는 서브 마운트 기판을 포함하고, 상기 발광 셀 블록 내의 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층이 연결되고, 상기 절연막 반사층은 굴절율이 다른 두 개 이상의 절연막을 교대로 적층하여 형성된 것을 특징으로 하는 발광 소자를 제공한다. 또한 본 발명은 베이스 기판 상에 N형 반도체층, 상기 N형 반도체층의 일부에 형성된 P형 반도체층과, Cu 또는 Cu 합금으로 이루어진 금속 반사층을 포함하는 발광 셀이 다수개가 형성된 발광 셀 블록 및 상기 발광 셀 블록과 플립칩 본딩하는 서브 마운트 기판을 포함하고, 상기 발광 셀 블록 내의 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층이 연결되는 것을 특징으로 하는 발광 소자를 제공한다.
발광 다이오드, LED, 플립칩, 질화물 반도체, 반사막

Description

발광 소자 및 이의 제조 방법 {Luminous device and Method of manufacturing the same}
도 1은 종래 플립칩 구조의 발광 소자를 도시한 단면도.
도 2a 또는 도 2b는 본 발명에 의한 제 1 실시예의 단위 발광 셀을 도시한 단면도.
도 3a 또는 도 3b는 본 발명의 제 1 실시예에 따른 플립칩용 발광 셀 블록을 도시한 단면도.
도 4는 본 발명의 제 1 실시예에 따른 플립칩용 서브 마운트 기판을 도시한 단면도.
도 5는 본 발명의 제 1 실시예에 따른 발광 소자를 도시한 단면도.
도 6a 또는 도 6b는 본 발명에 의한 제 2 실시예의 단위 발광 셀을 도시한 단면도.
도 7a 또는 도 7b는 본 발명의 제 2 실시예에 따른 플립칩용 발광 셀 블록을 도시한 단면도.
도 8은 본 발명의 제 2 실시예에 따른 플립칩용 서브 마운트 기판을 도시한 단면도.
도 9는 본 발명의 제 2 실시예에 따른 발광 소자를 도시한 단면도.
도 10은 본 발명에 따른 발광 소자의 다른 예를 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판 2 : 서브 마운트 기판
3, 4 : 전극 5 : N형 반도체층
6 : 활성층 7 : P형 반도체층
8 : 투명전극층 9 : P형 솔더
10 :N형 솔더 100 : 발광 셀
110 : 베이스 기판 120 : N형 반도체층
130 : 활성층 140 : P형 반도체층
150 : 전극층 160 : P형 전극
165 : N형 전극 170 : 절연막 반사층
171 : 제 1 반사층 172 : 제 2 반사층
180 : P형 금속범프 185 : N형 금속범프
190 : 금속 반사층 200 : 브리지 배선
210 : 기판 220 : 유전체막
230 : 전극층 235 : 본딩층
240 : P형 본딩 패드 245 : N형 본딩 패드
1000 : 발광 셀 블록 2000 : 서브 마운트 기판
본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 다수개의 발광 셀을 어레이한 플립칩(Flip-Chip) 구조의 발광 소자에 있어서 광의 반사를 원활히 하여 발광 효율과 휘도를 향상시키기 위한 발광 소자 및 이의 제조 방법에 관한 것이다.
발광 다이오드는 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 정공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 이용되고 있으며, 최근 일반 조명용도로 이를 적용하기 위해 활발한 연구가 진행중이다.
이는 발광 다이오드가 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길기 때문이다. 즉, 발광 다이오드의 소모 전력이 기존의 조명 장치에 비해 수 내지 수 십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하기 때문이다.
이러한 발광 소자를 조명용으로 사용하기 위해서는 발광 소자가 가정용 전원에서 구동할 수 있어야 할 뿐만 아니라, 발광 소자에서 생성되는 열이 외부로 효과적으로 방출되야 하는 문제점이 있다.
이러한 문제를 해결하기 위해 최근에 플립칩 형태의 발광 소자에 대한 관심이 날로 높아지고 있다.
도 1은 종래의 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도이다.
도 1을 참조하면, 소정의 기판(1) 상에 N형 반도체층(5), 활성층(6), P형 반 도체층(7)을 순차적으로 형성한다. P형 반도체층(7)과 활성층(6)의 일부를 식각하여 N형 반도체층(5)을 노출시킨 후, P형 반도체층(7) 상에 투명전극층(8)을 형성하여 발광 셀을 제조한다. 상기 투명전극층(8)으로는 P형 반도체층(7)과 오믹접촉을 이루는 금속층을 형성하는데, 일반적으로 Au와 Ni을 함유하는 재료를 사용한다. 또한, 별도의 서브 마운트 기판(2)을 준비하여 제 1 및 제 2 전극(3, 4)을 형성하고, 제 1 전극(3) 상에는 P형 솔더(9)를 형성하고, 제 2 전극(4) 상에는 N형 솔더(10)를 형성한다. 이후, 상기 발광 셀은 상기 서브 마운트 기판(2)에 본딩되고, 발광 셀의 P 전극은 P형 솔더(9)에 본딩되고, N 전극은 N형 솔더(10)에 본딩된다. 발광 셀이 본딩된 기판을 봉지하는 몰딩부(미도시)를 구비하는 발광 소자를 제작한다.
이와 같은 종래 플립칩 구조의 발광 소자는 기존의 발광 소자에 비해서 열 방출 효율이 높고, 광의 차폐가 거의 없어 광효율이 기존의 발광 소자에 비해 50% 이상 증가하는 효과가 있고, 발광 소자의 구동을 위한 금선(gold wire)을 필요로 하지 않기 때문에 여러 소형 패키지의 제작에 많은 응용을 고려하고 있다.
그러나, 이러한 발광 소자는 교류 전원을 가하면 쉽게 파손되는 문제점이 있기 때문에, 그대로 가정용 교류 전원에 직접 연결하여 조명용으로 사용하는 것은 불가능하다.
또한, 상기 투명전극층으로 사용하는 Ni과 Au는 열처리를 하게 되면 NiO가 형성되어 Au와 혼합상을 이루게 되는데, 활성층에서 방출되는 광이 이들층에서 흡수를 일으키기 때문에 외부로 빠져나가는 광의 분율이 30% 이상 크게 줄어드는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 플립칩 형태의 소자를 서브 마운트 기판 상에 나열함으로써 적정 전압 및 전류에 구동되도록 하여 조명용으로 사용가능하고, 조명용 발광 소자의 열적 부담을 줄일 수 있고, 발광 효율도 향상시킬 수 있으며, 패키지를 단순화시켜 양산에도 효율적으로 적용할 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명의 다른 목적은 광의 흡수를 막고 광의 반사를 원활히 하여 높은 휘도와 발광 효율을 갖고, 발생열을 효과적으로 확산시켜 향상된 광출력 특성과 재현성을 갖는 발광 소자 및 이의 제조 방법을 제공하는 것이다.
본 발명은 상술한 목적을 달성하기 위하여, 베이스 기판 상에 N형 반도체층, 상기 N형 반도체층의 일부에 형성된 P형 반도체층과, 절연막 반사층을 포함하는 발광 셀이 다수개가 형성된 발광 셀 블록 및 상기 발광 셀 블록과 플립칩 본딩하는 서브 마운트 기판을 포함하고, 상기 발광 셀 블록 내의 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층이 연결되고, 상기 절연막 반사층은 굴절율이 다른 두 개 이상의 절연막을 교대로 적층하여 형성된 것을 특징으로 하는 발광 소자를 제공한다. 상기 절연막 반사층의 각 절연막의 두께는 파장/(4× 굴절율)인 것이 바람직하다. 상기 발광 셀 각각은, 상기 베이스 기판 상에 형성된 상기 N형 반도체층, 상기 N형 반도체층의 소정 영역 상에 형성된 활성층, 상기 활성층 상에 형성된 상기 P형 반도체층, 상기 P형 반도체층 상에 형성된 전극층, 상기 전극층의 소정 영역 상에 형성된 P형 전극 및 상기 P형 전극을 제외한 일부 표면에 형성된 상기 절연막 반사층을 포함할 수 있다. 상기 전극층은 ITO, ZnO 또는 도전성 투명금속 중 어느 하나를 포함할 수 있다. 또한, 상기 전극층 상부 또는 상기 N형 반도체층과 상기 활성층 사이에 Cr 또는 Au를 포함한 금속층을 더 포함할 수 있다.
또한 본 발명은 베이스 기판 상에 N형 반도체층, 상기 N형 반도체층의 일부에 형성된 P형 반도체층과, Cu 또는 Cu 합금으로 이루어진 금속 반사층을 포함하는 발광 셀이 다수개가 형성된 발광 셀 블록 및 상기 발광 셀 블록과 플립칩 본딩하는 서브 마운트 기판을 포함하고, 상기 발광 셀 블록 내의 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층이 연결되는 것을 특징으로 하는 발광 소자를 제공한다. 상기 금속 반사층은 조성이 서로 다른 두 개 이상의 금속 반사층이 적층되어 형성될 수 있다. 상기 발광 셀 각각은, 상기 베이스 기판 상에 형성된 상기 N형 반도체층, 상기 N형 반도체층의 소정 영역 상에 형성된 활성층, 상기 활성층 상에 형성된 상기 P형 반도체층, 상기 P형 반도체층 상에 형성된 오믹 전극층 및 상기 오믹 전극층 상에 형성된 상기 금속 반사층을 포함할 수 있다.
상기 발광 셀 블록은 상기 P형 반도체층이 형성되지 않은 N형 반도체층 및 P형 반도체층 상에 금속범프를 더 포함할 수 있다. 상기 서브 마운트는 상기 발광 셀 블록 내의 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층이 연결되도록 본딩되는 전극층을 포함할 수 있다.
또한, 상기 발광 셀 블록 내의 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하기 위한 배선을 더 포함할 수 있으며, 상기 배선은 Au, Ag, Ni, Cr, Pt, Pd, Ti, W, Ta 또는 그 합금으로 형성될 수 있다.
본 발명은 베이스 기판 상에 N형 반도체층, 상기 N형 반도체층의 일부에 형성된 P형 반도체층을 포함하는 다수개의 발광 셀을 형성하는 단계, 브리지 배선을 통해 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 단계 및 상기 베이스 기판을 서브 마운트 기판에 플립칩 본딩하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다. 상기 브리지 배선은 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 공정을 통해 일 발광 셀의 N형 반도체층과 인접한 다른 일 발광 셀의 P형 반도체층을 연결할 수 있다.
상기 베이스 기판 상에 다수개의 발광 셀을 형성하는 단계는, 상기 베이스 기판 상에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계, 상기 P형 반도체층의 일부를 제거하여 상기 N형 반도체층의 일부를 노출하는 단계, 상기 P형 반도체층 및 노출된 N형 반도체층 상의 소정 영역에 P형 및 N형 전극을 형성하고, 상기 플립칩 본딩되는 부분을 제외한 모든 영역 또는 일부 영역에 굴절율이 다른 두 개 이상의 절연막을 교대로 적층하여 절연막 반사층을 형성하는 단계 및 노출된 상기 N형 반도체층의 일부를 제거하여 다수개의 발광 셀을 형성하는 단계를 포함할 수 있다.
또한, 상기 베이스 기판 상에 다수개의 발광 셀을 형성하는 단계는, 상기 베이스 기판 상에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계, 상기 P형 반도체층의 일부를 제거하여 상기 N형 반도체층의 일부를 노출하는 단계, 상기 P형 반도체층 상에 P형 오믹 전극층을 형성하는 단계, 상기 오믹 전극층 상에 Cu 또는 Cu 합금으로 이루어진 금속 반사층을 형성하는 단계 및 노출된 상기 N형 반도체층의 일부를 제거하여 다수개의 발광 셀을 형성하는 단계를 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a는 본 발명에 의한 제 1 실시예의 단위 발광 셀을 도시한 단면도이다.
도면을 참조하면, 발광 셀(100)은 베이스 기판(110)과, 베이스 기판(110) 상에 순차적으로 적층된 N형 반도체층(120), 활성층(130), P형 반도체층(140)을 포함한다. 상기 P형 반도체층(140)의 상부에 형성되어 전류 주입 면적을 증가시키는 전극층(150)과, 상기 전극층(150)의 소정 영역에 형성되는 P형 전극(160)과, 상기 P형 전극을 제외한 일부 표면에 형성된 상기 절연막 반사층(170)을 포함한다.
상기의 베이스 기판(110)으로는 Al2O3, ZnO, LiAl2O3 등의 투명기판을 사용한다. 본 실시예에서는 사파이어 기판을 사용한다. 상기 베이스 기판(110) 상에 N형 반도체층(120)을 형성하기 전에 사파이어 기판과의 격자 부정합도를 줄이기 위하여, AlN 또는 GaN을 포함하는 버퍼층(미도시)을 형성할 수도 있다.
N형 반도체층(120)은 전자가 생성되는 층으로서, N형 불순물이 주입된 질화 갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N형 AlxGa1-xN(0≤x≤1)을 포함하는 N형 반도체층(120)을 형성한다. 또한, P형 반도체층(140)은 정공이 생성되는 층으로서, P형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 P형 AlxGa1-xN(0≤x≤1)을 포함하는 P형 반도체층(140)을 형성한다. 뿐만 아니라 상기 반도체층으로 InGaN을 사용할 수 있다. 또한 상기의 N형 반도체층(120) 및 P형 반도체층(140)은 다층막으로 형성할 수도 있다.
활성층(130)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어질 수 있다. 활성층(130)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(130)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.
상기 P형 반도체층(140) 상에 형성되는 전극층(150)은 ITO(Indium Tin Oxide), ZnO 또는 전도성을 갖는 투명 금속을 사용할 수 있다. 본 실시예는 ITO를 사용한다.
상기 전극층(150) 상부의 소정 영역에 P형 반도체층(140)으로 전압을 인가하기 위한 P형 전극(160)을 형성한다. 또한, N형 반도체층(120)의 상부 역시 전압을 인가하기 위한 N형 전극을 형성할 수 있다. N형 또는 P형 전극(160)으로는 도전성 의 물질막을 사용하되, 모든 전기 전도성을 갖는 물질을 사용할 수 있다.
전극층(150) 상부 및 N형 반도체층(120)과 활성층(130) 사이에 Cr, Au를 사용하여 별도의 금속층을 더 형성할 수도 있다. 또한, 전극층(150) 상에 Cr, Au를 사용하고 N형 반도체층(120)과 활성층(130) 사이에 Ge, Ni, Au를 사용하여 별도의 금속층을 더 형성할 수도 있다.
상기 절연막 반사층(170)은 굴절율이 서로 다른 광투과성 절연막을 교대로 1쌍 이상 적층하여 반사기(DBR) 역할을 할 수 있다. 일반적으로 반사기(DBR)는 서로 다른 굴절률을 가지는 물질을 교대로 적층시키며, 흡수가 일어나지 않도록 발광 파장보다 밴드갭 에너지가 커야 한다. 두 반사기 물질 간의 굴절률 차이가 크면 클수록 반사율이 커진다. 본 발명의 절연막 반사층(170)은 굴절율이 다른 두 개 이상의 절연막을 교대로 적층시킴으로써 고반사율과 고굴절율을 얻을 수 있고, 발광 소자 구현시 발광 소자의 휘도를 향상시킬 수 있다.
본 발명의 절연막 반사층(170)은 굴절율(n)이 서로 다른 2개의 반사층, 즉, 제 1 반사층(171) 및 제 2 반사층(172)을 교대로 적층하여 반사기를 형성할 수 있다. 각 반사층은 절연 물질을 사용하며, 굴절율이 서로 다른 제 1 반사층(171) 및 제 2 반사층(172)을 교대로 1쌍 이상 적층한다. 적층되는 반사층의 수가 많아질수록 반사율은 증가한다. 또한, 제 1 반사층(171) 및 제 2 반사층(172)의 각각의 두께는 반사될 광의 파장(Wd)과 각 반사층의 굴절률(n)에 따라서, Wd/(4× n)으로 산출되는 것이 바람직하다. 예를 들어 굴절율이 1.46인 SiO2층과 굴절율이 1.77인 Al2O3를 Wd/(4× n)의 두께로 교대로 4쌍 이상 적층하면 방출되는 광의 반사율을 95% 내지 98% 확보할 수 있다.
도 2a에는 전극층(150)의 상부에만 절연막 반사층(170)을 형성하였으나, 반사율을 더욱 향상시키기 위하여 도 2b에 도시한 바와 같이 전극층(150)의 상부 뿐만 아니라 노출된 N형 반도체층(120)의 상부에도 절연막 반사층(170)을 형성할 수 있다. 이 때 N형 반도체층(120)의 소정 영역에 N형 전극(165)을 형성하며, 추후 플립칩 본딩되는 부분을 제외한 모든 영역 또는 일부 영역에 절연막 반사층(170)을 형성한다. 이에 한정되지 않고, N형 반도체층(120)의 상면 뿐 아니라 P형 반도체층(140)으로 연결되는 측면에까지 형성하여 효과를 더욱 높일 수 있다.
이와 같이 굴절율이 서로 다른 절연막 반사층(170)을 교대로 적층하여 반사기(DBR)를 형성함으로써, 활성층(130)에서 방출되는 광이 절연막 반사층(170)에 반사되어 외부로 방출되고, 광이 흡수되는 것을 방지할 수 있다.
도 3a와 도 3b는 본 발명의 제 1 실시예에 따른 플립칩용 발광 셀 블록의 단면도이고, 도 4는 본 발명의 제 1 실시예에 따른 플립칩용 서브 마운트 기판의 단면도이고, 도 5는 본 발명의 제 1 실시예에 따른 발광 소자의 단면도이다.
도 3a를 참조하면, 제 1 실시예에 따른 플립칩용 발광 셀 블록(1000)은 베이스 기판(110) 상에 다수의 발광 셀이 어레이되어 있다. 개개의 발광 셀은 베이스 기판(110) 상에 형성된 N형 반도체층(120)과, N형 반도체층(120)의 일부에 형성된 활성층(130)과, 활성층(130) 상에 형성된 P형 반도체층(140)을 포함한다. 이 때, 상기 베이스 기판(110) 상에 결정 성장시 베이스 기판(110)과 후속층들의 격자 정합을 향상시키기 위한 버퍼층(미도시)을 포함할 수도 있다.
P형 반도체층(140)의 저항을 줄이기 위해 P형 반도체층(140) 상부에 형성된 전극층(150)을 포함한다. 또한, P형 반도체층(140) 상에 전류의 공급을 원활히 하기 위한 별도의 금속층을 더 형성할 수도 있다. 전극층(150) 상부 및 N형 반도체층(120)과 활성층(130) 사이에 Cr, Au를 사용하여 별도의 금속층을 더 형성할 수도 있다. 또한, 전극층(150) 상에 Cr, Au를 사용하고 N형 반도체층(120)과 활성층(130) 사이에 Ge, Ni, Au를 사용하여 별도의 금속층을 더 형성할 수도 있다.
전극층(150)의 소정 영역 상부에 형성된 P형 전극(160)을 포함하고, N형 반도체층(120) 상에 N형 전극을 포함할 수 있다. P형 전극(160)을 제외한 전극층(150)의 상부에 형성된 절연막 반사층(170)을 포함한다. 절연막 반사층(170)은 굴절율이 서로 다른 광투과성 절연막을 교대로 1쌍 이상 적층하며, 적층하는 수가 많아질수록 더욱 높은 반사 효과를 얻을 수 있다. 또한, P형 반도체층(140) 상부 뿐만 아니라 노출된 N형 반도체층(120)의 상부 및 측면에까지 절연막 반사층(170)을 형성할 수 있다. 이 때 추후 플립칩 본딩되는 부분을 제외한 모든 영역 또는 일부 영역에 절연막 반사층(170)을 형성한다.
또한, 도 3b에 도시한 바와 같이 P형 전극(160) 상에 범핑용으로 형성된 P형 금속범프(180, metal bumper)와, 활성층(130) 등이 형성되지 않아 노출된 N형 반도체층(120) 상에 범핑용으로 형성된 N형 금속범프(185)를 더 포함한다. P형 및 N형 금속범프(180, 185)로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나를 사용한다.
상술한 구조를 갖는 제 1 실시예의 발광 셀 블록(1000)의 제조 방법을 간략히 설명하면 다음과 같다.
베이스 기판(110) 상에 N형 반도체층(120), 활성층(130), P형 반도체층(140)을 순차적으로 형성한다.
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.
P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)의 일부를 제거하여 발광 셀 간을 분리한다. 이를 위해 P형 반도체층(140) 상에 소정의 마스크 패턴(미도시)을 형성한 다음, 상기 마스크 패턴에 의해 노출된 영역의 P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 식각하여 다수의 발광 셀을 전기적으로 분리한다.
이후, 소정의 식각 공정을 통해 P형 반도체층(140) 및 활성층(130)의 일부를 제거하여 N형 반도체층(120)의 일부를 노출한다. P형 반도체층(140) 상에 소정의 식각 마스크 패턴을 형성한 다음, 건식/습식 식각 공정을 실시하여 P형 반도체층(140) 및 활성층(130)을 제거하여 N형 반도체층(120)을 노출시킨다.
P형 반도체층(140) 상에 전극층(150)을 형성한다. 이를 위해 전체 구조 상에 감광막을 도포한 다음, 소정의 마스크를 이용한 사진 식각 공정을 실시하여 P형 반도체층(140)을 노출시키는 제 1 감광막 패턴(미도시)을 형성한다. 전체 구조 상에 전극층(150)을 형성한 다음, P형 반도체층(140) 상부에 형성된 전극층(150)을 제외한 나머지 영역의 전극층(150) 및 상기 제 1 감광막 패턴을 제거한다.
마찬가지의 방법을 이용하여 전극층(150) 상부의 소정 영역에 P형 전극(160)을 형성한다. 다음으로, 전극층(150) 상부의 추후 플립칩 본딩되는 부분을 제외한 모든 영역 또는 일부 영역에 절연막 반사층(170)을 형성한다. 절연막 반사층(170)은 절연 물질을 사용하여 굴절율이 서로 다른 2개의 반사층, 즉 제 1 반사층 및 제 2 반사층을 교대로 적층한다.
이후, P형 전극(160) 상에 P형 금속범프(180)를 형성하고, 활성층(130) 등이 형성되지 않아 노출된 N형 반도체층(120) 상에 N형 금속범프(185)를 형성한다. 이를 위해, 전체 구조 상에 감광막을 도포한 다음, 소정의 마스크를 이용한 사진 식각 공정을 실시하여 P형 전극(160)과 활성층(130) 등이 형성되지 않아 노출된 N형 반도체층(120)의 일부를 노출시킨 제 2 감광막 패턴(미도시)을 형성한다. 전체 구조상에 금속막을 증착한 다음, 상기 제 2 감광막 패턴에 의해 노출된 P형 전극(160) 상부에 형성된 금속막과, 활성층(130) 등이 형성되지 않아 노출된 N형 반도체층(120)의 상부에 형성된 금속막을 제외한 나머지 영역의 금속막 및 상기 제 2 감광막 패턴을 제거한다. 이로써, P형 전극(160) 상에는 P형 금속범프(180)가 형성되고, 활성층(130) 등이 형성되지 않아 노출된 N형 반도체층(185) 상에는 N형 금속범프(185)가 형성된다.
본 발명의 플립칩 구조의 발광 소자용 발광 셀 블록(1000)의 제조 공정은 상술한 방법에 한정되지 않고 다양한 변형과 다양한 물질막이 더 추가될 수 있다. 즉, P형 반도체층(140) 상에 전극층(150)을 형성한 다음, 발광 셀간의 분리를 위한 식각을 실시할 수도 있다. 또한, N형 반도체층(120)을 먼저 노출시킨 다음, 발광 셀간의 분리를 위해 노출된 N형 반도체층(120)의 일부를 제거할 수도 있다. 또한, 전극층(150) 상부에 다층의 절연막으로 이루어진 절연막 반사층(170)을 먼저 형성 한 다음, 그 일부를 전극층(150)이 노출되도록 식각하여 노출된 전극층(150) 상부에 P형 전극(160)을 형성할 수도 있다.
다음으로 본 발명의 플립칩 구조의 발광 소자용 서브 마운트 기판(2000)을 마련한다.
도 4를 참조하면, 서브 마운트 기판(2000)은 다수의 N영역(B)과 P영역(A)이 정의된 기판(210)과, 상기 기판(210) 표면에 형성된 유전체막(220)과, 인접한 N영역(B)과 P영역(A)을 각기 하나로 연결하는 다수의 전극층(230)을 포함한다. 또한, 일 가장자리에 위치한 P영역(A)까지 연장된 P형 본딩 패드(240)와, 다른 일 가장자리에 위치한 N영역(B)까지 연장된 N형 본딩 패드(245)를 더 포함한다.
상기의 N영역(B)은 플립칩 구조의 발광 셀 블록(1000) 중 N형 금속범프(185)가 접속될 영역을 지칭하고, P영역(A)은 발광 셀 블록(1000) 중 P형 금속범프(180)가 접속될 영역을 지칭한다.
이 때 기판(210)으로는 전기 전도성 및 열전도성을 갖는 다양한 기판(210)을 사용한다. 즉, SiC, Si, Ge, SiGe, AlN, 금속 등을 사용한다. 유전체막(220)으로는 전류가 1㎛이하로 흐르는 모든 유전 물질을 사용한다. 물론 이에 한정되지 않고, 전류가 전혀 흐르지 않는 절연 물질을 사용할 수도 있다. 이 경우에는 유전체막(220)을 형성하지 않을 수 있다. 본 실시예에서는 열전도율의 향상을 위해 전기 전도성이 우수한 물질인 금속성 물질을 기판(210)으로 사용한다. 따라서, 유전체막(220)을 형성하여 충분한 절연 역할을 할 수 있도록 한다. 또한, 유전체막(220)은 다층으로 형성할 수도 있다. 본 실시예에서는 유전체막(220)으로 SiO2, MgO 및 SiN 중 적어도 어느 하나를 사용한다. 전극층(230), N형 본딩 패드(240) 및 P형 본딩 패드(245)는 전기 전도성이 우수한 금속을 사용한다.
상술한 구조를 갖는 플립칩 구조의 발광 소자용 서브 마운트 기판(2000)의 제조 방법을 간략히 설명하면 다음과 같다.
기판(210)을 플립칩 구조의 발광 셀 블록(1000) 중 N형 금속범프(185)가 접속될 N영역(B)과 P형 금속범프(180)가 접속될 P영역(A)으로 정의한다. 전체 구조 상에 유전체막(220)을 형성한다. 이 때, 기판(210)으로 도전성 물질을 사용하지 않을 경우에는 유전체막(220)을 형성하지 않을 수도 있다. 다음으로, 유전체막(220) 상에 인접한 N영역(B)과 P영역(A)을 하나의 쌍으로 연결하는 전극층(230)을 형성한다. 이는 스크린 인쇄 방법으로 전극층(230)을 형성하거나, 소정의 마스크 패턴을 이용한 증착 공정을 통해 전극층(230)을 형성한다.
이후, 앞서 설명한 발광 셀 블록(1000)과, 서브 마운트 기판(2000)을 플립칩 본딩 하여 발광 소자를 제작한다.
도 5를 참조하면, 본 발명의 발광 소자는 발광 셀 블록(1000)의 N형 및 P형 금속범프(245, 240)와 서브 마운트 기판의 N영역(B) 및 P영역(A)이 접속되도록 본딩하되, 상기 발광 셀 블록(1000) 내에 인접한 발광 셀의 N형 금속범프(185)와 P형 금속범프(180)가 서브 마운트 기판(2000)의 전극층(230)에 의해 연결되도록 접속시킨다. 발광 셀 블록(1000) 내의 일 가장자리에 위치한 P형 금속범프(180)는 서브 마운트 기판(2000)의 P형 본딩 패드(240)에 접속되고, 타 가장자리에 위치한 N형 금속범프(185)는 서브 마운트 기판(2000)의 N형 본딩 패드(245)에 접속된다.
이 때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다. 금속범프와 하부 전극층 및 본딩 패드와의 접속은 다양한 본딩 방법을 통해 본딩된다.
이뿐 아니라, 발광 셀 블록(1000) 내의 발광 셀에 N형 및 P형 금속범프(185, 180)가 형성되지 않고, 서브 마운트 기판(2000) 상의 N영역(B) 및 P영역(A)에 각각의 금속범프가 형성될 수도 있다.
이로써, 플립칩 형태의 다수의 발광 셀들이 서브 마운트 기판 상에 어레이된 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있다.
본 실시예는 발광 셀 블록과 서브 마운트 기판의 플립칩 본딩시 금속범프를 이용하여 인접한 발광 셀의 N형 반도체층과 P형 반도체층이 전기적으로 연결되도록 한다. 그러나 이에 한정되지 않고, 발광 셀 블록의 제조시 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 N형 반도체층과 P형 반도체층을 전기적으로 연결하는 브리지 배선을 형성한 후, 서브 마운트 기판과 플립칩 본딩할 수도 있다. 이에 관한 구체적인 설명은 후술한다.
도 6a는 본 발명에 의한 제 2 실시예의 단위 발광 셀을 도시한 단면도이다.
도면을 참조하면, 발광 셀(100)은 베이스 기판(110)과, 베이스 기판(110) 상에 순차적으로 형성된 N형 반도체층(120), 활성층(130), P형 반도체층(140)을 포함 한다. 상기 P형 반도체층(140)의 상부에 형성되어 전류 주입 면적을 증가시키는 오믹 전극층(150)과, 상기 오믹 전극층(150)의 상부에 Cu 또는 Cu 합금으로 형성된 금속 반사층(190)을 포함한다. 본 실시예의 구성은 도 2의 경우와 거의 동일하고, 중복되는 내용은 생략하겠다. 단지, 제 2 실시예는 오믹 전극층(150) 상에 Cu 또는 Cu 합금을 사용하여 금속 반사층(190)을 형성한다. 본 발명의 Cu 또는 Cu 합금을 사용한 금속 반사층(190)은 반사 효과가 뛰어날 뿐 아니라 열전도성이 우수하기 때문에 소자 구현시 발생하는 열을 효과적으로 확산시켜 발광 소자의 열적 부담을 줄일 수 있다.
상기 금속 반사층(190)은 Cu 또는 Cu 합금을 사용하여 소정 두께로 하나의 층으로 형성하거나, 반사율의 향상을 위해 Cu 또는 Cu 합금을 서로 다른 조성으로 하여 두 개 이상의 층으로 형성할 수도 있다. 그리하여 광이 흡수되는 것을 막고 외부로 방출할 뿐 아니라, 열전도성이 우수한 특성 때문에 플립칩 본딩시 열발산 효과를 증대시켜 고전류 구동에 유리한 장점이 있다.
또한, 도 6a에는 오믹 전극층(150)의 상부에만 Cu 또는 Cu 합금을 사용한 금속 반사층(190)을 형성하였으나, 효과를 더욱 높이기 위하여 도 6b에 도시한 바와 같이 오믹 전극층(150)의 상부 뿐만 아니라 노출된 N형 반도체층(120)의 상부에도 Cu 또는 Cu 합금을 사용한 금속 반사층(190)을 형성할 수 있다.
이와 같이 열전도성이 우수한 금속반사층(190)을 형성함으로써, 발광 소자에서 발산되는 열을 효과적으로 방출하여 광출력 특성을 향상시킬 수 있다.
도 7a와 도 7b는 본 발명의 제 2 실시예에 따른 플립칩용 발광 셀 블록의 단 면도이고, 도 8은 본 발명의 제 2 실시예에 따른 플립칩용 서브 마운트 기판의 단면도이고, 도 9는 본 발명의 제 2 실시예에 따른 발광 소자의 단면도이다.
도 7a를 참조하면, 제 2 실시예에 따른 플립칩용 발광 셀 블록(1000)은 베이스 기판(110) 상에 다수의 발광 셀이 어레이되어 있다. 개개의 발광 셀은 베이스 기판(110) 상에 형성된 N형 반도체층(120)과, N형 반도체층(120)의 일부에 형성된 활성층(130)과, 활성층(130) 상에 형성된 P형 반도체층(140)을 포함한다. 이 때, 상기 베이스 기판(110) 상에 결정 성장시 베이스 기판(110)과 후속층들의 격자 정합을 향상시키기 위한 버퍼층(미도시)을 포함할 수도 있다.
P형 반도체층(140)의 저항을 줄이기 위해 P형 반도체층(140) 상부에 형성된 오믹 전극층(150)을 포함한다. 오믹 전극층(150)의 상부에 Cu 또는 Cu 합금으로 형성된 금속 반사층(190)을 포함한다. 금속 반사층(190)은 Cu 또는 Cu 합금을 사용하여 소정 두께로 하나의 층으로 형성하거나, 반사율의 향상을 위해 Cu 또는 Cu 합금을 서로 다른 조성으로 하여 두 개 이상의 층으로 형성할 수도 있다. 또한, P형 반도체층(140) 상부 뿐만 아니라 노출된 N형 반도체층(120)의 상부에까지 금속 반사층(190)을 형성할 수 있다.
도 7b를 참조하면, 일 발광 셀의 N형 반도체층(120)과 인접한 타 발광 셀의 P형 반도체층(140)을 연결하기 위한 브리지 배선(200)을 포함한다. 브리지 배선(200)은 도전성의 물질을 이용하되, 금속을 이용하여 형성한다. 물론, 불순물로 도핑된 실리콘 화합물을 이용할 수도 있다. 상기 브리지 배선(200)은 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 형성된다.
또한 각 발광 셀의 상부에 범핑용으로 형성된 다수개의 금속범프를 포함하고, 발광 셀 블록(1000)의 일 가장자리에 위치한 발광 셀의 P형 반도체층(140)과 다른 일 가장자리에 위치한 발광 셀의 활성층(130) 등이 형성되지 않아 노출된 N형 반도체층(120) 상에 각각 형성된 P형 금속범프(180) 및 N형 금속범프(185)를 더 포함한다. 금속범프로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나를 사용한다.
상술한 구조를 갖는 제 2 실시예의 발광 셀 블록의 제조 방법을 간략히 설명하면 다음과 같다. 상기 제 1 실시예와 중복되는 설명은 생략하겠다.
베이스 기판(110) 상에 N형 반도체층(120), 활성층(130), P형 반도체층(140)을 순차적으로 형성한다.
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.
P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)의 일부를 제거하여 발광 셀 간을 분리한 후, 소정의 식각 공정을 통해 P형 반도체층(140) 및 활성층(130)의 일부를 제거하여 N형 반도체층(120)의 일부를 노출한다. P형 반도체층(140) 상에 오믹 전극층(150)을 형성한 다음, 오믹 전극층(150)의 상부에 Cu 또는 Cu 합금을 사용하여 금속 반사층(190)을 형성한다. 금속 반사층(190)은 소정 두께로 하나의 층으로 형성하거나, 반사율의 향상을 위해 Cu 또는 Cu 합금을 서로 다른 조성으로 하여 두 개 이상의 층으로 형성할 수도 있다.
이후, 소정의 배선 형성 공정을 통해 인접한 발광 셀간의 N형 반도체층(120)과 P형 반도체층(140)을 연결한다. 즉, 일 발광 셀의 노출된 N형 반도체층(120)과 이와 인접한 다른 일 발광 셀의 P형 반도체층(140)을 배선으로 연결한다. 이 때 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 N형 반도체층(120)과 P형 반도체층(140) 간을 전기적으로 연결하는 도전성 배선을 형성한다.
상술한 브리지 공정은 에어브리지 공정이라고도 하며, 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착 등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 전기 도금(electroplating), 무전해 도금(electroplating) 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질만이 공간에 형성된다.
또한, 스텝 커버 공정은 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 뒤덮고, 그 위에 전기 도금, 무전해 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮인 이외의 부분은 다 제거되고 이 덮혀진 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 되다.
상기의 배선으로는 금속뿐만 아니라 전도성을 갖는 모든 물질들을 사용할 수 있다. 예를 들어, Au, Ag, Ni, Cr, Pt, Pd, Ti, W, Ta 또는 그 합금으로 형성할 수 있다.
이후, 발광 셀의 상부에 다수개의 금속범프를 형성하고, 발광 셀 블록(1000)의 일 가장자리에 위치한 발광 셀의 P형 반도체층(140)과 다른 일 가장자리에 위치한 발광 셀의 활성층(130) 등이 형성되지 않아 노출된 N형 반도체층(120) 상에 각각 형성된 P형 금속범프(180) 및 N형 금속범프(185)를 형성한다.
본 발명의 플립칩 구조의 발광 소자용 발광 셀 블록(1000)의 제조 공정은 상술한 방법에 한정되지 않고 다양한 변형과 다양한 물질막이 더 추가될 수 있다. 즉, P형 반도체층(140) 상에 오믹 전극층(150)을 형성한 다음, 발광 셀간의 분리를 위한 식각을 실시할 수도 있다. 또한, N형 반도체층(120)을 먼저 노출시킨 다음, 발광 셀간의 분리를 위해 노출된 N형 반도체층(120)의 일부를 제거할 수도 있다.
다음으로 본 발명의 플립칩 구조의 발광 소자용 서브 마운트 기판(2000)을 마련한다.
도 8을 참조하면, 서브 마운트 기판(2000)은 기판(210)과, 상기 기판(210) 표면에 형성된 유전체막(220)과, 상기 유전체막(220) 상부에 형성된 다수의 본딩층(235)을 포함한다. 또한, 일 가장자리에 위치한 P형 본딩 패드(240)와, 다른 일 가장자리에 위치한 N형 본딩 패드(245)를 더 포함한다.
이 때 기판(210)으로는 전기 전도성 및 열전도성을 갖는 다양한 기판을 사용한다. 즉, SiC, Si, Ge, SiGe, AlN, 금속 등을 사용한다. 유전체막(220)으로는 전류가 1㎛이하로 흐르는 모든 유전 물질을 사용한다. 물론 이에 한정되지 않고, 전 류가 전혀 흐르지 않는 절연 물질을 사용할 수도 있다. 이 경우에는 유전체막(220)을 형성하지 않을 수 있다. 본 실시예에서는 열전도율의 향상을 위해 전기 전도성이 우수한 물질인 금속성 물질을 사용한다. 따라서, 유전체막(220)을 형성하여 충분한 절연 역할을 할 수 있도록 한다. 또한, 유전체막(220)은 다층으로 형성할 수도 있다. 본 실시예에서는 유전체막(220)으로 SiO2, MgO 및 SiN 중 적어도 어느 하나를 사용한다.
상술한 구조를 갖는 플립칩 구조의 발광 소자용 서브 마운트 기판(2000)의 제조 방법을 간략히 설명하면 다음과 같다.
기판(210)의 전체 구조 상에 유전체막(220)을 형성한다. 이 때, 기판(210)으로 도전성 물질을 사용하지 않을 경우에는 유전체막(220)을 형성하지 않을 수도 있다. 다음으로, 유전체막(220) 상에 금속범프가 접속될 다수개의 본딩층(235)을 형성한다. 이는 스크린 인쇄 방법으로 본딩층(235)을 형성하거나, 소정의 마스크 패턴을 이용한 증착 공정을 통해 본딩층(235)을 형성할 수 있다.
또한, 기판(210)의 일 가장자리에 P형 본딩 패드(240)를 형성하고, 다른 일 가장자리에 N형 본딩 패드(245)를 형성한다.
이후, 앞서 설명한 발광 셀 블록(1000)과, 서브 마운트 기판(2000)을 플립칩 본딩하여 발광 소자를 제작한다. 상기 발광 셀 블록(1000)에 형성된 금속범프와 상기 서브 마운트 기판(2000)에 형성된 본딩층(235)을 통해 본딩한다. 본 실시예는 발광 셀 블록(1000) 자체 내에서 브리지 배선(200)을 통해 이미 전기적 연결이 완 료된 상태이므로, 플립칩 본딩시 전기 연결을 위해 별도의 패턴을 형성하거나, 그에 따라 정확한 얼라인을 고려해야 하는 등의 번거로움을 줄일 수 있는 장점이 있다.
도 9를 참조하면, 본 발명의 발광 소자는 발광 셀 블록(1000)과 서브 마운트 기판(2000)을 플립칩 본딩하되, 발광 셀 상부에 형성된 금속범프에 의해 본딩한다. 서브 마운트 기판(2000)의 일 가장자리에 위치한 P형 본딩 패드(240) 상의 P형 금속범프(180)는 발광 셀 블록(1000)의 일 가장자리에 위치한 발광 셀의 P형 반도체층(140)에 접속되고, 타 가장자리에 위치한 N형 본딩 패드(245) 상의 N형 금속범프(185)는 발광 셀 블록(1000)의 일 가장자리에 위치한 발광 셀의 N형 반도체층(120)에 접속된다. 이 때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다.
금속범프의 위치는 이에 한정되지 않고, 상기 브리지 배선(200)의 전기 흐름을 방해하지 않는다면 플립칩 본딩에 바람직한 위치에 다양하게 형성할 수 있다. 또한, 발광 셀 블록(1000) 내의 발광 셀에 금속범프가 형성되지 않고, 서브 마운트 기판(2000) 상에 금속범프가 형성될 수도 있다.
상기 발광 셀 블록(1000)과 서브 마운트 기판(2000)의 본딩은 상술한 방법에 한정되지 않고, 다양한 본딩 방법에 의해 플립칩 본딩될 수 있다.
본 실시예는 발광 셀 블록의 제조시 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 N형 반도체층과 P형 반도체층을 전기적으로 연결하는 브리지 배선을 형성한 후, 서브 마운트 기판과 플립칩 본딩하도록 한다. 그러나 이에 한정되지 않고, 제 1 실시예와 마찬가지로 발광 셀 블록과 서브 마운트 기판의 플립칩 본딩시 금속범프를 이용하여 인접한 발광 셀의 N형 반도체층과 P형 반도체층이 전기적으로 연결되도록 할 수도 있다.
이로써, 플립칩 형태의 다수의 발광 셀들이 서브 마운트 기판 상에 어레이된 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있다.
본 발명의 발광 소자는 상술한 설명에 한정되지 않고 다양한 실시예가 가능하다.
도 10에 도시된 제 2 실시예의 변형예와 같이 발광 셀이 웨이퍼 레벨에서 연결된 발광 셀 블록 형태가 아닌 개개의 발광 셀이 서브 마운트 기판 상에 플립칩 본딩되어 발광 소자를 형성할 수 있다. 이 때, 인접한 발광 셀의 N형 금속범프(185)와 P형 금속범프(180)가 서브 마운트 기판에 형성된 전극층(230)에 의해 전기적으로 연결되도록 한다. 도 10의 변형예는 도시된 바와 같이 한정되지 않고 제 1 실시예에도 적용될 수 있다.
본 발명에 의한 발광 소자 및 이의 제조 방법은 다수의 발광 셀이 플립칩 구조로 어레이된 발광 소자를 구현함으로써, 서브 마운트 기판을 통한 열방출로 발광 소자의 열적 부담을 줄일 수 있고, 별도의 제어 장치 없이 일반 조명용 소자로 사용할 수 있는 장점이 있다.
또한 이러한 발광 소자에 있어서, 전극층 상에 고반사율의 절연막을 형성함 으로써 광의 흡수를 막고 반사율을 높여 발광 효율을 향상시킬 수 있으며, 전극층 상에 열전도성이 우수한 금속층을 형성함으로써 발생열을 효과적으로 확산시켜 광출력 특성을 향상시킬 수 있다.

Claims (16)

  1. 베이스 기판 상에 N형 반도체층, 상기 N형 반도체층의 일부에 형성된 P형 반도체층과, 절연막 반사층을 포함하는 발광 셀이 다수개가 형성된 발광 셀 블록; 및
    상기 발광 셀 블록과 플립칩 본딩하는 서브 마운트 기판을 포함하고,
    상기 발광 셀 블록 내의 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층이 연결되고, 상기 절연막 반사층은 굴절율이 다른 두 개 이상의 절연막을 교대로 적층하여 형성된 것을 특징으로 하는 발광 소자.
  2. 청구항 1에 있어서,
    상기 절연막 반사층의 각 절연막의 두께는 파장/(4× 굴절율)인 것을 특징으로 하는 발광 소자.
  3. 청구항 1에 있어서,
    상기 발광 셀 각각은,
    상기 베이스 기판 상에 형성된 상기 N형 반도체층;
    상기 N형 반도체층의 소정 영역 상에 형성된 활성층;
    상기 활성층 상에 형성된 상기 P형 반도체층;
    상기 P형 반도체층 상에 형성된 전극층;
    상기 전극층의 소정 영역 상에 형성된 P형 전극; 및
    상기 P형 전극을 제외한 일부 표면에 형성된 상기 절연막 반사층을 포함하는 것을 특징으로 하는 발광 소자.
  4. 청구항 3에 있어서,
    상기 전극층은 ITO, ZnO 또는 도전성 투명금속 중 어느 하나를 포함하는 것을 특징으로 하는 발광 소자.
  5. 청구항 3에 있어서,
    상기 전극층 상부 또는 상기 N형 반도체층과 상기 활성층 사이에 Cr 또는 Au를 포함한 금속층을 더 포함하는 것을 특징으로 하는 발광 소자.
  6. 베이스 기판 상에 N형 반도체층, 상기 N형 반도체층의 일부에 형성된 P형 반도체층과, Cu 또는 Cu 합금으로 이루어진 금속 반사층을 포함하는 발광 셀이 다수개가 형성된 발광 셀 블록; 및
    상기 발광 셀 블록과 플립칩 본딩하는 서브 마운트 기판을 포함하고,
    상기 발광 셀 블록 내의 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층이 연결되는 것을 특징으로 하는 발광 소자.
  7. 청구항 6에 있어서,
    상기 금속 반사층은 조성이 서로 다른 두 개 이상의 금속 반사층이 적층되어 형성된 것을 특징으로 하는 발광 소자.
  8. 청구항 6에 있어서,
    상기 발광 셀 각각은,
    상기 베이스 기판 상에 형성된 상기 N형 반도체층;
    상기 N형 반도체층의 소정 영역 상에 형성된 활성층;
    상기 활성층 상에 형성된 상기 P형 반도체층;
    상기 P형 반도체층 상에 형성된 오믹 전극층 및
    상기 오믹 전극층 상에 형성된 상기 금속 반사층을 포함하는 것을 특징으로 하는 발광 소자.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 발광 셀 블록은 상기 P형 반도체층 및 노출된 N형 반도체층 상에 형성된 금속범프를 더 포함하는 것을 특징으로 하는 발광 소자.
  10. 청구항 9에 있어서,
    상기 서브 마운트는 상기 발광 셀 블록 내의 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층이 연결되도록 본딩되는 전극층을 포함하는 것을 특징으로 하는 발광 소자.
  11. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 발광 셀 블록 내의 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하기 위한 배선을 더 포함하는 것을 특징으로 하는 발광 소자.
  12. 청구항 11에 있어서,
    상기 배선은 Au, Ag, Ni, Cr, Pt, Pd, Ti, W, Ta 또는 그 합금으로 형성된 것을 특징으로 하는 발광 소자.
  13. 베이스 기판 상에 N형 반도체층, 상기 N형 반도체층의 일부에 형성된 P형 반도체층을 포함하는 다수개의 발광 셀을 형성하는 단계;
    브리지 배선을 통해 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 단계; 및
    상기 베이스 기판을 서브 마운트 기판에 플립칩 본딩하는 단계를 포함하는 발광 소자의 제조 방법.
  14. 청구항 13에 있어서,
    상기 브리지 배선은 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 공정을 통해 일 발광 셀의 N형 반도체층과 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 것을 특징으로 하는 발광 소자의 제조 방법.
  15. 청구항 13 또는 청구항 14 에 있어서,
    상기 베이스 기판 상에 다수개의 발광 셀을 형성하는 단계는,
    상기 베이스 기판 상에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계;
    상기 P형 반도체층의 일부를 제거하여 상기 N형 반도체층의 일부를 노출하는 단계;
    상기 P형 반도체층 및 노출된 N형 반도체층 상의 소정 영역에 P형 및 N형 전극을 형성하고, 상기 플립칩 본딩되는 부분을 제외한 모든 영역 또는 일부 영역에 굴절율이 다른 두 개 이상의 절연막을 교대로 적층하여 절연막 반사층을 형성하는 단계; 및
    노출된 상기 N형 반도체층의 일부를 제거하여 다수개의 발광 셀을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
  16. 청구항 13 또는 청구항 14 에 있어서,
    상기 베이스 기판 상에 다수개의 발광 셀을 형성하는 단계는,
    상기 베이스 기판 상에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계;
    상기 P형 반도체층의 일부를 제거하여 상기 N형 반도체층의 일부를 노출하는 단계;
    상기 P형 반도체층 상에 P형 오믹 전극층을 형성하는 단계;
    상기 오믹 전극층 상에 Cu 또는 Cu 합금으로 이루어진 금속 반사층을 형성하는 단계; 및
    노출된 상기 N형 반도체층의 일부를 제거하여 다수개의 발광 셀을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
KR1020050056159A 2005-06-28 2005-06-28 발광 소자 및 이의 제조 방법 KR100646636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050056159A KR100646636B1 (ko) 2005-06-28 2005-06-28 발광 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050056159A KR100646636B1 (ko) 2005-06-28 2005-06-28 발광 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR100646636B1 true KR100646636B1 (ko) 2006-11-23

Family

ID=37712646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056159A KR100646636B1 (ko) 2005-06-28 2005-06-28 발광 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100646636B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017395B1 (ko) 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101039948B1 (ko) 2010-04-23 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101332686B1 (ko) * 2012-07-11 2013-11-25 고려대학교 산학협력단 투명 전극을 구비하는 발광소자 및 그 제조 방법
WO2015002473A1 (ko) * 2013-07-03 2015-01-08 고려대학교 산학협력단 투명전극을 포함하는 반도체 소자 및 그 제조방법
KR20170043118A (ko) * 2015-10-12 2017-04-21 삼성전자주식회사 발광소자 패키지 및 이를 포함하는 조명 장치
KR20190036064A (ko) * 2017-09-27 2019-04-04 고려대학교 산학협력단 마이크로 발광소자용 반사전극, 이를 구비한 마이크로 발광소자 및 마이크로 발광소자용 반사전극의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008284A (ko) * 1998-07-11 2000-02-07 구자홍 발광 다이오드 및 그 제조방법
JP2004079867A (ja) 2002-08-21 2004-03-11 Shiro Sakai 窒化ガリウム系化合物半導体装置の製造方法及び発光装置
KR20050040161A (ko) * 2003-10-27 2005-05-03 삼성전기주식회사 전극 구조체 및 이를 구비하는 반도체 발광 소자
KR20050063925A (ko) * 2003-12-23 2005-06-29 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR20050090186A (ko) * 2004-03-08 2005-09-13 엘지전자 주식회사 발광 다이오드의 제조 방법
KR20060037589A (ko) * 2004-10-28 2006-05-03 서울반도체 주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008284A (ko) * 1998-07-11 2000-02-07 구자홍 발광 다이오드 및 그 제조방법
JP2004079867A (ja) 2002-08-21 2004-03-11 Shiro Sakai 窒化ガリウム系化合物半導体装置の製造方法及び発光装置
KR20050040161A (ko) * 2003-10-27 2005-05-03 삼성전기주식회사 전극 구조체 및 이를 구비하는 반도체 발광 소자
KR20050063925A (ko) * 2003-12-23 2005-06-29 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR20050090186A (ko) * 2004-03-08 2005-09-13 엘지전자 주식회사 발광 다이오드의 제조 방법
KR20060037589A (ko) * 2004-10-28 2006-05-03 서울반도체 주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017395B1 (ko) 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101039948B1 (ko) 2010-04-23 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US20110260187A1 (en) * 2010-04-23 2011-10-27 Sun Kyung Kim Light emitting device, method of manufacturing the same, light emitting device package and lighting system
US8338847B2 (en) * 2010-04-23 2012-12-25 Lg Innotek Co., Ltd. Light emitting device, method of manufacturing the same, light emitting device package and lighting system
KR101332686B1 (ko) * 2012-07-11 2013-11-25 고려대학교 산학협력단 투명 전극을 구비하는 발광소자 및 그 제조 방법
US9559251B2 (en) 2012-07-11 2017-01-31 Korea University Research And Business Foundation Light emitting device having transparent electrode and method of manufacturing light emitting device
WO2015002473A1 (ko) * 2013-07-03 2015-01-08 고려대학교 산학협력단 투명전극을 포함하는 반도체 소자 및 그 제조방법
KR20170043118A (ko) * 2015-10-12 2017-04-21 삼성전자주식회사 발광소자 패키지 및 이를 포함하는 조명 장치
KR102443033B1 (ko) 2015-10-12 2022-09-16 삼성전자주식회사 발광소자 패키지 및 이를 포함하는 조명 장치
KR20190036064A (ko) * 2017-09-27 2019-04-04 고려대학교 산학협력단 마이크로 발광소자용 반사전극, 이를 구비한 마이크로 발광소자 및 마이크로 발광소자용 반사전극의 제조방법
WO2019066411A1 (ko) * 2017-09-27 2019-04-04 고려대학교 산학협력단 마이크로 발광소자용 반사전극, 이를 구비한 마이크로 발광소자 및 마이크로 발광소자용 반사전극의 제조방법
KR101979307B1 (ko) * 2017-09-27 2019-05-16 고려대학교 산학협력단 마이크로 발광소자용 반사전극, 이를 구비한 마이크로 발광소자 및 마이크로 발광소자용 반사전극의 제조방법

Similar Documents

Publication Publication Date Title
US10340309B2 (en) Light emitting device
US7723736B2 (en) Light emitting device having a plurality of light emitting cells and package mounting the same
KR101106148B1 (ko) 발광 소자
US7897981B2 (en) Light emitting device and method of manufacturing the same
EP2220692A2 (en) Wire bond free wafer level led
KR100646636B1 (ko) 발광 소자 및 이의 제조 방법
KR101203138B1 (ko) 발광소자와 그 제조방법
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR101171331B1 (ko) 발광 소자
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR101205524B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20110043577A (ko) 발광소자와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 14