KR100663910B1 - 발광 소자 및 이의 제조 방법 - Google Patents
발광 소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR100663910B1 KR100663910B1 KR1020050056549A KR20050056549A KR100663910B1 KR 100663910 B1 KR100663910 B1 KR 100663910B1 KR 1020050056549 A KR1020050056549 A KR 1020050056549A KR 20050056549 A KR20050056549 A KR 20050056549A KR 100663910 B1 KR100663910 B1 KR 100663910B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- type semiconductor
- light emitting
- emitting device
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 156
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims description 25
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 24
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910010199 LiAl Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000454 electroless metal deposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 기판 상에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계, 상기 P형 반도체층 상에 감광막 또는 절연막을 도포하여 식각 마스크 패턴을 형성하는 단계, 상기 식각 마스크 패턴에 의해 노출된 영역에 소정의 홈을 형성하고 에칭하여 식각되는 적어도 일측면이 수평면으로부터 소정의 기울기를 갖도록 P형 반도체층을 제거하는 단계 및 상기 식각 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법을 제공한다. 또한 이에 따라 제조된 것을 특징으로 하는 발광 소자를 제공한다. 본 발명의 발광 소자는 N형 반도체층 또는 P형 반도체층을 포함하는 측면이 수평면으로부터 30 내지 75°의 기울기인 것을 특징으로 할 수 있다.
본 발명에 의한 발광 소자 및 이의 제조 방법은 발광 효율, 외부 양자 효율, 추출 효율 등의 특성을 향상시키고 신뢰성을 확보하여, 고광도, 고휘도의 광을 발광할 수 있는 장점이 있다.
발광 소자, LED, 발광 효율, 추출 효율, 외부 양자 효율
Description
도 1은 종래 발광 소자를 도시한 단면도.
도 2a 내지 도 2e는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도.
도 3은 제 1 실시예를 도시한 단면도.
도 4a 내지 도 4d는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도.
도 5a 내지 도 5e는 본 발명에 따른 제 3 실시예의 제조 공정을 설명하기 위한 단면도.
도 6a 및 도 6b는 각각 종래 기술과 본 발명에 따른 발광 소자의 효과를 설명하기 위한 개념 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 10 : 기판 2, 20 : N형 반도체층
3, 30 : 활성층 4, 40 : P형 반도체층
50 : P형 본딩 패드 55 : N형 본딩 패드
60 : 배선
본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 질화물계 반도체 발광 소자에 있어서 발광 효율과 휘도를 향상시키기 위한 발광 소자 및 이의 제조 방법에 관한 것이다.
발광 소자(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다.
GaN은 상온에서 3.4eV의 직접 천이형 밴드갭(direct bandgap)을 가지며 질화인듐(InN), 질화알루미늄(AlN) 같은 물질과 조합하여 1.9eV(InN)에서 3.4eV(GaN), 6.2eV(AlN)까지 직접 에너지 밴드갭을 가지고 있어서 가시광에서부터 자외선 영역까지 넓은 파장 영역 때문에 광소자의 응용 가능성이 매우 큰 물질이다. 이처럼 파장 조절이 가능하여 단파장 영역의 적색, 녹색 및 청색 발광 소자에 의한 천연색(full-color) 구현이 가능해짐으로써 디스플레이 영역은 물론 일반 조명시장으로의 파급 효과가 매우 커질 것으로 예상된다．
발광 소자는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길며, 협소한 공간에 설치 가능하고 진동에 강한 특성을 보인다. 이러한 발광 소자는 표시 소자 및 백라이트로 이용되고 있으며, 소모 전력의 절감과 내구성 측면에서 우수한 특성을 갖기 때문에 최근 일반 조명 용도로 이를 적용하기 위해 활발한 연구가 진행중이다. 이후, 대형 LCD-TV 백라이트, 자동차 헤드라이트, 일반 조명에까지 응용이 확대될 것으로 예상되며, 이를 위해서는 발광 소자의 발광 효율의 개선이 필요하고, 열방출 문제를 해결하여야 하며, 발광 소자의 고휘도화, 고출력화를 달성하여야 한다.
현재 발광 소자의 성능을 높이기 위한 많은 기술들이 개발되고 있다. 발광 소자의 성능을 나타내는 지표는 발광 효율(lm/W), 내부 양자 효율(%), 외부 양자 효율(%), 추출 효율(%) 등 여러 가지가 있는데, 추출 효율은 발광 소자에 주입된 전자와 발광 소자 밖으로 방출되는 광자의 비에 의하여 결정되며 추출 효율이 높을수록 발광 소자가 밝은 것을 의미한다. 발광 소자의 추출 효율은 칩의 모양이나 표면 형태, 칩의 구조, 패키징 형태에 의하여 많은 영향을 받기 때문에 발광 소자를 설계할 때 세심한 주의가 필요하다.
도 1은 종래 발광 소자를 도시한 단면도이다.
도면을 참조하면, 발광 소자는 기판(1)과, 기판(1) 상에 형성된 N형 반도체층(2)과, 상기 N형 반도체층(2)의 일부에 형성된 활성층(3)과, P형 반도체층(4)을 포함한다. 이는 상기 기판(1) 상에 N형 반도체층(2), 활성층(3), P형 반도체층(4)을 순차적으로 형성한 후, 소정 영역의 P형 반도체층(4)과 활성층(3)을 식각하여 N형 반도체층(2)의 일부를 노출시키고, 그 노출된 N형 반도체층(2) 상면과 P형 반도체층(2) 상면으로 각각 소정의 전압을 인가하기 위한 것이다.
발광 소자의 활성층에서 생성된 광은 칩의 모든 면으로부터 방출되고, 광추출 효율은 일반적으로 광의 임계각에 의하여 결정된다. 그러나 종래 발광 소자는 N형 반도체층을 노출시키기 위해 식각할 때, P형 반도체층과 활성층의 측면이 수직 가공되어 발광 소자의 내부에서 생성된 광의 일부가 수평면으로부터 수직으로 가공된 식각면에서 전반사된다. 그리하여 전반사되는 상당량의 광은 내부 반사에 의하여 밖으로 방출되지 못한채 발광 소자 내부에서 소멸된다. 즉, 전기 에너지가 빛 에너지로 변환되어 소자의 외부로 빠져나오지 못하게 되어 발광 효율이 낮은 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 발광 효율, 외부 양자 효율, 추출 효율 등의 특성을 향상시키고 신뢰성을 확보하여, 고광도, 고휘도의 광을 발광할 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여, 본 발명은 기판 상에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계, 상기 P형 반도체층 상에 감광막 또는 절연막을 도포하여 식각 마스크 패턴을 형성하는 단계, 상기 식각 마스크 패턴에 의해 노출된 영역에 소정의 홈을 형성하고 에칭하여 식각되는 적어도 일측면이 수평면으로부터 소정의 기울기를 갖도록 P형 반도체층을 제거하는 단계 및 상기 식각 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법을 제공한다.
상기 P형 반도체층을 제거하는 단계는 엑시머 레이저를 상부에서 조사하여 상기 소정의 홈을 형성하는 단계; 및 KOH 또는 NaOH계 용액을 사용하여 에칭하는 단계를 포함할 수 있다. 상기 절연막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 중 어느 하나일 수 있다.
또한 상기 P형 반도체층의 제거로 인해 노출된 N형 반도체층의 일부를 제거하여 다수개의 발광 셀을 형성하는 단계 및 브리지 배선을 통해 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 단계를 더 포함할 수 있다. 상기 브리지 배선은 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 공정을 통해 일 발광 셀의 N형 반도체층과 인접한 다른 일 발광 셀의 P형 반도체층을 연결할 수 있다.
상기 식각 마스크 패턴을 제거하는 단계 이후에, 상기 P형 반도체층 상에 투명 전극층을 형성하는 단계, 상기 투명전극층과 상기 노출된 N형 반도체층 상에 Cr 또는 Au를 포함한 P형 오믹금속층과 N형 오믹금속층을 형성하는 단계를 더 포함할 수 있다.
또한 상기 식각 마스크 패턴을 제거하는 단계 이후에, 상기 기판의 배면을 소정 두께 제거하는 단계 및 상기 기판의 배면에 Al, Ti, Ag 또는 그 합금을 증착하는 단계를 더 포함할 수 있다.
본 발명은 발광 소자에 있어서, 상기에 따라 제조된 것을 특징으로 하는 발광 소자를 제공한다. 본 발명의 발광 소자는 상기 N형 반도체층 또는 P형 반도체층을 포함하는 측면이 수평면으로부터 30 내지 75°의 기울기인 것을 특징으로 할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 발광 소자 및 이의 제조 방법에 대하여 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a 내지 도 2d는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도이다.
도 2a를 참조하면, 기판(10) 상에 N형 반도체층(20), 활성층(30) 및 P형 반도체층(40)을 순차적으로 형성한다.
기판(10)은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 적어도 어느 하나의 기판(10)을 사용한다. 본 실시예에서는 사파이어로 구성된 결정 성장 기판을 사용한다.
상기 기판(10) 상에 결정 성장시 기판(10)과 후속층들의 격자 부정합을 줄이기 위한 버퍼층(미도시)을 더 형성할 수 있다. 버퍼층은 반도체 재료인 GaN 또는 AlN을 포함하여 형성할 수 있다.
N형 반도체층(20)은 전자가 생성되는 층으로서, N형 불순물이 주입된 질화갈 륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N형 AlxGa1-xN(0≤x≤1)을 포함하는 N형 반도체층(20)을 형성한다.
또한, P형 반도체층(40)은 정공이 생성되는 층으로서, P형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 P형 AlxGa1-xN(0≤x≤1)을 포함하는 P형 반도체층(40)을 형성한다. 뿐만 아니라 상기 반도체층으로 InGaN을 사용할 수 있다. 또한 상기의 N형 반도체층(20) 및 P형 반도체층(40)은 다층막으로 형성할 수도 있다.
활성층(30)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어질 수 있다. 활성층(30)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(30)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.
이후, P형 반도체층(40) 및 활성층(30)의 일부를 제거하여 N형 반도체층(20)을 노출시키는 메사(mesa) 식각 공정을 실시한다. 이를 위해 도 2b에 도시한 바와 같이 상기 P형 반도체층(40) 상에 감광막(PR) 또는 SiO2와 같은 절연막으로 전면 도포한 후, 포토 공정을 통해 N형 반도체층(20)을 노출시키고자 하는 소정 영역이 드러나도록 식각 마스크 패턴(A)을 형성한다. 엑시머 레이저(eximer laser)를 이용하여 상부에서 조사하여 도 2c에 도시한 바와 같이 상기 식각 마스크 패턴(A)에 의해 노출된 소정 영역의 P형 반도체층(40) 및 활성층(30)의 일부를 제거하여 소정의 홈을 형성한다. 엑시머 레이저를 이용하여 소정의 홈을 형성한 후, KOH 또는 NaOH계 용액을 이용하여 에칭하면 상기 홈의 깊이는 깊어지고 폭이 넓어지게 된다. 이 때 수직 방향으로는 이방성 식각, 수평 방향으로는 식각 마스크 패턴(A)과 P형 반도체층(40) 사이에서 등방성 식각이 이루어지면서, 도 2d에 도시한 바와 같이 식각되는 P형 반도체층(40), 활성층(30)의 측면이 경사진 면으로 형성된다. N형 반도체층(20)의 일부도 더 식각할 수 있으며, 이의 측면도 마찬가지로 경사진 면으로 형성된다. 즉, 미리 형성시킨 홈의 표면으로부터 식각되는 P형 반도체층(40), 활성층(30) 및 N형 반도체층(20) 일부의 측면은 수평면으로부터 수직이 아닌, 소정의 기울기를 갖는 경사진 면을 얻을 수 있다.
상기 에칭시 H2O에 대한 KOH 또는 NaOH 용액의 비율(KOH 또는 NaOH:H2O)은2:1, 1:1, 1:2, 1:3, 1:4 등으로 다양하게 할 수 있으며, 온도 역시 상온에서 80℃까지 다양하게 하여 수평면으로부터 30 내지 75°의 기울기를 갖는 경사면을 형성 할 수 있다. 이와 같이 홈의 폭과 깊이, 에칭 조건을 조절하여 N형 반도체층(20)이 노출되는 정도와 식각되는 P형 반도체층(40), 활성층(30) 및 N형 반도체층(20) 측면의 기울기를 조절할 수 있다.
다음으로 도 2e에 도시한 바와 같이 P형 반도체층(40) 상에 잔류한 식각 마스크 패턴(A), 즉 감광막(PR) 또는 SiO2와 같은 절연막을 제거한다.
상기 P형 반도체층(40) 상부에 P형 반도체층(40)의 저항을 줄이고 광의 투과율을 향상시키기 위해 투명전극층을 더 형성할 수 있으며, P형 반도체층(40) 또는 노출된 N형 반도체층(20) 상부에 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다. 상기 투명전극층으로는 ITO(Indium Tin Oxide), ZnO 또는 전도성을 갖는 투명 금속을 사용할 수 있고, 상기 오믹금속층으로는 Cr, Au를 사용할 수 있다. 또한, 전압의 인가를 위해 P형 반도체층(40)의 상부에 P형 전극을 더 형성할 수 있고, N형 반도체층(20)의 상부에 N형 전극을 더 형성할 수 있다.
또한 발광 소자의 열 방출 특성을 향상시키기 위해 상기 기판(10)의 배면을 소정 두께 제거한 후에 Al, Ti, Ag 또는 그 합금을 기판(10)의 배면에 증착시킬 수 있다.
도 2e에서 B 부분은 다수 개의 발광 소자를 하나의 기판(10) 상에 제작할 수 있고, 이러한 경우 추후에 각각의 발광 소자로 절단하여 사용하기 위한 절단부이다.
이로써 P형 반도체층(40) 및 활성층(30)의 측면이 수평면으로부터 수직이 아 닌 소정의 기울기를 갖는 발광 소자를 제조할 수 있다.
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.
도 3은 상기와 같이 제조된 본 발명의 제 1 실시예를 도시한 단면도이다.
도면을 참조하면, 발광 소자는 기판(10)과, 기판(10) 상에 순차적으로 형성된 N형 반도체층(20), 활성층(30) 및 P형 반도체층(40)을 포함한다. 상기 P형 반도체층(40) 및 활성층(30)의 측면은 수평면으로부터 30 내지 75°의 기울기를 갖고, 이러한 측면으로부터 광의 임계각을 변화시키고 용이하게 광을 추출할 수 있어 발광 소자의 발광 효율을 개선할 수 있다. 이는 발광층의 내부에서 생성되어 종래의 평탄한 표면에서 반사되었던 광자가 다양한 기울기를 갖도록 식각된 측면에 전반사되지 않고 발광 소자의 외부로 빠져나가기 때문이다.
도 4a 내지 도 4d는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도들이다.
이는 제 1 실시예의 경우와 거의 동일하며, 단지 제 2 실시예는 웨이퍼 레벨에서 다수의 발광 셀을 직렬, 병렬 또는 직병렬 연결하여 소자의 크기를 줄이고, 적정 전압 및 전류에 구동되도록 하여 조명용으로 사용가능하며 교류 전원에서도 구동할 수 있는 발광 소자를 제공한다. 상기 제 1 실시예의 경우와 중복되는 설명은 생략한다.
도 4a를 참조하면, 유기금속 화학 증착법, 화학 증착법, 플라즈마 화학 증착 법, 분자선 성장법, 수소화물 기상 성장법 등의 다양한 증착 방법을 통해 기판(10) 상에 N형 반도체층(20), 활성층(30) 및 P형 반도체층(40)을 순차적으로 형성한다. 상기 기판(10) 상에 결정 성장시 기판(10)과 후속층들의 격자 부정합을 줄이기 위한 버퍼층을 더 형성할 수 있다. 이는 도 3a의 경우와 동일하다.
기판(10) 상에 다수 개의 발광 셀을 형성하기 위하여 P형 반도체층(40), 활성층(30) 및 N형 반도체층(20)의 일부를 유도 결합 플라즈마 또는 건식 식각 공정을 통해 기판(10)이 노출되도록 제거한다. 이를 위해 상기 기판(10)이 노출될 소정 영역을 제외한 모든 부분에 소정의 마스크 패턴을 형성한 다음, 상기 마스크 패턴에 의해 노출된 영역의 P형 반도체층(40), 활성층(30) 및 N형 반도체층(20)의 일부를 식각하여 도 4b에 도시한 바와 같이 다수개의 발광 셀을 전기적으로 분리한다.
이후, P형 반도체층(40) 및 활성층(30)의 일부를 제거하여 N형 반도체층(20)을 노출시키는 메사(mesa) 식각 공정을 실시한다. 이 때, 제 1 실시예의 경우와 마찬가지로 상술한 공정을 통해 도 4c에서 볼 수 있듯이 식각되는 P형 반도체층(40) 및 활성층(30)의 측면이 수평면으로부터 수직이 아닌, 다양한 기울기를 갖도록 할 수 있다. 즉, P형 반도체층(40) 상에 식각 마스크 패턴을 형성하여 노출된 영역에 엑시머 레이저를 이용하여 소정의 홈을 형성한 후 KOH 또는 NaOH계 용액을 이용하여 에칭하면, 상기 형성된 홈의 표면으로부터 식각되는 P형 반도체층(40) 및 활성층(30)의 측면은 수평면으로부터 30 내지 75°의 기울기를 갖는 경사진 면을 얻을 수 있다. N형 반도체층(20)의 일부도 더 식각할 수 있으며, 이의 측면도 마찬가지로 경사진 면으로 형성된다. 이 때 홈의 폭과 깊이, 에칭 조건을 조절하여 N형 반 도체층(20)이 노출되는 정도와 식각되는 P형 반도체층(40), 활성층(30) 및 N형 반도체층(20) 측면의 기울기를 조절할 수 있다.
다음으로 P형 반도체층(40) 상에 잔류한 식각 마스크 패턴, 즉 감광막(PR) 또는 절연막을 제거한다.
P형 반도체층(40) 상부에 P형 반도체층(40)의 저항을 줄이고 광의 투과율을 향상시키기 위해 ITO와 같은 투명전극층을 더 형성할 수 있으며, P형 반도체층(40) 또는 노출된 N형 반도체층(20) 상부에 Cr, Au를 사용하여 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다.
도 4d를 참조하면, 소정의 배선 형성 공정을 통해 인접한 발광 셀간의 N형 반도체층(20)과 P형 반도체층(40)을 연결한다. 즉, 일 발광 셀의 노출된 N형 반도체층(20)과 이와 인접한 다른 일 발광 셀의 P형 반도체층(40)을 배선으로 연결한다. 이 때 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 N형 반도체층(20)과 P형 반도체층(40) 간을 전기적으로 연결하는 도전성 배선을 형성한다.
상술한 브리지 공정은 에어브리지 공정이라고도 하며, 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착 등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 전기 도금(electroplating), 무전해 도금(electroplating) 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질만이 공간에 형성된다.
또한, 스텝 커버(Step Cover) 공정은 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 뒤덮고, 그 위에 전기 도금, 무전해 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮힌 이외의 부분은 다 제거되고 이 덮힌 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 되다.
상기의 배선으로는 금속뿐만 아니라 전도성을 갖는 모든 물질들을 사용할 수 있다.
또한 발광 소자에 외부 전압을 인가하기 위해 일 가장자리에 위치한 발광 셀의 P형 반도체층(40)에 P형 본딩 패드(50)를 형성하고, 다른 일 가장자리에 위치한 발광 셀의 노출된 N형 반도체층(20) 상에 N형 본딩 패드(55)를 형성한다.
이로써 P형 반도체층(40) 및 활성층(30) 측면의 일부가 수평면으로부터 수직이 아닌 소정의 기울기를 갖는 발광 셀이 다수개 연결되어 형성된 발광 소자를 제조할 수 있다.
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다. 예를 들어 발광 소자의 열 방출 특성을 향상시키기 위해 상기 기판의 배면을 소정 두께 제거한 후에 Al, Ti, Ag 또는 그 합금을 기판의 배면에 증착시킬 수 있다.
도 5a 내지 도 5e는 본 발명에 따른 제 3 실시예의 제조 공정을 설명하기 위한 단면도들이다.
이는 제 2 실시예의 경우와 거의 동일하며, 단지 본 실시예는 다수개의 발광 셀을 형성하기 위하여 P형 반도체층, 활성층 및 N형 반도체층의 일부를 기판이 노출되도록 제거할 때, 상술한 공정을 통하여 식각되는 측면이 소정의 기울기를 갖도록 한다. 상기 제 1 및 제 2 실시예의 경우와 중복되는 설명은 생략한다.
먼저 도 5a와 같이 기판(10) 상에 순차적으로 N형 반도체층(20), 활성층(30), P형 반도체층(40)을 형성한다. 상기 P형 반도체층(40) 상에 감광막(PR) 또는 SiO2와 같은 절연막을 도포하여 포토 공정을 통해 기판을 노출시키고자 하는 소정 영역이 드러나도록 소정의 식각 마스크 패턴(미도시)을 형성한다. 엑시머 레이저를 상부에서 조사하여 도 5b에 도시한 바와 같이 상기 식각 마스크 패턴에 의해 노출된 부분의 P형 반도체층(40), 활성층(30), N형 반도체층(20)의 일부를 제거하여 소정의 홈을 형성한다. 이후, KOH 또는 NaOH 용액을 이용하여 에칭하고 식각 마스크 패턴을 제거하면 도 5c에서 볼 수 있듯이 서로 이격된 다수개의 발광 셀을 형성할 수 있으며, P형 반도체층(40), 활성층(30), N형 반도체층(20)의 전 측면이 수평면으로부터 수직이 아닌, 소정의 기울기를 갖는 경사진 면을 얻을 수 있다. 이 때 홈의 폭과 깊이, 에칭 조건을 조절하여 기판이 노출되는 정도와 식각되는 P형 반도체층(40), 활성층(30) 및 N형 반도체층(20) 측면의 기울기를 조절할 수 있다.
다음으로, 도 5d에 도시한 바와 같이 P형 반도체층(40) 및 활성층(30)의 일 부를 제거하여 N형 반도체층(20)의 일부를 노출시키는 메사(mesa) 식각 공정을 실시한다. 이 때 마찬가지로 상술한 공정을 통해 식각되는 P형 반도체층(40) 및 활성층(30)의 측면이 수평면으로부터 수직이 아닌, 다양한 기울기를 갖도록 할 수 있다. 즉, 식각 마스크 패턴을 형성하여 N형 반도체층(20)을 노출시키고자 하는 영역에 소정의 홈을 형성한 후 KOH 또는 NaOH계 용액을 이용하여 에칭하고 식각 마스크 패턴을 제거하면, 상기 형성된 홈의 표면으로부터 식각되는 P형 반도체층(40), 활성층(30)의 측면은 수평면으로부터 30 내지 75°의 기울기를 갖는 경사진 면을 얻을 수 있다. N형 반도체층(20)의 일부도 더 식각할 수 있으며, 이의 측면도 마찬가지로 경사진 면으로 형성된다. 이 때 홈의 폭과 깊이, 에칭 조건을 조절하여 N형 반도체층(20)이 노출되는 정도와 식각되는 P형 반도체층(40), 활성층(30) 및 N형 반도체층(20) 측면의 기울기를 조절할 수 있다.
도 5e를 참조하면, 브리지 공정 또는 스텝 커버 등의 공정을 통해 인접한 발광 셀 간의 N형 반도체층(20)과 P형 반도체층(40)을 연결한다.
또한 발광 소자에 외부 전압을 인가하기 위해 일 가장자리에 위치한 발광 셀의 P형 반도체층(40)에 P형 본딩 패드(50)를 형성하고, 다른 일 가장자리에 위치한 발광 셀의 노출된 N형 반도체층(20) 상에 N형 본딩패드(55)를 형성한다.
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 변형과 다양한 물질막이 더 추가될 수 있다.
이로써 P형 반도체층(40), 활성층(30), N형 반도체층(20)의 전체 측면이 수평면으로부터 수직이 아닌, 소정의 기울기를 갖는 발광 셀이 다수개 연결되어 형성 된 발광 소자를 제조할 수 있다. 이러한 발광 소자는 종래 수직으로 식각된 표면에서 반사되었던 광자가 다양한 각의 표면에 의해 반사되지 않고 외부로 빠져나가기 때문에 더욱 향상된 발광 효율을 얻을 수 있다.
도 6a 및 도 6b는 각각 종래 기술과 본 발명에 따른 발광 소자의 효과를 설명하기 위한 개념 단면도이다.
발광 소자의 광효율은 내부 양자 효율과 외부 양자 효율로 나타낼 수 있는데, 내부 양자 효율은 활성층의 설계나 품질에 따라서 결정된다. 외부 양자 효율의 경우 활성층에서 생성되는 광자가 발광 소자의 외부로 나오는 정도에 따라서 결정된다. 종래 기술에 따른 발광 소자를 도시한 도 6a를 살펴보면, 반도체층의 측면이 수평면으로부터 수직으로 형성되는 경우에, 일부의 광자가 반도체층의 측면에서 투과하지 못하고 반사되어 나오며, 전반사된 광은 외부로 투과하지 못하고 발광 소자 내부에서 소멸된다. 그러나, 본 발명에 따른 발광 소자를 도시한 도 6b에서와 같이 반도체층의 측면을 수평면으로부터 수직이 아닌, 소정의 기울기를 갖는 경우에, 경사진 측면이 광의 임계각을 변화시켜 보다 용이하게 광을 추출할 수 있게 돕는다. 따라서 활성층에서 발생한 광이 전반사되지 않고 발광 소자의 외부로 방출될 확률이 높아져 외부 양자 효율이 현저하게 향상된다.
본 발명에 의한 발광 소자 및 이의 제조 방법은 수평면으로부터 수직이 아닌 소정의 기울기를 갖는 반도체층의 측면에서 발생한 광이 전반사되지 않고 발광 소자의 외부로 방출됨으로써, 더욱 향상된 광추출 효율, 외부 양자 효율, 발광 효율 등의 특성을 얻을 수 있다. 또한 본 발명의 발광 소자는 고광도, 고휘도의 광을 발광함으로써 우수한 광특성이 요구되는 다양한 제품 분야에 응용될 수 있다는 장점이 있다.
Claims (9)
- 기판 상에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계;상기 P형 반도체층 상부에 상기 P형 반도체층의 소정 영역을 노출시키는 식각 마스크 패턴을 형성하는 단계;1차 식각으로 상기 식각 마스크 패턴에 의해 노출된 상기 P형 반도체층을 식각하여 상기 N형 반도체층의 소정 영역을 노출시키는 단계;2차 식각으로 상기 식각 마스크 패턴에 의해 노출된 상기 P형 반도체층을 식각하여 상기 P형 반도체층의 적어도 일측면이 수평면으로부터 소정의 기울기를 갖도록 하는 단계;상기 식각 마스크 패턴을 제거하는 단계;상기 P형 반도체층 상부에 투명 전극층을 형성하는 단계; 및상기 투명 전극층 및 상기 노출된 N형 반도체층 상부에 오믹 금속층을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
- 청구항 1에 있어서,상기 P형 반도체층을 제거하는 단계는,엑시머 레이저를 상부에서 조사하여 상기 소정의 홈을 형성하는 단계; 및KOH 또는 NaOH계 용액을 사용하여 에칭하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 청구항 1에 있어서,상기 절연막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 중 어느 하나인 것을 특징으로 하는 발광 소자의 제조 방법.
- 청구항 1에 있어서,상기 P형 반도체층의 제거로 인해 노출된 N형 반도체층의 일부를 제거하여 다수개의 발광 셀을 형성하는 단계; 및브리지 배선을 통해 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 청구항 4에 있어서,상기 브리지 배선은 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 공정을 통해 일 발광 셀의 N형 반도체층과 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 청구항 1에 있어서,상기 오믹 금속층은 Cr 또는 Au를 이용하여 형성하는 발광 소자의 제조 방법.
- 청구항 1에 있어서,상기 식각 마스크 패턴을 제거하는 단계 이후에,상기 기판의 배면을 소정 두께 제거하는 단계; 및상기 기판의 배면에 Al, Ti, Ag 또는 그 합금을 증착하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 발광 소자에 있어서,청구항 1 내지 7 중 어느 한 항에 따라 제조된 것을 특징으로 하는 발광 소자.
- 청구항 8에 있어서,상기 N형 반도체층 또는 P형 반도체층을 포함하는 측면이 수평면으로부터 30 내지 75°의 기울기인 것을 특징으로 하는 발광 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050056549A KR100663910B1 (ko) | 2005-06-28 | 2005-06-28 | 발광 소자 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050056549A KR100663910B1 (ko) | 2005-06-28 | 2005-06-28 | 발광 소자 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100663910B1 true KR100663910B1 (ko) | 2007-01-02 |
Family
ID=37866688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050056549A KR100663910B1 (ko) | 2005-06-28 | 2005-06-28 | 발광 소자 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100663910B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263176A (zh) * | 2010-05-24 | 2011-11-30 | Lg伊诺特有限公司 | 发光器件、发光器件封装以及发光装置系统 |
| WO2014193109A1 (en) * | 2013-05-29 | 2014-12-04 | Seoul Viosys Co., Ltd. | Light emitting diode having plurality of light emitting elements and method of fabricating the same |
-
2005
- 2005-06-28 KR KR1020050056549A patent/KR100663910B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263176A (zh) * | 2010-05-24 | 2011-11-30 | Lg伊诺特有限公司 | 发光器件、发光器件封装以及发光装置系统 |
| US8304800B2 (en) | 2010-05-24 | 2012-11-06 | Lg Innotek Co., Ltd. | Light emitting device, light emitting device package, and lighting device system |
| WO2014193109A1 (en) * | 2013-05-29 | 2014-12-04 | Seoul Viosys Co., Ltd. | Light emitting diode having plurality of light emitting elements and method of fabricating the same |
| US9871168B2 (en) | 2013-05-29 | 2018-01-16 | Seoul Viosys Co., Ltd. | Light emitting diode device having connected light emitting diode elements and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7015512B2 (en) | High power flip chip LED | |
| KR20110128545A (ko) | 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 | |
| JP2014112713A (ja) | 発光素子及びその製造方法 | |
| US20120267641A1 (en) | Epitaxial wafer for light emitting diode, light emitting diode chip and methods for manufacturing the same | |
| KR100691497B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| KR101123010B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US7572653B2 (en) | Method of fabricating light emitting diode | |
| US20100224897A1 (en) | Semiconductor optoelectronic device and method for forming the same | |
| KR100634306B1 (ko) | 발광 다이오드 및 이의 제조 방법 | |
| WO2008038917A1 (en) | Method of fabricating light emitting diode chip | |
| KR101203138B1 (ko) | 발광소자와 그 제조방법 | |
| KR20090076163A (ko) | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 | |
| KR100675268B1 (ko) | 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법 | |
| KR100663910B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| KR100670929B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| TW202109919A (zh) | 發光元件及其製造方法 | |
| KR100646635B1 (ko) | 복수 셀의 단일 발광 소자 및 이의 제조 방법 | |
| KR100712890B1 (ko) | 발광소자와 그 제조방법 | |
| KR101115533B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| US20120161175A1 (en) | Vertical structure light emitting diode and method of manufacturing the same | |
| KR100644215B1 (ko) | 발광소자와 그 제조방법 | |
| KR101381984B1 (ko) | 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩 | |
| KR20080023820A (ko) | 발광 다이오드의 제조방법 | |
| KR100608919B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| KR102653956B1 (ko) | 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120917 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130911 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160907 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170911 Year of fee payment: 12 |