KR100644215B1 - 발광소자와 그 제조방법 - Google Patents

발광소자와 그 제조방법 Download PDF

Info

Publication number
KR100644215B1
KR100644215B1 KR1020050113395A KR20050113395A KR100644215B1 KR 100644215 B1 KR100644215 B1 KR 100644215B1 KR 1020050113395 A KR1020050113395 A KR 1020050113395A KR 20050113395 A KR20050113395 A KR 20050113395A KR 100644215 B1 KR100644215 B1 KR 100644215B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
layer
substrate
metal
Prior art date
Application number
KR1020050113395A
Other languages
English (en)
Inventor
이재호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050113395A priority Critical patent/KR100644215B1/ko
Application granted granted Critical
Publication of KR100644215B1 publication Critical patent/KR100644215B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Abstract

본 발명의 발광 소자는 서브마운트 기판과, 서브마운트 기판의 일면 상에 위치하고, 기저부 및 상기 기저부의 양단에 돌출된 제1금속범프 및 제2금속범프를 구비하는 복수개의 금속범프들과, 제1반도체층, 제1반도체층의 일 영역 상에 형성된 제2반도체층 및 제1반도체층과 제2반도체층 사이에 개재된 활성층을 가지고, 금속범프들을 통해 서브마운트 기판에 플립 본딩된 복수개의 발광셀들을 포함하되, 각 금속범프의 제1금속범프 및 제2금속범프가 인접한 발광셀들 중 하나의 발광셀의 제1반도체층 및 다른 하나의 발광셀의 제2반도체층에 연결된 발광소자를 포함하므로, 별도의 연결전극을 구비하지 않아도 된다. 따라서, 발광소자는 N형 반도체층과 P형 반도체층에서의 단락이 줄어들고, 그 공정이 단순해지는 이점이 있다.
발광 소자, 발광 셀, 금속범프

Description

발광소자와 그 제조방법 { Luminous device and the method therefor }
도 1은 종래의 플립칩 구조의 발광소자를 설명하기 위한 개념 단면도,
도 2는 본 발명에 따른 플립칩용 발광 셀의 일실시예를 도시한 일부 단면도,
도 3은 본 발명에 따른 플립칩용 서브 마운트 기판의 일실시예를 도시한 단면도,
도 4와 도 5는 본 발명에 따른 플립칩용 발광 소자의 일실시예를 제조하는 방법을 설명하기 위해 도시된 도면들,
도 6은 본 발명에 따른 플립칩용 발광소자의 일실시예를 도시한 도면,
도 7은 본 발명의 일실시예에 따라 플립 본딩된 발광소자를 설명하기 위한 도면,
도 8은 본 발명의 다른 실시예에 따라 플립 본딩된 발광소자를 설명하기 위한 도면,
도 9는 본 발명의 또 다른 실시예에 따라 플립 본딩된 발광소자를 설명하기 위한 도면이다.
< 도면의 주요 부호에 대한 간단한 설명 >
100 : 발광 셀 110 : 기판
120 : 버퍼층 130 : 제1반도체층
140 : 활성층 150 : 제2반도체층
170 : 금속범프 200 : 서브 마운트 기판
본 발명은 발광 소자에 관한 것으로서, 보다 상세하게는 플립 칩(Flip chip) 형태의 발광 소자와 그 제조방법에 관한 것이다.
발광 다이오드는 반도체의 p-n접합구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)을 만들어 내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 이용되고 있으며, 최근 일반 조명용도로 이를 적용하기 위해 활발한 연구가 진행중이다.
이는 발광 다이오드가 기존의 전구 또는 형광등에 비해 소비전력이 수 내지 수 십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하기 때문이다.
발광 소자를 조명용으로 사용하기 위해서는 발광 소자가 가정용 전원에서 구동할 수 있어야 할 뿐만 아니라, 발광 소자에서 생성되는 열을 외부로 효과적으로 방출할 수 있어야 한다.
도 1은 종래의 플립 칩 구조의 발광 소자를 설명하기 위한 개념 단면도이다. 도 1을 참조하면, 소정의 기판(10) 상에 제1전극(12)과 제2전극(14)을 형성한다. 제1전극(12) 상에는 P형 연결전극(미도시)을 형성하고, 제2전극(14) 상에는 N형 연결전극(미도시)를 형성한다. 다음, 발광 셀(20)을 기판(10)에 본딩하되, 제1전극(12)은 P형 연결전극을 매개로 제1범프(22)에, 제2전극(14)은 N형 연결전극을 매개로 제2범프(24)에 본딩한다.
이러한 종래의 플립칩 구조의 발광 소자는 본딩 와이어를 사용하는 다른 발광 소자에 비해 열 방출 효율이 높고, 광의 차폐가 거의 없어 광효율을 증가시킨다. 또한, 플립칩 구조의 발광 소자는, 본딩 와이어를 사용하지 않으므로, 패키지를 소형화할 수 있는 장점이 있다.
그러나 이러한 발광 소자는 교류 전원의 위상에 따라 온/오프가 반복되면서 발생되는 열에 의해 쉽게 파손되는 문제점이 있다. 따라서, 이러한 발광 소자는 가정용 교류전원에 직접 연결하여 일반 조명용으로 사용하는 것이 어렵다.
본 발명은 상술한 바와 같은 문제점을 해소시키기 위해 안출된 것으로서, 본 발명의 목적은 발광소자에서 생성되는 열을 외부로 효과적으로 방출함과 아울러, 가정용 교류 전원 하에서 구동가능한 발광 소자 및 그 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은 서브마운트 기판과, 상기 서브 마운트 기판의 일면 상에 위치하고, 기저부 및 상기 기저부의 양단에 돌출된 제1금속범프 및 제2금속범프를 구비하는 복수개의 금속범프들과, 제1반도체층, 상기 제1반도체층의 일 영역 상에 형성된 제2반도체층 및 상기 제1반도체층과 상기 제2반도체층 사이에 개재된 활성층을 가지고, 상기 금속범프들을 통해 상기 서브마운트 기판에 플립 본딩된 복수개의 발광셀들을 포함하되, 상기 각 금속범프의 제1금속범프 및 제2금속범프가 인접한 상기 발광셀들 중 하나의 발광셀의 제1반도체층 및 다른 하나의 발광셀의 제2반도체층에 연결된 발광소자를 제공한다.
상기 제2반도체층과 상기 제2금속범프 사이에 반사층이 각각 개재되는 것이 바람직하다.
상기 제1반도체층은 상기 제2반도체층에 대향하는 쪽에 거칠어진 표면을 갖는 것이 바람직하다.
상기 제2반도체층에 대향하는 쪽에 상기 제1반도체층을 덮는 투명기판을 더 포함하는 것이 바람직하다.
상기 제1반도체층은 버퍼층을 더 포함된는 것이 바람직하다.
상기 복수개의 발광셀들은 각각의 발광셀 사이를 채우는 투명물질을 더 포함하는 것이 바람직하다.
또한, 본 발명은 기판 상에 제1반도체층, 상기 제1반도체층의 일 영역 상에 형성된 제2반도체층 및 상기 제1반도체층과 상기 제2반도체층 사이에 개재된 활성층을 구비하는 복수개의 발광셀들을 형성하고, 서브 마운트 기판의 일면 상에 기저부, 상기 기저부의 양단에 돌출된 제1금속범프 및 제2금속범프를 갖는 복수개의 금 속범프들을 형성하고, 상기 복수개의 발광셀들을 상기 복수개의 금속범프들을 통해 상기 서브마운트 기판에 플립본딩하되, 상기 각 금속범프의 제1금속범프 및 제2금속범프가 각각 인접한 두개의 상기 발광셀들 중 하나의 발광셀의 제1반도체층 및 다른 하나의 발광셀의 제2반도체층에 연결되는 발광소자 제조방법을 제공한다.
상기 기판과 상기 서브마운트 기판 사이의 빈 공간을 채우는 투명물질을 형성하는 것을 더 포함하는 것이 바람직하다.
상기 기판을 상기 발광셀들로부터 분리하여, 상기 제1반도체층을 노출시키는 것을 더 포함하는 것이 바람직하다.
상기 노출된 제1반도체층들의 표면을 부분 식각하여 거칠어진 표면을 형성하는 것을 더 포함하는 것이 바람직하다.
이하에서는 도면을 참조하여 본 발명에 따른 발광 소자의 일실시예를 상세하게 설명한다.
도 2는 본 발명에 따른 플립칩용 발광 셀의 일실시예를 도시한 일부 단면도이며, 도 3은 본 발명에 따른 플립칩용 서브 마운트 기판의 일실시예를 도시한 단면도이다.
도 4와 도 5는 본 발명에 따른 플립칩용 발광 소자의 일실시예를 제조하는 방법을 설명하기 위해 도시된 도면들이고, 도 6은 본 발명에 따른 플립칩용 발광소자의 일실시예를 도시한 도면이다.
이들 도면에 도시된 바와 같이, 본 발명에 따른 발광소자는 플립칩용으로서, 발광 셀(100)은 기판(110) 상에 형성된 버퍼층(120)과, 버퍼층(120) 상에 형성된 제1반도체층(130)과, 제1반도체층(130)의 일부에 형성된 활성층(140) 그리고, 활성층(140) 상에 형성된 제2반도체층(150)을 포함한다. 여기서, 제1반도체층(130)은 N형 반도체층이고, 제2반도체층(150)은 P형 반도체층인 것이 바람직하다. 이와 같은 발광 셀(100)들은 기판(110) 상에 정렬되어 배치된다.
상기 기판(110)은 발광 다이오드를 제작하기 위한 통상의 웨이퍼로서, Al₂O₃, SiC, ZnO, Si, GaAs, GaP, LiAl₂O₃, BN, AIN 및 GaN 중 적어도 어느 하나를 사용할 수 있다. 기판(110)은 그 위에 형성될 반도체층의 격자상수를 고려하여 선택된다. 예컨대, 기판(110)상에 GaN 계열의 반도체층이 형성될 경우, 기판(110)은 사파이어로 제조될 수 있다.
상기 기판(110) 상에는 N형 반도체층(130) 형성시 완충역할을 하는 버퍼층(120)을 형성할 수 있다. 상기 버퍼층(120)은 결정 성장시에 기판(110)과 후속층들의 격자 부정합을 줄일 수 있다. 버퍼층(120)은 AlN, GaN 등의 질화물로 형성될 수 있다. 또한, 버퍼층(120)은 셀 단위로 서로 이격될 수 있으나, 이에 한정하는 것은 아니며, 버퍼층(120)이 절연 물질 또는 반절연(Semi-insulating) 물질로 형성된 경우 서로 연속적일 수 있다. 하지만, 버퍼층(120)은 형성되지 않을 수도 있으므로, 본 실시예에서 이를 한정하는 것은 아니다.
상기 제1 반도체층(130; 이하 'N형 반도체층'으로 칭함.)은 전자가 생성되는 층으로, N형 반도체 층(130)은 N형 화합물 반도체층과 N형 클래드층으로 형성된다. 이때, N형 반도체층(130)은 N형 불순물이 주입된 GaN막을 사용하는 것이 바람직하 다. 그러나 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N형 AlxGa1 - xN(0≤x≤1)막을 포함하는 N형 반도체층(130)을 형성할 수 있다.
상기 제2반도체층(150; 이하 'P형 반도체층'으로 칭함.)은 정공이 생성되는 층으로, P형 반도체층(150)은 P형 클래드층과 P형 화합물 반도체층으로 형성될 수 있다. 이때, P형 반도체층(150)은 P형 불순물이 주입된 AlGaN을 사용한다. 본 실시예에서는 P형 AlxGa1 - xN(0≤x≤1)막을 포함하는 P형 반도체층(150)을 형성한다. 뿐만 아니라 P형 반도체층 막으로 InGaN막을 사용할 수 있다.
그리고, 상기 N형 반도체층(130) 및 P형 반도체층(150)은 다층막으로 형성할 수도 있다.
상기 활성층(140)은 전자 및 정공이 재결합되는 영역으로서, 상기 N형 반도체층(130) 위에 양자우물층과 장벽층이 반복적으로 형성된 다층막이 사용될 수 있다. 장벽층와 우물층은 2원 화합물인 GaN, InN, Al 등을 사용할 수 있고, 3원 화합물 InxGa1-xN(0≤x≤1), AlxGa1 - xN(0≤x≤1)등을 사용할 수 있고, 4원 화합물 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)을 사용할 수 있다. 물론, 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(130) 및 P형 반도체층(150)을 형성할 수도 있다. 여기서, 활성층(140)은 활성층(140)을 이루는 물질의 종류에 따라 전자 및 정공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 활성층(140)은 목표로 하는 파장에 따라 포함되는 물질을 조절하는 것이 바람직하다.
이러한 활성층(140)은 상기 N형 반도체층(130) 일부 상에 위치하며, 상기 P형 반도체층(150)은 상기 활성층(140)상에 위치한다. 이에 따라, 상기 N형 반도체층(130)의 일부는 상기 활성층(140) 및 P형 반도체층(150)에 의해 상부면이 덮히고, 나머지 일부는 노출된다.
상기 P형 반도체층(150) 상에는 저항을 줄이기 위해 별도의 제1금속층(151)을 더 형성할 수도 있다. 또한, 상기 N형 반도체층(130) 상에는 제2금속층(131)을 더 포함할 수 있다. 그리고, 상기 N형 반도체층(130)과 P형 반도체층(150) 상에는 접합 저항을 줄여 전류의 공급을 원활하게 하기 위해 별도의 오믹 금속층을 더 형성할 수 있다.
이에 더하여, 상기 제1금속층(151)은 각각 투명 전극층이나 반사층일 수 있다. 반사층은 활성층(140)에서 방출되어 투명 전극층을 투과한 광을 다시 기판(110) 방향으로 반사시켜 광효율을 증가시킨다. 투명 전극층은 투명 기판으로서, 인디움-틴 산화막(ITO)일 수 있다. 반사층은 반사율 10 내지 100%인 금속층일 수 있다.
본 발명의 플립칩 구조의 발광 소자용 발광 셀은 상술한 바에 한정되지 않고 다양한 변형과 다양한 물질막이 더 추가될 수 있다. 즉, P형 반도체층(150) 상에 제 1 금속층(151)을 형성한 다음, 발광 셀(100)간의 분리를 위한 식각을 실시할 수도 있다. 또한, N형 반도체층(130)을 노출시킨 다음, 발광 셀(100)간의 분리를 위해 노출된 N형 반도체층(130)의 일부와 그 하부의 버퍼층(120)을 제거할 수도 있다. 또한, 금속 반사막의 제 2 금속층(131)을 P형 반도체층(150)의 상부에도 형성 할 수 있다.
도 3을 참조하면, 서브 마운트 기판(200)은 다수의 N영역과 P영역이 정의된 기판(210)과, 기판(210) 표면에 형성된 유전체막(220)과, 인접한 N영역과 P영역을 각기 하나로 연결하는 다수의 전극층(230)을 포함한다. 상기 서브 마운트 기판(200)에는 기판(210)의 일면 상에 위치하여 각각 기저부(170a) 및 기저부(170a)의 양단 상에 돌출된 제1금속범프(171)와 제2금속범프(173)를 갖는 금속범프(170)들이 마련된다.
상기 기판(210)은 전기 전도성 및 열전도성을 갖는 다양한 막질을 사용할 수 있다. 기판(210)이 전도성 물질이면, 기판(210)에는 최소한 두께가 50μm인 절연막이 형성되거나, 후술될 유전체막(220)이 전류가 전혀 흐르지 않는 절연물질을 사용할 수 있다.
상기 유전체막(220)은 전류가 1㎛이하로 흐르는 모든 유전물질을 사용한다. 또한, 유전체막(220)은 다층으로 형성할 수 있다. 본 실시예에서는 유전체막(220)으로 SiO2, MgO 및 SiN 중 적어도 어느 하나를 사용할 수 있다.
상기 전극층(230)은 전기 전도성이 우수한 금속을 사용할 수 있다.
한편, 상기 기판(210)의 N영역은 플립칩 구조의 발광 셀 (100) 중 N형 반도체층(130)과 접하는 제1금속 범프(171)과 접속될 영역을 지칭하고, P영역은 발광 셀 (100) 중 P형 반도체층(150)과 접하는 제2금속 범프(173)가 접속될 영역을 지칭한다. 이때, 상기 금속범프(170)는 상기 N형 반도체층(130)과 P형 반도체층(150)을 전기적으로 연결한다.
상기 금속범프(170)는 발광소자의 부피가 최소화되도록 두께가 최소 5μm에서 최대 30μm 이내가 바람직하다. 또한, 금속 범프(170)는 각각의 금속 범프(170) 사이의 간격을 최소 5μm의 간격을 유지하여 N형 반도체층(130)과 P형 반도체층(150)이 전기적으로 간섭되지 않도록 한다. 그리고, 금속 범프(170)의 재료는 전기전도성이 크고 안정도가 높은 Au가 바람직하며, Au의 합금도 사용될 수 있다.
이러한, 금속범프(170)는 발광소자가 적정 전압 및 전류에 구동될 수 있도록 하고, 발광소자의 열적 부담을 줄일 수 있다.
이하에서는 상술한 구조를 갖는 본 발명의 발광소자의 제조 방법을 설명한다.
도 4를 참조하면, 기판(110) 상에 버퍼층(120), N형 반도체층(130), 활성층(140) 그리고, P형 반도체층(150)을 순차적으로 형성할 수 있다. 이때, 상술한 물질들은 유기금속 화학증착법(MOCVD), 분자선 성장법(Molecular Beam Epitaxy;MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy;HVPE) 등 다양한 증착 및 성장 방법을 통해 형성할 수 있다.
다음, 도 5를 참조하면, N형 반도체층(130), 활성층(140), P형 반도체층(150) 그리고 버퍼층(120)의 일부를 제거하여 발광 셀(100) 간을 분리한다. 이를 위해 상기 P형 반도체층(150) 상에는 마스크 패턴(미도시)을 형성한 후, 마스크 패턴에 의해 노출된 영역의 N형 반도체층(130), 활성층(140), P형 반도체층(150) 및 버퍼층(120)을 식각하여 다수의 발광 셀(100)을 전기적으로 분리한다. 이를 통해 기판(110) 상에는 다수의 패턴이 형성된 발광 셀(100)이 형성된다. 버퍼층(120)이 절연 또는 반절연 물질인 경우 버퍼층(120)의 식각을 생략할 수 있다.
다음, 식각공정을 통해 상기 P형 반도체층(150)의 일부와 N형 반도체층(130) 및 활성층(140)의 일부를 제거하여 N형 반도체층(130)의 일부를 노출한다. 다시 설명하면, P형 반도체층(150) 상에 식각 마스크 패턴을 형성한 후, 건식/습식 식각공정을 실시하여 노출된 영역의 P형 반도체층(150) 및 활성층(140)을 제거하여 N형 반도체층(130)의 일부 영역을 노출시킨다.
상기 P형 반도체층(150) 상에는 제1금속층(151)을 형성한다. 제1금속층(151)의 형성은 전체 구조상에 감광막을 도포한 다음, 마스크를 이용한 사진식각 공정을 실시하여 P형 반도체층(150)을 노출시킬 제1감광막 패턴(미도시)을 형성한다. 그 후, 전체 구조상에 제1금속층(151)을 형성하고, P형 반도체층(150)의 상부에 형성된 제1금속층(151)을 제외한 나머지 영역의 제1금속층(151) 및 제1감광막 패턴을 제거하여 형성한다. 제2금속층(131) 역시 이와 같은 리프트-오프(Lift-off) 공정을 사용하여 형성될 수 있다.
한편, 서브마운트 기판(200)은 N영역과 P영역이 정의된 기판(210)의 전체 구조상에 유전체막(220)을 형성한다.
다음, 상기 유전체막(220) 상에 N영역과 P영역을 각기 한쌍으로 연결하는 전극층(230)을 형성한다. 전극층(230)은 스크린 인쇄방법으로 형성하거나, 마스크 패턴을 이용한 증착공정을 이용하여 형성한다.
그 후, 서브 마운트 기판(200)에는 금속 범프(170)를 형성한다. 금속 범프(170)는 전체 구조상에 감광막을 도포한 다음, 마스크를 이용한 사진식각 공정을 실시하여 형성된다. 이때, 금속 범프(170)의 제1금속범프(171)와 제2금속범프(173)는 기저부(170a)의 양단에 돌출되게 형성되고, 제1,2금속층(151,131)들의 상대적인 높이에 대응하여 서로 다른 높이를 갖도록 형성된다. 금속 범프(170)의 기저부(170a)는 제1,2금속범프(171,173)들과 동일물질로 형성될 수 있으나, 이에 한정되는 것은 아니며, 다른 물질로 형성될 수 있다. 금속범프(170)는 서브 마운트 기판(200) 상에 금속층을 형성한 후, 사진 및 식각 기술을 사용하여 패터닝하여 형성하고, 높이가 다른 제1,2금속범프(171,173)는 도금 및 리프트-오프 기술을 사용하여 형성될 수 있다. 또한, 금속범프(170)는 5μm~30μm의 두께를 유지할 수 있도록 한다. 이로써, 금속 범프(170)는 N형 반도체층(130)과 P형 반도체층(150)을 연결하도록 형성된다.
이후, 도 6에 도시된 바와 같이, 앞서 설명한 발광 셀(100)과 서브 마운트 기판(200)을 본딩하여 발광소자를 제작한다. 서브 마운트 기판(200)에 형성된 금속 범프(170)의 제1금속범프(171)는 발광셀(100)의 N형 반도체층(130)의 전극이 되는 제2금속층(131)과 전기적으로 연결되고, 제2금속범프(173)는 다른 발광셀(100)의 P형 반도체층(150)의 전극이 되는 제1금속층(151)과 전기적으로 연결된다. 따라서, 발광소자는 직렬 어레이들이 역병렬로 연결되어 교류전원에 의해 구동가능하다. 또한, 서브마운트 기판(200)은 절단하여 개별 칩 단위의 플립 본딩된 발광 소자를 제공할 수 있다.
한편, 발광 셀(100)들은 도 7에 도시된 바와 같이, 금속 범프(170)와 플립 본딩된 후 발광 셀(100)들 사이의 빈 공간과 발광 셀(100)들과 서브마운트 기판(200) 사이의 빈 공간을 에폭시 수지와 같은 투명물질(240)로 채울 수 있다.
도 8은 플립 본딩된 발광 소자에 관한 것으로, 레이저 리프트-오프(Laser lift-off) 기술로 기판(100) 사용하여 제거될 수 있다. 이때, 버퍼층(120)도 함께 제거된다. 그 결과 서브 마운트 기판(200)에 대향하는 쪽의 패터닝 된 N형 반도체층(130)들이 노출된다. 기판(110)이 제거됨에 따라 기판(110)에 의한 광 손실을 방지할 수 있어 광추출 효율을 개선할 수 있다.
도 9를 참조하면, 도 8에서 노출된 N형 반도체층(130)들의 표면을 식각하여 거칠어진 표면을 갖는 발광소자를 제공한다. 식각 공정은 식각 마스크를 이용한 건식 식각 또는 PEC(Photoelectrochemical) 삭각 기술을 이용하여 수행될 수 있다.
본 실시예에 따르면, N형 반도체층(130a)의 거칠어진 표면에 의해, N형 반도체층(130a)과 공기(외부)의 계면에서 발생하는 전반사에 기인한 광손실을 방지할 수 있어, 광추출 효율을 개선할 수 있다.
상술한 바와 같이, 본 발명에 따르면 발광소자는 서브 마운트 기판에 형성된 금속범프에 의해 N형 반도체층과 P형 반도체층이 전기적으로 연결되므로 별도의 연결전극이 필요하지 않으므로 N형 반도체층과 P형 반도체층의 단락됨이 줄어들고, 공정이 단순해지는 이점이 있다.
또한, 발광소자는 금속범프에 의해 다수의 발광 셀이 직렬접속되므로 발광소자에서 발생하는 열적부담을 줄일 수 있는 이점이 있다.
따라서, 발광 소자는 별도의 제어장치 없이 일반 조명용 소자로 사용가능하게 제작할 수 있다.

Claims (10)

  1. 서브마운트 기판;
    상기 서브마운트 기판의 일면 상에 위치하고, 기저부 및 상기 기저부의 양단에 돌출된 제1금속범프 및 제2금속범프를 구비하는 복수개의 금속범프들;
    제1반도체층, 상기 제1반도체층의 일 영역 상에 형성된 제2반도체층 및 상기 제1반도체층과 상기 제2반도체층 사이에 개재된 활성층을 가지고, 상기 금속범프들을 통해 상기 서브마운트 기판에 플립 본딩된 복수개의 발광셀들을 포함하되,
    상기 각 금속범프의 제1금속범프 및 제2금속범프가 인접한 상기 발광셀들 중 하나의 발광셀의 제1반도체층 및 다른 하나의 발광셀의 제2반도체층에 연결된 발광소자.
  2. 청구항 1에 있어서,
    상기 제2반도체층과 상기 제2금속범프 사이에 반사층이 개재된 것을 특징으로 하는 발광소자.
  3. 청구항 1에 있어서,
    상기 제1반도체층은 상기 제2반도체층에 대향하는 쪽에 거칠어진 표면을 갖 는 것을 특징으로 하는 발광소자.
  4. 청구항 1에 있어서,
    상기 제2반도체층에 대향하는 쪽에 상기 제1반도체층을 덮는 투명기판을 더 포함하는 것을 특징으로 하는 발광소자.
  5. 청구항 1에 있어서,
    상기 제1반도체층에는 버퍼층을 더 포함된 것을 특징으로 하는 발광소자.
  6. 청구항 1에 있어서,
    상기 복수개의 발광셀들은 각각의 발광셀 사이를 채우는 투명물질을 더 포함하는 것을 특징으로 하는 발광소자.
  7. 기판 상에 제1반도체층, 상기 제1반도체층의 일 영역 상에 형성된 제2반도체층 및 상기 제1반도체층과 상기 제2반도체층 사이에 개재된 활성층을 구비하는 복수개의 발광셀들을 형성하고,
    서브 마운트 기판의 일면 상에 기저부, 상기 기저부의 양단에 돌출된 제1금속범프 및 제2금속범프를 갖는 복수개의 금속범프들을 형성하고,
    상기 복수개의 발광셀들을 상기 복수개의 금속범프들을 통해 상기 서브마운트 기판에 플립본딩하되, 상기 각 금속범프의 제1금속범프 및 제2금속범프가 각각 인접한 두개의 상기 발광셀들 중 하나의 발광셀의 제1반도체층 및 다른 하나의 발광셀의 제2반도체층에 연결되는 것을 포함하는 발광소자 제조방법.
  8. 청구항 7에 있어서,
    상기 기판과 상기 서브마운트 기판 사이의 빈 공간을 채우는 투명물질을 형성하는 것을 더 포함하는 발광소자 제조방법.
  9. 청구항 7에 있어서,
    상기 기판을 상기 발광셀들로부터 분리하여, 상기 제1반도체층을 노출시키는 것을 더 포함하는 발광소자 제조방법.
  10. 청구항 9에 있어서,
    상기 노출된 제1반도체층들의 표면을 부분 식각하여 거칠어진 표면을 형성하 는 것을 더 포함하는 발광소자 제조방법.
KR1020050113395A 2005-11-25 2005-11-25 발광소자와 그 제조방법 KR100644215B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050113395A KR100644215B1 (ko) 2005-11-25 2005-11-25 발광소자와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050113395A KR100644215B1 (ko) 2005-11-25 2005-11-25 발광소자와 그 제조방법

Publications (1)

Publication Number Publication Date
KR100644215B1 true KR100644215B1 (ko) 2006-11-10

Family

ID=37654166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050113395A KR100644215B1 (ko) 2005-11-25 2005-11-25 발광소자와 그 제조방법

Country Status (1)

Country Link
KR (1) KR100644215B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149859B1 (ko) 2008-12-30 2012-05-25 에피스타 코포레이션 수직형 교류 발광다이오드
KR20190000033A (ko) * 2017-06-22 2019-01-02 엘지이노텍 주식회사 반도체 소자 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014899A (ja) 2002-06-10 2004-01-15 Para Light Electronics Co Ltd 発光ダイオードチップの直列構造
JP2004048067A (ja) 2003-10-14 2004-02-12 Sanyo Electric Co Ltd 発光部品およびその製造方法
JP2004079867A (ja) 2002-08-21 2004-03-11 Shiro Sakai 窒化ガリウム系化合物半導体装置の製造方法及び発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014899A (ja) 2002-06-10 2004-01-15 Para Light Electronics Co Ltd 発光ダイオードチップの直列構造
JP2004079867A (ja) 2002-08-21 2004-03-11 Shiro Sakai 窒化ガリウム系化合物半導体装置の製造方法及び発光装置
JP2004048067A (ja) 2003-10-14 2004-02-12 Sanyo Electric Co Ltd 発光部品およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149859B1 (ko) 2008-12-30 2012-05-25 에피스타 코포레이션 수직형 교류 발광다이오드
KR20190000033A (ko) * 2017-06-22 2019-01-02 엘지이노텍 주식회사 반도체 소자 패키지
KR102385938B1 (ko) 2017-06-22 2022-04-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지

Similar Documents

Publication Publication Date Title
KR101115535B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및그 제조방법
US6998642B2 (en) Series connection of two light emitting diodes through semiconductor manufacture process
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
US8410506B2 (en) High efficiency light emitting diode
KR20100079843A (ko) 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
US20130015465A1 (en) Nitride semiconductor light-emitting device
KR20060066870A (ko) 발광 소자
US20080265272A1 (en) Light Emitting Device Having Zener Diode Therein And Method Of Fabricating The Same
KR100691497B1 (ko) 발광 소자 및 이의 제조 방법
KR101203138B1 (ko) 발광소자와 그 제조방법
CN113169253A (zh) 微型发光二极管以及微型发光二极管的制造方法
KR100646636B1 (ko) 발광 소자 및 이의 제조 방법
US11784210B2 (en) Light-emitting device and manufacturing method thereof
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR100644215B1 (ko) 발광소자와 그 제조방법
KR100642522B1 (ko) 패터닝된 투명기판을 채택하는 발광 다이오드 및 그것을제조하는 방법
KR100712890B1 (ko) 발광소자와 그 제조방법
KR101171331B1 (ko) 발광 소자
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
US20050127388A1 (en) Light-emitting device and forming method thereof
US20210036049A1 (en) Light emitting device and manufacturing method thereof
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR101189163B1 (ko) 발광 다이오드의 제조방법
KR20070001486A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101115538B1 (ko) 발광소자와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 14