KR101149859B1 - 수직형 교류 발광다이오드 - Google Patents

수직형 교류 발광다이오드 Download PDF

Info

Publication number
KR101149859B1
KR101149859B1 KR1020080137064A KR20080137064A KR101149859B1 KR 101149859 B1 KR101149859 B1 KR 101149859B1 KR 1020080137064 A KR1020080137064 A KR 1020080137064A KR 20080137064 A KR20080137064 A KR 20080137064A KR 101149859 B1 KR101149859 B1 KR 101149859B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
semiconductor layer
type semiconductor
type electrode
Prior art date
Application number
KR1020080137064A
Other languages
English (en)
Other versions
KR20100078721A (ko
Inventor
웨이-요 첸
옌-웬 첸
슈-팅 수
충-시안 리
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Priority to KR1020080137064A priority Critical patent/KR101149859B1/ko
Publication of KR20100078721A publication Critical patent/KR20100078721A/ko
Application granted granted Critical
Publication of KR101149859B1 publication Critical patent/KR101149859B1/ko

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 교류 발광다이오드의 조립구조체에 관한 것으로, 제1의 n형반도체층, 제1 발광층, 제1의 p형반도체층, 제1의 p형전극 및 제1의 n형전극을 포함하는 제1 교류 발광다이오드; 제2의 n형반도체층, 제2 발광층, 제2의 p형반도체층, 제2의 p형전극 및 제2의 n형전극을 포함하는 제2 교류 발광다이오드를 포함하고, 상기 제1 교류 발광다이오드와 상기 제2 교류 발광다이오드는 역방향으로 병렬된 수직 적층구조체를 형성한다.
n형반도체층, p형반도체층, n형전극, p형 전극

Description

수직형 교류 발광다이오드{VERTICAL AC LED}
본 발명은 교류 발광다이오드 구조체에 관한 것으로, 특히 수직 적층형 교류 발광다이오드 구조체에 관한 것이다.
고체 발광소자 중 발광다이오드소자(Light Emitting Diode: LED)는 전력소모가 적고, 방열량이 낮으며, 작동수명이 길고, 충격에 잘 견딜 뿐만 아니라 부피가 작고 반응속도가 빠르고 파장이 안정적인 칼라광을 출력할 수 있는 등의 양호한 전기적 특성을 가지고 있어 가전제품, 측량기구의 지시등 및 광전 제품 등의 분야에 자주 사용되고 있다. 광전기술이 날로 발전됨에 따라 고체 발광소자는 발광효율, 사용수명 및 휘도 등을 향상시키는 면에서 꾸준한 발전을 이루었으며 장차 발광소자의 주류가 될 것으로 전망된다.
그러나, 종래의 LED는 직류전류(DC)에 의해서만 구동이 가능하므로 교류전류(AC) 사이에 반드시 컨버터를 설치해야 한다. 하지만 컨버터는 부피가 크고, 무거울뿐만 아니라 비용이 증가되고 전력 변환시 소모가 크므로 가격적인 측면에서 종래의 광원과 경쟁할 수 없는 단점이 있다.
교류 발광다이오드의 출현은 상기 문제점을 해결하였다. 즉 LED 부피와 무게 를 감축하여 공간이용율을 향상시키고 컨버터 소자의 원가를 낮추었을 뿐만 아니라 종래의 LED가 직류와 교류사이에서 변환할 때 15%~30% 전력이 소모되는 것을 감소시킴으로써 전반 LED의 발광효율을 향상시켰다. 다만, 통상의 교류 발광다이오드는 일반적으로 기존의 성장기판 예를 들면 사파이어(Sapphire)를 여전히 남겨두고 수평방향에서 역방향 병렬 구조체를 이루므로, 서로 대응하는 칩의 크기가 단일 칩 크기의 2배로 증가하게 되어 공간이용율이 낮고 비용을 낭비하게 된다.
본 발명은 교류 발광다이오드 조립구조체에 관한 것으로, 제1의 n형반도체층, 제1 발광층, 제1의 p형반도체층, 제1의 p형전극 및 제1의 n형전극을 포함하는 제1 교류 발광다이오드; 및 제2의 n형반도체층, 제2 발광층, 제2의 p형반도체층, 제2의 p형전극 및 제2의 n형전극을 포함하는 제2 교류 발광다이오드를 포함하고, 상기 제1 교류 발광다이오드와 상기 제2 교류 발광다이오드는 역방향으로 병렬로 연결되어 수직 적층구조체를 형성한다.
본 발명은 교류 발광다이오드(AC LED)의 조립구조체에 관한 것으로서, 특히 수직 적층형 교류 발광다이오드의 조립구조체에 관한 것이다. 본 발명은 웨이퍼 또는 칩에 웨이퍼 본딩(wafer bonding), 칩 폼 본딩(chip form bonding) 또는 플립 칩 본딩(flip-chip bonding) 방식으로 동일 또는 서로 다른 파장을 출력할 수 있는 2개 이상의 교류 발광다이오드의 p극과 n극을 순차적으로 본딩하여 역방향으로 병렬된 수직 적층형 교류 발광다이오드 조립구조체를 형성한다.
본 발명에 따른 수직 적층형 교류 발광다이오드 조립체는 칩이 차지하는 면적을 절감하는 효과를 이룰 수 있다. 그리고 본 발명은 칩/웨이퍼 본딩방식으로 수직방향에서 역방향으로 병렬 연결된 발광다이오드를 결합하였는데 이와 같은 방법을 통하여 동일한 영역, 그리고 서로 다른 전압 위상 조건에서 모두 발광 동작을 진행할 수 있다. 또한 본 발명은 서로 다른 파장의 칩 및 형광분을 동시에 배합하여 화이트 발광다이오드 조립체를 제작할 수 있다. 한편, 본 발명을 화이트 발광다 이오드를 제작하는데 적용할 경우, 수평방향에서 역방향으로 병렬된 종래의 조립체에 비하여 본 발명은 동일한 발광면적에 단위 면적의 형광분을 코팅(coating)하기만 하면 되므로 형광분의 사용량을 절감할 수 있다.
이하 도면을 결부하여 본 발명의 실시예를 설명함으로써, 수직방향에서 역방향으로 병렬 연결된 본 발명에 따른 교류 발광다이오드 조립구조체를 상세하게 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 수직 적층형 교류 발광다이오드 조립구조체의 단면도를 나타낸다. 상기 구조체는 적어도 하나의 서브마운트(101,submount), 하나의 본딩층(112), 2개의 발광다이오드(A,B) 및 2개의 도선(119,120)을 포함한다. 여기서 본딩층(112)은 투명재료로 될 수 있는데, 상기 재료는 ITO와 같은 도전재료 또는 BCB, SINR, HT250 와 같은 유기 플라스틱재료로 이루어진 절연재료로 될 수 있다.
제1 발광다이오드(A)는 제1의 n형반도체층(110), 제1 발광층(109) 및 제1의 p형반도체층(108)을 포함하며, 이들은 제1 기판(111)상에 순차적으로 형성된다. 여기서, 상기 제1의 n형반도체층(110), 제1 발광층(109) 및 제1의 p형반도체층(108)은 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N) 및 규소(Si)로 이루어진 군에서 선택된 1종 이상의 물질을 포함한 재료로 이루어진다.
제1의 p형반도체층(108)위에 제1의 p형전극(107)이 형성되고, 제1의 n형반도체층(110)위에 제1의 n형전극(106)이 형성된다. 제1의 p형전극(107)은 제1 솔더링 주석(105)을 통해 서브마운트(101)상의 p형전극(103)과 전기적으로 연결된다. 또한 제1의 n형전극(106)은 제2 솔더링 주석(104)을 통해 서브마운트(101)상의 n형전극(102)과 전기적으로 연결된다.
제2 발광다이오드(B)는 제2의 n형반도체층(114), 제2 발광층(115) 및 제2의 p형반도체층(116)을 포함하며, 이들은 제2 기판(113)상에 순차적으로 형성된다. 상기 제2의 n형반도체층(114), 제2 발광층(115) 및 제2의 p형반도체층(116)은 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N) 및 규소(Si)로 이루어진 군에서 선택된 1종 이상의 물질을 포함하는 재료로 형성된다. 제2의 p형반도체층(116)상에 제2의 p형 전극(117)이 형성되고 제2의 n형반도체층(114)상에 제2의 n형전극(118)이 형성된다. 여기서, 제1 기판(111)과 제2 기판(113)의 재료는 사파이어(Sapphire), 탄화규소(SiC), 산화아연(ZnO), 질화갈륨(GaN) 등으로부터 선택할 수 있다.
여기서 제1 발광다이오드(A)와 제2 발광다이오드(B)는 본딩층(112)을 통해 제1 발광다이오드(A)의 제1 기판(111)과 제2 발광다이오드(B)의 제2 기판(113)을 연결한다. 또한 제2 발광다이오드(B)의 제2의 p형 전극(117)은 도선(119)에 의해 서브마운트(101)상의 n형전극(102)과 연결되고, 제2 발광다이오드(B)의 제2의 n형전극(118)은 도선(120)에 의해 서브마운트(101)상의 n형전극(103)과 연결됨으로써 제1 발광다이오드(A)와 제2 발광다이오드(B)가 웨이퍼/칩폼 본딩 또는 플립 칩 본딩방식에 의해 역방향으로 병렬 연결된 수직 적층형 교류 발광다이오드 조립구조체를 형성할 수 있도록 한다.
도 2는 본 발명의 제2실시예에 따른 수직 적층형 교류 발광다이오드 조립구 조체의 단면도를 나타낸다. 상기 구조체는 적어도 하나의 서브마운트(201, submount), 하나의 본딩층(211), 2개의 발광다이오드(A, B) 및 2개의 도선(217, 218)을 포함한다. 여기서 본딩층(211)은 투명재료로 형성될 수 있는데, 상기 재료는 ITO와 같은 도전재료 또는 BCB, SINR, HT250 등 유기 플라스틱재료와 같은 절연재료로 이루어질 수 있다.
제1 발광다이오드(A)는 제1의 n형반도체층(210), 제1 발광층(209) 및 제1의 p형반도체층(208)을 포함하고, 그 중에서 상기 제1의 n형반도체층(210), 제1 발광층(209) 및 제1의 p형반도체층(208)은 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N) 및 규소(Si)로 이루어진 군에서 선택된 1종 이상의 물질을 포함하는 재료로 형성된다.
제1의 p형반도체층(208)위에 제1의 p형전극(207)이 형성되고 제1의 n형반도체층(210)위에 제1의 n형전극(206)이 형성된다. 제1의 p형전극(207)은 제1 솔더링 주석(205)을 통해 서브마운트(201)상의 p형전극(203)과 전기적으로 연결되고, 제1의 n형전극(206)은 제2 솔더링 주석(204)을 통해 서브마운트(201)상의 n형전극(202)과 전기적으로 연결된다.
제2 발광다이오드(B)는 제2의 n형반도체층(212), 제2 발광층(213) 및 제2의 p형반도체층(214)을 포함하고, 그 중에서 상기 제2의 n형반도체층(212), 제2 발광층(213) 및 제2의 p형반도체층(214)은 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N) 및 규소(Si)로 이루어진 군에서 선택된 1종 이상의 물질을 포함한 재료로 형성된다. 제2의 p형반도체층(214)상에 제2의 p형전극(215)이 형성 되고 제2의 n형반도체층(212)상에 제2의 n형전극(216)이 형성된다.
여기서, 열저항(Rth)을 저하시키기 위하여 제1 발광다이오드(A)와 제2 발광다이오드(B)의 성장기판이 제거되었다. 게다가 본딩층(211)을 통해 제1의 n형반도체층(210)과 제2의 n형반도체층(212)이 연결됨으로써 제1 발광다이오드(A)와 제2 발광다이오드(B)가 결합된다.
한편, 제2 발광다이오드(B)의 제2의 p형전극(215)은 도선(217)에 의해 서브마운트(201,submount)상의 n형전극(202)과 연결되고 제2 발광다이오드(B)의 제2의 n형전극(216)은 도선(218)에 의해 서브마운트(201,submount)상의 p형전극(203)과 연결된다. 이로써 제1 발광다이오드(A)와 제2 발광다이오드(B)는 웨이퍼/칩 폼 본딩 또는 플립 칩 본딩 방식에 의해 역방향으로 병렬 연결된 수직 적층형 교류 발광다이오드 조립구조체를 형성한다.
도 3은 본 발명의 제3 실시예에 따른 수직 적층형 교류 발광다이오드 조립구조체의 단면도를 나타낸다. 상기 구조체는 적어도 하나의 서브마운트(301, submount), 하나의 본딩층(311), 2개의 발광다이오드(A, B) 및 도선(317)을 포함한다. 여기서 본딩층(311)은 투명재료로 형성될 수 있는데, 상기 재료는 BCB, SINR, HT250 등 유기 플라스틱재료와 같은 절연재료가 될 수 있다.
제1 발광다이오드(A)는 제1의 n형반도체층(310), 제1 발광층(309) 및 제1의 p형반도체층(308)을 포함하고, 그 중에서 상기 제1의 n형반도체층(310), 제1 발광층(309) 및 제1의 p형반도체층(308)은 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N) 및 규소(Si)로 이루어진 군에서 선택된 1종 이상의 물질을 포함한 재료로 형성된다.
제1의 p형반도체층(308)위에 제1의 p형 전극(307)이 형성되고 제1의 n형반도체층(310)위에 제1의 n형전극(306)이 형성된다. 제1의 p형 전극(307)은 제1 솔더링 주석(305)을 통하여 서브마운트(301)상의 p형 전극(303)과 전기적으로 연결되고, 제1의 n형전극(306)은 제2 솔더링 주석(304)을 통하여 서브마운트(301)상의 n형전극(302)과 전기적으로 연결된다.
제2 발광다이오드(B)는 제2의 n형반도체층(315), 제2 발광층(314) 및 제2의 p형반도체층(313)을 포함하고, 그 중에서 상기 제2의 n형반도체층(315), 제2 발광층(314) 및 제2의 p형반도체층(313)은 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N) 및 규소(Si)로 이루어진 군에서 선택된 1종 이상의 물질을 포함한 재료로 형성된다. 제2의 p형반도체층(313)상에 제2의 p형 전극(312)이 형성되고 제2의 n형반도체층(315)상에 제2의 n형전극(316)이 형성된다. 여기서, 제1 발광다이오드(A)와 제2 발광다이오드(B)의 성장기판이 모두 제거되고 본딩층(311)에 의해 제1의 n형반도체층(310)과 제2의 p형반도체층(313)이 연결되어 제1 발광다이오드(A)와 제2 발광다이오드(B)가 결합됨과 동시에 제1 발광다이오드(A)와 제2 발광다이오드(B)는 전기적으로 연결된다. 그 중 제2 발광다이오드(B)의 제2의 n형전극(316)은 도선(317)에 의해 서브마운트(301,submount)상의 p형 전극(303)과 연결됨으로써 제1 발광다이오드(A)와 제2 발광다이오드(B)가 웨이퍼/칩 폼 본딩 또는 플립 칩 본딩 방식에 의해 역방향으로 병렬된 수직 적층형 교류 발광다이오드 조립구조체를 형성하게 한다.
도 4는 본 발명의 제4 실시예에 따른 수직 적층형 교류 발광다이오드 조립구조체의 단면도를 나타낸다. 상기 구조체는 적어도 2개의 발광다이오드(A,B)를 포함하고 제1 솔더링 주석(407) 및 제2 솔더링 주석(408)을 통해 결합되어 수직 적층형 교류 발광다이오드 조립구조체를 형성한다.
제1 발광다이오드(A)는 제1의 n형반도체층(402), 제1 발광층(403) 및 제1의 p형반도체층(404)을 포함하되, 이들은 제1 기판(401)상에 순차적으로 형성된다. 그 중에서 상기 제1의 n형반도체층(402), 제1 발광층(403) 및 제1의 p형반도체층(404)은 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N) 및 규소(Si)로 이루어진 군에서 선택된 1종 이상의 물질을 포함한 재료로 형성된다. 제1의 p형반도체층(404)상에 제1의 p형전극(405)이 형성되고 제1의 n형반도체층(402)상에 제1의 n형전극(406)이 형성된다.
제2 발광다이오드(B)는 제2의 n형반도체층(413), 제2 발광층(412) 및 제2의 p형반도체층(411)을 포함하되, 이들은 제2 기판(414)상에 순차적으로 형성된다. 그 중에서 상기 제2의 n형반도체층(413), 제2 발광층(412) 및 제2의 p형반도체층(411)은 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N) 및 규소(Si)로 이루어진 군에서 선택된 1종 이상의 물질을 포함한 재료로 형성된다. 제2의 p형반도체층(411)상에 제2의 p형전극(410)이 형성되고 제2의 n형반도체층(413)상에 제2의 n형전극(409)이 형성된다. 여기서, 제1 기판(401)은 사파이어(Sapphire), 탄화규소(SiC), 산화아연(ZnO), 질화갈륨(GaN), 질화알루미늄(AlN), 구리(Cu), 규소(Si)로부터 선택되는 재료로 형성되고, 제2 기판(414)은 사파이 어(Sapphire), 탄화규소(SiC), 산화아연(ZnO), 질화갈륨(GaN)으로부터 선택된 재료로 형성될 수 있다.
여기서 제1 발광다이오드(A)와 제2 발광다이오드(B)는, 제1 솔더링 주석(407)을 통해 제1의 p형전극(405)과 제2의 n형전극(409)을 연결하고 제2 솔더링 주석(408)을 통해 제1의 n형전극(406)과 제2의 p형전극(410)을 연결하여, 제1 발광다이오드(A)와 제2 발광다이오드(B)를 전기적으로 연결한다. 이로써 제1 발광다이오드(A)와 제2 발광다이오드(B)는 웨이퍼/칩 폼 본딩 또는 플립 칩 본딩 방식에 의해 역방향으로 병렬된 수직 적층형 교류 발광다이오드 조립구조체를 형성하게 된다.
상기 각 실시예에 따른 제1 발광다이오드(A) 또는 제2 발광다이오드(B)는 n형반도체층 또는 p형반도체층상에 성긴 구조체 또는 마이크로나노 구조체를 형성하여 광 추출율을 향상시킬 수 있다. 또한 구조체 내부에 저굴절율 재료, 다공성 재료, 확산 입자층을 결합함으로써 칩 내부에 한정된 광선을 감소시켜 전반 출광효율을 개선할 수 있다.
상기 각 실시예에 따른 교류 발광다이오드 조립구조체에서 제2 교류 발광다이오드 위, 또는 두 발광다이오드 사이에 형광층이 형성되도록, 상기 제2 발광다이오드(B) 또는 제1 발광다이오드(A) 위에 형광분이 추가적으로 코팅된다.
이상 본 발명의 바람직한 실시예를 설명하였지만, 본 발명의 권리범위는 이에 한정되지 않으며, 본 발명에 대한 그 어떤 자명한 변경은 본 발명의 권리범위에 속하는 것이다.
상기 바람직한 실시예와 첨부된 도면을 결부하여 설명하면 당업자는 본 발명의 목적, 특징 및 장점에 대하여 더욱 잘 이해할 수 있을 것이다. 다만, 본 발명을 더욱 명료하게 설명하기 위하여 본 명세서에 첨부된 도면은 비례척에 따라 엄격하게 작성되지 않았음에 유의하기 바란다.
이하는 도면에 대한 간단한 설명이다.
도 1은 본 발명의 제1 실시예에 따른 수직 적층형 교류 발광다이오드 조립구조체의 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 수직 적층형 교류 발광다이오드 조립구조체의 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 수직 적층형 교류 발광다이오드 조립구조체의 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 수직 적층형 교류 발광다이오드 조립구조체의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 201, 301 서브마운트
112, 211, 311 본딩층
119, 120, 217, 218, 317 도선
110, 210, 310, 402 제1의 n형반도체층
109, 209, 309, 403 제1 발광층
108, 208, 308, 404 제1의 p형반도체층
107, 207, 307, 405 제1의 p형전극
106, 206, 306, 406 제1의 n형전극
105, 205, 305, 407 제1 솔더링 주석
104, 204, 304, 408 제2 솔더링 주석
114, 212, 315, 413 제2의 n형반도체층
115, 213, 314, 412 제2 발광층
116, 214, 313, 411 제2의 p형반도체층
117, 215, 312, 140 제2의 p형전극
118, 216, 316, 409 제2의 n형전극

Claims (10)

  1. 제1 n형반도체층, 제1 발광층, 제1 p형반도체층, 제1 p형전극 및 제1 n형전극을 포함하는 제1 교류 발광다이오드,
    제2 n형반도체층, 제2 발광층, 제2 p형반도체층, 제2 p형전극 및 제2 n형전극을 포함하는 제2 교류 발광다이오드, 및
    상기 제1 교류 발광다이오드와 상기 제2 교류 발광다이오드를 연결하는 절연 물질을 포함하고,
    상기 제1 교류 발광다이오드와 상기 제2 교류 발광다이오드는 역방향으로 병렬로 연결되어 수직 적층구조체를 형성하는 것을 특징으로 하는 교류 발광다이오드 조립구조체.
  2. 제1항에 있어서,
    상기 절연 물질의 재료는 BCB, SINR 및 HT250으로 이루어진 군에서 선택되는 것을 특징으로 하는 교류 발광다이오드 조립구조체.
  3. 제1항에 있어서,
    상기 제1 교류 발광다이오드와 상기 제2 교류 발광다이오드는 웨이퍼 본딩(wafer bonding)방식, 칩 폼 본딩(chip form bonding)방식 또는 플립 칩 본딩(flip-chip bonding)방식으로 상기 수직 적층구조체를 형성하는 것을 특징으로 하는 교류 발광다이오드 조립구조체.
  4. 제1항에 있어서,
    상기 절연 물질은 상기 제1 교류 발광다이오드의 제1 n형반도체층과 상기 제2 교류 발광다이오드의 제2 n형반도체층을 연결하는 것을 특징으로 하는 교류 발광다이오드 조립구조체.
  5. 제1항에 있어서,
    상기 제1 교류 발광다이오드와 상기 제2 교류 발광다이오드의 발광 파장이 상이한 것을 특징으로 하는 교류 발광다이오드 조립구조체.
  6. 제1항에 있어서,
    상기 제1 n형반도체층, 상기 제1 p형반도체층, 상기 제1 발광층, 상기 제2 n형반도체층, 상기 제2 p형반도체층 및 상기 제2 발광층은 갈륨(Ga), 알루미늄(Al) , 인듐(In) , 비소(As) , 인(P) , 질소(N) 및 규소(Si)로 이루어진 군에서 선택된 1종 이상의 물질을 포함하는 재료로 이루어진 것을 특징으로 하는 교류 발광다이오드 조립구조체.
  7. 제1항에 있어서,
    상기 제1 교류 발광다이오드의 p형전극과 상기 제2 교류 발광다이오드의 n형전극이 전기적으로 연결되고 상기 제1 교류 발광다이오드의 n형전극과 상기 제2 교류 발광다이오드의 p형전극이 전기적으로 연결되는 것을 특징으로 하는 교류 발광다이오드 조립구조체.
  8. 제1항에 있어서,
    상기 제2 교류 발광다이오드 위 또는 두 발광다이오드 사이에 코팅된 형광분을 더 포함하는 것을 특징으로 하는 교류 발광다이오드 조립구조체.
  9. 제1항에 있어서,
    상기 제1 교류 발광다이오드와 상기 제2 교류 발광다이오드는 성긴 구조체 또는 마이크로나노 구조체를 포함하는 것을 특징으로 하는 교류 발광다이오드 조립구조체.
  10. 삭제
KR1020080137064A 2008-12-30 2008-12-30 수직형 교류 발광다이오드 KR101149859B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080137064A KR101149859B1 (ko) 2008-12-30 2008-12-30 수직형 교류 발광다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137064A KR101149859B1 (ko) 2008-12-30 2008-12-30 수직형 교류 발광다이오드

Publications (2)

Publication Number Publication Date
KR20100078721A KR20100078721A (ko) 2010-07-08
KR101149859B1 true KR101149859B1 (ko) 2012-05-25

Family

ID=42639908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080137064A KR101149859B1 (ko) 2008-12-30 2008-12-30 수직형 교류 발광다이오드

Country Status (1)

Country Link
KR (1) KR101149859B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101869553B1 (ko) * 2011-08-08 2018-07-20 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101892923B1 (ko) * 2011-09-22 2018-08-29 엘지이노텍 주식회사 발광 장치
KR102503578B1 (ko) 2017-06-30 2023-02-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102514878B1 (ko) * 2018-05-24 2023-03-29 삼성전자주식회사 디스플레이 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644215B1 (ko) 2005-11-25 2006-11-10 서울옵토디바이스주식회사 발광소자와 그 제조방법
KR20070046464A (ko) * 2005-10-31 2007-05-03 서울옵토디바이스주식회사 수직으로 적층된 발광 다이오드들을 갖는 발광 소자
KR20100016901A (ko) * 2008-08-05 2010-02-16 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070046464A (ko) * 2005-10-31 2007-05-03 서울옵토디바이스주식회사 수직으로 적층된 발광 다이오드들을 갖는 발광 소자
KR100644215B1 (ko) 2005-11-25 2006-11-10 서울옵토디바이스주식회사 발광소자와 그 제조방법
KR20100016901A (ko) * 2008-08-05 2010-02-16 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법

Also Published As

Publication number Publication date
KR20100078721A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
US8269233B2 (en) Vertical ACLED structure
CN101740557B (zh) 垂直型交流发光二极管
KR101646633B1 (ko) 발광 소자
US9947847B2 (en) Optoelectronic semiconductor chip and optoelectronic module
KR101580739B1 (ko) 발광 장치
KR20080057876A (ko) 발광 소자 패키지 및 그 제조방법
TWI549322B (zh) 一種結合磊晶結構與封裝基板爲一體之整合式ｌｅｄ元件及其製作方法
US20120049204A1 (en) Led module
US8445920B1 (en) Light emitting diode
KR101149859B1 (ko) 수직형 교류 발광다이오드
US9728691B2 (en) Light-emitting diode structure
KR20100003322A (ko) 발광 다이오드용 멀티칩 패키지 및 멀티칩 패키지 방식의발광 다이오드 소자
CN103165805A (zh) 电子元件
CN105789153A (zh) 发光装置
TW201205882A (en) Manufacturing method for LED light emitting device
CN102226995B (zh) 一种led封装结构及其制备方法
US20130105809A1 (en) Light emitting diode chip with high heat-dissipation efficiency
JP2007188942A (ja) 整流回路を副キャリアに結合した発光ダイオードの発光装置及びその製造方法
CN102903805A (zh) 制作倒装高电压交直流发光二极管的方法
CN110165039A (zh) 一种封装基板、半导体器件及灯源
KR20170135381A (ko) 반도체 소자 패키지
KR101099003B1 (ko) 복수의 개별전원으로 구동되는 멀티칩 발광다이오드 패키지
KR101408871B1 (ko) Led 조명모듈
KR101517053B1 (ko) Led 조명모듈
KR20160146260A (ko) Led 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150508

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8