KR20070001486A - 플립칩 구조의 발광 소자 및 이의 제조 방법 - Google Patents

플립칩 구조의 발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20070001486A
KR20070001486A KR1020050057004A KR20050057004A KR20070001486A KR 20070001486 A KR20070001486 A KR 20070001486A KR 1020050057004 A KR1020050057004 A KR 1020050057004A KR 20050057004 A KR20050057004 A KR 20050057004A KR 20070001486 A KR20070001486 A KR 20070001486A
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
layer
type
semiconductor substrate
Prior art date
Application number
KR1020050057004A
Other languages
English (en)
Other versions
KR100670929B1 (ko
Inventor
이재호
윤여진
황의진
김종규
이준희
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050057004A priority Critical patent/KR100670929B1/ko
Publication of KR20070001486A publication Critical patent/KR20070001486A/ko
Application granted granted Critical
Publication of KR100670929B1 publication Critical patent/KR100670929B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 플립칩 구조의 발광 소자 및 이의 제조 방법에 관한 것으로, 일면에 발광층을 포함하는 제 1 반도체 기판과, 상기 제 1 반도체 기판의 일면과 접하도록 제 1 반도체 기판이 플립칩 본딩되는 서브 마운트 기판과, 일면에 발광층을 포함하고 타면이 상기 제 1 반도체 기판의 타면과 본딩된 제 2 반도체 기판을 포함하는 것을 특징으로 하는 발광 소자 및 이의 제조 방법을 제공한다.
본 발명에 의한 플립칩 구조의 발광 소자 및 이의 제조 방법은 일정한 크기의 패키지 내에서 광출력 특성을 향상시킬 수 있으며, 파장 변환을 응용하여 다양한 색을 구현할 수 있고, 일정한 색의 구현으로 신뢰성을 확보할 수 있는 장점이 있다.
발광 소자, LED, 플립칩, 발광 효율, 광출력, 파장 변환

Description

플립칩 구조의 발광 소자 및 이의 제조 방법 {Flip chip light-emitting device and Method of manufacturing the same}
도 1은 종래 플립칩 구조의 발광 소자를 도시한 단면도.
도 2a 내지 도 2e는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도.
도 3은 제 1 실시예를 도시한 단면도.
도 4a 내지 도 4f는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도.
도 5a 내지 도 5e는 본 발명에 따른 제 3 실시예의 제조 공정을 설명하기 위한 단면도.
도 6은 본 발명에 따른 제 3 실시예의 변형예를 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 15 : 제 1 기판 11, 21 : N형 반도체층
12, 22 : 활성층 13, 23 : P형 반도체층
20 : 제 2 기판 30 : 기판
40 : N형 금속범프 45 : P형 금속범프
50, 60 : N형 본딩 패드 55, 65 : P형 본딩 패드
70 : 본딩층 80 : 배선
100 : 제 1 반도체 기판 150 : 발광 기판
200 : 제 2 반도체 기판 300 : 서브 마운트 기판
본 발명은 플립칩 구조의 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 별도의 발광층이 구비된 기판을 더 포함하는 플립칩 구조의 발광 소자로, 공간 활용도를 높이며 광출력을 향상시킬 수 있고 파장 변환을 응용하여 다양한 색의 구현에 유리한 플립칩 구조의 발광 소자 및 이의 제조 방법에 관한 것이다.
발광 소자(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다.
이러한 발광 소자는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길며, 협소한 공간에 설치 가능하고 진동에 강한 특성을 보인다. 이러한 발광 소자는 소모 전력의 절감과 내구성 측면에서 우수한 특성을 갖기 때문에 최근 일반 조명 용도로 이를 적용하기 위해 활발한 연구가 진행중이다. 이후, 대형 LCD-TV 백 라이트, 자동차 헤드라이트, 일반 조명에까지 응용이 확대될 것으로 예상되며, 이를 위해서는 발광 소자의 발광 효율의 개선이 필요하고, 열방출 문제를 해결하여야 하며, 발광 소자의 고휘도화, 고출력화를 달성하여야 한다.
이러한 문제를 해결하기 위해 최근에 플립칩 형태의 발광 소자에 대한 관심이 날로 높아지고 있다.
도 1은 종래의 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도이다.
도 1을 참조하면, 소정의 기판(1) 상에 발광층, 즉 N형 반도체층(5), 활성층(6), P형 반도체층(7)을 순차적으로 형성한다. P형 반도체층(7)과 활성층(6)의 일부를 식각하여 N형 반도체층(5)을 노출함으로써 발광 셀을 제조한다. 또한, 별도의 서브 마운트 기판(2)을 준비하여 제 1 및 제 2 전극(3, 4)을 형성하고, 제 1 전극(3) 상에는 P형 솔더(8)를 형성하고, 제 2 전극(4) 상에는 N형 솔더(9)를 형성한다. 이후, 상기 발광 셀을 상기 서브 마운트 기판(2)에 본딩하되, 발광 셀의 P 전극을 P형 솔더(8)에, N 전극을 N형 솔더(9)에 본딩한다. 발광 셀이 본딩된 기판을 봉지하는 몰딩부(미도시)를 형성하여 발광 소자를 제작한다. 이 때 파장변환을 이용하여 원하는 색의 광을 구현하기 위해 형광체를 주입하기도 한다.
이와 같은 종래 플립칩 구조의 발광 소자는 기존의 발광 소자에 비해서 열 방출 효율이 높고, 광의 차폐가 거의 없어 광효율이 기존의 발광 소자에 비해 50% 이상 증가하는 효과가 있고, 발광 소자의 구동을 위한 금선이 필요하지 않기 때문에 여러 소형 패키지에도 많은 응용을 고려하고 있다.
그러나 조명용으로는 광출력이 미치지 못하기 때문에, 발광 소자의 광출력 특성을 증대시키기 위한 개발이 필요하다.
또한 상기 플립칩 구조의 발광 소자에 형광체를 주입하여 발광층에서 방출되는 광을 파장 변환하는 경우에, 형광체가 발광층 상에 균일하게 분포되지 않기 때문에 일정한 색의 광이 방출되지 않고 보는 방향에 따라 색이 달라지는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 별도의 발광층이 구비된 기판을 더 포함하는 플립칩 구조의 발광소자에 있어서 일정한 크기의 패키지 내에서 광출력 특성을 향상시킬 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 두 개의 발광층을 포함하는 플립칩 구조의 발광 소자를 제조함으로써 파장 변환을 응용하여 다양한 색을 구현할 수 있고, 일정한 색의 구현으로 신뢰성을 확보할 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것이다.
상술한 목적을 달성하기 위하여, 본 발명은 일면에 발광층을 포함하는 제 1 반도체 기판과, 상기 제 1 반도체 기판의 일면과 접하도록 제 1 반도체 기판이 플립칩 본딩되는 서브 마운트 기판과, 일면에 발광층을 포함하고 타면이 상기 제 1 반도체 기판의 타면과 본딩된 제 2 반도체 기판을 포함하는 것을 특징으로 하는 발광 소자를 제공한다.
상기 서브 마운트 기판은 서로 이격 형성된 P형 본딩 패드와 N형 본딩 패드를 포함하고, 상기 P형 본딩 패드 및 N형 본딩 패드는 상기 제 1 반도체 기판의 발광층의 P형 반도체층 및 N형 반도체층에 각각 접속될 수 있다.
또한 상기 제 1 반도체 기판의 일면에 서로 이격된 발광층을 다수개 포함하고, 상기 서브 마운트 기판은 서로 이격 형성된 P형 본딩 패드와 N형 본딩 패드를 포함하고, 상기 다수개의 발광층은 직렬연결되어, 일단에 형성된 발광층의 P형 반도체층 및 타단에 형성된 발광층의 N형 반도체층은 상기 서브 마운트 기판의 P형 본딩 패드 및 N형 본딩 패드에 각각 접속될 수 있다.
또한 상기 제 1 반도체 기판의 일면에 서로 이격된 발광층을 다수개 포함하고, 상기 다수개의 발광층은 직렬연결된 발광층으로 이루어진 발광층 블록이 복수개 역병렬 연결되는 것을 특징으로 할 수 있다.
또한 상기 제 2 반도체 기판의 일면에 서로 이격된 발광층을 다수개 포함하고, 상기 일 발광층의 N형 반도체층과 그에 인접한 다른 일 발광층의 P형 반도체층이 연결될 수 있다.
파장 변환을 응용하기 위해서는 상기 제 1 반도체 기판의 발광층에서 방출되는 광의 발광 파장은 제 2 반도체 기판의 발광층의 발광 파장보다 짧은 것이 바람직하다.
또한 상기 제 1 반도체 기판 또는 제 2 반도체 기판의 적어도 일면에는 요철이 형성될 수 있다.
본 발명은 제 1 기판의 일면에 발광층을 형성하여 제 1 반도체 기판을 마련 하는 단계, 제 2 기판의 일면에 발광층을 형성하여 제 2 반도체 기판을 마련하는 단계, 상기 제 1 기판의 타면과 상기 제 2 기판의 타면이 접하도록 본딩하는 단계 및 상기 제 1 반도체 기판의 발광층과 접속되도록 서브 마운트 기판에 본딩하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법을 제공한다.
상기 제 1 반도체 기판을 마련하는 단계는, 상기 제 1 기판의 일면에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계, 상기 N형 반도체층 및 P형 반도체층의 일부를 제거하여 다수개의 발광층을 형성하는 단계 및 브리지 배선을 통해 일 발광층의 N형 반도체층과 그에 인접한 다른 일 발광층의 P형 반도체층을 연결하는 단계를 포함할 수 있다. 상기 브리지 배선은 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 공정을 통해 일 발광 셀의 N형 반도체층과 인접한 다른 일 발광 셀의 P형 반도체층을 연결할 수 있다.
상기 제 1 기판의 타면과 상기 제 2 기판의 타면이 접하도록 본딩하는 단계는 진공에서 실시되는 것이 바람직하며, 상기 기판의 본딩될 면을 일정 두께로 식각하고 열과 압력을 가하여 본딩할 수 있다.
상기 제 1 반도체 기판을 마련하는 단계 이전에, 상기 제 1 기판의 일면에 요철을 형성하는 단계를 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 발광 소자 및 이의 제조 방법에 대하여 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a 내지 도 2e는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 먼저 제 1 기판(10) 상에 N형 반도체층(11), 상기 N형 반도체층(11) 상의 일부에 형성된 활성층(12), P형 반도체층(13)을 포함한 제 1 반도체 기판(100)을 마련한다.
이를 위해 제 1 기판(10) 상에 발광층, 즉 N형 반도체층(11), 활성층(12), P형 반도체층(13)을 순차적으로 형성한다.
제 1 기판(10)은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, 광투과성 기판을 사용한다. 본 실시예에서는 사파이어로 구성된 투명한 기판을 사용한다.
상기 제 1 기판(10) 상에 결정 성장시 상기 제 1 기판(10)과 후속층들의 격자 부정합을 줄이기 위한 버퍼층(미도시)을 더 포함할 수 있다. 버퍼층은 반도체 재료인 GaN 또는 AlN을 포함할 수 있다.
N형 반도체층(11)은 전자가 생성되는 층으로서, N형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N형 AlxGa1-xN(0≤x≤1)을 포함하는 N형 반도체 층(11)을 형성한다. 또한, P형 반도체층(13)은 정공이 생성되는 층으로서, P형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다.
본 실시예에서는 P형 AlxGa1-xN(0≤x≤1)을 포함하는 P형 반도체층(13)을 형성한다. 뿐만 아니라 상기 반도체층으로 InGaN을 사용할 수 있다. 또한 상기의 N형 반도체층(11) 및 P형 반도체층(13)은 다층막으로 형성할 수도 있다.
활성층(12)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어질 수 있다. 활성층(12)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(12)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.
이후, 소정의 식각 공정을 통해 P형 반도체층(13) 및 활성층(12)의 일부를 제거하여 N형 반도체층(11)의 일부를 노출시킨다. P형 반도체층(13) 상에 식각 마스크 패턴을 형성한 다음, 건식 또는 습식 식각 공정을 실시하여 P형 반도체층(13) 및 활성층(12)을 제거하여 N형 반도체층(11)을 노출시킨다.
상기 P형 반도체층(13) 상부에 광의 반사율을 향상시키기 위해 금속으로 이루어진 반사막을 더 형성할 수 있다. 또한, 상기 P형 반도체층(13) 또는 노출된 N형 반도체층(11) 상부에 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수 있으며, 상기 오믹금속층으로는 Cr, Au를 사용할 수 있다. 또한, P형 반도체층(13)의 상부에 P형 전극을 더 형성할 수 있고, N형 반도체층(11)의 상부에 N형 전극을 더 형성할 수 있다.
도 2b를 참조하면, 제 2 기판(20) 상에 순차적으로 형성된 N형 반도체층(21), 활성층(22), P형 반도체층(23)을 포함한 제 2 반도체 기판(200)을 마련한다.
이는 별도의 광투과성 기판 상에 상기 언급한 바와 같이 다양한 증착 및 성장 방법을 통해 발광층, 즉 N형 반도체층(21), 활성층(22), P형 반도체층(23)을 형성하되, 상기 제 1 반도체 기판(100)의 발광층에서 방출되는 광과 발광 파장이 다른 물질을 사용하여 형성한다. 파장변환 방식을 응용하기 위하여 제 2 반도체 기판(200)은 상기 제 1 반도체 기판(100)의 발광층 물질의 에너지 밴드갭보다 더 작은 에너지 밴드갭의 물질로 이루어진 발광층을 형성하는 것이 바람직하다. 즉, 제 1 반도체 기판(100)의 발광층에서 방출되는 발광 파장보다 제 2 반도체 기판(200)의 발광층에서 방출되는 발광 파장이 더 긴 것이 바람직하다.
이후, 도 2c에 도시한 바와 같이 상기 제 1 반도체 기판(100)과 제 2 반도체 기판(200)이 본딩된 발광 기판(150)을 형성한다. 발광층이 형성되지 않은 제 1 기판(10)의 배면과 제 2 기판(20)의 배면이 서로 접하도록 본딩한다. 이를 위해 본딩 될 면을 일정 두께로 식각한 후, 상온에서 압력을 가하거나 열과 함께 압력을 가하여 접합한다. 두 반도체 기판의 본딩은 진공에서 실시되는 것이 바람직하며, 다양한 본딩 방법을 통해 본딩될 수 있다.
이로써, 양면에 서로 다른 파장의 광을 방출하는 두 개의 발광층을 포함하는 발광 기판(150)이 형성된다. 즉, 발광 기판(150)은 제 1 기판(10)과 제 2 기판(20)을 사이에 두고 대향되게 발광 파장이 다른 두 개의 발광층을 포함한다.
다음으로, 상기 발광 기판(150)과 본딩될 별도의 서브 마운트 기판(300)을 마련한다.
도 2d를 참조하면, 서브 마운트 기판(300)은 제 3 기판(30) 상에 형성된 N형 본딩 패드(50) 및 P형 본딩 패드(55)를 포함한다. 또한, 상기 N형 본딩 패드(50) 및 P형 본딩 패드(55) 상에 각각 범핑용으로 형성된 N형 금속범프(40) 및 P형 금속범프(45)를 포함한다.
이 때 제 3 기판(30)으로는 열전도성이 우수한 다양한 SiC, Si, Ge, SiGe, AlN, 금속 등이 사용된다. 본 실시예는 열전도성이 우수하며 절연 성질을 갖는 AlN을 사용한다. 물론 이에 한정되지 않고, 열전도율이 크며 전기 전도성이 우수한 물질인 금속성 물질을 사용할 수 있다. 이 경우에는 제 3 기판(30) 상에 절연막 또는 유전체막을 형성하여 충분한 절연 역할을 하도록 한다.
상기 N형 본딩 패드(50) 및 P형 본딩 패드(55)는 전기 전도성이 우수한 금속을 사용한다. 이는 스크린 인쇄 방법으로 형성하거나, 소정의 마스크 패턴을 이용한 증착 공정을 통해 형성한다. 또한, 상기 N형 및 P형 금속범프(40, 45)로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나를 사용한다.
이후, 상기 발광 기판(150)과 상기 서브 마운트 기판(300)을 본딩한다.
도 2e에 도시한 바와 같이, 본 발명의 발광 소자는 상기 발광 기판(150)의 제 1 반도체 기판(100)의 P형 반도체층(13)과 노출된 N형 반도체층(11)이 상기 서브 마운트 기판(300)의 P형 금속범프(45)와 N형 금속범프(40)를 통해 P형 본딩패드(55)와 N형 본딩패드(45)에 접속되도록 본딩된다. 이 때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다.
서브 마운트 기판(300) 상에 N형 및 P형 금속범프(40, 45)가 형성되지 않고, 제 1 반도체 기판(100)에 형성된 발광층의 상부에 각각의 금속범프가 형성될 수도 있다.
도면에서처럼, 다수 개의 발광 소자를 하나의 기판 상에 제작할 수 있고, 이러한 경우 추후에 각각의 발광 소자로 절단하여 사용하게 된다. 이 때, 도 2e의 (A) 부분은 이러한 다수 개의 발광 소자를 개별적으로 절단하기 위한 절단부이다.
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.
도 3은 상기와 같이 제조된 본 발명의 제 1 실시예를 도시한 단면도이다.
도면을 참조하면, 일면에 발광층을 포함하는 제 1 반도체 기판(100)과, 상기 제 1 반도체 기판(100)의 일면과 접하도록 제 1 반도체 기판(100)이 플립칩 본딩되는 서브 마운트 기판(300)과, 일면에 발광층을 포함하고 타면이 상기 제 1 반도체 기판(100)의 타면과 본딩된 제 2 반도체 기판(200)을 포함한다.
본 발명의 발광 소자는 도시한 바와 같이 제 1 반도체 기판(100)이 서브 마운트 기판(300) 상에 플립칩 본딩되는 구조 상에 발광 파장이 다른 발광층이 형성된 제 2 반도체 기판(200)이 더 포함된 형태이며, 즉 서로 다른 파장의 광을 방출하는 두 개의 발광층을 포함한다. 그리하여 광의 차폐가 거의 없어 광효율이 증가하고 서브 마운트 기판을 통한 열방출을 통해 발광 소자의 열적 부담을 줄일 수 있는 플립칩 구조의 장점을 얻을 수 있는 동시에, 파장변환 방식을 응용하여 원하는 색의 광을 다양하게 구현할 수 있다.
상술한 본 발명의 발광 다이오드를 전기연결하여 구동시, 서브 마운트 기판(300)의 N형 및 P형 본딩패드(50, 55)를 통해 외부로부터 전압을 인가받는 제 1 반도체 기판(100)의 발광층은 1차 광을 방출한다. 상기 1차 광은 제 2 반도체 기판(200)의 발광층에 충돌하고, 제 2 반도체 기판(200)의 발광층은 이에 충돌하는 일부 또는 모든 1차 광을 그 파장보다 더 긴 파장의 광으로 변환시킨다. 이를 위해 제 1 반도체 기판(100)의 발광층에서 방출되는 1차 광의 발광 파장은 제 2 반도체 기판(200)의 발광층의 발광 파장보다 짧은 것이 바람직하다. 그리하여 상기 1차 광의 일부와 파장변환된 광의 혼합으로 원하는 색을 구현할 수 있다.
상술한 파장변환 방식을 이용하여 현재 다양하게 사용되는 백색 발광 다이오드를 제조할 수도 있다. 예를 들어 제 1 기판에 청색 발광하는 발광층을 성장시키고 제 2 기판에 황색 발광하는 발광층을 성장시켜 본 발명의 발광 소자를 형성한다. 제 1 반도체 기판의 발광층은 청색의 1차 광을 발생시키고, 상기 1차 광은 제 2 반도체 기판의 발광층에 충돌하여 그의 일부가 파장변환되어 황색광으로 변환된다. 1차 광의 일부인 청색광과 파장변환된 황색광이 혼색되어 백색을 구현할 수 있다.
이와 같이 본 발명의 발광 소자는 두 기판에 성장시킨 발광층의 파장 대역을 조절함으로써 다양하게 원하는 광을 얻을 수 있는 장점이 있다. 또한 제 2 기판 상에 형성된 발광층을 이용하여 파장변환함으로써, 파장변환을 위한 발광층이 제 1 반도체 기판 상에 균일하게 형성되어 있기 때문에 1차 광의 균일한 파장변환을 실시하여 색의 안정성과 균일성을 기대할 수 있다. 즉, 종래 형광체의 균일하지 않은 분포로 인해 일정한 색의 광이 방출되지 않거나 색의 편차가 생기는 문제점을 해결할 수 있다. 또한, 본 발명의 발광 소자는 패키지 공정시 형광체의 주입이 필요없기 때문에 별도의 형광체 주입 공정을 요하지 않는 장점이 있다.
도 4a 내지 도 4f는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도들이다.
이는 제 1 실시예의 경우와 거의 동일하며, 단지 제 2 실시예는 웨이퍼 레벨에서 다수의 발광 셀을 직렬, 병렬 또는 직병렬 연결하여 소자의 크기를 줄이고, 적정 전압 및 전류에 구동되도록 하여 조명용으로 사용가능하며 교류 전원에서도 구동할 수 있는 발광 소자를 제공한다. 상기 제 1 실시예와 중복되는 설명은 생략한다.
도 4a를 참조하면, 먼저 제 1 기판(10) 상의 일부에 N형 반도체층(11), 상기 N형 반도체층(11) 상의 일부에 형성된 활성층(12), P형 반도체층(13)을 포함한 제 1 반도체 기판(100)을 마련한다.
이를 위해 유기금속 화학 증착법, 화학 증착법, 플라즈마 화학 증착법, 분자선 성장법, 수소화물 기상 성장법 등의 다양한 증착 방법을 통해 제 1 기판(10) 상에 발광층, 즉 N형 반도체층(11), 활성층(12), P형 반도체층(13)을 순차적으로 형성한다. 이후, 소정의 식각 공정을 통해 P형 반도체층(13) 및 활성층(12)의 일부를 제거하여 N형 반도체층(11)의 일부를 노출하고, 기판(10) 상에 다수 개의 발광 셀을 형성하기 위하여 노출된 N형 반도체층(11)의 소정 영역을 기판(10)이 노출되도록 제거한다. 이는 상술한 바에 한정되지 않고, 공정상 편의를 위해 다양하게 변경될 수 있다. 즉, 먼저 기판(10) 상에 다수 개의 발광 셀을 형성하기 위해 기판(10)의 소정 영역이 노출되도록 P형 반도체층(13), 활성층(12) 및 N형 반도체층(11)을 제거한 후, 소정의 P형 반도체층(13)과 활성층(12)의 일부를 제거하여 N형 반도체층(11)의 일부를 노출시킬 수도 있다.
도 4b를 참조하면, 소정의 배선 형성 공정을 통해 인접한 발광 셀간의 N형 반도체층(11)과 P형 반도체층(13)을 연결한다. 즉, 일 발광 셀의 노출된 N형 반도체층(11)과 이와 인접한 다른 일 발광 셀의 P형 반도체층(13)을 배선으로 연결한다. 이 때 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 N형 반도체층(11)과 P형 반도체층(13) 간을 전기적으로 연결하는 도전성 배선을 형성한다.
상술한 브리지 공정은 에어브리지 공정이라고도 하며, 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착 등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 전기 도금(electroplating), 무전해 도금(electroplating) 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질만이 공간에 형성된다.
또한, 스텝 커버 공정은 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 뒤덮고, 그 위에 전기 도금, 무전해 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮힌 이외의 부분은 다 제거되고 이 덮힌 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 된다.
상기의 배선으로는 금속뿐만 아니라 전도성을 갖는 모든 물질들을 사용할 수 있다.
도 4c를 참조하면, 제 2 기판(20) 상에 순차적으로 형성된 N형 반도체층(21), 활성층(22), P형 반도체층(23)을 포함한 제 2 반도체 기판(200)을 마련한다.
이는 별도의 광투과성 기판(20) 상에 발광층, 즉 N형 반도체층(21), 활성층(22), P형 반도체층(23)을 형성하되, 상기 제 1 반도체 기판(100)에서 방출되는 광과 발광 파장이 다른 물질을 사용하여 형성한다. 파장변환 방식을 응용하기 위하여 제 1 반도체 기판(100)의 발광층에서 방출되는 발광 파장보다 제 2 반도체 기판(200)의 발광층에서 방출되는 발광 파장이 더 긴 것이 바람직하다.
이후, 도 4d에 도시한 바와 같이 상기 제 1 반도체 기판(100)과 제 2 반도체 기판(200)을 본딩하여 발광 기판(150)을 형성한다. 발광층이 형성되지 않은 제 1 기판(10)의 배면과 제 2 기판(20)의 배면이 서로 접하도록 본딩한다. 이를 위해 본딩될 면을 일정 두께로 식각한 후, 상온에서 압력을 가하거나 열과 함께 압력을 가하여 접합한다. 두 반도체 기판의 본딩은 진공에서 실시되는 것이 바람직하며, 다양한 본딩 방법을 통해 본딩될 수 있다.
이로써, 양면에 서로 다른 파장의 광을 방출하는 발광층을 포함하는 발광 기판(150)이 형성된다. 즉, 발광 기판(150)은 제 1 기판(10)과 제 2 기판(20)을 사이에 두고 대향되게 발광 파장이 다른 두 개의 발광층을 포함한다. 또한 1차 광을 방출하는 발광층을 포함하는 제 1 반도체 기판(100)은 서로 이격된 다수개의 발광 셀이 형성되어 소정의 배선 형성 공정을 통해 인접한 발광 셀간의 N형 반도체층(11)과 P형 반도체층(13)이 연결되어 있다.
다음으로, 상기 발광 기판(150)과 본딩될 별도의 서브 마운트 기판(300)을 마련한다.
도 4e를 참조하면, 서브 마운트 기판(300)은 제 3 기판(30) 상에 형성된 다수의 본딩층(70)과, 일 가장자리에 위치한 N형 본딩 패드(50)와, 다른 일 가장자리에 위치한 P형 본딩 패드(55)를 포함한다. 또한 상기 본딩층(70) 상에 범핑용으로 형성된 다수개의 금속범프와, 상기 N형 본딩 패드(50) 및 P형 본딩 패드(55) 상에 형성된 N형 금속범프(40) 및 P형 금속범프(45)를 포함한다.
이후, 상기 발광 기판(150)과 상기 서브 마운트 기판(300)을 본딩한다.
즉, 도 4f는 상기 발광 기판(150)과 상기 서브 마운트 기판(300)이 본딩된 것을 도시한 것으로, 본 발명의 발광 소자는 금속범프를 통해 본딩하되, 서브 마운트 기판(300)의 일 가장자리에 위치한 P형 본딩 패드(55) 상의 P형 금속범프(45)는 제 1 반도체 기판(100)의 일 가장자리에 위치한 발광 셀의 P형 반도체층(13)에 접속되고, 타 가장자리에 위치한 N형 본딩 패드(50) 상의 N형 금속범프(40)는 제 1 반도체 기판(100)의 다른 가장자리에 위치한 발광 셀의 N형 반도체층(11)에 접속된다.
서브 마운트 기판(300) 상에 금속범프가 형성되지 않고, 제 1 기판(10) 상에 형성된 발광층의 상부에 각각의 금속범프가 형성될 수도 있다.
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.
예를 들어, 본 실시예는 제 1 반도체 기판의 제조시 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 N형 반도체층과 P형 반도체층을 전기적으로 연결하는 브리지 배선을 형성한 후, 서브 마운트 기판과 플립칩 본딩하도록 한다. 그러나 이에 한정되지 않고, 제 1 반도체 기판과 서브 마운트 기판의 플립칩 본딩시 금속범프를 이용하여 인접한 발광 셀의 N형 반도체층과 P형 반도체층이 전기적으로 연결되도록 할 수도 있다.
이로써 다수개의 발광 셀들이 어레이된 제 1 반도체 기판이 서브 마운트 기판 상에 플립칩 본딩되는 구조 상에 발광 파장이 다른 발광층이 형성된 제 2 반도 체 기판이 더 포함된 형태의 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있다. 즉, 본 실시예의 제 1 반도체 기판은 다수개의 발광 셀들이 직렬 연결되어 형성되었으나, 직렬 연결된 다수개의 발광 셀을 복수개 역병렬 연결하여 교류 전원에서도 구동 가능한 발광 소자를 제조할 수 있다.
이러한 본 발명의 발광 소자는 향상된 광효율과 열방출 효과가 있는 플립칩 구조의 장점을 얻을 수 있는 동시에, 형광체의 주입이 필요없이 두 기판에 성장한 발광층의 파장 대역을 조절하여 간편하게 원하는 색의 구현이 가능하다. 또한 일정한 색의 광을 방출하여 신뢰성을 확보할 수 있는 장점이 있다.
본 실시예는 외부로부터 전기 연결되는 제 1 반도체 기판의 발광층으로부터 방출되는 광에 의해 제 2 반도체 기판의 발광층에서 여기되어 파장변환된다. 그리하여 제 1 반도체 기판의 발광층에서 방출되는 광과 파장변환된 광의 혼합으로 원하는 색을 구현하도록 한다. 그러나 이에 한정되지 않고, 제 2 반도체 기판의 발광층에도 마찬가지로 전기연결하여 외부로부터 인가되는 전기 에너지로 인해 독립적으로 발광하도록 할 수 있다. 이와 같은 제 3 실시예에 대하여 도면을 참조하여 설명한다. 하기 실시예에서는 앞서 설명한 제 1 및 제 2 실시예와 중복되는 설명은 생략한다.
도 5a 내지 도 5e는 본 발명에 따른 제 3 실시예의 제조 공정을 설명하기 위한 단면도들이다.
도 5a는 제 1 반도체 기판(100)을 도시한 것으로, 먼저 제 1 기판(10) 상에 소정의 배선 형성 공정을 통해 인접한 발광 셀간의 N형 반도체층(11)과 P형 반도체층(13)이 연결된 다수 개의 발광 셀이 형성된 제 1 반도체 기판(100)을 마련한다. 이는 도 4b에 도시한 바와 동일하다.
도 5b는 제 2 반도체 기판(100)을 도시한 것으로, 제 1 반도체 기판(100)과 마찬가지로, 제 2 기판(20) 상에 소정의 배선 형성 공정을 통해 인접한 발광 셀간의 N형 반도체층(21)과 P형 반도체층(23)이 연결된 다수개의 발광 셀이 형성된 제 2 반도체 기판(200)을 마련한다. 외부로부터의 전기 연결을 위해 일 가장자리에 위치한 발광 셀의 P형 반도체층(23) 상에 P형 본딩 패드(65)를 형성하고, 다른 가장자리에 위치한 발광 셀의 N형 반도체층(21) 상에 N형 본딩 패드(60)를 형성한다.
이후, 도 5c에 도시한 바와 같이 상기 제 1 반도체 기판(100)과 제 2 반도체 기판(200)을 본딩하여 발광 기판(150)을 형성한다. 이 때, 발광층이 형성되지 않은 제 1 기판(10)의 배면과 제 2 기판(20)의 배면이 서로 접하도록 본딩한다.
이로써, 인접한 발광 셀간의 N형 반도체층(11, 21)과 P형 반도체층(13, 23)이 연결된 다수 개의 발광 셀이 양면에 형성된 발광 기판(150)이 형성된다.
다음으로, 상기 발광 기판(150)과 본딩될 별도의 서브 마운트 기판(300)을 마련한다.
도 5d를 참조하면, 서브 마운트 기판(300)은 제 3 기판(30) 상에 형성된 다수의 본딩층(70)과, 일 가장자리에 위치한 N형 본딩 패드(50)와, 다른 일 가장자리에 위치한 P형 본딩 패드(55)를 포함한다. 또한 상기 본딩층(70) 상에 범핑용으로 형성된 다수개의 금속범프와, 상기 N형 본딩 패드(50) 및 P형 본딩 패드(55) 상에 형성된 N형 금속범프(40) 및 P형 금속범프(45)를 포함한다.
이후, 상기 발광 기판(150)과 상기 서브 마운트 기판(300)을 본딩한다.
즉, 도 5e는 상기 발광 기판(150)과 상기 서브 마운트 기판(300)이 본딩된 것을 도시한 것으로, 본 발명의 발광 소자는 금속범프를 통해 본딩하되, 서브 마운트 기판(300)의 일 가장자리에 위치한 P형 본딩 패드(55) 상의 P형 금속범프(45)는 제 1 반도체 기판(100)의 일단에 위치한 발광 셀의 P형 반도체층(13)에 접속되고, 타단에 위치한 N형 본딩 패드(50) 상의 N형 금속범프(40)는 제 1 반도체 기판(100)의 다른 가장자리에 위치한 발광 셀의 N형 반도체층(11)에 접속된다.
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.
이로써 다수개의 발광 셀들이 어레이된 제 1 반도체 기판이 서브 마운트 기판 상에 플립칩 본딩되는 구조 상에 다수의 발광 셀들이 어레이된 제 2 반도체 기판이 더 포함된 형태의 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있다. 즉, 본 실시예의 제 1 및 제 2 반도체 기판은 다수개의 발광 셀들이 직렬 연결되어 형성되었으나, 직렬 연결된 다수개의 발광 셀을 복수개 역병렬 연결하여 교류 전원에서도 구동 가능한 발광 소자를 제조할 수 있다.
상술한 본 발명의 발광 소자의 구동을 간략하게 설명하면 다음과 같다. 발광 소자를 구동하기 위해 제 1 반도체 기판(100)은 플립칩 본딩된 서브 마운트 기판 (300)의 N형 및 P형 본딩 패드(50, 55)에 전기적으로 연결됨과 동시에, 제 2 반도체 기판(200)의 N형 및 P형 본딩 패드(60, 65)에 전기적으로 연결된다. 외부로부터 전압이 인가되는 경우에, 서브 마운트 기판(300)의 N형 및 P형 본딩 패드(50, 55)를 통해 전압이 인가되는 제 1 반도체 기판(100)의 발광층은 1차 광을 방출하고, 제 2 반도체 기판(200)의 N형 및 P형 본딩 패드(60, 65)를 통해 전압이 인가되는 제 2 반도체 기판(200)의 발광층은 2차 광을 방출한다.
이 때 제 1 반도체 기판의 발광층과 제 2 반도체 기판의 발광층의 발광 파장을 다르게 하여 1차 광과 2차 광의 혼합광을 얻을 수 있다. 이러한 경우의 발광 소자는 향상된 광효율과 열방출 효과가 있는 플립칩 구조의 장점을 얻을 수 있는 동시에, 형광체의 주입이 필요없이 두 기판에 성장시킨 발광층의 파장 대역을 조절하여 간편하게 원하는 색의 구현이 가능하다. 또한 본 실시예는 발광 파장이 다른 두 개의 발광층에 동시에 전기 연결하여 발광함으로써, 상술한 제 1 및 제 2 실시예의 경우보다 발광층 조성의 선택 폭을 더 넓힐 수 있고 이에 따라 보다 다양한 색을 구현할 수 있다.
한편, 상기 제 1 및 제 2 반도체 기판의 발광층을 동일한 발광 파장의 조성으로 구성하게 되면, 구동시 제 1 및 제 2 반도체 기판의 발광층에서 동일한 파장의 광을 동시에 발광함으로써 광출력이 증대되는 효과를 얻을 수 있다. 즉, 도 5e에 도시한 본 발명의 발광 소자에 있어서, 제 1 및 제 2 반도체 기판의 발광층에서 동일한 파장의 광을 동시에 방출함으로써 1.5배 이상 향상된 광출력 특성을 얻을 수 있다. 이는 패키지의 면적을 추가로 요하지 않고 기존의 플립칩 구조 상에 별도 의 발광층을 수직으로 형성함으로써, 동일한 면적 내에서 광출력을 크게 향상시킬 수 있는 장점이 있다.
도 6은 이와 같은 제 3 실시예의 변형예를 도시한 것이다.
도면을 참조하면, 요철을 포함한 제 1 기판(15) 상에 다수개의 발광 셀들이 어레이된 제 1 반도체 기판과, 상기 제 1 반도체 기판이 플립칩 본딩되는 서브 마운트 기판과, 제 1 기판(15)의 배면에 본딩되어 다수의 발광 셀들이 어레이된 제 2 반도체 기판을 포함한다.
이는 먼저 제 1 기판(15)에 소정의 식각 공정을 통해 일정한 형상의 요철을 형성한 다음, 상기와 동일한 제조 공정을 실시하여 제조할 수 있다.
본 실시예는 종래의 평탄한 표면에서 반사되었던 광자가 요철로 인해 다양한 각의 표면에 반사되지 않고 외부로 빠져나가기 때문에 높은 휘도와 발광 효율을 얻을 수 있는 장점이 있다.
도면에는 제 1 기판에 요철을 형성하였으나, 이에 한정되지 않고, 제 2 기판에도 요철을 형성함으로써 발광층에서 발생한 광이 발광 소자의 외부로 방출될 확률을 높여 더욱 높은 휘도와 발광 효율을 얻을 수 있다.
이 때 상기 언급한 바와 같이 제 1 반도체 기판의 발광층과 제 2 반도체 기판의 발광층의 발광 파장을 다르게 하여 1차 광과 2차 광의 혼합광을 얻을 수 있다. 이러한 경우의 발광 소자는 두 기판에 성장시킨 발광층의 파장 대역을 조절하여 다양한 색의 광을 구현할 수 있다. 또한 제 1 반도체 기판의 발광층과 제 2 반도체 기판의 발광층의 발광 파장을 동일하게 하여 동일한 패키지 면적 내에서 광출 력 특성을 향상시킬 수 있다.
도 6의 변형예는 도시된 바와 같이 한정되지 않고 다른 실시예에도 적용될 수 있다. 즉, 제 1 또는 제 2 실시예의 경우에도 적용할 수 있다. 도 3 또는 도 4에 도시한 바와 같은 본 발명의 발광 소자에 있어서, 제 1 기판 또는 제 2 기판에 요철을 형성함으로서 발광 효율을 향상시킬 수 있다.
또한 상술한 각 실시예는 서로 조합되어 적용될 수도 있다. 예를 들어 도 3에 도시한 바와 같은 제 1 실시예의 경우에, 제 3 실시예의 경우와 마찬가지로 제 2 기판 상에 형성되는 발광층에도 전기 연결이 가능하도록 할 수 있다. 즉, 제 2 기판 상에 형성된 P형 반도체층, 활성층의 일부를 제거하여 N형 반도체층을 노출시킨 후, P형 반도체층과 노출된 N형 반도체층 상에 P형 및 N형 본딩패드를 형성하여 외부로부터 전압을 인가할 수 있다. 두 개의 발광층의 발광 파장을 다르게 하여 1차 광과 2차 광의 혼합광을 얻음으로써 다양한 색의 광을 구현할 수 있고, 또한 두 개의 발광층의 발광 파장을 동일하게 하여 동일한 패키지 면적 내에서 향상된 광출력 특성을 얻을 수 있다.
본 발명에 의한 발광 소자 및 이의 제조 방법은 기존의 플립칩 구조 상에 별도의 발광층이 형성된 기판을 더 포함한 형태의 발광 소자를 제조함으로써 일정한 크기의 패키지 내에서 광출력 특성을 향상시킬 수 있다. 그리하여 공간 활용도를 높임과 동시에 발광 소자의 향상된 특성을 얻을 수 있는 장점이 있다. 또한, 두 발광층의 발광 파장을 다르게 하여 파장 변환을 응용함으로써 형광체를 주입하는 별 도의 공정을 필요로 하지 않고 다양한 색의 광을 구현할 수 있으며, 일정한 색의 구현으로 신뢰성을 확보할 수 있는 장점이 있다.

Claims (13)

  1. 일면에 발광층을 포함하는 제 1 반도체 기판과,
    상기 제 1 반도체 기판의 일면과 접하도록 제 1 반도체 기판이 플립칩 본딩되는 서브 마운트 기판과,
    일면에 발광층을 포함하고 타면이 상기 제 1 반도체 기판의 타면과 본딩된 제 2 반도체 기판을 포함하는 것을 특징으로 하는 발광 소자.
  2. 청구항 1에 있어서,
    상기 서브 마운트 기판은 서로 이격 형성된 P형 본딩 패드와 N형 본딩 패드를 포함하고,
    상기 P형 본딩 패드 및 N형 본딩 패드는 상기 제 1 반도체 기판의 발광층의 P형 반도체층 및 N형 반도체층에 각각 접속되는 것을 특징으로 하는 발광 소자.
  3. 청구항 1에 있어서,
    상기 제 1 반도체 기판의 일면에 서로 이격된 발광층을 다수개 포함하고,
    상기 서브 마운트 기판은 서로 이격 형성된 P형 본딩 패드 및 N형 본딩 패드를 포함하고,
    상기 다수개의 발광층은 직렬연결되어, 일단에 형성된 발광층의 P형 반도체층 및 타단에 형성된 발광층의 N형 반도체층은 상기 서브 마운트 기판의 P형 본딩 패드 및 N형 본딩 패드에 각각 접속되는 것을 특징으로 하는 발광 소자.
  4. 청구항 1에 있어서,
    상기 제 1 반도체 기판의 일면에 서로 이격된 발광층을 다수개 포함하고,
    상기 다수개의 발광층은 직렬연결된 발광층으로 이루어진 발광층 블록이 복수개 역병렬 연결되는 것을 특징으로 하는 발광 소자.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제 1 반도체 기판의 발광층에서 방출되는 광의 발광 파장은 제 2 반도체 기판의 발광층의 발광 파장보다 짧은 것을 특징으로 하는 발광 소자.
  6. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제 2 반도체 기판의 일면에 서로 이격된 발광층을 다수개 포함하고, 상기 일 발광층의 N형 반도체층과 그에 인접한 다른 일 발광층의 P형 반도체층이 연결되는 것을 특징으로 하는 발광 소자.
  7. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제 1 반도체 기판 또는 제 2 반도체 기판의 적어도 일면에는 요철이 형성된 것을 특징으로 하는 발광 소자.
  8. 제 1 기판의 일면에 발광층을 형성하여 제 1 반도체 기판을 마련하는 단계;
    제 2 기판의 일면에 발광층을 형성하여 제 2 반도체 기판을 마련하는 단계;
    상기 제 1 기판의 타면과 상기 제 2 기판의 타면이 접하도록 본딩하는 단계; 및
    상기 제 1 반도체 기판의 발광층과 접속되도록 서브 마운트 기판에 본딩하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
  9. 청구항 8에 있어서,
    상기 제 1 반도체 기판을 마련하는 단계는,
    상기 제 1 기판의 일면에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계;
    상기 N형 반도체층 및 P형 반도체층의 일부를 제거하여 다수개의 발광층을 형성하는 단계; 및
    브리지 배선을 통해 일 발광층의 N형 반도체층과 그에 인접한 다른 일 발광층의 P형 반도체층을 연결하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
  10. 청구항 9에 있어서,
    상기 브리지 배선은 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 공정을 통해 일 발광 셀의 N형 반도체층과 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 것을 특징으로 하는 발광 소자의 제조 방법.
  11. 청구항 8 또는 청구항 10 중 어느 한 항에 있어서,
    상기 제 1 기판의 타면과 상기 제 2 기판의 타면이 접하도록 본딩하는 단계는 진공에서 실시되는 것을 특징으로 하는 발광 소자의 제조 방법.
  12. 청구항 11에 있어서,
    상기 기판의 본딩될 면을 일정 두께로 식각하고 열과 압력을 가하여 본딩하는 것을 특징으로 하는 발광 소자의 제조 방법.
  13. 청구항 8 또는 청구항 10 중 어느 한 항에 있어서,
    상기 제 1 반도체 기판을 마련하는 단계 이전에,
    상기 제 1 기판의 일면에 요철을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
KR1020050057004A 2005-06-29 2005-06-29 플립칩 구조의 발광 소자 및 이의 제조 방법 KR100670929B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057004A KR100670929B1 (ko) 2005-06-29 2005-06-29 플립칩 구조의 발광 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057004A KR100670929B1 (ko) 2005-06-29 2005-06-29 플립칩 구조의 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070001486A true KR20070001486A (ko) 2007-01-04
KR100670929B1 KR100670929B1 (ko) 2007-01-17

Family

ID=37868871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057004A KR100670929B1 (ko) 2005-06-29 2005-06-29 플립칩 구조의 발광 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100670929B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012060509A1 (en) * 2010-11-05 2012-05-10 Seoul Opto Device Co., Ltd. A light emitting diode assembly and method for fabricating the same
CN103560186A (zh) * 2013-10-30 2014-02-05 北京大学 一种倒装纳米led芯片及其制备方法
KR20150017920A (ko) * 2013-08-08 2015-02-23 엘지이노텍 주식회사 발광소자 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4153057B2 (ja) * 1997-03-10 2008-09-17 中国化薬株式会社 Ｄ−グルクロノラクトンの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012060509A1 (en) * 2010-11-05 2012-05-10 Seoul Opto Device Co., Ltd. A light emitting diode assembly and method for fabricating the same
CN103238225A (zh) * 2010-11-05 2013-08-07 首尔Opto仪器股份有限公司 发光二极管组件及其制造方法
US9082933B2 (en) 2010-11-05 2015-07-14 Seoul Viosys Co., Ltd. Light emitting diode assembly and method for fabricating the same
US9293676B2 (en) 2010-11-05 2016-03-22 Seoul Viosys Co., Ltd. Light emitting diode assembly and method for fabricating the same
KR20150017920A (ko) * 2013-08-08 2015-02-23 엘지이노텍 주식회사 발광소자 패키지
CN103560186A (zh) * 2013-10-30 2014-02-05 北京大学 一种倒装纳米led芯片及其制备方法

Also Published As

Publication number Publication date
KR100670929B1 (ko) 2007-01-17

Similar Documents

Publication Publication Date Title
KR100634307B1 (ko) 발광 소자 및 이의 제조 방법
US9324904B2 (en) Semiconductor light emitting device and light emitting apparatus
KR100576855B1 (ko) 고출력 플립 칩 발광다이오드
JP4805831B2 (ja) 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
US8384091B2 (en) Thin film light emitting diode
US20080217629A1 (en) Ac Light Emitting Diode Having Improved Transparent Electrode Structure
KR20110126095A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100646636B1 (ko) 발광 소자 및 이의 제조 방법
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
US20130113005A1 (en) Semiconductor light emitting device and fabrication method thereof
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR20080041816A (ko) 발광 소자 패키지 및 그 제조방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100898585B1 (ko) 다수의 셀이 결합된 발광 소자 및 그 제조 방법
KR100644215B1 (ko) 발광소자와 그 제조방법
KR100663910B1 (ko) 발광 소자 및 이의 제조 방법
KR101216934B1 (ko) 다수의 셀이 결합된 발광 소자 및 그 제조 방법
KR100813070B1 (ko) 발광 소자 패키지 및 그 제조방법
KR102592990B1 (ko) 반도체 소자 및 제조 방법
KR101205524B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR102628787B1 (ko) 발광 소자
KR102427280B1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이 모듈
KR20120129028A (ko) 발광 소자용 기판, 발광 소자의 제조 방법 및 그 제조 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee