KR20080041816A - 발광 소자 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명은 발광 소자 패키지 및 그 제조방법에 관한 것으로 특히, 발광 면적을 확대하고 양산성을 향상시킬 수 있는 발광 소자 패키지 및 그 제조방법에 관한 것이다. 이러한 본 발명은, 실리콘 기판에 복수의 반도체층을 형성하는 단계와; 상기 반도체층의 소자 분리 영역을 식각하는 단계와; 상기 기판의 소자 분리 영역에 관통홀을 형성하는 단계와; 상기 기판의 외측면 및 상기 관통홀에 절연막을 형성하는 단계와; 상기 반도체층과 연결되는 전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.

발광 소자, 패키지, 전극, 관통홀, LED.

Description

발광 소자 패키지 및 그 제조방법{LED package and method of manufacturing the same}

도 1은 일반적인 발광 소자 패키지의 일례를 나타내는 단면도이다.

도 2 내지 도 9는 본 발명의 제조방법의 일 실시예를 나타내는 단면도로서,

도 2는 기판 상에 반도체층을 형성한 단계를 나타내는 단면도이다.

도 3은 반도체층의 세부를 나타내는 확대도이다.

도 4는 반도체층과 기판에 마스크층을 형성한 단계를 나타내는 단면도이다.

도 5는 반도체층을 패터닝한 상태를 나타내는 단면도이다.

도 6은 마스크층을 패터닝한 상태를 나타내는 단면도이다.

도 7은 관통홀을 형성한 단계를 나타내는 단면도이다.

도 8은 마스크층을 제거한 상태를 나타내는 단면도이다.

도 9는 절연막을 형성한 상태를 나타내는 단면도이다.

도 10은 본 발명의 발광 소자 패키지의 일 실시예를 나타내는 단면도이다.

도 11은 도 10의 B 부분 확대도이다.

<도면의 주요 부분에 대한 간단한 설명>

100 : 기판 110 : 버퍼층

120, 130 : 관통홀 200 : 반도체층

300 : 제1마스크층 400 : 제2마스크층

500 : 절연막 600 : 전극

610 : n-형 전극 620 : p-형 전극

본 발명은 발광 소자 패키지 및 그 제조방법에 관한 것으로 특히, 발광 면적을 확대하고 양산성을 향상시킬 수 있는 발광 소자 패키지 및 그 제조방법에 관한 것이다.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.

이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.

질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)에 의해 고출력 전자소자 개발 분야에서 많은 주목을 받아왔다. 이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.

이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다.

또한, 종래의 녹색 LED의 경우에는 처음에는 GaP로 구현이 되었는데, 이는 간접 천이형 재료로서 효율이 떨어져서 실용적인 순녹색 발광을 얻을 수 없었으나, InGaN 박박성장이 성공함에 따라 고휘도 녹색 LED 구현이 가능하게 되었다.

이와 같은 이점 및 다른 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다.

GaN 발광 다이오드의 효율은 백열등의 효율을 능가하였고, 현재는 형광등의 효율에 필적하기 때문에, GaN 계열의 LED 시장은 급속한 성장을 계속할 것으로 예상된다.

이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL; Cold Cathode Fluorescence Lamp)을 대체하는 LED 백라이트, 형광등이나 백열전구를 대체할 수 있는 백색 발광 다이오드 조명 장치 및 신호 등에까지 응용이 확대되고 있다.

이러한 LED는 칩 단위로 제조되어 실리콘이나 세라믹으로 제작한 서브 마운 트에 접합되어 패키지 형태로 사용하거나, 다른 패키지에 실장되어 사용된다.

도 1은 실리콘 서브 마운트를 이용하여 패키징된 LED 칩을 나타낸다.

이러한 서브 마운트를 이용한 LED 패키지는, 장착홈(11)이 형성된 실리콘 서브 마운트(10)에 전극(20)과 반사막(30)이 형성되고, 이러한 장착홈(11)에는 별도의 제조 공정에 의하여 제작된 LED 칩(40)이 솔더링(soldering)에 의하여 장착된다.

상기 LED 칩(40)은 도시하는 바와 같이, 플립칩 본딩 되거나 와이어를 이용하여 전극(20)과 연결된다. 또한, LED 칩(40) 상측에는 봉지재(50)가 채워지며, 이러한 봉지재(50)에는 색 변환을 위한 형광체가 포함될 수도 있다.

이와 같이, 종래의 실리콘 서브 마운트를 이용한 패키지는, LED 칩을 별도의 과정으로 제작하고, 이러한 LED 칩을 서브 마운트에 부착하기 위해서는 서브 마운트의 장착홈에 솔더링을 이용하여 부착하여야 하는 등 복잡한 공정이 필요한 단점이 있었다.

본 발명이 이루고자 하는 기술적 과제는, 실리콘 기판 위에 직접 발광 소자를 성장시키고 패키징 함으로써, 공정이 간단하고 발광 면적을 향상시킬 수 있는 발광 소자 패키지 및 그 제조방법을 제공하는 데 있다.

상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 실리콘 기판에 복수의 반도체층을 형성하는 단계와; 상기 반도체층의 소자 분리 영역을 식각하는 단계와; 상기 기판의 소자 분리 영역에 관통홀을 형성하는 단계와; 상기 기판의 외측면 및 상기 관통홀에 절연막을 형성하는 단계와; 상기 반도체층과 연결되는 전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.

상기 관통홀을 형성하는 단계는, 상기 기판의 양측면을 식각함으로써 형성할 수 있다.

또한, 상기 반도체층을 형성하는 단계는, 제1전도성 반도체층을 형성하는 단계와; 상기 제1전도성 반도체층 상에 발광층을 형성하는 단계와; 상기 발광층 상에 제2전도성 반도체층을 형성하는 단계를 포함하여 구성될 수 있다.

한편, 상기 전극을 형성하는 단계는, 일측 단부가 상기 제1전도성 반도체층에 연결되고 타측 단부가 상기 기판의 후면에 연결되는 제1전극을 형성하는 단계와; 일측 단부가 상기 제2전도성 반도체층에 연결되고 타측 단부가 상기 기판의 후면에 연결되는 제2전극을 형성하는 단계를 포함하여 구성될 수 있다.

이때, 상기 제1전극은, 상기 제2전도성 반도체층과 발광층을 관통하는 홀을 통하여 상기 제1전도성 반도체층에 연결되는 것이 바람직하다.

또한, 상기 제1전극 또는 제2전극은, 코-스퍼터링(co-sputtering) 방법에 의하여 상기 기판의 전면과 후면에 동시에 형성될 수 있으며, 관통홀을 통하여 형성될 수 있다.

상기 실리콘 기판에 복수의 반도체층을 형성하는 단계 이후에는 상기 기판의 전면 또는 후면에 마스크층을 형성하는 단계를 더 포함할 수 있고, 상기 마스크층은, 건식 식각되어 패터닝될 수 있으며, 실리콘 질화물로 형성될 수 있다.

상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 실리콘으로 형성된 패키지 바디와; 상기 패키지 바디 상에 형성되는 복수의 반도체층과; 상기 반도체층의 테두리부와 상기 패키지 바디의 외측면과 후면을 덮는 절연막과; 상기 절연층의 외측면에 위치하며, 일측 단부가 상기 반도체층과 연결되고 타측 단부가 상기 기판의 후면과 연결되는 한 쌍의 전극을 포함하여 구성되는 것이 바람직하다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.

동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장되어있다.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다.

나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영 역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다.

이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할것이다.

이러한 용어들은 단지 다른 영역, 층 또는 지역으로부터 어느 하나의 요소, 성분, 영역, 층 또는 지역들을 구분하기 위해 사용되는 것이다. 따라서 아래에서 논의된 제1 영역, 층 또는 지역은 제2 영역, 층 또는 지역이라는 명칭으로 될 수 있다.

도 2에서 도시하는 바와 같이, 발광 소자 패키지의 제작은 먼저, 실리콘(Si) 기판(100) 상에 발광 소자 구조를 이루는 복수의 반도체층(200)을 형성한다.

이러한 복수의 반도체층(200)은, 도 3에서와 같이, n-형 질화물 반도체층(210)과, 이 n-형 질화물 반도체층(210) 상에 형성되는 활성층(220) 및 이 활성층(220) 상에 형성되는 p-형 질화물 반도체층(230)을 포함하여 이루어진다.

또한, 이러한 반도체층(200: 210, 220, 230)의 적층 순서는 반대로 될 수 있다. 즉, p-형 질화물 반도체층(230)이 기판(100) 상에 먼저 형성되고, 활성층(220)과 n-형 질화물 반도체층(210)이 차례로 형성될 수도 있다.

이러한 n-형 질화물 반도체층(210)과 p-형 질화물 반도체층(230)은 각각 제1전도성 반도체층과 제2전도성 반도체층으로 표현될 수 있음은 물론이다.

또한, 경우에 따라서는 상기 기판(100)과 반도체층(200) 사이에 버퍼층(110)이 위치할 수 있다.

이러한 반도체층(200) 상과 기판(100)의 하측면에는 도 4에서와 같이, 각각 제1마스크층(300)과 제2마스크층(400)이 형성된다. 이 마스크층(300, 400)은 각각 반도체층(200)을 식각하기 위한 마스크와, 기판(100)을 식각하여 관통홀(120, 130: 도 7 참고)을 형성하기 위한 마스크로 이용될 수 있다.

이때, 상기 제1마스크층(300)과 제2마스크층(400)은 동시에 형성될 수 있고, 별도의 과정으로 형성될 수도 있다. 즉, 제2마스크층(400)은 추후에 형성될 수도 있다.

또한, 이러한 제1마스크층(300)과 제2마스크층(400)은 산화물 또는 질화물로 형성될 수 있으며, 동일 물질 또는 다른 물질로 형성될 수도 있다. 본 실시예에서는 실리콘 질화물(SiN_x)을 이용한다.

이후, 소자 분리 영역(A)을 식각하기 위하여 제1마스크층(300)은 패터닝되는데, 이때, 건식 식각에 의하여 패터닝 될 수 있으며, 이러한 제1마스크층(300)을 이용하여 반도체층(200)을 건식 식각하여 도 5와 같은 구조를 이루게 된다.

다음, 도 6에서 도시하는 바와 같이, 상기 제2마스크층(400)은 소자 분리 영역(A)이 식각된다.

이와 같은 제1마스크층(300)과 제2마스크층(400)을 마스크로 하여 상기 기판(100)을 습식 식각함으로써 도 7과 같이, 소자 분리 영역(A)에서 기판(100)을 관통하는 관통홀(120, 130)을 형성한다.

이와 같은 관통홀(120, 130)은 상측 관통홀(120)과 하측 관통홀(130)이 동시에 식각되어 서로 만나도록 형성할 수 있다.

이후, 도 8에서와 같이, 상기 제1마스크층(300)과 제2마스크층(400)은 식각에 의하여 제거된다.

상술한 과정에 의하여 형성된 관통홀(120, 130)과, 반도체층(200)의 측면 및 기판(100)의 하측면에는 절연막(500)이 형성되어, 도 9에서 도시하는 바와 같이, 상기 반도체층(200)과 기판(100)을 절연한다.

이와 같이 형성된 절연막(500) 상에는, 도 10에서와 같이, 상기 반도체층(200)과 기판(100)의 하측을 연결하는 한 쌍의 전극(600)이 형성된다.

이러한 전극(600)은 상기 반도체층(200)의 n-형 질화물 반도체층(210)과 연결되는 n-형 전극(610)과, p-형 질화물 반도체층(230)과 연결되는 p-형 전극(620)으로 이루어진다.

상기 전극(600)의 형성은 코-스퍼터링(co-sputtering) 방법에 의하여 상기 기판(100)의 전면과 후면에 동시에 형성하는 것이 바람직하다.

이러한 전극(600: 610, 620)은 관통홀(120, 130)과 기판(100)의 상측에 형성된 반도체층(200) 및 기판(100)의 하측의 일부에 형성되고, 소자 분리 영역을 분리함으로써 개개의 칩으로 분리되어 도 10과 같은 구조를 이룬다.

도 11은 n-형 전극(610)과 n-형 질화물 반도체층(210)의 연결의 일례를 나타내는 도 10의 B 부분 확대도로서, 상기 n-형 전극(610)과 n-형 질화물 반도체층(210)의 연결은, 활성층(220)과 p-형 질화물 반도체층(230)을 관통하는 홀(240)을 형성하여, 이 홀(240)을 통하여 연결될 수 있다. 이때, 이 홀(240)의 주변부에는 절연막(510)을 형성하는 것이 바람직하다.

또한, 반도체층(200)의 형성 이전에 미리 전극의 일부를 형성하고(도시되지 않음), 이후 상기 n-형 전극(610)과 상기 전극의 일부가 접촉하도록 함으로써 n-형 질화물 반도체층(210)을 n-형 전극(610)과 연결할 수도 있다.

한편, 도 12는 n-형 전극(610)과 n-형 질화물 반도체층(210)의 연결의 다른 예를 나타내는 도 10의 B 부분 확대도로서, 도시하는 바와 같이, 반도체층(200)의 측면을 절연하는 절연막(510)의 일부에 개구부(520)를 형성함으로써, 이 개구부(520)를 통하여 n-형 전극(610)과 n-형 질화물 반도체층(210)이 연결되도록 할 수 있다.

즉, 절연막(510)이 일부 개구된 개구부(520)를 n-형 질화물 반도체층(210)의 측면에 형성하는데, 이 개구부(520)는 절연막(510) 형성시 마스크를 이용하거나 패터닝하여 형성할 수 있다.

그리고 이 개구부(520)가 형성된 절연막(510) 상에 n-형 전극(610)을 형성하 게 되면, 이 개부부(520)를 통하여 n-형 전극(610)과 n-형 질화물 반도체층(210)이 전기적으로 연결되는 것이다.

한편, p-형 전극(620)과 p-형 질화물 반도체층(230) 또한 절연막(510)을 개구한 상태에서 p-형 질화물 반도체층(230)의 측면에서 접촉할 수 있음은 물론이다.

이와 같이, 전극(610, 620)과 반도체층(200)이 측면에서 접촉할 수 있으면 발광 면적이 증가될 수 있고, 절연막(510)을 형성하는 면적도 축소되어 공정이 간소해질 수 있다.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.

이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다.

첫째, 발광 소자 칩 부분이 실리콘 기판에 직접 형성되어, 서로 직접 붙어 있기 때문에 소자의 구동시 발생하는 열의 발산이 용이하다.

둘째, 대면적으로 발광 소자 칩을 패터닝 함으로써 발광 면적을 확대할 수 있다.

셋째, 발광 소자 칩과 기판의 접합 공정이 필요 없으므로 제작 공정이 단순해져서 양산성을 향상시킬 수 있다.

Claims (13)

1. 실리콘 기판에 복수의 반도체층을 형성하는 단계와;

   상기 반도체층의 소자 분리 영역을 식각하는 단계와;

   상기 기판의 소자 분리 영역에 관통홀을 형성하는 단계와;

   상기 기판의 외측면 및 상기 관통홀에 절연막을 형성하는 단계와;

   상기 반도체층과 연결되는 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
2. 제 1항에 있어서, 상기 관통홀을 형성하는 단계는, 상기 기판의 양측면을 식각함으로써 형성하는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
3. 제 1항에 있어서, 상기 반도체층을 형성하는 단계는,

   제1전도성 반도체층을 형성하는 단계와;

   상기 제1전도성 반도체층 상에 발광층을 형성하는 단계와;

   상기 발광층 상에 제2전도성 반도체층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
4. 제 3항에 있어서, 상기 전극을 형성하는 단계는,

   일측 단부가 상기 제1전도성 반도체층에 연결되고 타측 단부가 상기 기판의 후면에 연결되는 제1전극을 형성하는 단계와;

   일측 단부가 상기 제2전도성 반도체층에 연결되고 타측 단부가 상기 기판의 후면에 연결되는 제2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
5. 제 4항에 있어서, 상기 제1전극 또는 제2전극은, 코-스퍼터링(co-sputtering) 방법에 의하여 상기 기판의 전면과 후면에 동시에 형성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
6. 제 1항에 있어서, 상기 전극은, 관통홀을 통하여 형성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
7. 제 1항에 있어서, 실리콘 기판에 복수의 반도체층을 형성하는 단계 이후에는 상기 기판의 전면 또는 후면에 마스크층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
8. 제 7항에 있어서, 상기 마스크층은, 건식 식각되어 패터닝 되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
9. 제 7항에 있어서, 상기 마스크층은, 실리콘 질화물 또는 실리콘 질화물로 형 성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
10. 실리콘으로 형성된 패키지 바디와;

    상기 패키지 바디 상에 형성되는 복수의 반도체층과;

    상기 반도체층의 적어도 일측의 테두리 일부와 상기 패키지 바디의 외측면과 후면을 덮는 절연막과;

    상기 절연막의 외측면에 위치하며, 일측 단부가 상기 반도체층과 연결되고 타측 단부가 상기 기판의 후면과 연결되는 한 쌍의 전극을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
11. 제 10항에 있어서, 상기 복수의 반도체층은,

    상기 패키지 바디 상에 위치하는 제1전도성 반도체층과;

    상기 제1전도성 반도체층 상에 위치하는 발광층과;

    상기 발광층 상에 위치하는 제2전도성 반도체층을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
12. 제 11항에 있어서, 상기 전극은,

    상기 제1전도성 반도체층과 연결되는 제1전극과;

    상기 제2전도성 반도체층과 연결되는 제2전극을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
13. 제 12항에 있어서, 상기 제1전도성 반도체층과 제1전극의 연결은, 상기 절연막의 측면에 형성된 개구부에 의하여 연결되는 것을 특징으로 하는 발광 소자 패키지.

Images