KR101685110B1 - 전자장치 제조방법 - Google Patents

전자장치 제조방법 Download PDF

Info

Publication number
KR101685110B1
KR101685110B1 KR1020150101115A KR20150101115A KR101685110B1 KR 101685110 B1 KR101685110 B1 KR 101685110B1 KR 1020150101115 A KR1020150101115 A KR 1020150101115A KR 20150101115 A KR20150101115 A KR 20150101115A KR 101685110 B1 KR101685110 B1 KR 101685110B1
Authority
KR
South Korea
Prior art keywords
film
substrate
support
positioning
membrane
Prior art date
Application number
KR1020150101115A
Other languages
English (en)
Inventor
이상욱
김학성
Original Assignee
건국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 건국대학교 산학협력단 filed Critical 건국대학교 산학협력단
Priority to KR1020150101115A priority Critical patent/KR101685110B1/ko
Application granted granted Critical
Publication of KR101685110B1 publication Critical patent/KR101685110B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H01L51/0002—
    • H01L51/0048—

Abstract

본 발명은 전사 과정에서 불순물이 잔존하는 것을 최소화할 수 있는 전자장치 제조방법을 위하여, 제1막을 준비하는 단계와, 관통홀이 형성된 제2막을 형성하는 단계와, 제1막이 제2막의 관통홀을 채우도록 제1막과 제2막을 결합시키는 단계와, 제1막과 제2막을 기판 상에 위치시키는 단계를 포함하는, 전자장치 제조방법을 제공한다.

Description

전자장치 제조방법{Method for manufacturing electronic device}
본 발명은 전자장치 제조방법에 관한 것으로서, 더 상세하게는 전사 과정에서 불순물이 잔존하는 것을 최소화할 수 있는 전자장치 제조방법에 관한 것이다.
일반적으로 전자장치를 제조함에 있어서 특정 막을 형성하게 된다. 이러한 막을 형성함에 있어서 전자장치의 일 구성요소가 될 기판 상에 직접 막을 형성할 수도 있지만, 필요에 따라서는 다른 지지체 상에 막을 형성한 후 이 막을 기판 상으로 전사하는 경우가 있다.
그러나 종래의 전자장치 제조방법의 경우, 막을 전사하는 과정에서 막에 불순물이 막에 잔존하여 막의 성능을 저하시킬 수 있다는 문제점이 있었다.
대한민국 공개특허공보 제10-2008-0041816호
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 전사 과정에서 불순물이 잔존하는 것을 최소화할 수 있는 전자장치 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1막을 준비하는 단계와, 관통홀이 형성된 제2막을 형성하는 단계와, 제1막이 제2막의 관통홀을 채우도록 제1막과 제2막을 결합시키는 단계와, 제1막과 제2막을 기판 상에 위치시키는 단계를 포함하는, 전자장치 제조방법이 제공된다.
상기 제1막은 유기반도체물질, 그래핀, 탄소나노튜브 또는 전이금속 칼코겐화물(transition metal dichalcogenide)을 포함할 수 있다.
상기 제2막은 싸이토프(CYTOP), 폴리메틸메타크릴레이트(PMMA; polymethylmethacrylate), 에틸락테이트(ethyl lactate) 또는 폴리프로필렌카보네이트(PPC; poly propylene carbonate)를 포함할 수 있다.
상기 제1막을 준비하는 단계는 제1지지체 상에 제1막을 준비하는 단계이고, 상기 관통홀이 형성된 제2막을 형성하는 단계는 제2지지체 상에 관통홀이 형성된 제2막을 형성하는 단계일 수 있다. 나아가, 제2지지체로부터 제2막을 분리하는 단계를 더 포함하고, 상기 제1막과 제2막을 결합시키는 단계는, 제1지지체 상의 제1막에 제2지지체로부터 분리된 제2막을 결합시키는 단계일 수 있다. 이때, 제1지지체로부터 결합된 제1막과 제2막을 분리하는 단계를 더 포함하고, 상기 제1막과 제2막을 기판 상에 위치시키는 단계는, 제1지지체로부터 분리된 제1막과 제2막을 기판 상에 위치시키는 단계일 수 있다.
한편, 상기 제1막과 제2막을 기판 상에 위치시키는 단계는, 제2막의 관통홀에 대응하는 제1막의 부분이 기판 상의 전극에 컨택하도록 위치시키는 단계일 수 있다.
상기 제1막과 제2막을 기판 상에 위치시키는 단계는, 제1막과 제2막을 트렌치가 형성된 기판 상에 위치시키는 단계일 수 있다. 이때, 상기 제1막과 제2막을 기판 상에 위치시키는 단계는, 제2막의 관통홀의 위치가 기판의 트렌치에 대응하도록 위치시키는 단계일 수 있다.
한편, 상기 제1막과 제2막을 기판 상에 위치시키는 단계는, 제2막이 기판에 컨택하도록 기판 상에 위치시키는 단계일 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 전사 과정에서 불순물이 잔존하는 것을 최소화할 수 있는 전자장치 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 전자장치 제조방법의 공정들을 개략적으로 도시하는 사시도들이다.
도 10은 도 9의 X-X선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
한편, 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 전자장치 제조방법의 공정들을 개략적으로 도시하는 사시도들이다.
먼저 도 1에 도시된 것과 같이 제1막(20)을 준비한다. 제1막(20)은 도 1에 도시된 것과 같이 제1지지체(11) 상에 준비될 수 있다. 물론 제1막(20)은 필요에 따라 사전설정된 형태로 가공될 수 있다.
예컨대 제1막(20)은 그래핀일 수 있다. 이 경우 제1지지체(11) 상에 패터닝되지 않은 그래핀막을 위치시킨 후, 전자빔 리소그래피 및/또는 O2 플라즈마 공정 등을 통해 필요한 형상 및/또는 크기로 패터닝할 수도 있다. 제1지지체(11)와 제1막(20)은 추후 분리가 용이하도록 하기 위해, 상호간의 접합력이 크지 않도록 할 필요가 있다. 따라서 필요에 따라 제1막(20)을 형성한 후 이를 제1지지체(11)로부터 기계적으로 박리하는 과정을 거칠 수 있다.
물론 제1막(20)은 그래핀에 한정되지 않으며, 제1막(20)은 유기반도체물질,탄소나노튜브 또는 전이금속 칼코겐화물(transition metal dichalcogenide)을 포함할 수도 있다.
그리고 도 4에 도시된 것과 같이 관통홀(30a)이 형성된 제2막(30)을 형성한다. 이는 예컨대 도 2에 도시된 것과 같이 스핀코팅법 등으로 제2막(30)을 제2지지체(12) 상에 형성한 후, 전자빔 리소그래피 및/또는 O2 플라즈마 공정 등을 통해 도 3에 도시된 것과 같이 관통홀(30a)을 형성하고, 이후 도 4에 도시된 것과 같이 제2지지체(12)로부터 제2막(30)을 분리함으로써 이루어질 수 있다. 이러한 제2막(30)은 추후 제1막(20)과 결합되어, 제1막(20)의 전사(transfer)에 이용될 수 있다.
구체적으로, 도 2에 도시된 것과 같은 제2막(30)을 스핀코팅법 등으로 폴리메틸메타크릴레이트(PMMA; polymethylmethacrylate)로 형성한 후, PMMA막의 관통홀(30a)이 형성될 부분에 100uC/cm2 내지 200uC/cm2의 전자빔을 조사하게 되면 현상액에 의해 PMMA막의 전자빔이 조사된 부분이 제거된다. 전자빔 조사 시, 예컨대 30keV의 빔 에너지와 100uC/cm2의 이온주입량(도즈, dose)의 20pA 전류의 전자빔을 이용할 수 있으며, PMMA막의 전자빔이 조사된 부분의 제거를 위한 현상액으로는 헥실 아세테이트(Hexyl Acetate) 등과 같은 유기용매를 이용할 수 있다.
PMMA로 형성되며 관통홀(30a)을 갖는 제2막(30)을 제2지지체(12)로부터 분리하는 것은 다양한 방법을 통해 이루어질 수 있는데, 예컨대 제2지지체(12)가 산화 실리콘 또는 실리콘을 포함할 경우, 산화 실리콘 또는 실리콘을 용해시킬 수 있는 액체에 제2지지체(12)를 침지하여 제2막(30)을 제2지지체(12)로부터 분리할 수 있다. 그러한 액체로는 수산화칼륨 수용액, 수산화나트륨 수용액 또는 불산 수용액일 수 있다. 그러한 액체에 제2지지체(12)를 침지시킬 경우, 제2막(30)이 형성된 상태로 제2지지체(12)를 해당 액체에 침지시킴으로써, 제2막(30)이 제2지지체(12)로부터 분리되도록 할 수 있다.
이때 산화 실리콘 또는 실리콘을 포함하는 제2지지체(12)를 산화 실리콘 또는 실리콘을 용해시킬 수 있는 액체에 침지할 시, 제2지지체(12)가 모두 완전히 용해되는 것만은 아니다. 예컨대 제2지지체(12)의 측면에서 제2지지체(12)와 제2막(30) 사이의 계면으로 액체가 침투하면서, 제2막(30)이 제2지지체(12)로부터 서서히 분리될 수도 있다.
이와 같이 제2막(30)이 폴리메틸메타크릴레이트로 형성되는 경우에 대해 구체적으로 설명하였으나 본 발명이 이에 한정되는 것은 아니며, 제2막(30)이 싸이토프(CYTOP), 에틸락테이트(ethyl lactate), 폴리프로필렌카보네이트(PPC; poly propylene carbonate) 또는 폴리(알파클로로아크릴레이트-코-알파메틸스티렌)(ZEP; poly(α-chloroacrylate-co-α-methyl styrene))를 포함할 수 있다.
관통홀(30a)을 갖는 제2막(30)을 준비한 후, 도 5에 도시된 것과 같이 제1지지체(11) 상의 제1막(20)과 제2지지체(12)로부터 분리된 제2막(30)을 정렬한다. 이때 제2막(30)의 관통홀(30a)이 제1막(20)에 대응하도록 정렬한다. 이후 도 6에 도시된 것과 같이 제1막(20)과 제2막(30)을 결합시킨다. 이때 제1막(20)이 제2막(30)의 관통홀(30a)을 채우도록, 제1막(20)과 제2막(30)을 결합시킨다.
이후 도 7에 도시된 것과 같이, 제1지지체(11)로부터, 결합된 제1막(20)과 제2막(30)을 분리한다. 제1막(20)과 제2막(30)을 제1지지체(11)로부터 분리하는 것은 다양한 방법을 통해 이루어질 수 있는데, 예컨대 제1지지체(11)가 산화 실리콘 또는 실리콘을 포함할 경우, 산화 실리콘 또는 실리콘을 용해시킬 수 있는 액체에 제1지지체(11)를 침지하여, 제1막(20)과 제2막(30)을 제1지지체(11)로부터 분리할 수 있다. 그러한 액체로는 수산화칼륨 수용액, 수산화나트륨 수용액 또는 불산 수용액일 수 있다.
이때 산화 실리콘 또는 실리콘을 포함하는 제1지지체(11)를 산화 실리콘 또는 실리콘을 용해시킬 수 있는 액체에 침지할 시, 제1지지체(11)가 모두 완전히 용해되는 것만은 아니다. 예컨대 제1지지체(11)의 측면에서 제1지지체(11)와 제1막(20) 및/또는 제2막(30) 사이의 계면으로 액체가 침투하면서, 제1막(20)과 제2막(30)이 제1지지체(11)로부터 서서히 분리될 수도 있다.
이와 같이 제1지지체(11)로부터 분리된 상호 결합된 제1막(20)과 제2막(30)을 도 8에 도시된 것과 같이 기판(40)에 대해 정렬한다. 특히 기판(40)은 도 8에 도시된 것과 같이 트렌치(40a)가 형성된 기판(40)일 수 있다. 이때, 제1막(20)이 기판(40)의 트렌치(40a)를 가로질러 기판(40)에 대응하도록 정렬할 수 있다. 이는 후술하는 것과 같이 제1막(20)이 기판(40)의 트렌치(40a) 상부에 떠 있는 상태가 되도록 하기 위함이다. 특히 제2막(30)의 관통홀(30a)이 기판(40)의 트렌치(40a)에 대응하도록 제1막(20)과 제2막(30)을 기판(40)에 대해 정렬할 수 있다.
이와 같이 제1막(20)과 제2막(30)을 트렌치(40a)가 형성된 기판(40)에 대해 정렬한 후, 도 9에 도시된 것과 같이 제1막(20)과 제2막(30)을 기판(40)에 부착하여, 전자장치를 제조할 수 있다. 참고로 도 10은 도 9의 X-X선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
여기서 제1막(20) 및/또는 제2막(30)을 기판(40)에 부착한다고 함은, 제1막(20) 및/또는 제2막(30)과 기판(40) 사이에 접착제 등을 추가하는 것이 아니라, 제1막(20) 및/또는 제2막(30)과 기판(40)이 상호 면접촉하도록 위치시킨다는 것으로 이해될 수 있다. 물론 제1막(20) 및/또는 제2막(30)과 기판(40) 사이의 반데르발스 힘 등에 의해 제1막(20) 및/또는 제2막(30)과 기판(40)이 서로 약하게나마 접착되도록 할 수도 있다.
제1막(20) 및/또는 제2막(30)을 기판(40)에 부착함에 따라, 제2막(30)의 관통홀(30a)에 대응하는 제1막(20)의 부분은 기판(40)의 트렌치(40a)를 가로지르게 된다. 이에 따라 제1막(20)의 중앙부를 포함한 일부는 기판(40)의 트렌치(40a) 상에 떠 있게 되고, 제1막(20)의 양단은 기판(40)의 (+z 방향) 상면에 컨택하게 된다. 즉, 제1막(20)만을 고려하게 되면, 제1막(20)은 마치 다리처럼 기판(40)의 트렌치(40a)를 가로지르는 것과 같이 배치된다. 그리고 기판(40) 상에는 전극(42)이 형성되어 있어, 제1막(20)과 제2막(30)을 기판(40) 상에 위치시킬 시, 제1막(20)이 전극(42)과 컨택하도록 할 수 있다. 특히 제2막(30)의 관통홀(30a)에 대응하는 제1막(20)의 부분이 전극(42)과 직접 컨택하도록 할 수 있다.
이와 같은 본 실시예에 따른 전자장치 제조방법에 따르면, 제1막(20)의 전사에 사용되는 제2막(30)이 제1막(20)의 전면(全面)을 덮지 않게 된다. 즉, 제2막(30)이 관통홀(30a)을 갖기에, 제1막(20) 중 제2막(30)의 관통홀(30a)에 대응하는 부분은 제1막(20)의 기판(40) 상으로의 전사 과정에서 제2막(30)에 컨택하지 않게 된다. 따라서 전사 과정에서 제2막(30)에 의해 제1막(20)의 해당 부분이 오염되는 것을 효과적으로 방지할 수 있다. 또한 제1막(20) 중 제2막(30)의 관통홀(30a)에 대응하는 부분은 제2막(30)과 컨택하지 않기에, 제2막(30)과 접촉할 시 발생할 수 있는 압축응력 등과 같은 스트레스가 제1막(20)의 해당 부분에 인가되는 것을 효과적으로 방지할 수 있다.
특히 전자장치에서의 제1막(20)의 특성을 확보하기 위해 또는 다른 이유로, 기판(40)에 형성된 트렌치(40a)를 가로지르도록 할 수 있다. 이때 제2막(30)의 관통홀(30a)이 기판(40)의 트렌치(40a)에 대응하도록 위치시키게 되면, 제2막(30)의 관통홀(30a)과 기판(40)의 트렌치(40a)에 동시에 대응하는 제1막(20)의 부분의 대부분은 제2막(30)은 물론 기판(40)과도 컨택하지 않게 된다. 따라서 제1막(20)이 오염되는 것을 효과적으로 방지할 수 있다.
한편, 필요에 따라 제1막(20) 및/또는 제2막(30)을 기판(40) 상에 고정시키는 과정을 더 거칠 수도 있다. 이는 다양한 방법을 통해 이루어질 수 있다. 예컨대 제2막(30)이 폴리메틸메타크릴레이트로 형성된다면, 제2막(30)의 특정 영역에 전자빔을 조사함으로써 제1막(20)이 기판(40)에 고정되도록 할 수 있다.
구체적으로, 폴리메틸메타크릴레이트로 형성된 제2막(30)의 특정 영역에 10,000uC/cm2 이상의 전자빔을, 즉, 10,000uC/cm2의 도즈의 20pA 전류의 전자빔을 조사하게 되면, 폴리메틸메타크릴레이트로 형성된 제2막(30)의 조사된 부분이 가교결합되어, 이후 현상액이나 박리액 등에 의해 제거되지 않게 된다. 따라서 제1막(20)이 기판(40)에 컨택하는 부분에 대응하는 제2막(30)의 부분에 10,000uC/cm2 이상의 전자빔을, 즉, 10,000uC/cm2의 도즈의 20pA 전류의 전자빔을 조사하게 되면, 제2막(30)의 조사된 영역이 가교결합되어 제1막(20)을 기판(40) 상에 고정시키는 클램프가 된다.
도 9에 도시된 것과 같은 전자장치는 다양한 분야에 이용될 수 있다. 예컨대 제1막(20)이 그래핀으로 형성된 경우, 제1막(20)은 도전성이 우수하면서도 (+z 방향으로의) 두께가 대략 500nm 이하로 매우 얇기에, 도 9에 도시된 것과 같은 전자장치는 매우 민감한 RF 수신장치로 이용될 수 있다.
지금까지는 제1막(20)이 그래핀으로 형성되는 경우에 대해 주로 설명하였지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제1막(20)은 그래핀 외에도, 유기반도체물질, 탄소나노튜브 또는 전이금속 칼코겐화물(transition metal dichalcogenide)을 포함할 수 있다. 전이금속 칼코겐화물로는 예컨대 WS2, WSe2, WTe2, MoS2, MoTe2 등을 들 수 있다. 제2막(30)의 경우에도 본 발명은 폴리메틸메타크릴레이트로 형성되는 경우에 한정되지 않으며, 제2막(30)이 싸이토프(CYTOP), 에틸락테이트(ethyl lactate) 또는 폴리프로필렌카보네이트(PPC; poly propylene carbonate)를 포함할 수 있다.
예컨대 제1막(20)이 펜타센과 같은 유기반도체물질로 형성될 경우, 이러한 유기반도체물질은 전사 과정에서 사용되는 제2막(30)과 접촉하게 될 시 그 반도체로서의 특성이 저하될 수도 있다. 구체적으로, 유기반도체물질이 제2막(30)과 접촉함에 따라 제2막(30)에 의한 도핑효과가 발생하여 유기반도체물질의 반도체로서의 특성이 저하될 수도 있다. 따라서 전사 시 사용되는 제2막(30)이 관통홀(30a)을 갖도록 하고 관통홀(30a)에 대응하는 유기반도체물질로 형성된 제1막(20)의 부분이 전극(42)에 직접 컨택하도록 함으로써, 유기반도체막으로서의 제1막(20)의 전기적 특성이 우수한 상태로 남도록 할 수 있다.
이러한 유기반도체막으로 형성된 제1막(20)을 기판(40) 상에 전사할 시에는, 싸이토프(CYTOP, 일본 아사히 글래스 사의 비정질 불소고분자(amorphous fluoropolymer) 제품)로 형성된 제2막(30)을 이용할 수 있다. 특히 사이토프로 형성된 제2막(30)의 경우 아세톤이나 클로로포름과 같은 유기용매에 반응하지 않기에, 유기반도체물질로 형성된 제1막(20)이 손상되는 것을 효과적으로 방지할 수 있다.
아울러 예컨대 제1막(20)이 펜타센과 같은 유기반도체물질로 형성될 경우, 도 9에 도시된 것과 같은 전자장치는 유기박막트랜지스터의 일부로 이해될 수도 있다.
지금까지는 제1막(20)이 기판(40)을 향하도록, 즉 제1막(20)이 제2막(30)과 기판(40) 사이에 위치하도록 제1막(20)과 제2막(30)을 기판(40) 상에 위치시키는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제2막(30)이 기판(40)에 컨택하도록 제1막(20)과 제2막(30)을 기판(40) 상에 위치시킬 수도 있다. 이 경우 기판(40)에 트렌치(40a)가 형성되어 있지 않다고 하더라도, 제2막(30)의 두께로 인해 제2막(30)의 관통홀(30a)에 대응하는 제1막(20)의 부분은 기판(40)에 컨택하지 않고 공중에 떠 있도록 할 수 있다. 따라서 제2막(30)의 관통홀(30a)에 대응하는 제1막(20)의 부분의 대부분은 제2막(30)은 물론 기판(40)과도 컨택하지 않게 된다. 따라서 제1막(20)이 오염되는 것을 효과적으로 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
11: 제1지지체 12: 제2지지체
20: 제1막 30a: 관통홀
30: 제2막 40: 기판
40a: 트렌치 42: 전극

Claims (10)

  1. 제1지지체 상에 제1막을 준비하는 단계;
    제2지지체 상에 관통홀이 형성된 제2막을 형성하는 단계;
    제2지지체로부터 관통홀 형성된 제2막을 분리하는 단계;
    제1막이 제2막의 관통홀을 채우도록, 제1지지체 상의 제1막에 제2지지체로부터 분리된 제2막을 결합시키는 단계;
    제1지지체로부터, 결합된 제1막과 제2막을 분리하는 단계; 및
    제1지지체로부터 분리된 제1막과 제2막을 기판 상에 위치시키는 단계;
    를 포함하는, 전자장치 제조방법.
  2. 제1항에 있어서,
    상기 제1막은 유기반도체물질, 그래핀, 탄소나노튜브 또는 전이금속 칼코겐화물(transition metal dichalcogenide)을 포함하는, 전자장치 제조방법.
  3. 제1항에 있어서,
    상기 제2막은 싸이토프(CYTOP), 폴리메틸메타크릴레이트(PMMA; polymethylmethacrylate), 에틸락테이트(ethyl lactate) 또는 폴리프로필렌카보네이트(PPC; poly propylene carbonate)를 포함하는, 전자장치 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 제1막과 제2막을 기판 상에 위치시키는 단계는, 제2막의 관통홀에 대응하는 제1막의 부분이 기판 상의 전극에 컨택하도록 위치시키는 단계인, 전자장치 제조방법.
  8. 제1항 내지 제3항 및 제7항 중 어느 한 항에 있어서,
    상기 제1막과 제2막을 기판 상에 위치시키는 단계는, 제1막과 제2막을 트렌치가 형성된 기판 상에 위치시키는 단계인, 전자장치 제조방법.
  9. 제8항에 있어서,
    상기 제1막과 제2막을 기판 상에 위치시키는 단계는, 제2막의 관통홀의 위치가 기판의 트렌치에 대응하도록 위치시키는 단계인, 전자장치 제조방법.
  10. 제1항 내지 제3항 및 제7항 중 어느 한 항에 있어서,
    상기 제1막과 제2막을 기판 상에 위치시키는 단계는, 제2막이 기판에 컨택하도록 기판 상에 위치시키는 단계인, 전자장치 제조방법.
KR1020150101115A 2015-07-16 2015-07-16 전자장치 제조방법 KR101685110B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150101115A KR101685110B1 (ko) 2015-07-16 2015-07-16 전자장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150101115A KR101685110B1 (ko) 2015-07-16 2015-07-16 전자장치 제조방법

Publications (1)

Publication Number Publication Date
KR101685110B1 true KR101685110B1 (ko) 2016-12-09

Family

ID=57574580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150101115A KR101685110B1 (ko) 2015-07-16 2015-07-16 전자장치 제조방법

Country Status (1)

Country Link
KR (1) KR101685110B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080041816A (ko) 2006-11-08 2008-05-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR20110111358A (ko) * 2011-09-30 2011-10-11 엘지이노텍 주식회사 발광 장치
KR20110113989A (ko) * 2010-04-12 2011-10-19 엘지이노텍 주식회사 발광 소자 및 이를 이용하는 라이트 유닛
KR20130072412A (ko) * 2011-12-22 2013-07-02 엘지이노텍 주식회사 발광 모듈

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080041816A (ko) 2006-11-08 2008-05-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR20110113989A (ko) * 2010-04-12 2011-10-19 엘지이노텍 주식회사 발광 소자 및 이를 이용하는 라이트 유닛
KR20110111358A (ko) * 2011-09-30 2011-10-11 엘지이노텍 주식회사 발광 장치
KR20130072412A (ko) * 2011-12-22 2013-07-02 엘지이노텍 주식회사 발광 모듈

Similar Documents

Publication Publication Date Title
US10629744B2 (en) Electronic device and method for fabricating the same
KR102425814B1 (ko) 그래핀을 전달하기 위한 시스템 및 방법
US9457559B2 (en) Method of making semiconductor substrate using an etching mask and method of making liquid ejection head substrate using an etching mask
Thanh et al. Transfer‐Printing of As‐Fabricated Carbon Nanotube Devices onto Various Substrates
CN105336792B (zh) 碳纳米管半导体器件及其制备方法
CN104465400B (zh) 无残留光学光刻胶石墨烯fet的制备及原位表征方法
KR101685110B1 (ko) 전자장치 제조방법
JP5146056B2 (ja) 半導体装置の製造方法および半導体装置の支持装置
KR101676465B1 (ko) 전자장치 제조방법
TWI567833B (zh) Method of manufacturing wafers
KR101706753B1 (ko) 전자장치 제조방법 및 이를 이용해 제조된 전자장치
KR101739534B1 (ko) 전자장치 제조방법
KR101916818B1 (ko) 대면적 전사방법을 이용한 전자장치 제조방법
KR101367183B1 (ko) Ｐｍｍａ 섀도우마스크 제조방법, ｐｍｍａ 섀도우마스크 및 ｐｍｍａ 섀도우마스크를 이용한 금속패턴 형성방법
KR20190048917A (ko) 전자장치 제조방법 및 이에 따라 제조된 전자장치
JP2015142026A (ja) 静電吸着キャリアおよびそれを用いたレジスト露光方法
US20130186772A1 (en) Method for DNA Defined Etching of a Graphene Nanostructure
JP4405201B2 (ja) 二次元パターニング方法ならびにそれを用いた電子デバイスの作製方法
Holl et al. Fabrication techniques for thin-film silicon layer transfer
JP2023093790A (ja) グラフェンの製造方法
KR101332776B1 (ko) 기판 상에 배치된 구조물과 기판을 전기적으로 연결하는 도전층 형성방법 및 도전층을 포함하는 적층체
JP2008244323A (ja) ステンシルマスク
JP6119144B2 (ja) ステンシルマスクブランク、ステンシルマスク、及び、ステンシルマスク製造方法
US20120139085A1 (en) Structure and Method for Topography Free SOI Integration
CN112079330A (zh) 固态纳米孔制造方法和包括固态纳米孔的传感器

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant