KR101676465B1 - 전자장치 제조방법 - Google Patents

전자장치 제조방법 Download PDF

Info

Publication number
KR101676465B1
KR101676465B1 KR1020150098415A KR20150098415A KR101676465B1 KR 101676465 B1 KR101676465 B1 KR 101676465B1 KR 1020150098415 A KR1020150098415 A KR 1020150098415A KR 20150098415 A KR20150098415 A KR 20150098415A KR 101676465 B1 KR101676465 B1 KR 101676465B1
Authority
KR
South Korea
Prior art keywords
film
substrate
fixed
trench
fixing
Prior art date
Application number
KR1020150098415A
Other languages
English (en)
Inventor
이상욱
김학성
Original Assignee
건국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 건국대학교 산학협력단 filed Critical 건국대학교 산학협력단
Priority to KR1020150098415A priority Critical patent/KR101676465B1/ko
Application granted granted Critical
Publication of KR101676465B1 publication Critical patent/KR101676465B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 제조 과정에서 막의 변형을 방지하여 불량을 줄일 수 있는 전자장치 제조방법을 위하여, 제1막을 준비하는 단계와, 제1막과 컨택하여 제1막을 덮도록 제2막을 형성하는 단계와, 제1막이 노출되지 않도록 제2막에 관통홀을 형성하는 단계와, 제1막과 제2막을 트렌치가 형성된 기판 상에 위치시키되 제2막의 관통홀이 트렌치에 대응하도록 위치시키는 단계와, 고진공 분위기로 만드는 단계와, 제1막을 기판에 고정하는 단계와, 제1막의 적어도 일부가 노출되도록 제2막의 적어도 일부를 제거하는 단계를 포함하는, 전자장치 제조방법을 제공한다.

Description

전자장치 제조방법{Method for manufacturing electronic device}
본 발명은 전자장치 제조방법에 관한 것으로서, 더 상세하게는 제조 과정에서 막의 변형을 방지하여 불량을 줄일 수 있는 전자장치 제조방법에 관한 것이다.
일반적으로 전자장치를 제조함에 있어서 특정 막을 형성하게 된다. 이러한 막을 형성함에 있어서 전자장치에서의 막의 특성을 확보하기 위해 또는 다른 이유로, 기판에 형성된 트렌치를 가로지르도록 막을 형성할 경우가 있다.
그러나 종래의 전자장치 제조방법의 경우, 트렌치를 가로지르도록 형성된 막이 기판에 정확하게 고정되지 않거나, 막이 의도된 형상대로 고정되지 않는다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조 과정에서 막의 변형을 방지하여 불량을 줄일 수 있는 전자장치 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1막을 준비하는 단계와, 제1막과 컨택하여 제1막을 덮도록 제2막을 형성하는 단계와, 제1막이 노출되지 않도록 제2막에 관통홀을 형성하는 단계와, 제1막과 제2막을 트렌치가 형성된 기판 상에 위치시키되 제2막의 관통홀이 트렌치에 대응하도록 위치시키는 단계와, 고진공 분위기로 만드는 단계와, 제1막을 기판에 고정하는 단계와, 제1막의 적어도 일부가 노출되도록 제2막의 적어도 일부를 제거하는 단계를 포함하는, 전자장치 제조방법이 제공된다.
상기 관통홀이 트렌치에 대응하도록 위치시키는 단계는, 제1막이 트렌치를 가로질러 기판에 대응하도록 위치시키는 단계일 수 있다.
상기 제1막은 유기반도체물질, 그래핀, 탄소나노튜브 또는 전이금속 칼코겐화물(transition metal dichalcogenide)을 포함할 수 있다.
상기 제2막은 싸이토프(CYTOP), 폴리메틸메타크릴레이트(PMMA; polymethylmethacrylate), 에틸락테이트(ethyl lactate) 또는 폴리프로필렌카보네이트(PPC; poly propylene carbonate)를 포함할 수 있다.
상기 제1막을 기판에 고정하는 단계는, 제1막의 기판에 고정될 부분에 대응하는 제2막의 부분과 제2막의 그 주변부를 기판에 고정하는 단계이고, 상기 제2막의 적어도 일부를 제거하는 단계는, 제2막의 기판에 고정된 부분을 제외한 잔여부를 제거하는 단계일 수 있다.
나아가, 제2막은 폴리메틸메타크릴레이트를 포함하고, 상기 제1막을 기판에 고정하는 단계는, 제1막의 기판에 고정될 부분에 대응하는 제2막의 부분과 제2막의 그 주변부를 가교결합시켜 기판에 고정하는 단계일 수 있다.
또한, 상기 제1막을 기판에 고정하는 단계는, 제1막의 기판에 고정될 부분에 대응하는 제2막의 부분과 제2막의 그 주변부에 전자빔을 조사하여 가교결합시켜 기판에 고정하는 단계일 수 있다.
한편, 상기 제1막을 기판에 고정하는 단계는, 제1막의 기판에 고정될 부분과 제1막의 기판에 고정될 부분에 대응하는 기판의 부분의 주변부가 노출되도록 제2막의 부분을 제거하는 단계와, 제1막과 기판의 제2막에 의해 덮이지 않은 부분과 제2막 상에 금속층을 형성하는 단계를 포함하고, 상기 제2막의 적어도 일부를 제거하는 단계는 제2막 전체 및 제2막 상에 형성된 금속층을 제거하는 단계일 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조 과정에서 막의 변형을 방지하여 불량을 줄일 수 있는 전자장치 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 전자장치 제조방법에 따른 공정들을 개략적으로 도시하는 사시도들이다.
도 9 및 도 10은 본 발명의 다른 일 실시예에 따른 전자장치 제조방법에 따른 공정들을 개략적으로 도시하는 사시도들이다.
도 11은 본 발명의 일 실시예에 따른 전자장치 제조방법에 의해 제조된 구조물을 개략적으로 도시하는 전자현미경 사진이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
한편, 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 전자장치 제조방법에 따른 공정들을 개략적으로 도시하는 사시도들이다. 먼저 도 1에 도시된 것과 같이 제1막(20)을 준비한다. 제1막(20)은 도 1에 도시된 것과 같이 지지체(10) 상에 준비될 수 있다. 물론 제1막(20)은 필요에 따라 사전설정된 형태로 가공될 수 있다.
예컨대 제1막(20)은 그래핀일 수 있다. 이 경우 지지체(10) 상에 패터닝되지 않은 그래핀막을 위치시킨 후, 전자빔 리소그래피 및/또는 O2 플라즈마 공정을 통해 도 1에 도시된 것과 같이 x축 방향으로 연장된 리본 형태로 가공할 수 있다. 지지체(10)와 제1막(20)은 추후 분리가 용이하도록 하기 위해, 상호간의 접합력이 크지 않도록 할 필요가 있다. 따라서 필요에 따라 제1막(20)을 형성한 후 이를 지지체(10)로부터 기계적으로 박리하는 과정을 거칠 수 있다.
이와 같이 제1막(20)을 준비한 후, 도 2에 도시된 것과 같이 제1막(20)과 컨택하여 제1막(20)을 덮도록 제2막(30)을 형성한다. 이와 같은 제2막(30)은 예컨대 스핀코팅법으로 형성할 수 있다. 이러한 제2막(30)은 제1막(20)과 결합되어, 추후 제1막(20)의 전사(transfer)에 이용될 수 있다.
이후, 도 3에 도시된 것과 같이, 제1막(20)이 노출되지 않도록 제2막(30)에 관통홀(30a, 30b)을 형성한다. 예컨대 제2막(30)이 폴리메틸메타크릴레이트(PMMA; polymethylmethacrylate)로 형성된다면, 관통홀(30a, 30b)은 전자빔 리소그래피법을 이용해 형성할 수 있다. 즉, 폴리메틸메타크릴레이트로 형성된 제2막(30)의 특정 영역에 100uC/cm2 내지 200uC/cm2의 전자빔을 조사하게 되면 현상액에 의해 제2막(30)의 전자빔이 조사된 부분이 제거되기에, 이를 통해 관통홀(30a, 30b)을 형성할 수 있다. 전자빔 조사 시, 예컨대 30keV의 빔 에너지와 100uC/cm2의 이온주입량(도즈, dose)의 20pA 전류의 전자빔을 이용할 수 있으며, 제2막(30)의 전자빔이 조사된 부분의 제거를 위한 현상액으로는 헥실 아세테이트(Hexyl Acetate) 등과 같은 유기용매를 이용할 수 있다.
관통홀(30a, 30b)이 형성되는 위치는, 제2막(30)의 제1막(20)과 중첩되지 않는 곳이다. 그리고 이 관통홀(30a, 30b)은 후술하는 것과 같이 제1막(20)이 전사될 기판(40, 도 5 참조)의 트렌치(40a, 도 5 참조) 내에 위치할 수 있도록, 그 크기 및 위치가 설정될 필요가 있다. 참고로 도 3에서는 제2막(30)에 두 개의 관통홀들(30a, 30b)을 형성하는 것으로 도시하고 있지만 본 발명이 이에 한정되는 것은 아니며, 관통홀들(30a, 30b)의 개수는 가변될 수 있다.
제2막(30)에 관통홀(30a, 30b)을 형성한 후, 도 4에 도시된 것과 같이 제1막(20)과 제2막(30)을 지지체(10)로부터 분리할 수 있다. 제1막(20)과 제2막(30)을 지지체(10)로부터 분리하는 것은 다양한 방법을 통해 이루어질 수 있는데, 예컨대 지지체(10)가 산화 실리콘 또는 실리콘을 포함할 경우, 산화 실리콘 또는 실리콘을 용해시킬 수 있는 액체에 지지체(10)를 침지하여 제1막(20)과 제2막(30)을 지지체(10)로부터 분리할 수 있다. 그러한 액체로는 수산화칼륨 수용액, 수산화나트륨 수용액 또는 불산 수용액일 수 있다. 그러한 액체에 지지체(10)를 침지시킬 경우, 제1막(20) 및 제2막(30)이 형성된 상태로 지지체(10)를 해당 액체에 침지시킴으로써, 제1막(20)과 제2막(30)이 지지체(10)로부터 분리되도록 할 수 있다.
이때 산화 실리콘 또는 실리콘을 포함하는 지지체(10)를, 산화 실리콘 또는 실리콘을 용해시킬 수 있는 액체에 침지할 시, 지지체(10)가 모두 완전히 용해되는 것은 아니다. 예컨대 지지체(10)의 측면에서 지지체(10)와 제2막(30) 사이의 계면으로 액체가 침투하면서, 제2막(30)이 지지체(10)로부터 서서히 분리될 수 있다.
제1막(20)은 제2막(30)의 (-z 방향) 하면에 고정된 상태가 되어 제2막(30)과 함께 지지체(10)로부터 분리될 수 있다. 물론 필요에 따라 지지체(10)로부터 분리된 제1막(20)과 제2막(30)을 초순수에 침치하여 제1막(20)이나 제2막(30)에 잔존하는 수산화칼륨 수용액 등의 용액을 제거하는 등의 세정단계를 거칠 수도 있다. 이와 같이 분리된 제1막(20)과 제2막(30)의 경우, 제2막(30)의 (-z 방향) 하면에 복수개의 홈들이 형성되어 있고 이 홈들 내에 제1막(20)들이 위치한 것으로 이해될 수 있다.
제1막(20) 및 제2막(30)을 지지체(10)로부터 분리한 후, 도 5에 도시된 것과 같이 제1막(20)과 제2막(30)을 트렌치(40a)가 형성된 기판(40)에 대해 정렬한다. 이때, 제2막(30)의 관통홀(30a, 30b)이 트렌치(40a)에 대응하도록 위치시킨다. 여기서 제2막(30)의 관통홀(30a, 30b)이 트렌치(40a)에 대응하도록 위치시킨다는 것은, 제2막(30)의 관통홀(30a, 30b)의 기판(40) 상으로의 정사영 이미지(projection image)를 고려할 시, 관통홀(30a, 30b)의 정사영 이미지의 적어도 일부가 기판(40)의 트렌치(40a) 내부에 위치하는 것을 의미한다. 도 5에서는 관통홀(30a, 30b)의 정사영 이미지가 기판(40)의 트렌치(40a) 내부에 위치하는 것을 도시하였으며, 이하의 실시예들의 경우에도 편의상 관통홀(30a, 30b)의 정사영 이미지가 기판(40)의 트렌치(40a) 내부에 위치하는 경우에 대해 설명한다.
아울러 제2막(30)의 관통홀(30a, 30b)이 트렌치(40a)에 대응하도록 위치시킨다는 것은, 제1막(20)이 기판(40)의 트렌치(40a)를 가로질러 기판(40)에 대응하도록 위치시키는 것을 의미한다. 이는 후술하는 것과 같이 제2막(30)의 적어도 일부를 제거하더라도 제1막(20)이 기판(40)의 트렌치(40a) 상부에 떠 있는 상태가 되도록 하기 위함이다.
이와 같이 제1막(20)과 제2막(30)을 트렌치(40a)가 형성된 기판(40)에 대해 정렬한 후, 도 6에 도시된 것과 같이 제2막(30)을 기판(40)에 부착한다. 여기서 제2막(30)을 기판(40)에 부착한다고 함은, 제2막(30)과 기판(40) 사이에 접착제 등을 추가하는 것이 아니라, 제2막(30)과 기판(40)이 상호 면접촉하도록 위치시킨다는 것으로 이해될 수 있다. 물론 제2막(30)과 기판(40) 사이의 반데르발스 힘 등에 의해 제2막(30)과 기판(40)이 서로 약하게나마 접착되도록 할 수도 있다.
제2막(30)을 기판(40)에 부착함에 따라, x축 방향으로 연장된 제1막(20)은 기판(40)의 트렌치(40a)를 가로지르게 된다. 이에 따라 제1막(20)의 중앙부를 포함한 일부는 기판(40)의 트렌치(40a) 상에 떠 있게 되고, 제1막(20)의 양단은 기판(40)의 (+z 방향) 상면에 컨택하게 된다. 즉, 제1막(20)만을 고려하게 되면, 제1막(20)은 마치 다리처럼 기판(40)의 트렌치(40a)를 가로지르는 것과 같이 배치된다.
이와 같은 상태에서, 제1막(20)을 기판(40)에 고정하고, 제1막(20)의 적어도 일부가 노출되도록 제2막(30)의 적어도 일부를 제거하게 된다.
먼저 제1막(20)을 기판(40)에 고정하는 것은 다양한 방법을 통해 이루어질 수 있는데, 그러한 방법들은 모두 고진공 분위기 하에서 진행되게 된다. 따라서 제1막(20)을 기판(40)에 고정하기에 앞서, 제1막(20), 제2막(30) 및 기판(40)의 적층체가 위치하는 공간을 고진공 분위기로 만드는 과정을 거치게 된다. 이때, 제2막(30)에 관통홀(30a, 30b)이 존재하기에, 제1막(20) 및/또는 제2막(30)이 변형되는 것을 효과적으로 방지할 수 있다.
만일 제2막(30)에 관통홀(30a, 30b)이 존재하지 않는 상황에서 제1막(20), 제2막(30) 및 기판(40)의 적층체가 위치하는 공간을 고진공 분위기로 만들게 된다면, 기판(40)의 트렌치(40a)와 제2막(30)에 의해 정의되는 공간에 공기(가스)가 존재한 상태이기에, 기판(40)의 트렌치(40a)에 대응하는 부분에서 제1막(20) 및/또는 제2막(30)이 (+ z 방향으로) 볼록한 형상을 갖도록 변형될 수밖에 없다. 하지만 본 실시예에 따른 전자장치 제조방법의 경우 제2막(30)에 관통홀(30a, 30b)이 형성되도록 하는바, 이에 따라 제1막(20), 제2막(30) 및 기판(40)의 적층체가 위치하는 공간을 고진공 분위기로 만들더라도, 기판(40)의 트렌치(40a)와 제2막(30)에 의해 정의되는 공간에 존재하는 공기(가스)가 제2막(30)의 관통홀(30a, 30b)을 통해 외부로 빠져나가게 된다. 그 결과, 기판(40)의 트렌치(40a)와 제2막(30)에 의해 정의되는 공간과 외부 분위기 사이에 압력차가 존재하지 않기에, 제1막(20)과 제2막(30)이 변형되는 것을 효과적으로 방지하거나 최소화할 수 있다.
이와 같이 제1막(20), 제2막(30) 및 기판(40)의 적층체가 위치하는 공간을 고진공 분위기로 만든 후, 제1막(20)을 기판(40)에 고정하는 과정을 거치게 된다. 이는 다양한 방법을 통해 이루어질 수 있다. 예컨대 제2막(30)이 폴리메틸메타크릴레이트로 형성된다면, 제2막(30)의 특정 영역에 전자빔을 조사함으로써 제1막(20)이 기판(40)에 고정되도록 할 수 있다.
구체적으로, 폴리메틸메타크릴레이트로 형성된 제2막(30)의 특정 영역에 10,000uC/cm2 이상의 전자빔을, 즉, 10,000uC/cm2의 도즈의 20pA 전류의 전자빔을 조사하게 되면, 폴리메틸메타크릴레이트로 형성된 제2막(30)의 조사된 부분이 가교결합되어, 이후 현상액이나 박리액 등에 의해 제거되지 않게 된다. 따라서 도 7에 도시된 것과 같이 제1막(20)이 기판(40)에 컨택하는 부분에 대응하는 제2막(30)의 부분에 10,000uC/cm2 이상의 전자빔을, 즉, 10,000uC/cm2의 도즈의 20pA 전류의 전자빔을 조사하게 되면, 제2막(30)의 조사된 영역이 가교결합되어 제1막(20)을 기판(40) 상에 고정시키는 클램프(30c, 30d)가 된다. 도 7에서는 클램프(30c, 30d)가 제2막(30)으로부터 구별되는 것처럼 도시하였으나 이는 편의상 그와 같이 도시된 것일 뿐이며, 클램프(30c, 30d)는 제2막(30)의 일부분으로 이해될 수 있다. 또한 이러한 클램프(30c, 30d)를 형성하는 과정은, 제1막(20)의 기판(40)에 고정될 부분에 대응하는 제2막(30)의 부분과, 제2막(30)의 그 주변부를, 기판(40)에 고정하는 것으로 이해될 수 있다.
이와 같이 클램프(30c, 30d)를 형성하여 제1막(20)을 기판(40) 상에 고정시킨 후, 제1막(20)의 적어도 일부가 노출되도록 제2막(30)의 적어도 일부를 제거하게 된다. 도 8에서는 제2막(30) 중 클램프(30c, 30d)가 된 부분, 즉 제2막(30)의 기판(40)에 고정된 부분을 제외한 부분이 모두 제거된 것으로 도시하고 있다. 제2막(30)의 제거는 통상적인 박리액을 이용해 이루어질 수 있는데, 예컨대 아세톤이나 클로로포름을 이용해 폴리메틸메타크릴레이트로 형성된 제2막(30)을 제거할 수 있다. 이에 따라 도 8에 도시된 것과 같이 기판(40)의 트렌치(40a)를 가로지르는 제1막(20)이 기판(40)의 상면에 클램프(30c, 30d)로 고정된 전자장치를 제조할 수 있다.
이와 같은 본 실시예에 따른 전자장치 제조방법에 따르면, 기판(40)의 트렌치(40a)를 가로지르도록 기판(40) 상에 고정된 제1막(20)이 트렌치(40a) 상에서 공중에 떠 있도록 하면서도, 제1막(20)이 클램프(30c, 30d)에 의해 기판(40)에 안정적으로 고정되도록 할 수 있다. 아울러 클램프(30c, 30d)를 형성하기 위한 고진공 분위기 하에서도 제1막(20)의 형상이 변형되는 것을 방지하거나 최소화할 수 있다.
도 8에 도시된 것과 같은 전자장치는 다양한 분야에 이용될 수 있다. 예컨대 제1막(20)이 그래핀으로 형성된 경우, 제1막(20)은 도전성이 우수하면서도 (+z 방향으로의) 두께가 대략 500nm 이하로 매우 얇기에, 도 8에 도시된 것과 같은 전자장치는 매우 민감한 RF 수신장치로 이용될 수 있다.
지금까지는 제1막(20)이 그래핀으로 형성되는 경우에 대해 주로 설명하였지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제1막(20)은 그래핀 외에도, 유기반도체물질, 탄소나노튜브 또는 전이금속 칼코겐화물(transition metal dichalcogenide)을 포함할 수 있다. 전이금속 칼코겐화물로는 예컨대 WS2, WSe2, WTe2, MoS2, MoTe2 등을 들 수 있다. 제2막(30)의 경우에도 본 발명은 폴리메틸메타크릴레이트로 형성되는 경우에 한정되지 않으며, 제2막(30)이 싸이토프(CYTOP), 에틸락테이트(ethyl lactate) 또는 폴리프로필렌카보네이트(PPC; poly propylene carbonate)를 포함할 수 있다.
예컨대 제1막(20)이 펜타센과 같은 유기반도체물질로 형성될 경우, 이러한 유기반도체물질은 기판(40)과 접촉하게 될 시 그 반도체로서의 특성이 저하될 수도 있다. 구체적으로, 유기반도체물질이 기판(40)과 접촉함에 따라 기판(40)에 의한 도핑효과가 발생하여 유기반도체물질의 반도체로서의 특성이 저하될 수도 있다. 따라서 도 8에 도시된 것과 같이 유기반도체물질로 형성된 제1막(20)의 상당부분이 기판(40)의 트렌치(40a) 상에 위치하도록 함으로써, 유기반도체막으로서의 제1막(20)의 전기적 특성이 우수한 상태로 남도록 할 수 있다.
이러한 유기반도체막으로 형성된 제1막(20)을 기판(40) 상에 전사할 시에는, 싸이토프(CYTOP, 일본 아사히 글래스 사의 비정질 불소고분자(amorphous fluoropolymer) 제품)로 형성된 제2막(30)을 이용할 수 있다. 특히 사이토프로 형성된 제2막(30)의 경우 아세톤이나 클로로포름과 같은 유기용매에 반응하지 않기에, 유기반도체물질로 형성된 제1막(20)이 손상되는 것을 효과적으로 방지할 수 있다.
아울러 예컨대 제1막(20)이 펜타센과 같은 유기반도체물질로 형성될 경우, 도 8에 도시된 것과 같은 전자장치는 유기박막트랜지스터의 일부로 이해될 수도 있다.
지금까지는 제1막(20)의 기판(40)에 고정될 부분에 대응하는 제2막(30)의 부분과 제2막(30)의 그 주변부에 전자빔을 조사하여 가교결합시킴으로써, 클램프(30c, 30d)를 형성하여 제1막(20)을 기판(40)에 고정하는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 이하에서는 본 발명의 다른 일 실시예에 따른 전자장치 제조방법에 따른 공정들을 개략적으로 도시하는 사시도들인 도 9 및 도 10을 참조하여 설명한다.
도 6을 참조하여 전술한 것과 같이 제2막(30)을 기판(40)에 부착한 후, 도 9에 도시된 것과 같이 제2막(30)의 일부분을 제거한다. 제2막(30)의 제거되는 부분은 관통홀(30a, 30b) 외에 관통공(30e, 30f)으로 이해될 수 있다. 관통공(30e, 30f)은 제1막(20)의 기판(40)에 고정될 부분(20a, 20b)과, 기판(40)의 상면의 일부분으로서 제1막(20)의 기판(40)에 고정될 부분(20a, 20b)에 대응하는 부분의 주변부가 노출되도록 한다.
관통공(30e, 30f)을 형성하는 과정은 관통홀(30a, 30b)을 형성하는 과정과 유사하게 진행될 수 있다. 예컨대 제2막(30)이 폴리메틸메타크릴레이트로 형성된다면, 관통공(30e, 30f)은 전자빔 리소그래피법을 이용해 형성할 수 있다. 즉, 폴리메틸메타크릴레이트로 형성된 제2막(30)의 특정 영역에 150uC/cm2 내지 200uC/cm2의 전자빔을 조사하게 되면 현상액에 의해 제2막(30)의 전자빔이 조사된 부분이 제거되기에, 이를 통해 관통공(30e, 30f)을 형성할 수 있다. 제2막(30)의 전자빔이 조사된 부분의 제거를 위한 현상액으로는 헥실 아세테이트(Hexyl Acetate) 등과 같은 유기용매를 이용할 수 있다.
이와 같이 관통공(30e, 30f)을 형성한 후, 제1막(20)과 기판(40)의 제2막(30)에 의해 덮이지 않은 부분에, 클램프층을 형성한다. 물론 이러한 클램프층을 형성하는 과정에서 제2막(30) 상에도 클램프층이 형성될 수도 있다. 이후 제2막(30) 전체를 제거한다. 클램프층을 형성한 후 제2막(30)을 제거하는 것은 통상적인 박리액을 이용해 이루어질 수 있는데, 예컨대 아세톤이나 클로로포름을 이용해 폴리메틸메타크릴레이트로 형성된 제2막(30)을 제거할 수 있다.
이와 같이 제2막(30) 전체를 제거하게 되면, 제2막(30)의 관통공(30e, 30f)을 제외한 부분 상에 형성된 클램프층도 제2막(30)과 함께 제거된다. 이에 따라 도 10에 도시된 것과 같이 제1막(20)의 기판(40)의 (+z 방향) 상면에 위치한 부분을 기판(40)에 고정하는 클램프(50a, 50b)가 형성되어, 기판(40)의 트렌치(40a)를 가로지르며 트렌치(40a)에 대응하는 부분이 공중에 떠 있도록 하면서도 기판(40) 상에 제1막(20)이 고정된, 전자장치를 제조할 수 있다.
참고로 클램프층을 형성할 시에는 금속층을 형성할 수도 있고, 이에 따라 형성된 클램프(50a, 50b)가 도전성을 갖도록 할 수도 있다. 특히 제1막(20)이 그래핀으로 형성될 경우 제1막(20)과 클램프층 사이의 접촉저항이 낮아지도록, 팔라듐, 크롬, 티타늄, 은, 니켈 등으로 클램프층을 형성할 수 있다. 이는 후술하는 것과 같은 기판(40) 상의 배선(42, 도 11 참조)과의 전기적 연결을 고려할 시 특히 효과적일 수 있다.
이와 같은 본 실시예에 따른 전자장치 제조방법에 따르면, 기판(40)의 트렌치(40a)를 가로지르도록 기판(40) 상에 고정된 제1막(20)이 트렌치(40a) 상에서 공중에 떠 있도록 하면서도, 제1막(20)이 클램프(50a, 50b)에 의해 기판(40)에 안정적으로 고정되도록 할 수 있다. 아울러 클램프(50a, 50b)를 형성하기 위한 고진공 분위기 하에서도 제1막(20)의 형상이 변형되는 것을 방지하거나 최소화할 수 있다.
지금까지는 기판(40)에 대해 트렌치(40a)가 형성된 기판이라고만 설명하였지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 기판(40)의 (+z 방향) 상면에는 다양한 배선들이 형성되어 있을 수 있으며, 이 경우 그러한 배선까지도 상술한 것과 같은 기판(40)의 일부로 이해될 수 있다. 이 경우, 제1막(20)은 그러한 배선들에 직간접적으로 컨택하도록 고정될 수 있다. 경우에 따라서는 제1막(20)은 기판(40) 자체가 아니라 기판(40) 상의 배선에 고정될 수도 있다. 이 경우에도 배선이 기판(40)의 일부인 것으로 간주하면, 여전히 제1막(20)이 기판(40) 상에 고정되는 것으로 이해될 수 있다.
도 11은 본 발명의 일 실시예에 따른 전자장치 제조방법에 의해 제조된 구조물을 개략적으로 도시하는 전자현미경 사진이다. 도 11에서는 그래핀으로 형성된 스트라이프 형상의 복수개의 제1막(20)들이 기판(40)에 형성된 트렌치(40a)를 가로지르며 클램프(30c, 30d)에 의해 기판(40)에 고정된 것을 보여주고 있다. 특히 기판(40) 상에는 배선(42)들이 형성되어 있으며, 제1막(20)들이 그러한 배선들에 직접 컨택하도록 클램프(30c, 30d)에 의해 기판(40)에 고정된 것을 보여주고 있다. 도 11에서 확인할 수 있는 것과 같이, 제1막(20)이 쳐지거나 휘지 않고 팽팽한 상태로 기판(40)에 고정되어 있음을 확인할 수 있다.
한편 도 10을 참조하여 전술한 것과 같이 도전성을 갖는 클램프(50a, 50b)로 (그래핀이나 유기반도체물질 등으로 형성된) 제1막(20)을 기판(40) 상에 고정할 경우, 제1막(20)과 클램프(50a, 50b) 사이의 접촉저항이 낮아지도록 팔라듐, 크롬, 티타늄, 은, 니켈 등으로 클램프(50a, 50b)를 형성할 수 있다. 아울러 그러한 도전성 클램프(50a, 50b)는 기판(40) 상의 구리 등으로 형성된 배선(42)과의 접촉저항이 낮기에, 결과적으로 그래핀이나 유기반도체물질 등으로 형성된 제1막(20)과 배선(42) 사이의 결과적인 접촉저항을 획기적으로 낮출 수도 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 지지체 20: 제1막
30: 제2막 30a, 30b: 관통홀
30c, 30d: 클램프 30e, 30f: 관통공
40: 기판 40a: 트렌치
42: 배선 50a, 50b: 클램프

Claims (8)

  1. 제1막을 준비하는 단계;
    제1막과 컨택하여 제1막을 덮도록 제2막을 형성하는 단계;
    제1막이 노출되지 않도록 제2막에 관통홀을 형성하는 단계;
    제1막과 제2막을 트렌치가 형성된 기판 상에 위치시키되, 제2막의 관통홀이 트렌치에 대응하도록 위치시키는 단계;
    고진공 분위기로 만드는 단계;
    제1막을 기판에 고정하는 단계; 및
    제1막의 적어도 일부가 노출되도록 제2막의 적어도 일부를 제거하는 단계;
    를 포함하는, 전자장치 제조방법.
  2. 제1항에 있어서,
    상기 관통홀이 트렌치에 대응하도록 위치시키는 단계는, 제1막이 트렌치를 가로질러 기판에 대응하도록 위치시키는 단계인, 전자장치 제조방법.
  3. 제1항에 있어서,
    상기 제1막은 유기반도체물질, 그래핀, 탄소나노튜브 또는 전이금속 칼코겐화물(transition metal dichalcogenide)을 포함하는, 전자장치 제조방법.
  4. 제1항에 있어서,
    상기 제2막은 싸이토프(CYTOP), 폴리메틸메타크릴레이트(PMMA; polymethylmethacrylate), 에틸락테이트(ethyl lactate) 또는 폴리프로필렌카보네이트(PPC; poly propylene carbonate)를 포함하는, 전자장치 제조방법.
  5. 제1항에 있어서,
    상기 제1막을 기판에 고정하는 단계는, 제1막의 기판에 고정될 부분에 대응하는 제2막의 부분과 제2막의 그 주변부를 기판에 고정하는 단계이고, 상기 제2막의 적어도 일부를 제거하는 단계는, 제2막의 기판에 고정된 부분을 제외한 잔여부를 제거하는 단계인, 전자장치 제조방법.
  6. 제5항에 있어서,
    제2막은 폴리메틸메타크릴레이트를 포함하고, 상기 제1막을 기판에 고정하는 단계는, 제1막의 기판에 고정될 부분에 대응하는 제2막의 부분과 제2막의 그 주변부를 가교결합시켜 기판에 고정하는 단계인, 전자장치 제조방법.
  7. 제6항에 있어서,
    상기 제1막을 기판에 고정하는 단계는, 제1막의 기판에 고정될 부분에 대응하는 제2막의 부분과 제2막의 그 주변부에 전자빔을 조사하여 가교결합시켜 기판에 고정하는 단계인, 전자장치 제조방법.
  8. 제1항에 있어서,
    상기 제1막을 기판에 고정하는 단계는,
    제1막의 기판에 고정될 부분과, 제1막의 기판에 고정될 부분에 대응하는 기판의 부분의 주변부가 노출되도록, 제2막의 부분을 제거하는 단계; 및
    제1막과 기판의 제2막에 의해 덮이지 않은 부분과, 제2막 상에, 금속층을 형성하는 단계;
    를 포함하고,
    상기 제2막의 적어도 일부를 제거하는 단계는 제2막 전체 및 제2막 상에 형성된 금속층을 제거하는 단계인, 전자장치 제조방법.
KR1020150098415A 2015-07-10 2015-07-10 전자장치 제조방법 KR101676465B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150098415A KR101676465B1 (ko) 2015-07-10 2015-07-10 전자장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150098415A KR101676465B1 (ko) 2015-07-10 2015-07-10 전자장치 제조방법

Publications (1)

Publication Number Publication Date
KR101676465B1 true KR101676465B1 (ko) 2016-11-15

Family

ID=57525377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150098415A KR101676465B1 (ko) 2015-07-10 2015-07-10 전자장치 제조방법

Country Status (1)

Country Link
KR (1) KR101676465B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120065273A (ko) * 2009-05-12 2012-06-20 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
KR20130053654A (ko) * 2011-11-15 2013-05-24 에스케이이노베이션 주식회사 그래핀을 전사하는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120065273A (ko) * 2009-05-12 2012-06-20 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
KR20130053654A (ko) * 2011-11-15 2013-05-24 에스케이이노베이션 주식회사 그래핀을 전사하는 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Bright visible light emission from graphene", Nature Nanotechnology 10, 676-681 (2015) *

Similar Documents

Publication Publication Date Title
US10629744B2 (en) Electronic device and method for fabricating the same
JPWO2010004915A1 (ja) 双極型静電チャック
KR20140147379A (ko) 플렉서블 기판용 캐리어, 이를 구비하는 기판 처리장치 및 이를 이용한 기판 처리방법
US20140190006A1 (en) Method for manufacturing charged particle beam lens
JP5146056B2 (ja) 半導体装置の製造方法および半導体装置の支持装置
KR101676465B1 (ko) 전자장치 제조방법
KR101685110B1 (ko) 전자장치 제조방법
KR101916818B1 (ko) 대면적 전사방법을 이용한 전자장치 제조방법
KR101706753B1 (ko) 전자장치 제조방법 및 이를 이용해 제조된 전자장치
US9117880B2 (en) Method for manufacturing semiconductor device
KR101739534B1 (ko) 전자장치 제조방법
KR101367183B1 (ko) Ｐｍｍａ 섀도우마스크 제조방법, ｐｍｍａ 섀도우마스크 및 ｐｍｍａ 섀도우마스크를 이용한 금속패턴 형성방법
US11038110B2 (en) Method for manufacturing electronic device and method for removing impurity using same
US10438814B2 (en) Method for manufacturing wiring pattern, method for manufacturing transistor, and member for transfer
JP2016201493A (ja) 導電性ボール定置用マスク、及びその製造方法
KR20190048917A (ko) 전자장치 제조방법 및 이에 따라 제조된 전자장치
JP2015142026A (ja) 静電吸着キャリアおよびそれを用いたレジスト露光方法
KR102657424B1 (ko) 마스크 지지 템플릿의 제조 방법, 마스크 지지 템플릿 및 프레임 일체형 마스크의 제조 방법
US20050048413A1 (en) Pattern forming method, semiconductor device and method for manufacturing the same
KR20230172837A (ko) 쌍극형 정전척 캐리어
US8850700B2 (en) Wiring board and method for making the same
JP2023093790A (ja) グラフェンの製造方法
CN108713264B (zh) 集成电光模块装配件
JP2022080840A (ja) 故障分析用の半導体試料を準備する方法
TW202412167A (zh) 提供晶圓的方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant