JP2007142134A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP2007142134A
JP2007142134A JP2005333618A JP2005333618A JP2007142134A JP 2007142134 A JP2007142134 A JP 2007142134A JP 2005333618 A JP2005333618 A JP 2005333618A JP 2005333618 A JP2005333618 A JP 2005333618A JP 2007142134 A JP2007142134 A JP 2007142134A
Authority
JP
Japan
Prior art keywords
substrate
oxide film
soi
recess
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005333618A
Other languages
English (en)
Inventor
Tetsuya Nakai
哲弥 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2005333618A priority Critical patent/JP2007142134A/ja
Priority to US11/561,195 priority patent/US7943497B2/en
Publication of JP2007142134A publication Critical patent/JP2007142134A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/926Dummy metallization
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

【課題】 容易にかつ精度良くSOI領域となる基板表面とバルク領域となる基板表面とを同一にし、埋込み酸化膜の厚さを均一にするとともに、埋込み酸化膜が基板表面に露出するのを防止する。
【解決手段】 シリコン基板12の表面に部分的にマスク酸化膜19を形成した後に、このマスク酸化膜を介して基板の表面に酸素イオン16を注入し、更にこの基板をアニール処理して基板の内部に埋込み酸化膜13を形成する。マスク酸化膜を形成する工程と酸素イオンを注入する工程の間に、マスク酸化膜の形成されていないSOI領域となる基板表面12aに、マスク酸化膜の形成されたバルク領域となる基板表面12bより深い所定の深さの凹部12cを形成する。
【選択図】 図1

Description

本発明は、SIMOX(Separation by IMplanted OXygen)法によりシリコン基板内部に部分的に埋込み酸化膜を有するSOI(Silicon-On-Insulator)基板を製造する方法に関するものである。
従来、シリコン基板内部に埋込み酸化膜を有するSOI基板は、高速、低消費電力デバイス用基板への使用が期待されている。このうち、シリコン基板内部に全面ではなく、部分的に埋込み酸化膜を有するSOI基板(以下、「部分SOI基板」と呼ぶ。)はアナログ、ロジック、メモリ混載のシステムLSIにおいて、例えばロジック部のみを埋込み酸化膜のSOI領域に形成し、埋込み酸化膜がないバルクSi部分にメモリ部を製造できることなどから重要視されている。
この種の部分SOI基板の製造方法(SIMOX基板の製造方法)として、次のような方法(例えば、特許文献1参照。)が提案されている。即ち、図2に示すように、先ず基板2(基板2はシリコン単結晶棒の軸に直交する面で切出される。)の表面にマスク酸化膜4を形成し(図2(a))、このマスク酸化膜4の表面にフォトリソグラフィによりパターニングしたレジスト層6を形成する(図2(b)及び(c))。次いでマスク酸化膜4を異方性エッチングによりパターニングし(図2(d)及び(e))、レジスト層6を除去した後に(図2(f))、基板2を洗浄する。次に基板2の表面に酸素イオン7を注入した後に(図2(g))、基板2をフッ酸アンモニウム水溶液及びフッ酸の混合液(エッチング液)に浸漬してマスク酸化膜4を除去する(図2(h))。更にアルゴン及び酸素の混合ガス、或いは窒素及び酸素の混合ガスの雰囲気中で1300℃以上に所定時間保持してアニール処理して埋込み酸化膜3を形成した後に(図2(i))、基板2をフッ酸アンモニウム水溶液及びフッ酸の混合液(エッチング液)に浸漬して表面酸化層8を除去する(図2(j))。
特開平5−82525号公報(請求項2)
しかし、上記従来の特許文献1に記載されてSIMOX基板の製造方法では、図2(i)及び(j)に示すように、酸素イオン7の注入後のアニール処理時に、埋込み酸化膜3となる酸素イオン領域9が体積膨張するため、SOI領域となる基板表面2aが、バルク領域となる基板表面2bより膨らむため、表面酸化層8を除去した後の基板2表面に段差が形成されてしまう不具合があった。
また、上記従来の特許文献1に記載されたSIMOX基板の製造方法では、図2(g)に示すように、酸素イオン7の注入時に、SOI領域となる基板の表面に酸素イオン7のスパッタリングにより局所的に窪み8が形成され、アニール処理後の埋込み酸化膜3の厚さが局所的に変化したり、或いは図2(j)に示すようにアニール処理後に埋込み酸化膜3が基板2表面に露出するおそれもあった。
本発明の目的は、SOI領域となる基板表面を、バルク領域となる基板表面と容易にかつ精度良く同一面にすることができる、SOI基板の製造方法を提供することにある。
本発明の別の目的は、埋込み酸化膜の厚さを均一にすることができるとともに、埋込み酸化膜が基板表面に露出するのを防止できる、SOI基板の製造方法を提供することにある。
請求項1に係る発明は、図1に示すように、シリコン基板12の表面に部分的にマスク酸化膜19を形成する工程と、マスク酸化膜19を介して基板12の表面に酸素イオン16を注入する工程と、基板12をアニール処理して基板12の内部に埋込み酸化膜13を形成する工程とを含むSOI基板の製造方法の改良である。
その特徴ある構成は、マスク酸化膜19を形成する工程と酸素イオン16を注入する工程の間に、マスク酸化膜19の形成されていないSOI領域となる基板表面12aに、マスク酸化膜19の形成されたバルク領域となる基板表面12bより深い所定の深さの凹部12cを形成する工程を含むところにある。
この請求項1に記載されたSOI基板の製造方法では、マスク酸化膜19を形成する工程と酸素イオン16を注入する工程との間に、SOI領域となる基板表面12aにバルク領域となる基板表面12bより深い所定の深さの凹部12cを形成したので、アニール処理時に、SOI領域となる基板表面12aのみが、基板12に注入された酸素イオン領域20の体積膨張により隆起して、SOI領域となる基板表面12aがバルク領域となる基板表面12bと同一面になる。
請求項3に係る発明は、請求項1に係る発明であって、更に図1に示すように、SOI領域となる基板表面12aに凹部12cをSiエッチング法により形成することを特徴とする。
この請求項3に記載されたSOI基板の製造方法では、マスク酸化膜19を形成する工程と酸素イオン16を注入する工程との間に、SOI領域となる基板表面12aに凹部12cをSiエッチング法により形成したので、凹部12cを精度良く形成できる。
請求項4に係る発明は、請求項1に係る発明であって、更に図1に示すように、凹部12cを形成する工程と酸素イオン16を注入する工程との間に、CVD法により形成される保護膜24にて凹部12cを埋める工程を含むことを特徴とする。
この請求項4に記載されたSOI基板の製造方法では、CVD法により保護膜24を形成し、この保護膜24にて凹部12cを埋めたので、酸素イオン注入に伴って発生するスパッタリングによりSOI領域となる基板表面12aが局所的にエッチングされるのを抑制できる。
請求項5に係る発明は、請求項3に係る発明であって、更にSiエッチング法がドライエッチング法であることを特徴とする。
この請求項5に記載されたSOI基板の製造方法では、凹部を形成するSiエッチング法として微細加工に適しているドライエッチングを用いたので、凹部を更に精度良く形成できる。
請求項6に係る発明は、請求項4に係る発明であって、更に図1に示すように、CVD法により形成された保護膜24が酸化膜であることを特徴とする。
この請求項6に記載されたSOI基板の製造方法では、保護膜24がマスク酸化膜19と同じ酸化膜であるので、保護膜24及びマスク酸化膜19を同一のエッチング液により同時に除去できる。
以上述べたように、本発明によれば、マスク酸化膜を形成する工程と酸素イオンを注入する工程との間に、マスク酸化膜の形成されていないSOI領域となる基板表面に、マスク酸化膜の形成されたバルク領域となる基板表面より深い所定の深さの凹部を形成したので、アニール処理時に、SOI領域となる基板表面のみが、基板に注入された酸素イオン領域の体積膨張により隆起して、SOI領域となる基板表面がバルク領域となる基板表面と同一になる。この結果、SOI領域となる基板表面とバルク領域となる基板表面とを容易にかつ精度良く同一面にすることができるとともに、これによりその後のSOI基板のフォトリソグラフィ工程においてフォーカスがずれるのを防止できる。
またSOI領域となる基板表面に凹部をSiエッチング法により形成すれば、凹部を精度良く形成でき、この凹部に保護膜をCVD法により形成して凹部を埋めれば、酸素イオン注入に伴うスパッタリングによりSOI領域となる基板表面が局所的にエッチングされることを抑制できる。この結果、埋込み酸化膜の厚さを均一にすることができるとともに、埋込み酸化膜が基板表面に露出しない。従って、アニール処理後に形成された基板表面の酸化層のエッチング時に埋込み酸化膜がエッチングされないので、基板にパーティクルの発生源となる穴が形成されることがない。
またSiエッチング法がドライエッチング法であれば、このエッチング法により形成される凹部を更に精度良く形成できる。
更にCVD法により形成された保護膜が酸化膜であれば、保護膜がマスク酸化膜と同じ酸化膜であるので、保護膜及びマスク酸化膜を同一のエッチング液により同時に除去でき、これにより基板の製作工数を低減できる。
次に本発明を実施するための最良の形態を図面に基づいて説明する。
図1(k)に示すように、SOI基板11はシリコン基板12と、この基板12の内部に形成された埋込み酸化膜13とを有する。基板12はチョクラルスキー(CZ)法により育成されたシリコン単結晶棒の軸に直交する面[シリコン単結晶の結晶構造の(100)面]に沿って薄板状に切出される。また埋込み酸化膜13は次のようにして形成される。なお、基板はCZ法ではなく、フローティング・ゾーン(FZ)法等により育成されたシリコン単結晶棒又はシリコン単結晶板から切出してもよい。
先ず基板12の表面に表面酸化膜14を形成する(図1(a))。この表面酸化膜14はシリコン酸化膜(SiO2膜)であり、基板12を熱酸化することにより、又はCVD法(化学気相成長法)により形成される。また表面酸化膜14の厚さは200nm〜1000nmの範囲、好ましくは500nm〜800nmの範囲内に形成される。表面酸化膜14の厚さを200nm〜1000nmの範囲に限定したのは、200nm未満では後述する酸素イオン16が表面酸化膜14を通過して基板12に注入されるおそれがあり、1000nm以下で酸素イオン16を十分に遮断することができるからである。次いで表面酸化膜14の表面にフォトリソグラフィにより所定のパターンのレジスト層17を形成する(図1(b)及び(c))。このレジスト層17をフォトマスク18を用いて露光し(図1(b))、現像及びリンスを経て、レジスト層17に所定のパターンが形成される(図1(c))。
上記レジスト層17をマスクにして表面酸化膜14を基板12の表面に対して垂直方向に異方性エッチングを行う(図1(d))。異方性エッチングはこの実施の形態では反応性イオンエッチングである。反応性イオンエッチングでは、図示しないが反応室内に設置された2枚の対向電極のうち下側電極に基板を載せ、これらの電極に高周波電圧を印加してプラズマを誘起することで、CF4又はSF6等のエッチングガスより反応性の高いラディカルイオン核種を形成し、プラズマ及び基板12間に生じる自己バイアス電位差により基板12に数十から数百eVの上記ラディカルイオンが入射し、このラディカルイオンによるスパッタリング作用と化学反応の両方の効果で表面酸化膜14のエッチングが進行する。このため表面酸化膜14の内周縁はアンダカットのない垂直なエッチング形状となる。なお、異方性エッチングとして、ECRプラズマエッチングを用いてもよい。エッチング終了後、硫酸過水等によりレジスト層17を除去し、エッチングされずに基板表面に残存した表面酸化膜14からなる厚さが200nm〜1000nmのマスク酸化膜19を基板12の表面に部分的に形成し(図1(e))、その後、洗浄する。
次にマスク酸化膜19の形成されていないSOI領域となる基板表面12aに、マスク酸化膜19の形成されたバルク領域となる基板表面12bより深い所定の深さの凹部12cを形成する(図1(f))。この凹部12cをSiエッチング法により形成する。この凹部12cを形成するSiエッチング法としては、反応性イオンエッチング法、ケミカルドライエッチング法等のドライエッチング法、或いはウエットエッチング法が挙げられるけれども、SOI領域となる基板表面12aに精度良く凹部12cを形成できるドライエッチング法が好ましい。凹部12cを形成した後に、CVD法により形成される保護膜24にて凹部12cを埋める(図1(g))。このCVD法により形成される保護膜24は酸化膜(SiO2膜)であることが好ましい。これにより保護膜24がマスク酸化膜19と同じ酸化膜であるので、保護膜24及びマスク酸化膜19を同一のエッチング液により同時に除去できるという利点がある。
一方、上記凹部12cの深さは、後述するアニール処理後に形成される埋込み酸化膜13の体積膨張分であり、予め実験等により求められる。具体的には、上記凹部12cの深さは、基板12に注入された酸素イオン領域20の厚さと、アニール処理により酸素イオン領域20が体積膨張して形成された埋込み酸化膜13の厚さとの差であり、アニール処理後の埋込み酸化膜13の厚さの30〜80%、好ましくは55%である。通常、埋込み酸化膜13は20〜200nmの範囲内の所定厚さに形成されるが、埋込み酸化膜13の厚さが20nmである場合、上記凹部12cの深さは6〜16nm、好ましくは11nmに形成され、埋込み酸化膜13の厚さが200nmである場合、上記凹部12cの深さは105〜115nm、好ましくは110nmに形成される。ここで、上記凹部12cの深さを埋込み酸化膜13の厚さの30〜80%の範囲に限定したのは、上記保護膜24を通して基板12内に酸素イオン16を注入することができるとともに、アニール処理後のSOI領域となる基板表面12aとバルク領域となる基板表面12bとの間に生じる段差を無くすためである。なお、上記段差の全くない状態が最良であるけれども、保護膜24の目標厚さに対する誤差や埋込み酸化膜13の目標厚さに対する誤差等により僅かに段差を生じる場合があり、この段差が30nm以下であれば、後工程のフォトリソグラフィ工程においてフォーカスがずれるのを防止できる。
次にマスク酸化膜19をマスクにして基板12の表面に酸素イオン16を注入する(図1(h)及び(i))。このときの酸素イオン16の注入条件は注入量が1×1017/cm2〜2×1018/cm2、好ましくは2×1017/cm2〜5×1017/cm2であり、注入エネルギが20keV〜200keV、好ましくは60keV〜180keVである。酸素イオン16の注入後、ウエットエッチングにより基板12表面のマスク酸化膜19及び保護膜24を除去する(図1(j))。これによりSOI領域となる基板表面12aに上記凹部12cが露出する。酸素イオン注入時に、この酸素イオン注入に伴ってスパッタリングが発生するけれども、保護膜24によりSOI領域となる基板表面12aが被覆されるので、SOI領域となる基板表面12aが上記スパッタリングにより局所的にエッチングされるのを防止できる。酸素イオン注入後、基板12をフッ酸アンモニウム水溶液及びフッ酸の混合液(エッチング液)に浸漬して、表面のマスク酸化膜19及び保護膜24を除去し、更にこの基板12を酸化性雰囲気中で1300〜1380℃の温度範囲内で2〜20時間保持した後に徐冷するアニール処理を行う(図1(k))。
酸化性雰囲気とは、不活性ガスと酸素の混合ガス雰囲気を含み、アルゴン及び酸素の混合ガス雰囲気、或いは窒素及び酸素の混合ガス雰囲気が例示される。この場合における酸化性雰囲気は、酸素100容量%を含み、酸素の好ましい含有量は0.5〜90容量%であり、更に好ましい含有量は40〜70容量%である。酸素含有率が0.5%未満では後述するアニール時に基板12の表面における酸化が期待できないからである。このアニール処理により基板12の酸素イオン領域20の酸化が促進されて、基板12の内部に埋込み酸化膜13が形成される。この埋込み酸化膜13を形成する際に、埋込み酸化膜13となる酸素イオン領域20が体積膨張して、SOI領域となる基板表面12aのみが膨らんで凹部12cを埋めるように隆起し、図1(k)に示すように、SOI領域となる基板表面12aがバルク領域となる基板表面12bと同一面になる。同時に基板12の表面には、アニール処理による酸化層26が形成される。上記アニール処理により埋込み酸化膜13を形成した後、上記基板12をフッ酸アンモニウム水溶液及びフッ酸の混合液(エッチング液)に浸漬して酸化層26を除去すると(図1(m))、SOI基板11の表面は段差がなく平坦になる。このようにアニール処理後のSOI領域となる基板表面12aとバルク領域となる基板表面12bとを容易にかつ精度良く同一面にすることができる。これにより上記SOI基板11をフォトリソグラフィ工程において露光しても、そのフォーカスがずれるのを防止できる。
なお、上述のように、凹部12cを形成する工程と酸素イオン16を注入する工程との間に、CVD法により形成される保護膜24にて上記凹部12cを埋めることにより、酸素イオン注入に伴って発生するスパッタリングによりSOI領域となる基板表面12aが局所的にエッチングされるのを防止できるので、埋込み酸化膜13の厚さを均一にすることができるとともに、埋込み酸化膜13が基板12表面に露出しない。この結果、アニール処理により形成された基板12表面の酸化層26のエッチング時に埋込み酸化膜13がエッチングされないので、基板12にパーティクルの発生源となる穴が形成されることはない。
本発明実施形態のSOI基板の製造方法を工程順に示す断面図である。 従来例を示す図1に対応する断面図である。
符号の説明
11 SOI基板
12 シリコン基板
12a SOI領域となる基板表面
12b バルク領域となる基板表面
12c 凹部
13 埋込み酸化膜
16 酸素イオン
19 マスク酸化膜
24 保護膜

Claims (6)

  1. シリコン基板(12)の表面に部分的にマスク酸化膜(19)を形成する工程と、前記マスク酸化膜(19)を介して前記基板(12)の表面に酸素イオン(16)を注入する工程と、前記基板(12)をアニール処理して前記基板(12)の内部に埋込み酸化膜(13)を形成する工程とを含むSOI基板の製造方法において、
    前記マスク酸化膜(19)を形成する工程と前記酸素イオン(16)を注入する工程の間に、前記マスク酸化膜(19)の形成されていないSOI領域となる基板表面(12a)に、前記マスク酸化膜(19)の形成されたバルク領域となる基板表面(12b)より深い所定の深さの凹部(12c)を形成する工程を含むことを特徴とするSOI基板の製造方法。
  2. 凹部(12c)の深さが埋込み酸化膜(13)の厚さの30〜80%である請求項1記載のSOI基板の製造方法。
  3. SOI領域となる基板表面(12a)に凹部(12c)をSiエッチング法により形成する請求項1記載のSOI基板の製造方法。
  4. 凹部(12c)を形成する工程と酸素イオン(16)を注入する工程との間に、CVD法により形成される保護膜(24)にて前記凹部(12c)を埋める工程を含む請求項1記載のSOI基板の製造方法。
  5. Siエッチング法がドライエッチング法である請求項3記載のSOI基板の製造方法。
  6. CVD法により形成される保護膜(24)が酸化膜である請求項4記載のSOI基板の製造方法。
JP2005333618A 2005-11-18 2005-11-18 Soi基板の製造方法 Pending JP2007142134A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005333618A JP2007142134A (ja) 2005-11-18 2005-11-18 Soi基板の製造方法
US11/561,195 US7943497B2 (en) 2005-11-18 2006-11-17 Method for manufacturing an SOI substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005333618A JP2007142134A (ja) 2005-11-18 2005-11-18 Soi基板の製造方法

Publications (1)

Publication Number Publication Date
JP2007142134A true JP2007142134A (ja) 2007-06-07

Family

ID=38054109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005333618A Pending JP2007142134A (ja) 2005-11-18 2005-11-18 Soi基板の製造方法

Country Status (2)

Country Link
US (1) US7943497B2 (ja)
JP (1) JP2007142134A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222124B2 (en) 2009-06-25 2012-07-17 Sumco Corporation Method for manufacturing SIMOX wafer and SIMOX wafer
US8752911B2 (en) 2008-07-15 2014-06-17 Thomson Licensing Electronic apparatus and associated disassembly release tool

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
ES2952036T3 (es) 2013-06-12 2023-10-26 Rohinni Inc Teclado de retroiluminación con fuentes generadoras de luz depositadas
CN108770368B (zh) 2016-01-15 2022-04-12 罗茵尼公司 透过设备上的罩盖进行背光照明的设备和方法
TWI810362B (zh) * 2019-09-09 2023-08-01 聯華電子股份有限公司 形成可變電阻式記憶體單元的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119475A (en) * 1974-07-15 1976-02-16 Ibm Ionuchikomikibanno seizohoho
JPS62293761A (ja) * 1986-06-13 1987-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH02267952A (ja) * 1989-04-08 1990-11-01 Seiko Epson Corp 半導体装置の製造方法
JP2004193185A (ja) * 2002-12-09 2004-07-08 Sumitomo Mitsubishi Silicon Corp Soi基板の製造方法及びsoi基板
JP2005051139A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置および部分soi基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2998330B2 (ja) 1991-09-19 2000-01-11 日本電気株式会社 Simox基板及びその製造方法
US6881645B2 (en) * 2000-08-17 2005-04-19 Samsung Electronics Co., Ltd. Method of preventing semiconductor layers from bending and semiconductor device formed thereby
US6613639B1 (en) * 2002-01-30 2003-09-02 Lsi Logic Corporation Forming a semiconductor on implanted insulator
US6946358B2 (en) * 2003-05-30 2005-09-20 International Business Machines Corporation Method of fabricating shallow trench isolation by ultra-thin SIMOX processing
US7115463B2 (en) * 2004-08-20 2006-10-03 International Business Machines Corporation Patterning SOI with silicon mask to create box at different depths
JP2006294737A (ja) 2005-04-07 2006-10-26 Sumco Corp Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
US20090117708A1 (en) 2007-11-01 2009-05-07 Sumco Corporation Method for manufacturing soi substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119475A (en) * 1974-07-15 1976-02-16 Ibm Ionuchikomikibanno seizohoho
JPS62293761A (ja) * 1986-06-13 1987-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH02267952A (ja) * 1989-04-08 1990-11-01 Seiko Epson Corp 半導体装置の製造方法
JP2004193185A (ja) * 2002-12-09 2004-07-08 Sumitomo Mitsubishi Silicon Corp Soi基板の製造方法及びsoi基板
JP2005051139A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置および部分soi基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8752911B2 (en) 2008-07-15 2014-06-17 Thomson Licensing Electronic apparatus and associated disassembly release tool
US8222124B2 (en) 2009-06-25 2012-07-17 Sumco Corporation Method for manufacturing SIMOX wafer and SIMOX wafer

Also Published As

Publication number Publication date
US20070117361A1 (en) 2007-05-24
US7943497B2 (en) 2011-05-17

Similar Documents

Publication Publication Date Title
JP2007142134A (ja) Soi基板の製造方法
US7811878B2 (en) Method of manufacturing SOI substrate
US7718509B2 (en) Method for producing bonded wafer
US6211041B1 (en) Silicon-on-insulator (SOI) substrate and method of fabricating the same
US9570317B2 (en) Microelectronic method for etching a layer
US20070105026A1 (en) Mask, mask blank, and methods of producing these
KR101623968B1 (ko) 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
US9780191B2 (en) Method of forming spacers for a gate of a transistor
US9607840B2 (en) Method for forming spacers for a transistor gate
JP5090638B2 (ja) Soi基板を製造する方法
CN110941046B (zh) 一种soi硅光栅的制作方法
JP4483173B2 (ja) Soi基板の製造方法
JP2006245462A (ja) 転写マスクの製造方法
JP5038618B2 (ja) Soi基板の製造方法
JP2000331905A (ja) 荷電粒子線露光用転写マスクブランクスの製造方法
JP2011029618A (ja) Simoxウェーハの製造方法、simoxウェーハ
US6194319B1 (en) Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings
JP2001308025A (ja) Soi基板の製造方法
JP2002184856A (ja) 半導体素子の分離方法
JP2005268511A (ja) Soi基板の製造方法
JP2007103619A (ja) Soi基板の製造方法
JP2006245259A (ja) ステンシルマスクブランク、ステンシルマスク、及びその製造方法、並びにパターン露光方法
WO2002047134A1 (en) Stencil mask and manufacturing method thereof
JP2005303238A (ja) 荷電粒子線露光用マスクおよびその製造方法
JP2002151464A (ja) 半導体基板への穴部の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507