JP2002184856A - 半導体素子の分離方法 - Google Patents
半導体素子の分離方法Info
- Publication number
- JP2002184856A JP2002184856A JP2000382629A JP2000382629A JP2002184856A JP 2002184856 A JP2002184856 A JP 2002184856A JP 2000382629 A JP2000382629 A JP 2000382629A JP 2000382629 A JP2000382629 A JP 2000382629A JP 2002184856 A JP2002184856 A JP 2002184856A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- oxide film
- pad oxide
- trench
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 電解集中やリーク電流の増加を防止すること
を可能とする簡便な半導体素子の分離方法を提供するこ
とを課題とする。 【解決手段】 シリコン基板上にパッド酸化膜及びＳｉ
Ｎ膜を順次形成する工程と、前記ＳｉＮ膜上にフォトレ
ジストを所定のパターンに形成する工程と、前記パター
ンをマスクにしてＳｉＮ膜及びパッド酸化膜をドライエ
ッチングして開口部を形成する工程と、前記開口部の側
面におけるパッド酸化膜をエッチングして後退させる工
程と、前記開口部およびパッド酸化膜を後退させた領域
において露出したシリコン基板をドライエッチングして
トレンチを形成する工程とを含むシャロートレンチアイ
ソレーション法による半導体素子の分離方法を提供する
ことにより、上記の課題を解決する。
を可能とする簡便な半導体素子の分離方法を提供するこ
とを課題とする。 【解決手段】 シリコン基板上にパッド酸化膜及びＳｉ
Ｎ膜を順次形成する工程と、前記ＳｉＮ膜上にフォトレ
ジストを所定のパターンに形成する工程と、前記パター
ンをマスクにしてＳｉＮ膜及びパッド酸化膜をドライエ
ッチングして開口部を形成する工程と、前記開口部の側
面におけるパッド酸化膜をエッチングして後退させる工
程と、前記開口部およびパッド酸化膜を後退させた領域
において露出したシリコン基板をドライエッチングして
トレンチを形成する工程とを含むシャロートレンチアイ
ソレーション法による半導体素子の分離方法を提供する
ことにより、上記の課題を解決する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の分離
方法に関し、さらに詳しくは、シャロートレンチアイソ
レーション法による半導体素子の分離方法に関する。
方法に関し、さらに詳しくは、シャロートレンチアイソ
レーション法による半導体素子の分離方法に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化、微細化に伴
い、素子分離技術はＬＯＣＯＳ法に代わってシャロート
レンチアイソレーション［以下、「ＳＴＩ」（Shallow
TrenchIsolation）という］法が主流になっている。一
般に用いられるＳＴＩ法の主な工程を、図２を用いて以
下に順を追って説明する。
い、素子分離技術はＬＯＣＯＳ法に代わってシャロート
レンチアイソレーション［以下、「ＳＴＩ」（Shallow
TrenchIsolation）という］法が主流になっている。一
般に用いられるＳＴＩ法の主な工程を、図２を用いて以
下に順を追って説明する。
【０００３】まず、図２（ａ）に示すようにシリコン
（Ｓｉ）基板２０１上にパッド酸化膜２０２およびＳｉ
Ｎ膜２０３を形成し、フォトリソグラフィー技術を用い
てレジスト２０４をパターニングする。このフォトレジ
スト２０４をマスクとして前記パッド酸化膜２０２とＳ
ｉＮ膜２０３をドライエッチングで加工し、図２（ｂ）
に示すようにパッド酸化膜２０２及びＳｉＮ膜２０３に
開口部を形成する。次に、図２（ｃ）に示すようにレジ
ストを除去した後、図２（ｄ）に示すようにＳｉＮ膜２
０３をマスクとして露出したシリコン基板をドライエッ
チングしてトレンチを形成する。次に、図２（ｅ）に示
すように酸化処理によって、一旦トレンチ内壁に薄い酸
化膜を形成した後、希ＨＦでこの酸化膜を除去する。な
お、図中の点線で示したプロファイルは酸化前のものを
示す。次に、図２（ｆ）に示すようにＣＶＤ法を用いて
トレンチをシリコン酸化膜等の絶縁物で埋めた後、ＣＭ
Ｐ（Chemical Mechanical Polishing）法で平坦化する
ことで半導体素子の分離が行われている。
（Ｓｉ）基板２０１上にパッド酸化膜２０２およびＳｉ
Ｎ膜２０３を形成し、フォトリソグラフィー技術を用い
てレジスト２０４をパターニングする。このフォトレジ
スト２０４をマスクとして前記パッド酸化膜２０２とＳ
ｉＮ膜２０３をドライエッチングで加工し、図２（ｂ）
に示すようにパッド酸化膜２０２及びＳｉＮ膜２０３に
開口部を形成する。次に、図２（ｃ）に示すようにレジ
ストを除去した後、図２（ｄ）に示すようにＳｉＮ膜２
０３をマスクとして露出したシリコン基板をドライエッ
チングしてトレンチを形成する。次に、図２（ｅ）に示
すように酸化処理によって、一旦トレンチ内壁に薄い酸
化膜を形成した後、希ＨＦでこの酸化膜を除去する。な
お、図中の点線で示したプロファイルは酸化前のものを
示す。次に、図２（ｆ）に示すようにＣＶＤ法を用いて
トレンチをシリコン酸化膜等の絶縁物で埋めた後、ＣＭ
Ｐ（Chemical Mechanical Polishing）法で平坦化する
ことで半導体素子の分離が行われている。
【０００４】しかしながら、このようなＳＴＩ法では、
ドライエッチングによりシリコン基板にトレンチを形成
する際にできた鋭角なコーナー部２０５［図２（ｄ）、
（ｅ）および（ｆ）］が、後の工程であるゲート酸化膜
の形成後（図示せず）まで残るため、この部位において
ゲート酸化膜が局所的に薄膜化され、電解集中が起こ
り、リーク電流の増加を引き起こしたり、応力集中によ
って結晶欠陥が発生したりするといった問題が起こりや
すい。
ドライエッチングによりシリコン基板にトレンチを形成
する際にできた鋭角なコーナー部２０５［図２（ｄ）、
（ｅ）および（ｆ）］が、後の工程であるゲート酸化膜
の形成後（図示せず）まで残るため、この部位において
ゲート酸化膜が局所的に薄膜化され、電解集中が起こ
り、リーク電流の増加を引き起こしたり、応力集中によ
って結晶欠陥が発生したりするといった問題が起こりや
すい。
【０００５】これに対して、トレンチの鋭角なコーナー
部に丸みを持たせるＳＴＩ法による半導体素子の分離方
法がいくつか提案されてきたが、これらの方法では、コ
ーナー部に丸みを持たせるために、工程が複雑化し、コ
スト高になり、微細素子には適用できないというような
弊害を伴っていた。
部に丸みを持たせるＳＴＩ法による半導体素子の分離方
法がいくつか提案されてきたが、これらの方法では、コ
ーナー部に丸みを持たせるために、工程が複雑化し、コ
スト高になり、微細素子には適用できないというような
弊害を伴っていた。
【０００６】例えば、特開２０００−１００９２９号公
報では、シリコン基板にトレンチを形成する前にＳｉＮ
／パッド酸化膜の側壁にＳｉＮスペーサを設ける方法が
用いられている。しかしながら、このような方法では、
図２（ｃ）と図２（ｄ）に示される工程の間にＳｉＮ膜
をＣＶＤ法で形成する工程とそれをドライエッチにより
エッチバックする工程が増加するために、工程が複雑化
し、コスト高になる問題がある。さらに、コーナー部の
丸みの度合い（曲率半径）はスペーサの厚さや、トレン
チのエッチング条件に委ねられるため、曲率半径の制御
が難しく、特に素子が微細化されるとき、すなわちトレ
ンチの幅やトレンチの間隔が狭まったときに、スペーサ
を十分な厚さで形成できないという問題があり、微細化
には限界があった。
報では、シリコン基板にトレンチを形成する前にＳｉＮ
／パッド酸化膜の側壁にＳｉＮスペーサを設ける方法が
用いられている。しかしながら、このような方法では、
図２（ｃ）と図２（ｄ）に示される工程の間にＳｉＮ膜
をＣＶＤ法で形成する工程とそれをドライエッチにより
エッチバックする工程が増加するために、工程が複雑化
し、コスト高になる問題がある。さらに、コーナー部の
丸みの度合い（曲率半径）はスペーサの厚さや、トレン
チのエッチング条件に委ねられるため、曲率半径の制御
が難しく、特に素子が微細化されるとき、すなわちトレ
ンチの幅やトレンチの間隔が狭まったときに、スペーサ
を十分な厚さで形成できないという問題があり、微細化
には限界があった。
【０００７】一方、このようなスペーサを用いない方法
として、特開平１０−１２７１６号公報ではトレンチを
形成した後に非酸化性雰囲気中でのアニールによりコー
ナー部に丸みを持たせる方法が、特表平１１−５１３５
３８号公報ではトレンチを形成した後にパッド酸化膜を
後退させて、酸化によるコーナー部の丸めとＨＦ水溶液
による酸化層除去とを２回行うことによりコーナー部に
丸みを持たせる方法が、また特開平１１−３９３３号公
報では、トレンチに酸化物をＣＶＤ法で充填し、ＣＭＰ
で平坦化した後、酸化性雰囲気に曝して、トレンチ側壁
及びトレンチのコーナー部を選択的に酸化させる方法等
が提案されている。
として、特開平１０−１２７１６号公報ではトレンチを
形成した後に非酸化性雰囲気中でのアニールによりコー
ナー部に丸みを持たせる方法が、特表平１１−５１３５
３８号公報ではトレンチを形成した後にパッド酸化膜を
後退させて、酸化によるコーナー部の丸めとＨＦ水溶液
による酸化層除去とを２回行うことによりコーナー部に
丸みを持たせる方法が、また特開平１１−３９３３号公
報では、トレンチに酸化物をＣＶＤ法で充填し、ＣＭＰ
で平坦化した後、酸化性雰囲気に曝して、トレンチ側壁
及びトレンチのコーナー部を選択的に酸化させる方法等
が提案されている。
【０００８】しかしながら、これらの方法ではコーナー
部の曲率半径の制御は、いずれも酸化量に委ねられるた
め、所望の曲率半径が得られるまで、酸化量を増やして
いく必要があった。そのため、図３に示すように、酸化
によってトレンチ全体の幅が拡がるため、素子形成領域
が狭くなってしまい、微細化には限界があった。
部の曲率半径の制御は、いずれも酸化量に委ねられるた
め、所望の曲率半径が得られるまで、酸化量を増やして
いく必要があった。そのため、図３に示すように、酸化
によってトレンチ全体の幅が拡がるため、素子形成領域
が狭くなってしまい、微細化には限界があった。
【０００９】
【発明が解決しようとする課題】以上のように、従来の
ＳＴＩ法では、トレンチのコーナー部に丸みを持たせよ
うとすると、工程が複雑になるか、あるいは酸化によっ
て所望の丸みを持たせる場合には、トレンチ自体の幅が
拡がってしまい、素子形成領域と素子分離領域が狭ピッ
チな微細素子分離ができないという問題がトレードオフ
になっていた。
ＳＴＩ法では、トレンチのコーナー部に丸みを持たせよ
うとすると、工程が複雑になるか、あるいは酸化によっ
て所望の丸みを持たせる場合には、トレンチ自体の幅が
拡がってしまい、素子形成領域と素子分離領域が狭ピッ
チな微細素子分離ができないという問題がトレードオフ
になっていた。
【００１０】本発明は、かかる問題に鑑みてなされたも
のであり、工程が複雑にならず、かつ、微細素子分離を
可能としながら、トレンチのコーナー部に丸みを持たせ
ることができ、上記のようなトレードオフを解決するこ
とができる。
のであり、工程が複雑にならず、かつ、微細素子分離を
可能としながら、トレンチのコーナー部に丸みを持たせ
ることができ、上記のようなトレードオフを解決するこ
とができる。
【００１１】
【課題を解決するための手段】まず、本発明では、トレ
ンチを形成すると同時にトレンチのコーナー部に丸みを
持たせるため、トレンチ全体の幅が大きくなる問題を解
決できる。そのために、本発明では、トレンチを形成す
る前に、トレンチを形成するためのマスクの開口部にお
ける側面の一部を後退させて、トレンチのコーナー部を
露出させる工程を新規に設ける。
ンチを形成すると同時にトレンチのコーナー部に丸みを
持たせるため、トレンチ全体の幅が大きくなる問題を解
決できる。そのために、本発明では、トレンチを形成す
る前に、トレンチを形成するためのマスクの開口部にお
ける側面の一部を後退させて、トレンチのコーナー部を
露出させる工程を新規に設ける。
【００１２】かくして本発明によれば、シャロートレン
チアイソレーション法による半導体素子の分離方法であ
って、シリコン基板上にパッド酸化膜及びＳｉＮ膜を順
次形成する工程と、前記ＳｉＮ膜上にフォトレジストを
所定のパターンに形成する工程と、前記パターンをマス
クにしてＳｉＮ膜及びパッド酸化膜をドライエッチング
して開口部を形成する工程と、前記開口部の側面におけ
るパッド酸化膜をエッチングして後退させる工程と、前
記開口部およびパッド酸化膜を後退させた領域におい
て、露出したシリコン基板をドライエッチングしてトレ
ンチを形成する工程とを含むことを特徴とする半導体素
子の分離方法が提供される。
チアイソレーション法による半導体素子の分離方法であ
って、シリコン基板上にパッド酸化膜及びＳｉＮ膜を順
次形成する工程と、前記ＳｉＮ膜上にフォトレジストを
所定のパターンに形成する工程と、前記パターンをマス
クにしてＳｉＮ膜及びパッド酸化膜をドライエッチング
して開口部を形成する工程と、前記開口部の側面におけ
るパッド酸化膜をエッチングして後退させる工程と、前
記開口部およびパッド酸化膜を後退させた領域におい
て、露出したシリコン基板をドライエッチングしてトレ
ンチを形成する工程とを含むことを特徴とする半導体素
子の分離方法が提供される。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図１
を用いて説明する。なお、この実施の形態は本発明の一
例を示すものであり、これにより本発明は限定されな
い。
を用いて説明する。なお、この実施の形態は本発明の一
例を示すものであり、これにより本発明は限定されな
い。
【００１４】図１は半導体素子の分離方法を示す模式工
程図である。図１（ａ）に示すように、シリコン（Ｓ
ｉ）基板１０１上に公知の方法でパッド酸化膜１０２と
ＳｉＮ膜１０３をこの順で形成して、ＳｉＮ膜１０３上
にフォトリソグラフィー技術を用いてレジスト１０４を
所定のパターンにパターニングする。次に、図１（ｂ）
に示すようにレジスト１０４をマスクとして、ＳｉＮ膜
１０３とパッド酸化膜１０２をドライエッチングし、Ｓ
ｉＮ膜とパッド酸化膜に開口部を形成する。次に、図１
（ｃ）に示すようにレジスト１０４を酸素アッシングで
除去した後、開口部の側面におけるパッド酸化膜１０２
をエッチングして後退させる。
程図である。図１（ａ）に示すように、シリコン（Ｓ
ｉ）基板１０１上に公知の方法でパッド酸化膜１０２と
ＳｉＮ膜１０３をこの順で形成して、ＳｉＮ膜１０３上
にフォトリソグラフィー技術を用いてレジスト１０４を
所定のパターンにパターニングする。次に、図１（ｂ）
に示すようにレジスト１０４をマスクとして、ＳｉＮ膜
１０３とパッド酸化膜１０２をドライエッチングし、Ｓ
ｉＮ膜とパッド酸化膜に開口部を形成する。次に、図１
（ｃ）に示すようにレジスト１０４を酸素アッシングで
除去した後、開口部の側面におけるパッド酸化膜１０２
をエッチングして後退させる。
【００１５】パッド酸化膜を後退させるために行うエッ
チングとしては、ウエットエッチングが好ましく、ディ
ップ方式またはスピン方式のいずれでもよい。ウエット
エッチングで使用する薬液としては、例えば希ＨＦやＨ
ＦとＮＨ4Ｆとの混合液を用いることができる。ウエッ
トエッチングを行う装置としては、公知のものがいずれ
も使用でき、例えば浸漬式エッチング装置、減圧脱気液
浸漬式エッチング装置、スプレー式エッチング装置、噴
流式エッチング装置などが挙げられる。
チングとしては、ウエットエッチングが好ましく、ディ
ップ方式またはスピン方式のいずれでもよい。ウエット
エッチングで使用する薬液としては、例えば希ＨＦやＨ
ＦとＮＨ4Ｆとの混合液を用いることができる。ウエッ
トエッチングを行う装置としては、公知のものがいずれ
も使用でき、例えば浸漬式エッチング装置、減圧脱気液
浸漬式エッチング装置、スプレー式エッチング装置、噴
流式エッチング装置などが挙げられる。
【００１６】また、パッド酸化膜の後退量は、所望する
トレンチコーナー部の曲率半径に合わせて適宜調節され
るが、通常１０〜２０ｎｍ程度であり、１５〜２０ｎｍ
が好ましい。このようにパッド酸化膜を後退させること
により、トレンチのコーナー部１０５が露出することに
なり、この部分が、次のトレンチを形成する工程の際に
プラズマに曝されることになる。
トレンチコーナー部の曲率半径に合わせて適宜調節され
るが、通常１０〜２０ｎｍ程度であり、１５〜２０ｎｍ
が好ましい。このようにパッド酸化膜を後退させること
により、トレンチのコーナー部１０５が露出することに
なり、この部分が、次のトレンチを形成する工程の際に
プラズマに曝されることになる。
【００１７】次に、図１（ｄ）に示すようにＳｉＮ膜を
マスクとして、シリコン基板をドライエッチングするこ
とにより、トレンチを形成する。このとき、上記の工程
により、露出したコーナー部１０５も同時にドライエッ
チングされ、この部分に丸みを持たせることができる。
ドライエッチングとしては、例えば気相エッチング、プ
ラズマエッチング、反応性イオンエッチング、スパッタ
エッチング、イオンビームエッチング、光エッチングな
どが挙げられる。中でも、開口部におけるシリコン基板
だけではなく、露出したコーナー部１０５をも効果的に
エッチングする点において、等方性のエッチング、すな
わち気相エッチング、プラズマエッチング、光エッチン
グが好ましく、プラズマエッチングがさらに好ましい。
マスクとして、シリコン基板をドライエッチングするこ
とにより、トレンチを形成する。このとき、上記の工程
により、露出したコーナー部１０５も同時にドライエッ
チングされ、この部分に丸みを持たせることができる。
ドライエッチングとしては、例えば気相エッチング、プ
ラズマエッチング、反応性イオンエッチング、スパッタ
エッチング、イオンビームエッチング、光エッチングな
どが挙げられる。中でも、開口部におけるシリコン基板
だけではなく、露出したコーナー部１０５をも効果的に
エッチングする点において、等方性のエッチング、すな
わち気相エッチング、プラズマエッチング、光エッチン
グが好ましく、プラズマエッチングがさらに好ましい。
【００１８】ドライエッチングに用いられるエッチング
ガスとしては、Ｃｌ2、ＨＢｒ、ＳＦ6、ＣＨＦ3、Ｃ4Ｆ
8、ＣＦ4などのＣｌ系またはＦ系ガスが挙げられる。こ
れらは単独で、または２つ以上組合わせて用いることが
できる。中でも、露出したコーナー部１０５を効果的に
エッチングする点において、側壁にデポ物が堆積し難い
ガスを用いるのが好ましく、そのようなガスとしては、
例えばＣｌ2とＦを含むガス（例えば、ＣＦ4、ＳＦ6、
ＣＨＦ3、Ｃ4Ｆ8等）の混合ガスが挙げられる。
ガスとしては、Ｃｌ2、ＨＢｒ、ＳＦ6、ＣＨＦ3、Ｃ4Ｆ
8、ＣＦ4などのＣｌ系またはＦ系ガスが挙げられる。こ
れらは単独で、または２つ以上組合わせて用いることが
できる。中でも、露出したコーナー部１０５を効果的に
エッチングする点において、側壁にデポ物が堆積し難い
ガスを用いるのが好ましく、そのようなガスとしては、
例えばＣｌ2とＦを含むガス（例えば、ＣＦ4、ＳＦ6、
ＣＨＦ3、Ｃ4Ｆ8等）の混合ガスが挙げられる。
【００１９】これにより、図５に示すように露出したコ
ーナー部１０５のようなイオン衝撃が起こらない領域で
も等方運動するラジカルが拡散することによって、その
領域に浸入していき、露出しているシリコン基板がエッ
チングされて、コーナー部（１０５）に丸みを持たせる
ことができる。ドライエッチングに用いられる装置とし
ては、上記のドライエッチングの方式に合わせて適宜選
択されるが、例えばＥＣＲプラズマ装置、誘導結合プラ
ズマ装置、へリコン励起型プラズマ装置等の低圧力・高
密度プラズマ装置が挙げられる。中でも誘導結合プラズ
マエッチング装置が好ましい。
ーナー部１０５のようなイオン衝撃が起こらない領域で
も等方運動するラジカルが拡散することによって、その
領域に浸入していき、露出しているシリコン基板がエッ
チングされて、コーナー部（１０５）に丸みを持たせる
ことができる。ドライエッチングに用いられる装置とし
ては、上記のドライエッチングの方式に合わせて適宜選
択されるが、例えばＥＣＲプラズマ装置、誘導結合プラ
ズマ装置、へリコン励起型プラズマ装置等の低圧力・高
密度プラズマ装置が挙げられる。中でも誘導結合プラズ
マエッチング装置が好ましい。
【００２０】ドライエッチングにおいて、例えば、エッ
チングガスとしてＣＦ4およびＣｌ2を用いて、誘導結合
プラズマエッチング装置によりエッチングを行う場合
は、ソースパワーが４００〜８００ｗ程度、バイアスパ
ワーが１０〜５０ｗ程度、圧力が３〜６０ｍＴ程度、Ｃ
Ｆ4が２０〜５０ｓｃｃｍ程度、およびＣｌ2が２０〜４
０ｓｃｃｍ程度の条件で行うことができる。
チングガスとしてＣＦ4およびＣｌ2を用いて、誘導結合
プラズマエッチング装置によりエッチングを行う場合
は、ソースパワーが４００〜８００ｗ程度、バイアスパ
ワーが１０〜５０ｗ程度、圧力が３〜６０ｍＴ程度、Ｃ
Ｆ4が２０〜５０ｓｃｃｍ程度、およびＣｌ2が２０〜４
０ｓｃｃｍ程度の条件で行うことができる。
【００２１】また、トレンチの形成は、第１のエッチン
グおよび第２のエッチングの２段階で行うのが好まし
い。第１のエッチングでは、エッチングガスとして、側
壁にデポ物が堆積し難いＣｌ2ガスおよびＦを含むガス
（例えばＣＦ4、ＳＦ6、ＣＨＦ3、Ｃ4Ｆ8等）の混合ガ
ス、好ましくはＣｌ2及びＣＦ4ガスの混合ガスを用い
て、デポ物による側壁保護が起きないようにしてドライ
エッチングする。これによって、図５に示すようにパッ
ド酸化膜を後退させたようなイオン衝撃が起こらない領
域でも等方運動するラジカルが拡散することによって、
その領域に浸入していき、露出しているシリコン基板が
エッチングされて、コーナー部（１０５）に丸みを持た
せることができる。
グおよび第２のエッチングの２段階で行うのが好まし
い。第１のエッチングでは、エッチングガスとして、側
壁にデポ物が堆積し難いＣｌ2ガスおよびＦを含むガス
（例えばＣＦ4、ＳＦ6、ＣＨＦ3、Ｃ4Ｆ8等）の混合ガ
ス、好ましくはＣｌ2及びＣＦ4ガスの混合ガスを用い
て、デポ物による側壁保護が起きないようにしてドライ
エッチングする。これによって、図５に示すようにパッ
ド酸化膜を後退させたようなイオン衝撃が起こらない領
域でも等方運動するラジカルが拡散することによって、
その領域に浸入していき、露出しているシリコン基板が
エッチングされて、コーナー部（１０５）に丸みを持た
せることができる。
【００２２】第１のエッチングにおいて、例えば、エッ
チングガスとしてＣＦ4およびＣｌ2を用いて、誘導結合
プラズマエッチング装置によりエッチングを行う場合
は、ソースパワーが４００〜８００ｗ程度、バイアスパ
ワーが１０〜５０ｗ程度、圧力が３〜６０ｍＴ程度、Ｃ
Ｆ4が２０〜５０ｓｃｃｍ程度、Ｃｌ2が２０〜４０ｓｃ
ｃｍ程度の条件で行うことができる。次に、第２のエッ
チングでは、従来から一般に用いられるエッチング条件
が適応できる。従って、エッチングガスとしては、例え
ばＣｌ2、ＨＢｒ、Ｏ2ガス等を用いることができ、開口
部およびトレンチの側壁に酸化物や臭化物のデポ物を堆
積させ、側壁を保護しながらエッチングすることができ
る。中でも、エッチングガスは、ＨＢｒガスまたは少な
くともＨＢｒを含む混合ガス（例えばＨＢｒ／Ｃｌ2／
Ｏ2の混合ガス）が好ましい。
チングガスとしてＣＦ4およびＣｌ2を用いて、誘導結合
プラズマエッチング装置によりエッチングを行う場合
は、ソースパワーが４００〜８００ｗ程度、バイアスパ
ワーが１０〜５０ｗ程度、圧力が３〜６０ｍＴ程度、Ｃ
Ｆ4が２０〜５０ｓｃｃｍ程度、Ｃｌ2が２０〜４０ｓｃ
ｃｍ程度の条件で行うことができる。次に、第２のエッ
チングでは、従来から一般に用いられるエッチング条件
が適応できる。従って、エッチングガスとしては、例え
ばＣｌ2、ＨＢｒ、Ｏ2ガス等を用いることができ、開口
部およびトレンチの側壁に酸化物や臭化物のデポ物を堆
積させ、側壁を保護しながらエッチングすることができ
る。中でも、エッチングガスは、ＨＢｒガスまたは少な
くともＨＢｒを含む混合ガス（例えばＨＢｒ／Ｃｌ2／
Ｏ2の混合ガス）が好ましい。
【００２３】なお、一般にシリコン基板のドライエッチ
ングでは、電荷を持たず等方運動するＣｌやＢｒ等のラ
ジカルのウェハ表面への吸着と、プラスの電荷を持ち、
電界加速によりウェーハに垂直入射するイオンの衝撃の
相乗効果によりエッチングが起こる、いわゆるイオンア
シストエッチング反応により、シリコン基板のパターン
底部における深さ方向へのエッチングが進む。しかしな
がら、イオン衝撃が起こらないパターン側壁へは酸化物
や臭化物のデポジション反応が起こり、図４に示すよう
に側壁はこのデポ物４０４によって反応性ラジカルから
保護されて横方向へのエッチングが起こらないようにな
っている。
ングでは、電荷を持たず等方運動するＣｌやＢｒ等のラ
ジカルのウェハ表面への吸着と、プラスの電荷を持ち、
電界加速によりウェーハに垂直入射するイオンの衝撃の
相乗効果によりエッチングが起こる、いわゆるイオンア
シストエッチング反応により、シリコン基板のパターン
底部における深さ方向へのエッチングが進む。しかしな
がら、イオン衝撃が起こらないパターン側壁へは酸化物
や臭化物のデポジション反応が起こり、図４に示すよう
に側壁はこのデポ物４０４によって反応性ラジカルから
保護されて横方向へのエッチングが起こらないようにな
っている。
【００２４】第２のエッチングにおいて、例えば、エッ
チングガスとしてＨＢｒ、Ｃｌ2、Ｏ2 を用いて、誘導
結合プラズマエッチング装置によりエッチングを行った
場合は、ソースパワーが５００〜８００ｗ程度、バイア
スパワーが１００〜２００ｗ程度、圧力が３０〜６０ｍ
Ｔ程度、ＨＢｒが８０〜１４０ｓｃｃｍ程度、Ｃｌ2が
０〜１０ｓｃｃｍ程度、Ｏ2が１〜３ｓｃｃｍ程度の条
件で行うことができる。
チングガスとしてＨＢｒ、Ｃｌ2、Ｏ2 を用いて、誘導
結合プラズマエッチング装置によりエッチングを行った
場合は、ソースパワーが５００〜８００ｗ程度、バイア
スパワーが１００〜２００ｗ程度、圧力が３０〜６０ｍ
Ｔ程度、ＨＢｒが８０〜１４０ｓｃｃｍ程度、Ｃｌ2が
０〜１０ｓｃｃｍ程度、Ｏ2が１〜３ｓｃｃｍ程度の条
件で行うことができる。
【００２５】シリコン基板は、第２のエッチングにより
所望のテーパ角度に適宜調整して加工されるが、本発明
では、通常、７５〜８５°程度のテーパー角度に加工さ
れるのが好ましい。本発明の方法においては、上記のと
おり、トレンチを形成すると同時にコーナー部に丸みを
持たせた後、図１（ｅ）に示すように通常のＳＴＩ工程
で用いられるトレンチ内壁の酸化を行い、薄く酸化膜を
形成して、この酸化膜をＨＦ溶液を用いたウエットエッ
チングで除去する工程を行ってもよい。なお、この工程
の目的は、シリコン基板にトレンチを形成したときに導
入されたエッチングダメージ層の除去と、トレンチのコ
ーナー部の丸みを滑らかに仕上げることである。
所望のテーパ角度に適宜調整して加工されるが、本発明
では、通常、７５〜８５°程度のテーパー角度に加工さ
れるのが好ましい。本発明の方法においては、上記のと
おり、トレンチを形成すると同時にコーナー部に丸みを
持たせた後、図１（ｅ）に示すように通常のＳＴＩ工程
で用いられるトレンチ内壁の酸化を行い、薄く酸化膜を
形成して、この酸化膜をＨＦ溶液を用いたウエットエッ
チングで除去する工程を行ってもよい。なお、この工程
の目的は、シリコン基板にトレンチを形成したときに導
入されたエッチングダメージ層の除去と、トレンチのコ
ーナー部の丸みを滑らかに仕上げることである。
【００２６】本発明の方法におけるＳＴＩ法では、丸み
の曲率半径はパッド酸化膜の後退量とトレンチのドライ
エッチングの条件によって決まるため、酸化工程はダメ
ージ除去のためだけの必要最小限の酸化量でとどめるこ
とが可能となる。従って、酸化により素子分離領域が拡
がることはなく、本発明の方法は微細素子分離にも対応
可能である。本発明の方法では、トレンチを形成した
後、図１（ｆ）に示すように、通常のＳＴＩ法と同様に
例えばＣＶＤ法によって酸化膜を埋めこみ、エッチング
やＣＭＰ法によって平坦化することができる。
の曲率半径はパッド酸化膜の後退量とトレンチのドライ
エッチングの条件によって決まるため、酸化工程はダメ
ージ除去のためだけの必要最小限の酸化量でとどめるこ
とが可能となる。従って、酸化により素子分離領域が拡
がることはなく、本発明の方法は微細素子分離にも対応
可能である。本発明の方法では、トレンチを形成した
後、図１（ｆ）に示すように、通常のＳＴＩ法と同様に
例えばＣＶＤ法によって酸化膜を埋めこみ、エッチング
やＣＭＰ法によって平坦化することができる。
【００２７】
【発明の効果】本発明の方法によれば、工程が複雑にな
らず、簡便な方法でトレンチのコーナー部に丸みを持た
せることが可能となる。また、トレンチを形成すると同
時にコーナー部に丸みを持たせるため、素子形成領域を
狭めることなく、微細素子の分離に適用できる。さら
に、丸みの曲率半径はパッド酸化膜の後退量とトレンチ
の形成のためのエッチング条件で任意に簡単に調整する
ことができ、従来の酸化による方法のように酸化時間や
酸化条件に制約されない。
らず、簡便な方法でトレンチのコーナー部に丸みを持た
せることが可能となる。また、トレンチを形成すると同
時にコーナー部に丸みを持たせるため、素子形成領域を
狭めることなく、微細素子の分離に適用できる。さら
に、丸みの曲率半径はパッド酸化膜の後退量とトレンチ
の形成のためのエッチング条件で任意に簡単に調整する
ことができ、従来の酸化による方法のように酸化時間や
酸化条件に制約されない。
【図１】本発明によるＳＴＩ法の模式工程図である。
【図２】従来技術によるＳＴＩ法の模式工程図である。
【図３】従来の酸化によるトレンチのコーナー部に丸み
を持たせたるための方法を例示する断面図である。
を持たせたるための方法を例示する断面図である。
【図４】従来技術のトレンチのエッチング時の模式断面
図である。
図である。
【図５】本発明によるトレンチのエッチング時の模式断
面図である。
面図である。
１０１、２０１、３０１、４０１ Ｓｉ基板 １０２、２０２、３０２、４０２ パッド酸化膜 １０３、２０３、３０３、４０３ ＳｉＮ膜 １０４、２０４、 レジスト ４０４ 側壁デポ物 １０５、２０５、３０５ コーナー部
フロントページの続き Ｆターム(参考） 5F004 BA20 CA02 DA00 DA01 DA04 DA16 DA18 DA26 DB01 DB03 DB07 EA09 EB04 5F032 AA16 AA36 AA44 AA77 DA23 DA24 DA26 DA27 DA28 DA33 DA78 5F043 AA32 BB22 DD13 EE07 FF01 GG05 GG10
Claims (6)
- 【請求項１】 シャロートレンチアイソレーション法に
よる半導体素子の分離方法であって、 シリコン基板上にパッド酸化膜及びＳｉＮ膜を順次形成
する工程と、 前記ＳｉＮ膜上にフォトレジストを所定のパターンに形
成する工程と、 前記パターンをマスクにしてＳｉＮ膜及びパッド酸化膜
をドライエッチングして開口部を形成する工程と、 前記開口部の側面におけるパッド酸化膜をエッチングし
て後退させる工程と、 前記開口部およびパッド酸化膜を後退させた領域におい
て露出したシリコン基板をドライエッチングしてトレン
チを形成する工程とを含むことを特徴とする半導体素子
の分離方法。 - 【請求項２】 パッド酸化膜を１００〜２００Å程度の
エッチング量で後退させる請求項１に記載の半導体素子
の分離方法。 - 【請求項３】 パッド酸化膜を後退させた領域において
露出したシリコン基板を等方性のエッチングによりドラ
イエッチングする請求項１又は２に記載の半導体素子の
分離方法。 - 【請求項４】 第１のエッチング及び第２のエッチング
の２段階でシリコン基板にトレンチを形成する請求項１
〜３のいずれかに記載の半導体素子の分離方法。 - 【請求項５】 第１のエッチングではＣｌ2ガスとＦを
含むガスとの混合ガスを用いてドライエッチングし、第
２のエッチングではＨＢｒガスまたは少なくともＨＢｒ
を含む混合ガスを用いてテーパ形状にドライエッチング
する請求項４に記載の半導体素子の分離方法。 - 【請求項６】 第１のエッチングではＣｌ2ガスとＣＦ4
ガスとの混合ガスを用いて開口部およびパッド酸化膜を
後退させた領域において露出したシリコン基板をドライ
エッチングする請求項４又は５に記載の半導体素子の分
離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382629A JP2002184856A (ja) | 2000-12-15 | 2000-12-15 | 半導体素子の分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382629A JP2002184856A (ja) | 2000-12-15 | 2000-12-15 | 半導体素子の分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002184856A true JP2002184856A (ja) | 2002-06-28 |
Family
ID=18850423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000382629A Pending JP2002184856A (ja) | 2000-12-15 | 2000-12-15 | 半導体素子の分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002184856A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006045656A (ja) * | 2004-08-09 | 2006-02-16 | Fuji Xerox Co Ltd | シリコン構造体製造方法、モールド金型製造方法、成形部材製造方法、シリコン構造体、インクジェット記録ヘッド、及び、画像形成装置 |
| JP2006237182A (ja) * | 2005-02-24 | 2006-09-07 | Hitachi High-Technologies Corp | 半導体の製造方法 |
| JP2008251846A (ja) * | 2007-03-30 | 2008-10-16 | Hitachi High-Technologies Corp | 半導体の製造方法 |
| CN100440453C (zh) * | 2005-10-17 | 2008-12-03 | 恩益禧电子股份有限公司 | 半导体装置的制造方法 |
| JP2009302528A (ja) * | 2008-06-11 | 2009-12-24 | Magnachip Semiconductor Ltd | 半導体素子のトリプルゲート形成方法 |
-
2000
- 2000-12-15 JP JP2000382629A patent/JP2002184856A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006045656A (ja) * | 2004-08-09 | 2006-02-16 | Fuji Xerox Co Ltd | シリコン構造体製造方法、モールド金型製造方法、成形部材製造方法、シリコン構造体、インクジェット記録ヘッド、及び、画像形成装置 |
| JP4665455B2 (ja) * | 2004-08-09 | 2011-04-06 | 富士ゼロックス株式会社 | シリコン構造体製造方法、モールド金型製造方法、成形部材製造方法、シリコン構造体、インクジェット記録ヘッド、及び、画像形成装置 |
| JP2006237182A (ja) * | 2005-02-24 | 2006-09-07 | Hitachi High-Technologies Corp | 半導体の製造方法 |
| CN100440453C (zh) * | 2005-10-17 | 2008-12-03 | 恩益禧电子股份有限公司 | 半导体装置的制造方法 |
| US7462562B2 (en) | 2005-10-17 | 2008-12-09 | Nec Electronics Corporation | Fabrication method of semiconductor device |
| JP2008251846A (ja) * | 2007-03-30 | 2008-10-16 | Hitachi High-Technologies Corp | 半導体の製造方法 |
| JP2009302528A (ja) * | 2008-06-11 | 2009-12-24 | Magnachip Semiconductor Ltd | 半導体素子のトリプルゲート形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6303413B1 (en) | Method of forming a shallow and deep trench isolation (SDTI) suitable for silicon on insulator (SOI) substrates | |
| US7601576B2 (en) | Method for fabricating semiconductor device | |
| US20070090446A1 (en) | Hardmask etch for gate polyetch | |
| JPH1092798A (ja) | 単結晶シリコンのエッチング方法 | |
| KR100607326B1 (ko) | 반도체 소자의 제조방법 | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
| KR20040099533A (ko) | 집적 회로 소자 리세스 트랜지스터의 제조 방법 및 이에의해 제조된 집적회로 소자 리세스 트랜지스터 | |
| US6828248B1 (en) | Method of pull back for forming shallow trench isolation | |
| JP2956602B2 (ja) | ドライエッチング方法 | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| US20040018695A1 (en) | Methods of forming trench isolation within a semiconductor substrate | |
| US6500727B1 (en) | Silicon shallow trench etching with round top corner by photoresist-free process | |
| JP3891087B2 (ja) | ポリシリコンエッチング方法 | |
| JPH07235590A (ja) | 半導体装置の製造方法 | |
| US6140206A (en) | Method to form shallow trench isolation structures | |
| JP3063710B2 (ja) | 半導体装置の製造方法 | |
| JP2002184856A (ja) | 半導体素子の分離方法 | |
| US6613651B1 (en) | Integrated circuit isolation system | |
| JPH0969511A (ja) | 半導体装置の製造方法 | |
| JP3323190B2 (ja) | ドライエッチング方法、半導体装置の製造方法及びドライエッチング装置 | |
| US8569143B2 (en) | Methods of fabricating a semiconductor IC having a hardened shallow trench isolation (STI) | |
| CN112117192A (zh) | 半导体结构的形成方法 | |
| US6972242B2 (en) | Methods to fabricate semiconductor devices | |
| JP2002134470A (ja) | 半導体装置の製造方法、及び半導体装置 |