JP2956602B2 - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JP2956602B2 JP2956602B2 JP8223573A JP22357396A JP2956602B2 JP 2956602 B2 JP2956602 B2 JP 2956602B2 JP 8223573 A JP8223573 A JP 8223573A JP 22357396 A JP22357396 A JP 22357396A JP 2956602 B2 JP2956602 B2 JP 2956602B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- silicon substrate
- dry etching
- dry
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000001312 dry etching Methods 0.000 title claims description 28
- 238000005530 etching Methods 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 22
- 239000007795 chemical reaction product Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 229910052814 silicon oxide Inorganic materials 0.000 description 28
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910004012 SiCx Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 102220491117 Putative postmeiotic segregation increased 2-like protein 1_C23F_mutation Human genes 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- ing And Chemical Polishing (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体装置の製造工
程に用いられるシリコン基板のエッチング方法に関す
る。
程に用いられるシリコン基板のエッチング方法に関す
る。
【0002】
【従来の技術】近年、LSIデバイスは高い集積度を得
るために微細化が求められている。当然のことながら素
子分離領域の形成に関しても微細化が求められており、
この問題を解決する方法として素子分離領域に細くて深
い溝を掘り、この溝内に絶縁物を埋め込み素子分離を行
う方法が考えられている。この方法において気をつけな
ければならないことは絶縁物を埋め込む際に、デバイス
の信頼性を確保するために溝内に空洞を生じさせてはい
けないということである。
るために微細化が求められている。当然のことながら素
子分離領域の形成に関しても微細化が求められており、
この問題を解決する方法として素子分離領域に細くて深
い溝を掘り、この溝内に絶縁物を埋め込み素子分離を行
う方法が考えられている。この方法において気をつけな
ければならないことは絶縁物を埋め込む際に、デバイス
の信頼性を確保するために溝内に空洞を生じさせてはい
けないということである。
【0003】溝内に絶縁物を埋め込む際に空洞が生ずる
ことを防ぐ方法は特開平1−107554号公報に記さ
れており、図7を用いて説明する。はじめに図7(a)
に示すように、シリコン基板701上のシリコン酸化膜
702を、溝を形成する部分のみパターニングする。次
に図7(b)に示すように、シリコン酸化膜702をマ
スクとして等方性のプラズマエッチングをシリコン基板
701に対して行う。すると断面円弧状の凹みが形成さ
れる。さらに、図7(c)に示すように、この凹みをシ
リコン酸化膜702をマスクとして異方性のシリコンエ
ッチングを行い、所望の深さの溝703を形成する。次
に図7(d)に示すように、マスクのシリコン酸化膜7
02を除去する。すると、形成された溝は開口部にテー
パー704がついた形状となる。次にシリコン酸化膜7
05を溝に埋め込み、エッチバック法による平坦化技術
を適用すると図7(e)に示すようなシリコン酸化膜7
05を埋め込んだ溝による素子分離が完成する。
ことを防ぐ方法は特開平1−107554号公報に記さ
れており、図7を用いて説明する。はじめに図7(a)
に示すように、シリコン基板701上のシリコン酸化膜
702を、溝を形成する部分のみパターニングする。次
に図7(b)に示すように、シリコン酸化膜702をマ
スクとして等方性のプラズマエッチングをシリコン基板
701に対して行う。すると断面円弧状の凹みが形成さ
れる。さらに、図7(c)に示すように、この凹みをシ
リコン酸化膜702をマスクとして異方性のシリコンエ
ッチングを行い、所望の深さの溝703を形成する。次
に図7(d)に示すように、マスクのシリコン酸化膜7
02を除去する。すると、形成された溝は開口部にテー
パー704がついた形状となる。次にシリコン酸化膜7
05を溝に埋め込み、エッチバック法による平坦化技術
を適用すると図7(e)に示すようなシリコン酸化膜7
05を埋め込んだ溝による素子分離が完成する。
【0004】また特開昭58−9333号公報にも溝内
に絶縁物を埋め込む際に空洞が生ずることを防ぐ方法と
して、溝の上部の傾斜がほぼ30〜65°、溝の下部の
傾斜がほぼ70〜90°である断面形状の溝を形成する
方法が示されている。
に絶縁物を埋め込む際に空洞が生ずることを防ぐ方法と
して、溝の上部の傾斜がほぼ30〜65°、溝の下部の
傾斜がほぼ70〜90°である断面形状の溝を形成する
方法が示されている。
【0005】
【発明が解決しようとする課題】しかし、これら2つの
溝の形成方法は特開平1−107554号公報でははじ
めのシリコン基板のエッチングにおいて、特開昭58−
9333号公報では溝の上部の傾斜を得るエッチングに
おいて、どちらも等方性のエッチングを行っている。こ
のため、デバイスの設計において水平方向のエッチング
量を考慮しなければならないために、デバイスの高集積
化、微細化には対応が困難となるという問題がある。
溝の形成方法は特開平1−107554号公報でははじ
めのシリコン基板のエッチングにおいて、特開昭58−
9333号公報では溝の上部の傾斜を得るエッチングに
おいて、どちらも等方性のエッチングを行っている。こ
のため、デバイスの設計において水平方向のエッチング
量を考慮しなければならないために、デバイスの高集積
化、微細化には対応が困難となるという問題がある。
【0006】等方性エッチングを行わずに溝を形成し、
かつ溝内に空洞が生ずることなく絶縁膜を埋め込む方法
は特開昭63−124420号公報にエッチングガスと
してプラズマ重合により堆積を生じるガス、あるいはエ
ッチング生成物と反応して堆積を生ずるガスを用い、ガ
ス圧力を0.01Torr未満に設定し、かつ試料の温
度を70℃未満に冷却し、溝の断面形状をテーパー化す
ることにより絶縁膜の埋め込み性を改善する方法が記さ
れている。
かつ溝内に空洞が生ずることなく絶縁膜を埋め込む方法
は特開昭63−124420号公報にエッチングガスと
してプラズマ重合により堆積を生じるガス、あるいはエ
ッチング生成物と反応して堆積を生ずるガスを用い、ガ
ス圧力を0.01Torr未満に設定し、かつ試料の温
度を70℃未満に冷却し、溝の断面形状をテーパー化す
ることにより絶縁膜の埋め込み性を改善する方法が記さ
れている。
【0007】この他、溝の断面形状をテーパー化する方
法としては、特開平2−84721号公報に塩化ホウ素
と窒素を含むガス系によりエッチングを行う方法が記さ
れている。
法としては、特開平2−84721号公報に塩化ホウ素
と窒素を含むガス系によりエッチングを行う方法が記さ
れている。
【0008】しかし、特開昭63−124420号公報
による方法は、マスク材料としてシリコン酸化膜を用い
る場合可能であるがフォトレジストをマスクに用いた場
合同様のエッチングを行うことは困難であった。これは
マスク材料により、エッチング中の反応生成物が異な
り、溝側壁保護効果に大きく影響するためである。シリ
コン酸化膜がマスクの場合はSiOX 、フォトレジスト
がマスクの場合にはSiCX が、反応生成物中に含まれ
溝側壁部に堆積する。SiCx による側壁保護効果はS
iOX に比べ小さく、よって、フォトレジストマスクに
て垂直及び順テーパー形状の溝を形成するのは困難であ
る。また特開平2−84721号公報による方法では、
側壁保護膜がホウ素と窒素から成る膜であるため非常に
強固でエッチング後の除去が非常に困難であるという問
題がある。
による方法は、マスク材料としてシリコン酸化膜を用い
る場合可能であるがフォトレジストをマスクに用いた場
合同様のエッチングを行うことは困難であった。これは
マスク材料により、エッチング中の反応生成物が異な
り、溝側壁保護効果に大きく影響するためである。シリ
コン酸化膜がマスクの場合はSiOX 、フォトレジスト
がマスクの場合にはSiCX が、反応生成物中に含まれ
溝側壁部に堆積する。SiCx による側壁保護効果はS
iOX に比べ小さく、よって、フォトレジストマスクに
て垂直及び順テーパー形状の溝を形成するのは困難であ
る。また特開平2−84721号公報による方法では、
側壁保護膜がホウ素と窒素から成る膜であるため非常に
強固でエッチング後の除去が非常に困難であるという問
題がある。
【0009】本発明は半導体装置の製造、特に素子分離
工程に用いられているシリコン基板のエッチングにおい
て、マスク材料に依存せずにテーパー制御が可能なエッ
チングプロセスを提供することを目的とする。
工程に用いられているシリコン基板のエッチングにおい
て、マスク材料に依存せずにテーパー制御が可能なエッ
チングプロセスを提供することを目的とする。
【0010】
【課題を解決するための手段】 本発明のドライエッチ
ング方法は、シリコン基板に選択的にフォトレジストを
含むマスク材を形成し、前記シリコン基板をエッチング
する際にエッチング側壁部に均等な厚さで反応生成物を
堆積させながらエッチングを行い、そのエッチング断面
はテーパー形状とすることを特徴とし、エッチングガス
としてCl2 、HBr、O2 、Heを含む混合ガスを用
い、エッチング圧力は0.02〜0.05Torr、R
Fパワー密度は1.01〜1.64W/cm2 、基板温
度が40〜50℃になるような条件でエッチングするこ
とを特徴とする。あるいは、本発明のドライエッチング
方法は、シリコン基板に選択的にマスク材を形成し、前
記シリコン基板をエッチングする際にエッチング側壁部
に均等な厚さで反応生成物を堆積させながらエッチング
を行うことを特徴とし、エッチングガスとしてCl2 、
HBr、COを含む混合ガスを用い、エッチング圧力は
0.02〜0.05Torr、RFパワー密度は1.0
1〜1.64W/cm2 、基板温度が40〜50℃にな
るような条件でエッチングすることを特徴とする。
ング方法は、シリコン基板に選択的にフォトレジストを
含むマスク材を形成し、前記シリコン基板をエッチング
する際にエッチング側壁部に均等な厚さで反応生成物を
堆積させながらエッチングを行い、そのエッチング断面
はテーパー形状とすることを特徴とし、エッチングガス
としてCl2 、HBr、O2 、Heを含む混合ガスを用
い、エッチング圧力は0.02〜0.05Torr、R
Fパワー密度は1.01〜1.64W/cm2 、基板温
度が40〜50℃になるような条件でエッチングするこ
とを特徴とする。あるいは、本発明のドライエッチング
方法は、シリコン基板に選択的にマスク材を形成し、前
記シリコン基板をエッチングする際にエッチング側壁部
に均等な厚さで反応生成物を堆積させながらエッチング
を行うことを特徴とし、エッチングガスとしてCl2 、
HBr、COを含む混合ガスを用い、エッチング圧力は
0.02〜0.05Torr、RFパワー密度は1.0
1〜1.64W/cm2 、基板温度が40〜50℃にな
るような条件でエッチングすることを特徴とする。
【0011】シリコン基板のエッチングにおいてテーパ
ー形状の制御は、Iエッチング側壁に堆積する反応生成
物の厚さのコントロール、Jイオンエネルギーの制御、
これら2つが重要なパラメーターである。
ー形状の制御は、Iエッチング側壁に堆積する反応生成
物の厚さのコントロール、Jイオンエネルギーの制御、
これら2つが重要なパラメーターである。
【0012】つまり、ボーイングの無いエッチング形状
にするには図7に示すようにエッチング側壁部に均等に
反応生成物が堆積するようにして、エッチングに寄与す
るイオンが側壁で反射が生じない程度のエネルギーをイ
オンに与えれば良いことになる。
にするには図7に示すようにエッチング側壁部に均等に
反応生成物が堆積するようにして、エッチングに寄与す
るイオンが側壁で反射が生じない程度のエネルギーをイ
オンに与えれば良いことになる。
【0013】それには、反応生成物の堆積状態が最適と
なるようなガスコンビネーション、基板の温度を設定
し、エッチング側壁の反応生成物を全て除去することな
く、かつイオンの反射が生ずることがないようなエッチ
ング圧力、RFパワー密度を設定することによりテーパ
ー制御可能なシリコン基板のエッチングが可能となる。
なるようなガスコンビネーション、基板の温度を設定
し、エッチング側壁の反応生成物を全て除去することな
く、かつイオンの反射が生ずることがないようなエッチ
ング圧力、RFパワー密度を設定することによりテーパ
ー制御可能なシリコン基板のエッチングが可能となる。
【0014】
【発明の実施の形態】図1は本発明の実施の形態のドラ
イエッチング方法を示す模式断面図である。
イエッチング方法を示す模式断面図である。
【0015】まず図1(a)に示すように、シリコン基
板101にシリコン酸化膜102、シリコン窒化膜10
3、シリコン酸化膜104を順に成膜し、フォトレジス
ト105を塗布してリソグラフィ技術によりパターンを
形成し、シリコン酸化膜104、シリコン窒化膜10
3、シリコン酸化膜102を公知のドライエッチング方
法を用いてエッチングを行う。
板101にシリコン酸化膜102、シリコン窒化膜10
3、シリコン酸化膜104を順に成膜し、フォトレジス
ト105を塗布してリソグラフィ技術によりパターンを
形成し、シリコン酸化膜104、シリコン窒化膜10
3、シリコン酸化膜102を公知のドライエッチング方
法を用いてエッチングを行う。
【0016】O2 プラズマ等によりフォトレジスト10
5を除去した後、この半導体基板を図2に示すドライエ
ッチング装置を用いて図1(b)に示すようにシリコン
酸化膜104をマスクとしてシリコン基板101をエッ
チングする。
5を除去した後、この半導体基板を図2に示すドライエ
ッチング装置を用いて図1(b)に示すようにシリコン
酸化膜104をマスクとしてシリコン基板101をエッ
チングする。
【0017】このドライエッチング装置は、上部にガス
供給機構を有するチャンバー201の内部に相対抗する
2つの電極、上部電極202と下部電極203を備え、
下部電極203にはマッチングボックス204を介して
RF電源205(RF周波数13.56MHz)が接続
されている。
供給機構を有するチャンバー201の内部に相対抗する
2つの電極、上部電極202と下部電極203を備え、
下部電極203にはマッチングボックス204を介して
RF電源205(RF周波数13.56MHz)が接続
されている。
【0018】エッチング条件は、Cl2 20〜30sc
cm、HBr15〜20sccm、O2 2〜4scc
m、He20〜50sccm、エッチング圧力0.02
〜0.05Torr、RFパワー密度1.01〜1.6
4W/cm2 、下部電極温度10〜20℃の範囲の適当
な組み合わせでエッチングを行えば、テーパー形状の溝
を有するシリコンエッチングが可能である。この時の基
板温度は、40〜50℃となっている。
cm、HBr15〜20sccm、O2 2〜4scc
m、He20〜50sccm、エッチング圧力0.02
〜0.05Torr、RFパワー密度1.01〜1.6
4W/cm2 、下部電極温度10〜20℃の範囲の適当
な組み合わせでエッチングを行えば、テーパー形状の溝
を有するシリコンエッチングが可能である。この時の基
板温度は、40〜50℃となっている。
【0019】最後に図1(c)に示すように、フッ酸に
より溝の側壁部に堆積した反応生成物を除去し、シリコ
ン酸化膜等の絶縁膜106を成長し溝内に埋め込みを行
い、CMP技術により絶縁膜106、シリコン酸化膜1
04を研磨し、ウェットエッチングにより、シリコン窒
化膜103、シリコン酸化膜102を除去することによ
り素子分離が完成する。
より溝の側壁部に堆積した反応生成物を除去し、シリコ
ン酸化膜等の絶縁膜106を成長し溝内に埋め込みを行
い、CMP技術により絶縁膜106、シリコン酸化膜1
04を研磨し、ウェットエッチングにより、シリコン窒
化膜103、シリコン酸化膜102を除去することによ
り素子分離が完成する。
【0020】図3は圧力を変化させてエッチングを行い
絶縁膜を埋め込んだ際に、溝部に空洞が発生する割合を
示している。
絶縁膜を埋め込んだ際に、溝部に空洞が発生する割合を
示している。
【0021】この結果を見ると、圧力範囲が0.02〜
0.05Torrの範囲であれば空洞の発生率は0であ
るが、それ以上でも、それ以下でも空洞が発生すること
がわかっており、圧力の範囲は0.02〜0.05To
rrが望ましい。
0.05Torrの範囲であれば空洞の発生率は0であ
るが、それ以上でも、それ以下でも空洞が発生すること
がわかっており、圧力の範囲は0.02〜0.05To
rrが望ましい。
【0022】図4は基板温度を変化させてエッチングを
行い、絶縁膜を埋め込んだ際に、溝部に空洞が発生する
割合を示している。この結果を見ると、基板温度の範囲
が40〜50℃の範囲であれば空洞の発生率は0である
が、それ以上の温度では空洞が発生し、またそれ以下の
温度では反応生成物の堆積が多くなりエッチングがスト
ップすることがわかっており、基板温度の範囲は40〜
50℃が望ましい。
行い、絶縁膜を埋め込んだ際に、溝部に空洞が発生する
割合を示している。この結果を見ると、基板温度の範囲
が40〜50℃の範囲であれば空洞の発生率は0である
が、それ以上の温度では空洞が発生し、またそれ以下の
温度では反応生成物の堆積が多くなりエッチングがスト
ップすることがわかっており、基板温度の範囲は40〜
50℃が望ましい。
【0023】図5は本発明の第2の実施の形態に係わる
ドライエッチング方法を示す模式断面図である。
ドライエッチング方法を示す模式断面図である。
【0024】まず図5(a)に示すように、シリコン基
板501にシリコン酸化膜502、シリコン窒化膜50
3を順に成膜し、フォトレジスト504を塗布してリソ
グラフィ技術によりパターンを形成し、シリコン窒化膜
503、シリコン酸化膜502を公知のドライエッチン
グ方法を用いてエッチングを行う。
板501にシリコン酸化膜502、シリコン窒化膜50
3を順に成膜し、フォトレジスト504を塗布してリソ
グラフィ技術によりパターンを形成し、シリコン窒化膜
503、シリコン酸化膜502を公知のドライエッチン
グ方法を用いてエッチングを行う。
【0025】次にこの半導体基板を図2に示すドライエ
ッチング装置を用いて図5(b)に示すようにシリコン
基板501をエッチングする。このドライエッチング装
置は、上部にガス供給機構を有するチャンバー201の
内部に相対抗する2つの電極、上部電極202と下部電
極203を備え、下部電極203にはマッチングボック
ス204を介してRF電源205(RF周波数13.5
6MHz)が接続されている。
ッチング装置を用いて図5(b)に示すようにシリコン
基板501をエッチングする。このドライエッチング装
置は、上部にガス供給機構を有するチャンバー201の
内部に相対抗する2つの電極、上部電極202と下部電
極203を備え、下部電極203にはマッチングボック
ス204を介してRF電源205(RF周波数13.5
6MHz)が接続されている。
【0026】エッチング条件は、Cl2 20〜30sc
cm、HBr15〜20sccm、O2 2〜4scc
m、He20〜50sccm、エッチング圧力0.02
〜0.05Torr、RFパワー密度1.01〜1.6
4W/cm2 、ステージ温度10〜20℃の範囲の適当
な組み合わせでエッチングを行えば、テーパー形状の溝
を有するシリコンエッチングが可能である。この時の基
板温度は、40〜50℃となっている。
cm、HBr15〜20sccm、O2 2〜4scc
m、He20〜50sccm、エッチング圧力0.02
〜0.05Torr、RFパワー密度1.01〜1.6
4W/cm2 、ステージ温度10〜20℃の範囲の適当
な組み合わせでエッチングを行えば、テーパー形状の溝
を有するシリコンエッチングが可能である。この時の基
板温度は、40〜50℃となっている。
【0027】本実施の形態ではマスク材料としてシリコ
ン酸化膜ではなくフォトレジストを用いている。しかし
O(酸素)を含むエッチングガスを用いており、SiO
X を含んだ反応生成物が溝側壁に堆積し、シリコン酸化
膜マスクと同様の作用をする。
ン酸化膜ではなくフォトレジストを用いている。しかし
O(酸素)を含むエッチングガスを用いており、SiO
X を含んだ反応生成物が溝側壁に堆積し、シリコン酸化
膜マスクと同様の作用をする。
【0028】最後に図5(c)に示すように、フッ酸に
より溝の側壁部に堆積した反応生成物を、H2 SO4 /
H2 O2 によりフォトレジスト504を除去し、シリコ
ン酸化膜等の絶縁膜505を成長し溝内に埋め込みを行
い、CMP技術により絶縁膜505を研磨し、ウェット
エッチングにより、シリコン窒化膜503、シリコン酸
化膜502を除去することにより素子分離が完成する。
より溝の側壁部に堆積した反応生成物を、H2 SO4 /
H2 O2 によりフォトレジスト504を除去し、シリコ
ン酸化膜等の絶縁膜505を成長し溝内に埋め込みを行
い、CMP技術により絶縁膜505を研磨し、ウェット
エッチングにより、シリコン窒化膜503、シリコン酸
化膜502を除去することにより素子分離が完成する。
【0029】本実施の形態は第1の実施の形態のように
シリコン酸化膜をマスクとはせずに、フォトレジストを
マスクにしてエッチングを行っているので、工程の簡略
化が可能である。
シリコン酸化膜をマスクとはせずに、フォトレジストを
マスクにしてエッチングを行っているので、工程の簡略
化が可能である。
【0030】図6は本発明の第3の実施の形態に係わる
ドライエッチング方法を示す模式断面図である。
ドライエッチング方法を示す模式断面図である。
【0031】まず図6(a)に示すように、シリコン基
板601にシリコン酸化膜602、シリコン窒化膜60
3を順に成膜し、フォトレジスト604を塗布してリソ
グラフィ技術によりパターンを形成し、シリコン窒化膜
603、シリコン酸化膜602を公知のドライエッチン
グ方法を用いてエッチングを行う。
板601にシリコン酸化膜602、シリコン窒化膜60
3を順に成膜し、フォトレジスト604を塗布してリソ
グラフィ技術によりパターンを形成し、シリコン窒化膜
603、シリコン酸化膜602を公知のドライエッチン
グ方法を用いてエッチングを行う。
【0032】次にこの半導体基板を図2に示すドライエ
ッチング装置を用いて図6(b)に示すようにシリコン
基板601をエッチングする。このドライエッチング装
置は、上部にガス供給機構を有するチャンバー201の
内部に相対抗する2つの電極、上部電極202と下部電
極203を備え、下部電極203にはマッチングボック
ス204を介してRF電源205(RF周波数13.5
6MHz)が接続されている。
ッチング装置を用いて図6(b)に示すようにシリコン
基板601をエッチングする。このドライエッチング装
置は、上部にガス供給機構を有するチャンバー201の
内部に相対抗する2つの電極、上部電極202と下部電
極203を備え、下部電極203にはマッチングボック
ス204を介してRF電源205(RF周波数13.5
6MHz)が接続されている。
【0033】エッチング条件は、Cl2 20〜30sc
cm、HBr15〜20sccm、CO50〜100s
ccm、エッチング圧力0.02〜0.05Torr、
RFパワー密度1.01〜1.64W/cm2 、ステー
ジ温度10〜20℃の範囲の適当な組み合わせでエッチ
ングを行えば、テーパー形状の溝を有するシリコンエッ
チングが可能である。この時の基板温度は、40〜50
℃となっている。
cm、HBr15〜20sccm、CO50〜100s
ccm、エッチング圧力0.02〜0.05Torr、
RFパワー密度1.01〜1.64W/cm2 、ステー
ジ温度10〜20℃の範囲の適当な組み合わせでエッチ
ングを行えば、テーパー形状の溝を有するシリコンエッ
チングが可能である。この時の基板温度は、40〜50
℃となっている。
【0034】最後に図6(c)に示すように、H2 SO
4 /H2 O2 により溝の側壁部に堆積した反応生成物、
及びフォトレジスト604を除去し、シリコン酸化膜等
の絶縁膜605を成長し溝内に埋め込みを行い、CMP
技術により絶縁膜605を研磨し、ウェットエッチング
により、シリコン窒化膜603、シリコン酸化膜602
を除去することにより素子分離が完成する。
4 /H2 O2 により溝の側壁部に堆積した反応生成物、
及びフォトレジスト604を除去し、シリコン酸化膜等
の絶縁膜605を成長し溝内に埋め込みを行い、CMP
技術により絶縁膜605を研磨し、ウェットエッチング
により、シリコン窒化膜603、シリコン酸化膜602
を除去することにより素子分離が完成する。
【0035】本実施の形態はエッチング側壁部に堆積し
た反応生成物の主成分はカーボンであるため、エッチン
グ後の処理の簡略化が可能である。
た反応生成物の主成分はカーボンであるため、エッチン
グ後の処理の簡略化が可能である。
【0036】
【発明の効果】以上説明してきたように、本発明による
ドライエッチング方法を用いることにより、半導体製造
装置の製造方法、特に素子分離工程のシリコンエッチン
グにおいて、従来技術に比べテーパー形状の制御が容
易、かつ再現性の優れたエッチングが可能という効果を
有する。
ドライエッチング方法を用いることにより、半導体製造
装置の製造方法、特に素子分離工程のシリコンエッチン
グにおいて、従来技術に比べテーパー形状の制御が容
易、かつ再現性の優れたエッチングが可能という効果を
有する。
【図1】本発明の第1の実施の形態に係わるドライエッ
チング方法を表す図である。
チング方法を表す図である。
【図2】本発明のドライエッチング装置を示す断面図で
ある。
ある。
【図3】本発明において圧力を変化させてエッチングを
行い、絶縁膜を埋め込んだ際の空洞の発生の割合を表す
図である。
行い、絶縁膜を埋め込んだ際の空洞の発生の割合を表す
図である。
【図4】本発明において基板温度を変化させてエッチン
グを行い、絶縁膜を埋め込んだ際の空洞の発生の割合を
表す図である。
グを行い、絶縁膜を埋め込んだ際の空洞の発生の割合を
表す図である。
【図5】本発明の第2の実施の形態に係わるドライエッ
チング方法を表す図である。
チング方法を表す図である。
【図6】本発明の第3の実施の形態に係わるドライエッ
チング方法を表す図である。
チング方法を表す図である。
【図7】従来のドライエッチング方法を表す図である。
【図8】反応生成物がエッチング側壁部に堆積する理想
的な状態を表す図である。
的な状態を表す図である。
101,301,601,701 シリコン基板 102,104,502,602,702 シリコン
酸化膜 103,503,603 シリコン窒化膜 105,504,604 フォトレジスト 106,505,605 絶縁膜 201 チャンバー 202 上部電極 203 下部電極 204 マッチングボックス 205 RF電源
酸化膜 103,503,603 シリコン窒化膜 105,504,604 フォトレジスト 106,505,605 絶縁膜 201 チャンバー 202 上部電極 203 下部電極 204 マッチングボックス 205 RF電源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/3065 C23F 4/00
Claims (3)
- 【請求項1】 シリコン基板上に選択的に設けられたフ
ォトレジストを含むマスクを使用して前記シリコン基板
をドライエッチングするにおいて、ドライエッチングガ
スの中に酸素を含み、前記シリコン基板がドライエッチ
ングされる際にエッチングされた側壁部に均等な厚さの
反応生成物を堆積させ、そのエッチング断面はテーパー
形状とし、ドライエッチングガスがC l2 、HBr、O 2
、Heを含む混合ガスであり、前記ドライエッチング
ガスの圧力は0.02〜0.05Torrの範囲であ
り、RFパワー密度は1.01〜1.64W/cm 2 の
範囲であり、前記シリコン基板温度は40〜50℃の条
件で前記シリコン基板をエッチングすることを特徴とす
るドライエッチング方法。 - 【請求項2】 シリコン基板上に選択的に設けられたマ
スクを使用して前記シリコン基板をドライエッチングす
るにおいて、前記シリコン基板がドライエッチングされ
る際にエッチングされた側壁部に均等な厚さの反応生成
物を堆積させ、ドライエッチングガスがC l2 、HB
r、COを含む混合ガスであることを特徴とするドライ
エッチング方法。 - 【請求項3】 前記ドライエッチングガスの圧力は0.
02〜0.05Torrの範囲であり、RFパワー密度
は1.01〜1.64W/cm 2 の範囲であり、前記シ
リコン基板温度は40〜50℃の条件で前記シリコン基
板をエッチングすることを特徴とする請求項2記載のド
ライエッチング方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8223573A JP2956602B2 (ja) | 1996-08-26 | 1996-08-26 | ドライエッチング方法 |
US08/909,263 US5928965A (en) | 1996-08-26 | 1997-08-11 | Method for dry-etching of silicon substrate |
KR1019970039567A KR19980018805A (ko) | 1996-08-26 | 1997-08-20 | 실리콘 기판의 건식 에칭 방법 (Method for dry-etching of silicon substrate) |
GB9717700A GB2316805B (en) | 1996-08-26 | 1997-08-22 | method for dry-etching of silicon substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8223573A JP2956602B2 (ja) | 1996-08-26 | 1996-08-26 | ドライエッチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1070104A JPH1070104A (ja) | 1998-03-10 |
JP2956602B2 true JP2956602B2 (ja) | 1999-10-04 |
Family
ID=16800288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8223573A Expired - Fee Related JP2956602B2 (ja) | 1996-08-26 | 1996-08-26 | ドライエッチング方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5928965A (ja) |
JP (1) | JP2956602B2 (ja) |
KR (1) | KR19980018805A (ja) |
GB (1) | GB2316805B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3252780B2 (ja) * | 1998-01-16 | 2002-02-04 | 日本電気株式会社 | シリコン層のエッチング方法 |
US6103585A (en) * | 1998-06-09 | 2000-08-15 | Siemens Aktiengesellschaft | Method of forming deep trench capacitors |
US6440858B1 (en) * | 1998-08-24 | 2002-08-27 | International Business Machines Corporation | Multi-layer hard mask for deep trench silicon etch |
JP2000208488A (ja) | 1999-01-12 | 2000-07-28 | Kawasaki Steel Corp | エッチング方法 |
US6291357B1 (en) * | 1999-10-06 | 2001-09-18 | Applied Materials, Inc. | Method and apparatus for etching a substrate with reduced microloading |
DE19958904C2 (de) * | 1999-12-07 | 2002-01-24 | Infineon Technologies Ag | Verfahren zur Herstellung einer Hartmaske auf einem Substrat |
US6391788B1 (en) * | 2000-02-25 | 2002-05-21 | Applied Materials, Inc. | Two etchant etch method |
US6867143B1 (en) * | 2000-06-22 | 2005-03-15 | International Business Machines Corporation | Method for etching a semiconductor substrate using germanium hard mask |
JP2005056868A (ja) * | 2001-06-04 | 2005-03-03 | Matsushita Electric Ind Co Ltd | 炭化珪素半導体装置の製造方法 |
US20040224524A1 (en) * | 2003-05-09 | 2004-11-11 | Applied Materials, Inc. | Maintaining the dimensions of features being etched on a lithographic mask |
JP2008108923A (ja) * | 2006-10-26 | 2008-05-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP4816478B2 (ja) * | 2007-02-02 | 2011-11-16 | 東京エレクトロン株式会社 | エッチング方法及び記憶媒体 |
JP5286710B2 (ja) * | 2007-08-10 | 2013-09-11 | セイコーエプソン株式会社 | 微細構造の形成方法及び流体噴射ヘッドの製造方法 |
JP2018182142A (ja) * | 2017-04-17 | 2018-11-15 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56105574A (en) * | 1980-01-28 | 1981-08-22 | Toshiba Corp | Drawing reader |
US4450042A (en) * | 1982-07-06 | 1984-05-22 | Texas Instruments Incorporated | Plasma etch chemistry for anisotropic etching of silicon |
US4490209B2 (en) * | 1983-12-27 | 2000-12-19 | Texas Instruments Inc | Plasma etching using hydrogen bromide addition |
US4855017A (en) * | 1985-05-03 | 1989-08-08 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
JPS61269551A (ja) * | 1985-05-24 | 1986-11-28 | Nec Eng Ltd | 国際通信情報表示装置 |
JPS62264981A (ja) * | 1986-05-13 | 1987-11-17 | Konika Corp | シリアルプリンタ |
US4726879A (en) * | 1986-09-08 | 1988-02-23 | International Business Machines Corporation | RIE process for etching silicon isolation trenches and polycides with vertical surfaces |
JPH0821282B2 (ja) * | 1987-03-26 | 1996-03-04 | 沖電気工業株式会社 | リ−ドスイツチの接点予圧制御装置 |
EP0414372A3 (en) * | 1989-07-21 | 1991-04-24 | Sony Corporation | Dry etching methods |
US5409563A (en) * | 1993-02-26 | 1995-04-25 | Micron Technology, Inc. | Method for etching high aspect ratio features |
KR100230981B1 (ko) * | 1996-05-08 | 1999-11-15 | 김광호 | 반도체장치 제조공정의 플라즈마 식각 방법 |
-
1996
- 1996-08-26 JP JP8223573A patent/JP2956602B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-11 US US08/909,263 patent/US5928965A/en not_active Expired - Fee Related
- 1997-08-20 KR KR1019970039567A patent/KR19980018805A/ko active IP Right Grant
- 1997-08-22 GB GB9717700A patent/GB2316805B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1070104A (ja) | 1998-03-10 |
US5928965A (en) | 1999-07-27 |
GB9717700D0 (en) | 1997-10-29 |
GB2316805A (en) | 1998-03-04 |
GB2316805B (en) | 2001-06-27 |
KR19980018805A (ko) | 1998-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6177331B1 (en) | Method for manufacturing semiconductor device | |
JP2956602B2 (ja) | ドライエッチング方法 | |
US6372605B1 (en) | Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing | |
EP0316550A2 (en) | Trench isolation means and method | |
US6784077B1 (en) | Shallow trench isolation process | |
JPS61115336A (ja) | 集積回路構造内にトレンチを製作する改良された方法 | |
JPS63502313A (ja) | 半導体基板に分離領域を形成する方法 | |
GB2333267A (en) | Plasma etching silicon using a CF gas to produce an inclined or tapered sidewall | |
US6562696B1 (en) | Method for forming an STI feature to avoid acidic etching of trench sidewalls | |
US6444540B2 (en) | Semiconductor apparatus and method for fabricating the same | |
JP3331979B2 (ja) | 半導体のエッチング方法 | |
US6365523B1 (en) | Integrated high density plasma chemical vapor deposition (HDP-CVD) method and chemical mechanical polish (CMP) planarizing method for forming patterned planarized aperture fill layers | |
US6117788A (en) | Semiconductor etching methods | |
US6008131A (en) | Bottom rounding in shallow trench etching using a highly isotropic etching step | |
US5767017A (en) | Selective removal of vertical portions of a film | |
JP3891087B2 (ja) | ポリシリコンエッチング方法 | |
US5643824A (en) | Method of forming nitride sidewalls having spacer feet in a locos process | |
US20060270185A1 (en) | Method of forming isolation film of semiconductor device | |
JP3063710B2 (ja) | 半導体装置の製造方法 | |
JPH0582636A (ja) | 反応性イオン・エツチング用緩衝マスク | |
JP3323190B2 (ja) | ドライエッチング方法、半導体装置の製造方法及びドライエッチング装置 | |
US6060371A (en) | Process for forming a trench device isolation region on a semiconductor substrate | |
JPH10144633A (ja) | 半導体装置の製造方法 | |
JP2002184856A (ja) | 半導体素子の分離方法 | |
US6403492B1 (en) | Method of manufacturing semiconductor devices with trench isolation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |
|
LAPS | Cancellation because of no payment of annual fees |