JPS61115336A - 集積回路構造内にトレンチを製作する改良された方法 - Google Patents
集積回路構造内にトレンチを製作する改良された方法Info
- Publication number
- JPS61115336A JPS61115336A JP60246922A JP24692285A JPS61115336A JP S61115336 A JPS61115336 A JP S61115336A JP 60246922 A JP60246922 A JP 60246922A JP 24692285 A JP24692285 A JP 24692285A JP S61115336 A JPS61115336 A JP S61115336A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- silicon
- layer
- etching
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims 4
- 238000010276 construction Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 29
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 11
- 230000008021 deposition Effects 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract 7
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000011800 void material Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 3
- 239000000126 substance Substances 0.000 claims 2
- 238000005121 nitriding Methods 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は集積回路構造の形成の方法における改良に関
する。より詳細には、この発明は集積回路構造内にトレ
ンチを形成して、そこにある１つまたは２つ以上の素子
を構造の他の部分から分離する方法の改良に関する。
する。より詳細には、この発明は集積回路構造内にトレ
ンチを形成して、そこにある１つまたは２つ以上の素子
を構造の他の部分から分離する方法の改良に関する。
１」１１
集積回路構造の形成においては、ときとして。
構造の１つまたは２つ以、上の囮、通常はシリコン層、
内にスロットまたはトレンチをエッチすることによって
、１つまたは２つ以上の素子を構造の近接した部分から
電気的に分離または絶縁することが所望される。トレン
チの形成後、露出された表面上にシリコン酸化物の層が
置かれるか、または成長して、所望の電気的絶縁または
ＴＩ４雷休を体供する。しかしながら、後続の平面化の
目的のために溝またはトレンチは再充填されなければな
らない。従来はこれはポリシリコン層の付着と、それに
続く、所望の平面化を達成するための表面のエッチバッ
クまたは研摩によつ完成される。
内にスロットまたはトレンチをエッチすることによって
、１つまたは２つ以上の素子を構造の近接した部分から
電気的に分離または絶縁することが所望される。トレン
チの形成後、露出された表面上にシリコン酸化物の層が
置かれるか、または成長して、所望の電気的絶縁または
ＴＩ４雷休を体供する。しかしながら、後続の平面化の
目的のために溝またはトレンチは再充填されなければな
らない。従来はこれはポリシリコン層の付着と、それに
続く、所望の平面化を達成するための表面のエッチバッ
クまたは研摩によつ完成される。
このようなトレンチを形成する通常の実施においては、
エッチされるようにシリコン層上に置かれた二酸化シリ
コン（シロックス）のマスクまたはパターンを通って従
来の非等方性エツチングが実行され、その結果マスクと
同じ幅を有する狭いトレンチが形成される。このトレン
チは時としていくらか曲がって形成される、すなわち、
上方の角でくびれる傾向がある。これは、先行技術を表
わす第１図に示されるように、後続のポリシリコン充填
材の付着の間に空所を形成する結果となるかもしれない
。
エッチされるようにシリコン層上に置かれた二酸化シリ
コン（シロックス）のマスクまたはパターンを通って従
来の非等方性エツチングが実行され、その結果マスクと
同じ幅を有する狭いトレンチが形成される。このトレン
チは時としていくらか曲がって形成される、すなわち、
上方の角でくびれる傾向がある。これは、先行技術を表
わす第１図に示されるように、後続のポリシリコン充填
材の付着の間に空所を形成する結果となるかもしれない
。
後続の平面化処理工程の間のエツチングおよび／または
研摩は、この空所が通常角のすぐ下、すなわちくびれだ
場所のすぐ下にできるため、これを開くかもしれない。
研摩は、この空所が通常角のすぐ下、すなわちくびれだ
場所のすぐ下にできるため、これを開くかもしれない。
したがって、平面化された表面の酸化は、結果として空
所内の露出されたポリシリコン表面の不所望な酸化をも
たらす。次にこの酸化は、二酸化シリコンが空所の向か
い合った壁土にできるため、その拡大した容積のために
不所望の内部応力を作り出す。
所内の露出されたポリシリコン表面の不所望な酸化をも
たらす。次にこの酸化は、二酸化シリコンが空所の向か
い合った壁土にできるため、その拡大した容積のために
不所望の内部応力を作り出す。
このような空所の形成を防ぐためのトレンチ側面の変形
は成功していない。このような空所の形成を防ぐような
様態での処理は明らかに実行不可能であるため、トレン
チ内にどうしても生じるポリシリコン内の空所を、平面
化に際して続いて開かれ不所望の酸化に露出されること
から防ぐことが大いに所望される。
は成功していない。このような空所の形成を防ぐような
様態での処理は明らかに実行不可能であるため、トレン
チ内にどうしても生じるポリシリコン内の空所を、平面
化に際して続いて開かれ不所望の酸化に露出されること
から防ぐことが大いに所望される。
１１東Ｌ１
したがってこの発明の目的は集積回路内のトレンチ形成
の改良された方法を提供することである。
の改良された方法を提供することである。
この発明の別の目的は、後続の再充填の間に形成される
空所が平面化の副に開かれず、不所望の酸化を被ること
もないような、集積回路構造内のトレンチ形成の改良さ
れた方法を提供することである。
空所が平面化の副に開かれず、不所望の酸化を被ること
もないような、集積回路構造内のトレンチ形成の改良さ
れた方法を提供することである。
この発明のさらに別の目的は、トレンチの側面が後続の
再充填工程の間に結果として空所を形成し、それらが表
面から十分に除去されて接続の表面のエッチまたは研摩
の間の開口部の形成を防ぎ、それによって、空所の酸化
が生じないような集積回路構造内のトレンチ形成の改良
された方法を提供することである。
再充填工程の間に結果として空所を形成し、それらが表
面から十分に除去されて接続の表面のエッチまたは研摩
の間の開口部の形成を防ぎ、それによって、空所の酸化
が生じないような集積回路構造内のトレンチ形成の改良
された方法を提供することである。
この発明のこれらの、および他の目的は添付の説明およ
び図面によって明らかになるであろう。
び図面によって明らかになるであろう。
この発明に従って、集積回路構造の形成の方法の、１つ
または２つ以上の素子を他の部分から電気的に分離する
ために、１つまたは２つ以上の層にトレンチがエッチさ
れる部分に、改良が与えられる。改良点は、パターン化
されたマスク層を切り下げる拡大されたエッチ領域を提
供する、マスク層を通したシリコン層の等方的なエッチ
を含み、それによって１！続の従来の非等方性のエツチ
ングの結果、トレンチは拡大された上方の幅を有して。
または２つ以上の素子を他の部分から電気的に分離する
ために、１つまたは２つ以上の層にトレンチがエッチさ
れる部分に、改良が与えられる。改良点は、パターン化
されたマスク層を切り下げる拡大されたエッチ領域を提
供する、マスク層を通したシリコン層の等方的なエッチ
を含み、それによって１！続の従来の非等方性のエツチ
ングの結果、トレンチは拡大された上方の幅を有して。
後続の酸化およびポリシリコン付着工程の間にト、レン
チのこの上部付近での空所の形成を防ぎ、そ ゛
れによって後続の平面化工程および後続の酸化工程にお
ける後続のエツチングおよび研摩の間に起こり得る、こ
のような空所の開口と酸化を排除し。
チのこの上部付近での空所の形成を防ぎ、そ ゛
れによって後続の平面化工程および後続の酸化工程にお
ける後続のエツチングおよび研摩の間に起こり得る、こ
のような空所の開口と酸化を排除し。
したがって集積回路構造内の不所望の応力の形成が避け
られる。
られる。
ましい ｉ
第１図は先行技術の建造を図示し、ここでは角１２に近
接したポリシリコンがくびれ効果を引き起こすため、ト
レンチ２を充填するのに用いられたポリシリコン層１０
内に空所４が形成されている。第１図で示されるように
空所は完全に閉じているが；第２図では、過剰のポリシ
リコンを除去するための表面のエツチングおよび／また
はｒｉ４摩による後続の平面化は、空所内に開口部１６
を形成する結果となり得る。充填されたトレンチ２上に
酸化物層１８を置く後続の従来の手順は、１９で示され
るように、空所内のポリシリコンの表面を不所望に酸化
する結果となり得る。これは次に、空所内に形成された
シリコンの酸化物の拡大した容積のために応力が形成さ
れる結果となる。
接したポリシリコンがくびれ効果を引き起こすため、ト
レンチ２を充填するのに用いられたポリシリコン層１０
内に空所４が形成されている。第１図で示されるように
空所は完全に閉じているが；第２図では、過剰のポリシ
リコンを除去するための表面のエツチングおよび／また
はｒｉ４摩による後続の平面化は、空所内に開口部１６
を形成する結果となり得る。充填されたトレンチ２上に
酸化物層１８を置く後続の従来の手順は、１９で示され
るように、空所内のポリシリコンの表面を不所望に酸化
する結果となり得る。これは次に、空所内に形成された
シリコンの酸化物の拡大した容積のために応力が形成さ
れる結果となる。
第３図、および同様に第９図の流れ図を参照すると、こ
の発明の実施の際、１つまたは２つ以上の能動素子領域
を有するシリコン層２０が薄い酸化物１１２２（従来は
二酸化シリコン）によって覆われ、さらに窒化シリコン
層２６および酸化物層２４がその上に置かれている。別
の酸化物ｍ＜示されていない）によって窒化シリコン１
１１２６から分ｍされた第２の窒化シリコンＩＩ（示さ
れでいない）が随意に適用可能である。もしも酸化物層
２４が後に述べられる後続の酸化物エツチング工程の間
に完全にエッチして除かれるならば、この第２の窒化物
層は、所望されるならば、エッチャントブロックとして
用いられてもよい。
の発明の実施の際、１つまたは２つ以上の能動素子領域
を有するシリコン層２０が薄い酸化物１１２２（従来は
二酸化シリコン）によって覆われ、さらに窒化シリコン
層２６および酸化物層２４がその上に置かれている。別
の酸化物ｍ＜示されていない）によって窒化シリコン１
１１２６から分ｍされた第２の窒化シリコンＩＩ（示さ
れでいない）が随意に適用可能である。もしも酸化物層
２４が後に述べられる後続の酸化物エツチング工程の間
に完全にエッチして除かれるならば、この第２の窒化物
層は、所望されるならば、エッチャントブロックとして
用いられてもよい。
酸化物および窒化物の層は、ＣＦ４＋０２またはＣＨＦ
Ｉ 十０２ ＦＧあるいは他の適当な化学作用を用いて
マスクされプラズマエッチされて、形成されるべき溝ま
たはトレンチの所望される幅に対応する所望される開口
部３０を形成する。この点までのこれらの処理工程は従
来技術の手順を表わす。露出されたシリコン層２０はマ
スク開口部３０を通して、Ｓ Ｆ Ｇプラズマエッチや
クロム酸−ＨＦを用いた湿式エッチ等の他の適当な等方
性湿式シリコンエッチを用いて等方的にエッチされ、エ
ッチされた部分３４を形成するが、これは３２において
層２２．２４および２６を切り下げ、開口部３０よりも
広い開口部３４を提供する。このエッチの深さは、下で
説明される空所の後続の酸化を防ぐために十分でなけれ
ばならない。好ましくは、この深さは約０．５から１．
０ミクロンである。３２における切り下げは、マスク開
口部３０の幅が約１．０から１．５ミクロンであるとき
に、約・２．０ミクロンの幅を与えるのに十分である。
Ｉ 十０２ ＦＧあるいは他の適当な化学作用を用いて
マスクされプラズマエッチされて、形成されるべき溝ま
たはトレンチの所望される幅に対応する所望される開口
部３０を形成する。この点までのこれらの処理工程は従
来技術の手順を表わす。露出されたシリコン層２０はマ
スク開口部３０を通して、Ｓ Ｆ Ｇプラズマエッチや
クロム酸−ＨＦを用いた湿式エッチ等の他の適当な等方
性湿式シリコンエッチを用いて等方的にエッチされ、エ
ッチされた部分３４を形成するが、これは３２において
層２２．２４および２６を切り下げ、開口部３０よりも
広い開口部３４を提供する。このエッチの深さは、下で
説明される空所の後続の酸化を防ぐために十分でなけれ
ばならない。好ましくは、この深さは約０．５から１．
０ミクロンである。３２における切り下げは、マスク開
口部３０の幅が約１．０から１．５ミクロンであるとき
に、約・２．０ミクロンの幅を与えるのに十分である。
次に塩素の化学作用を用いた従来の非等方性反応イオン
エッチによって、本来のトレンチが所望の深さ、約６ミ
クロンの深さまで形成され、第４図に示されるようなト
レンチの開口部４０を形成する。
エッチによって、本来のトレンチが所望の深さ、約６ミ
クロンの深さまで形成され、第４図に示されるようなト
レンチの開口部４０を形成する。
さらに第４図を参照すると１次に、表面反転を防ぐため
に、トレンチ４０の底に下のシリコン暦２０内の５０に
、浅い注入Ｂ＋＋＋ソースを用いて、硼素が注入される
。
に、トレンチ４０の底に下のシリコン暦２０内の５０に
、浅い注入Ｂ＋＋＋ソースを用いて、硼素が注入される
。
次に、湿式酸化物エッチ、すなわらＨＦが行なわれて、
トレンチの壁土に置かれた酸化物と同様に、３２に張り
出した窒化物の下から酸化物層２２を除去する。トレン
チ４０の壁（最初の開口部３４の残余の部分を含む）は
次に、沃素またはＣｒｏｓなどの湿式シリコンエッチを
用いて、杓０゜１ミクロンの深さまでエッチされて、新
しく形成された壁土のいかなる損傷をも除去する。
トレンチの壁土に置かれた酸化物と同様に、３２に張り
出した窒化物の下から酸化物層２２を除去する。トレン
チ４０の壁（最初の開口部３４の残余の部分を含む）は
次に、沃素またはＣｒｏｓなどの湿式シリコンエッチを
用いて、杓０゜１ミクロンの深さまでエッチされて、新
しく形成された壁土のいかなる損傷をも除去する。
３２に張り出した窒化物は次に熱い燐酸によって除去さ
れる。前に議論されたように、第２の窒化物層が存在す
る場合には、この層もまたこの工程の間に除去されても
よい。次に酸化物１１１２４がＨＦエッチャントで剥が
され、酸化物層２２上に窒化物層２６を残す。
れる。前に議論されたように、第２の窒化物層が存在す
る場合には、この層もまたこの工程の間に除去されても
よい。次に酸化物１１１２４がＨＦエッチャントで剥が
され、酸化物層２２上に窒化物層２６を残す。
トレンチ４０の壁は酸化されて、約３０００オングスト
ロームの薄い酸化物、すなわち二酸化シリコンの層６０
を形成する。酸化物層６０は、集積回路構造内のｉｖＪ
素子を分離する、電気的絶縁 Ｉまたは誘電体
を形成する。
ロームの薄い酸化物、すなわち二酸化シリコンの層６０
を形成する。酸化物層６０は、集積回路構造内のｉｖＪ
素子を分離する、電気的絶縁 Ｉまたは誘電体
を形成する。
次に、第５図に示されるように、ポリシリコン７０が付
着されてトレンチ４０を充填し、窒化物層２６上の構造
の表面に約２ミクロンの厚さの層を付着する。ポリシリ
コン７０内に空所７４が形成されていることは注目され
るであろう。しかしながら、この発明に従って開口部３
４を形成する最初の等方性エツチングによって形成され
たトレンチ４０の拡大された上部のために、トレンチの
形状または付着そのものによるポリシリコンのくびれに
よって形成される空所７４は、トレンチ４０の下方の点
に生じるのみである。
着されてトレンチ４０を充填し、窒化物層２６上の構造
の表面に約２ミクロンの厚さの層を付着する。ポリシリ
コン７０内に空所７４が形成されていることは注目され
るであろう。しかしながら、この発明に従って開口部３
４を形成する最初の等方性エツチングによって形成され
たトレンチ４０の拡大された上部のために、トレンチの
形状または付着そのものによるポリシリコンのくびれに
よって形成される空所７４は、トレンチ４０の下方の点
に生じるのみである。
次に、第６図に示されるように、表面が研摩か、プラズ
マまたは湿式エツチングによって平面化され、構造の表
面上のポリシリコンが窒化シリコンＦ１２６まで除去さ
れる。この点における窒化物層２６の使用は、より硬い
窒化シリコン材料のためにより厚さの制御を与えること
によって、研摩の制御に援助を与える。
マまたは湿式エツチングによって平面化され、構造の表
面上のポリシリコンが窒化シリコンＦ１２６まで除去さ
れる。この点における窒化物層２６の使用は、より硬い
窒化シリコン材料のためにより厚さの制御を与えること
によって、研摩の制御に援助を与える。
トレンチ４０内のポリシリコン上に約１＾クロンの厚さ
の酸化物層８０が成長する。第７図に示されるように、
窒化物層２６はトレンチ４０の幅を規定し、そのため酸
化物！８０はトレンチ４０内に置かれたポリシリコンを
覆うだけである。
の酸化物層８０が成長する。第７図に示されるように、
窒化物層２６はトレンチ４０の幅を規定し、そのため酸
化物！８０はトレンチ４０内に置かれたポリシリコンを
覆うだけである。
第８図は、窒化物層２６がマスクされてトレンチよりも
広い開口部を提供するような、代替の実施例を図示する
。このマスクを通して成長した酸化物層８０−はトレン
チ４０に近接したシリコン２０上に付加的なフィールド
酸化の区域７２を提供する。しかしながら、それによっ
て可能になる集積回路構造内の素子のより密集したバッ
キングのために、第７図に示された素子がより好ましい
。
広い開口部を提供するような、代替の実施例を図示する
。このマスクを通して成長した酸化物層８０−はトレン
チ４０に近接したシリコン２０上に付加的なフィールド
酸化の区域７２を提供する。しかしながら、それによっ
て可能になる集積回路構造内の素子のより密集したバッ
キングのために、第７図に示された素子がより好ましい
。
第８図の代替の実施例が使用されるときには、平面化の
後、窒化物層２６が随意に剥がされてもよく、新しい窒
化物の層が置かれて、結果として生じる窒化物層に一貫
した厚さとより良い買を与える。
後、窒化物層２６が随意に剥がされてもよく、新しい窒
化物の層が置かれて、結果として生じる窒化物層に一貫
した厚さとより良い買を与える。
第５図ないし第８図で見られるように、この発明に従う
と、ポリシリコン材料７０内の空所７４は、シリコン２
０の上部表面に近接してより広い開口部を与える最初の
等方性エツチングのために。
と、ポリシリコン材料７０内の空所７４は、シリコン２
０の上部表面に近接してより広い開口部を与える最初の
等方性エツチングのために。
酸化物材料８０または８０−からかなり離れた下方に位
１ｉｆｆする。結果として生じる広い開口部が空所７４
の形成をトレンチ４０内のより深いところに引き起こす
。したがって、第６図に示される後続の平面化は、他の
場合にはポリシリコン７０上に酸化１１４８０または８
０−を与えるための後続の酸化工程の間に空所７４の壁
の酸化を結果として引き起こし得る、開口部を与えるよ
うな空所７４上の十分なポリシリコンを除去しない。
１ｉｆｆする。結果として生じる広い開口部が空所７４
の形成をトレンチ４０内のより深いところに引き起こす
。したがって、第６図に示される後続の平面化は、他の
場合にはポリシリコン７０上に酸化１１４８０または８
０−を与えるための後続の酸化工程の間に空所７４の壁
の酸化を結果として引き起こし得る、開口部を与えるよ
うな空所７４上の十分なポリシリコンを除去しない。
このように、この発明は集積回路構造内にトレンチを形
成する改良された方法を提供し、それによってトレンチ
の上部は必要とされる１ｍ柊的な幅よりも広くされ、そ
れによってトレンチの深さのこの部分でのくびれによる
、後続のポリシリコン付着の間の表面付近での空所の形
成を防ぐ。この方法は従来の手順の一実施例を代表する
いくつかの工程を説明したが、当業者には周知のトレン
チ形成方法の変形を代表するこれらの工程においては、
この発明の精神から逸脱することなしに修正が行なわれ
てもよいことは、注目すべきである。
成する改良された方法を提供し、それによってトレンチ
の上部は必要とされる１ｍ柊的な幅よりも広くされ、そ
れによってトレンチの深さのこの部分でのくびれによる
、後続のポリシリコン付着の間の表面付近での空所の形
成を防ぐ。この方法は従来の手順の一実施例を代表する
いくつかの工程を説明したが、当業者には周知のトレン
チ形成方法の変形を代表するこれらの工程においては、
この発明の精神から逸脱することなしに修正が行なわれ
てもよいことは、注目すべきである。
すなわら、添付の請求の範囲よってのみ限定される発明
のｔ！囲から離れることなしに、この発明の等方性エッ
チによる最初の広く浅い開口部の形成に関連して、他の
方法工程が用いられてもよい。
のｔ！囲から離れることなしに、この発明の等方性エッ
チによる最初の広く浅い開口部の形成に関連して、他の
方法工程が用いられてもよい。
第１図は先行技術の手順によって作られた集積回路構造
の横断面図であって、ポリシリコン付着の間に形成され
た空所を図示する。 第２図は表面の平面化後の第１図の先行技術の構造の横
断面図であプて、発生した空麟の開口とそれに続く空所
のポリシリコン壁の酸化を図示する。 第３図はこの発明に従って作られた集積回路構造の横断
面図であって、浅い等方性エツチングを示す。 第４図はトレンチを形成するための後続の非等方性エツ
チングと、電気的隔離を形成するための１ａ続の酸化を
示す、第３図の構造の横断面図である６１ 第５図はトレンチの壁の酸化およびトレンチ内のポリシ
リコンの付着後の、第４図の構造の横断面図である。 第６図は平面化後の第５図の構造の横断面図である。 第７図はスロット！の装置を形成するための酸化後の第
６図の構造の横断面図である。 第８図は第７図に図示されたものの代替の構造の横断面
図であって、この発明に従って建造されたフィールド酸
化壁装置示す。 第９図は発明の過程を示す流れ図である。 図において、２０はシリコン層、２２は薄い酸化物層、
２４は酸化物層、２６は窒化シリコン層、３０は開口部
、３４はより広い６１口部、４０はトレンチ、５０はａ
Ｘ注入部分、６ｏは二酸化シリコンの層、７０はポリシ
リコン、７４は空所、８０は酸化物層である。 特許出願人 アドバンスト・マイクロ・ディパイシズ・
インコーホレーテッド ＦＩＧ、３ ＦＩＧ、４ ＦＩＧ、５ ＦＮＧ、７ ＦＩＧ、６
の横断面図であって、ポリシリコン付着の間に形成され
た空所を図示する。 第２図は表面の平面化後の第１図の先行技術の構造の横
断面図であプて、発生した空麟の開口とそれに続く空所
のポリシリコン壁の酸化を図示する。 第３図はこの発明に従って作られた集積回路構造の横断
面図であって、浅い等方性エツチングを示す。 第４図はトレンチを形成するための後続の非等方性エツ
チングと、電気的隔離を形成するための１ａ続の酸化を
示す、第３図の構造の横断面図である６１ 第５図はトレンチの壁の酸化およびトレンチ内のポリシ
リコンの付着後の、第４図の構造の横断面図である。 第６図は平面化後の第５図の構造の横断面図である。 第７図はスロット！の装置を形成するための酸化後の第
６図の構造の横断面図である。 第８図は第７図に図示されたものの代替の構造の横断面
図であって、この発明に従って建造されたフィールド酸
化壁装置示す。 第９図は発明の過程を示す流れ図である。 図において、２０はシリコン層、２２は薄い酸化物層、
２４は酸化物層、２６は窒化シリコン層、３０は開口部
、３４はより広い６１口部、４０はトレンチ、５０はａ
Ｘ注入部分、６ｏは二酸化シリコンの層、７０はポリシ
リコン、７４は空所、８０は酸化物層である。 特許出願人 アドバンスト・マイクロ・ディパイシズ・
インコーホレーテッド ＦＩＧ、３ ＦＩＧ、４ ＦＩＧ、５ ＦＮＧ、７ ＦＩＧ、６
Claims (19)
- （１）トレンチを再充填するための材料の付着の間に形
成される空所が、平面化の間に開かれることがなく、そ
れによつて空所の壁の酸化が防がれるような、集積回路
構造内にトレンチを製作する改良された方法であつて： ａ）マスクを形成するために、前記トレンチによつて分
離されるべき素子領域を含むシリコンの集積回路構造上
に前もつて置かれたシリコン酸化物の層をパターン化す
る工程と； ｂ）前記上に置かれたシリコン酸化物のマスク内の開口
部の端縁を切り下げるのに十分なほどに、前記シリコン
層内に浅い開口部を等方的にエッチする工程と； ｃ）前記マスクを通して前記シリコンを、所望されるト
レンチの深さまで非等方的にエッチする工程と； ｄ）前記トレンチによつて分離される前記集積回路構造
内の素子問に電気的絶縁を与えるため、前記トレンチの
壁を酸化する工程と； ｅ）そこに材料を付着させることによつてトレンチを再
充填する工程と； ｆ）前記構造の前記トレンチに近接した表面上に付着し
た前記材料を除去するために前記構造を平面化する工程
と； ｇ）前記トレンチ内の前記材料上に酸化物層を成長させ
る工程 とを含む方法。 - （２）さらに、前記酸化に先立つて前記シリコン層の前
記トレンチの下の領域に硼素を注入する工程を含む、特
許請求の範囲第１項に記載の方法。 - （３）前記非等方性エッチング工程および前記酸化物マ
スクの除去の後、前記壁を清掃し損傷を修繕するために
前記トレンチをエッチする工程を含む、特許請求の範囲
第２項に記載の方法。 - （４）前記パターン化の工程が、前記シリコン酸化物マ
スクと前記シリコン層の間に置かれた窒化物層のパター
ン化を含む、特許請求の範囲第３項に記載の方法。 - （５）前記非等方的工程の後、さらに、前記窒化物層の
、酸化物層の上の部分と、前記浅い等方的エッチング工
程の後前記浅い開口部に張り出している前記酸化物マス
クと前記シリコンの間にある部分とを除去する工程を含
む、特許請求の範囲第４項に記載の方法。 - （６）前記トレンチの壁の酸化および前記トレンチ内へ
の何かの付着以前に、前記酸化物のマスクを除去する工
程を含む、特許請求の範囲第５項に記載の方法。 - （７）前記トレンチを再充填するのに用いられる前記材
料がポリシリコンである、特許請求の範囲第６項に記載
の方法。 - （８）さらに、前記トレンチの上と同様に前記トレンチ
の端縁と、近接した能動素子領域との間にも酸化物領域
を成長させることを可能にするため、前記平面化工程の
後に前記窒化物層をパターン化する工程を含む、特許請
求の範囲第７項に記載の方法。 - （９）さらに、前記平面化工程の後に、前記構造上に別
の窒化物層を置き、少なくとも前記トレンチ上への酸化
物層の設置を可能にするため、前記別の窒化物層をパタ
ーン化する工程を含む、特許請求の範囲第７項に記載の
方法。 - （１０）前記等方性エッチング工程が、浅い開口部が０
．５から１．０ミクロンの深さに達することを可能にす
る十分な時間にわたって行なわれる、特許請求の範囲第
７項に記載の方法。 - （１１）前記等方性エッチング工程が、ＳＦ＿６による
前記シリコンのプラズマエッチングを含む、特許請求の
範囲第１０項に記載の方法。 - （１２）前記等方性エッチング工程が、シリコンを腐蝕
可能な化学的エッチによるエッチングを含む、特許請求
の範囲第１０項に記載の方法。 - （１３）前記非等方性エッチ工程が反応性イオンエッチ
を用いる、特許請求の範囲第１０項に記載方法。 - （１４）前記非等方性エッチ工程が、約６ミクロンのト
レンチの深さを与えるのに十分な時間にわたって行なわ
れる、特許請求の範囲第１３項に記載の方法。 - （１５）集積回路構造内の１つの素子を他の部分から電
気的に分離するために、最初に、シリコンの層上にある
シリコン酸化物層をパターン化することによってトレン
チが１つまたは２つ以上の層にエッチされるような、集
積回路構造の製作方法における改良であって：前記パタ
ーン化されたシリコン酸化物層を切り下げる、拡大され
た浅いエッチ区域を提供するために前記シリコン層を等
方的にエッチする工程を含み；それによって前記トレン
チを形成するための後続のより深い非等方性エッチング
が結果として拡大された上部の幅を有するトレンチとな
つて、後続の酸化およびポリシリコン付着工程の間にト
レンチの上部に近接した空所の形成を防ぎ、それによつ
て、後続の平面化の間に起こり得る前記ポリシリコン内
のこのような空所の開口部と、結果として生じるこのよ
うな空所の不所望の酸化およびそこからの不所望の応力
の形成とを除外するような改良点。 - （１６）前記等方性エッチング工程が、前記浅い開口部
が０．５から１．０ミクロンの深さに達するのを可能に
する十分な時間にわたって行なわれる、特許請求の範囲
１５項に記載の方法。 - （１７）前記等方性エッチング工程がＳＦ＿６によるシ
リコンのプラズマエッチングを含む、特許請求の範囲第
１６項に記載の方法。 - （１８）前記等方性エッチング工程がシリコンを腐蝕可
能な化学式エッチによるエッチングを含む、特許請求の
範囲第１６項に記載の方法。 - （１９）トレンチを再充填するためのポリシリコンの付
着の間に形成された空所が平面化の間に開かれることが
なく、それによって空所の壁の酸化が防がれる、集積回
路構造内にトレンチを製作する方法であって： ａ）マスクを形成するために、前記トレンチによつて分
離されるべき素子を含む主席回路構造上のシリコン層に
前もつて付着されたシリコン酸化物と窒化シリコンの層
をパターン化する工程と； ｂ）前記シリコン層内に浅い開口部を十分に非等方的に
エッチして、前記上にあるシリコン酸化物および窒化物
のマスク内の開口部の端縁を切り下げ、０．５から１．
０ミクロンの開口部の深さを提供する工程と； ｃ）前記マスクを通して、所望されるトレンチの深さま
で前記シリコンを非等方的にエッチする工程と； ｄ）前記シリコンの、前記トレンチの下の領域に硼素を
注入する工程と； ｅ）前記浅い等方性エッチング工程の後、前記浅い開口
部に張り出す前記シリコンと前記窒化シリコン層の間の
酸化物層の張り出した部分を除去し、前記トレンチの壁
から付着物を除去するためにエッチする工程と； ｆ）表面の損傷を除去するために前記トレンチの壁を化
学的にエッチする工程と； ｇ）前記浅い等方性エッチングの工程の後、前記浅い開
口部に張り出した前記シリコン窒化物層の部分を除去す
る工程と； ｈ）前記酸化物マスクを除去する工程と； ｉ）前記トレンチによつて分離された、前記集積回路構
造内の素子間に電気的絶縁を与えるため、前記トレンチ
の壁を酸化する工程と； ｊ）シリコンを付着させることによつて前記トレンチを
再充填する工程と； ｋ）前記構造の前記トレンチに近接した表面上に付着し
たポリシリコンを除去するため前記構造を平面化する工
程と； ｌ）前記窒化物層の、研摩後に残っている部分を除去す
る工程と； ｍ）前記ポリシリコン層上に窒化物層を置く工程と； ｎ）少なくとも前記トレンチ上に酸化物層を置くことを
可能にするために、前記窒化物層をパターン化する工程
と； ｏ）前記トレンチ内の前記材料上に酸化物層を置く工程 とを含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US668225 | 1984-11-05 | ||
| US06/668,225 US4639288A (en) | 1984-11-05 | 1984-11-05 | Process for formation of trench in integrated circuit structure using isotropic and anisotropic etching |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61115336A true JPS61115336A (ja) | 1986-06-02 |
Family
ID=24681482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60246922A Pending JPS61115336A (ja) | 1984-11-05 | 1985-11-02 | 集積回路構造内にトレンチを製作する改良された方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4639288A (ja) |
| EP (1) | EP0181188B1 (ja) |
| JP (1) | JPS61115336A (ja) |
| AT (1) | ATE73578T1 (ja) |
| DE (1) | DE3585592D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134914A (ja) * | 1987-11-20 | 1989-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4873203A (en) * | 1987-07-27 | 1989-10-10 | Hitachi, Ltd. | Method for formation of insulation film on silicon buried in trench |
| JP2008091909A (ja) * | 2006-09-28 | 2008-04-17 | Hynix Semiconductor Inc | 半導体素子のコンタクトプラグ形成方法 |
| WO2013047807A1 (ja) * | 2011-09-30 | 2013-04-04 | 株式会社大真空 | 電子部品パッケージ、電子部品パッケージ用封止部材、および前記電子部品パッケージ用封止部材の製造方法 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5082795A (en) * | 1986-12-05 | 1992-01-21 | General Electric Company | Method of fabricating a field effect semiconductor device having a self-aligned structure |
| JPS6432633A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Ltd | Taper etching method |
| US4876214A (en) * | 1988-06-02 | 1989-10-24 | Tektronix, Inc. | Method for fabricating an isolation region in a semiconductor substrate |
| US4853344A (en) * | 1988-08-12 | 1989-08-01 | Advanced Micro Devices, Inc. | Method of integrated circuit isolation oxidizing walls of isolation slot, growing expitaxial layer over isolation slot, and oxidizing epitaxial layer over isolation slot |
| JPH03129854A (ja) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | 半導体装置の製造方法 |
| US5188704A (en) * | 1989-10-20 | 1993-02-23 | International Business Machines Corporation | Selective silicon nitride plasma etching |
| KR960006714B1 (ko) * | 1990-05-28 | 1996-05-22 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
| DE4037202A1 (de) * | 1990-11-22 | 1992-05-27 | Asea Brown Boveri | Verfahren zum herstellen von graeben in einem einkristallinen siliziumkoerper |
| US5431772A (en) * | 1991-05-09 | 1995-07-11 | International Business Machines Corporation | Selective silicon nitride plasma etching process |
| US5302239A (en) * | 1992-05-15 | 1994-04-12 | Micron Technology, Inc. | Method of making atomically sharp tips useful in scanning probe microscopes |
| US5302238A (en) * | 1992-05-15 | 1994-04-12 | Micron Technology, Inc. | Plasma dry etch to produce atomically sharp asperities useful as cold cathodes |
| US5753130A (en) | 1992-05-15 | 1998-05-19 | Micron Technology, Inc. | Method for forming a substantially uniform array of sharp tips |
| US5516720A (en) * | 1994-02-14 | 1996-05-14 | United Microelectronics Corporation | Stress relaxation in dielectric before metallization |
| US5508234A (en) * | 1994-10-31 | 1996-04-16 | International Business Machines Corporation | Microcavity structures, fabrication processes, and applications thereof |
| EP0735580B1 (en) * | 1995-03-31 | 2004-11-17 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for realizing trench isolation structures |
| JP3360970B2 (ja) * | 1995-05-22 | 2003-01-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US6579777B1 (en) * | 1996-01-16 | 2003-06-17 | Cypress Semiconductor Corp. | Method of forming local oxidation with sloped silicon recess |
| US5872392A (en) * | 1996-04-30 | 1999-02-16 | Nippon Steel Corporation | Semiconductor device and a method of fabricating the same |
| US5710079A (en) * | 1996-05-24 | 1998-01-20 | Lsi Logic Corporation | Method and apparatus for forming dielectric films |
| US5882982A (en) * | 1997-01-16 | 1999-03-16 | Vlsi Technology, Inc. | Trench isolation method |
| US6555484B1 (en) | 1997-06-19 | 2003-04-29 | Cypress Semiconductor Corp. | Method for controlling the oxidation of implanted silicon |
| US6008131A (en) * | 1997-12-22 | 1999-12-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Bottom rounding in shallow trench etching using a highly isotropic etching step |
| US5994229A (en) * | 1998-01-12 | 1999-11-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Achievement of top rounding in shallow trench etch |
| US6333274B2 (en) * | 1998-03-31 | 2001-12-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device including a seamless shallow trench isolation step |
| US6096659A (en) * | 1998-04-13 | 2000-08-01 | Advanced Micro Devices, Inc. | Manufacturing process for reducing feature dimensions in a semiconductor |
| US6175147B1 (en) * | 1998-05-14 | 2001-01-16 | Micron Technology Inc. | Device isolation for semiconductor devices |
| US6165905A (en) * | 1999-01-20 | 2000-12-26 | Philips Electronics, North America Corp. | Methods for making reliable via structures having hydrophobic inner wall surfaces |
| KR100559033B1 (ko) * | 1999-12-24 | 2006-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법 |
| US6727158B2 (en) * | 2001-11-08 | 2004-04-27 | Micron Technology, Inc. | Structure and method for forming a faceted opening and a layer filling therein |
| US6727150B2 (en) * | 2002-07-26 | 2004-04-27 | Micron Technology, Inc. | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers |
| DE10318568A1 (de) * | 2003-04-15 | 2004-11-25 | Technische Universität Dresden | Siliziumsubstrat mit positiven Ätzprofilen mit definiertem Böschungswinkel und Verfahren zur Herstellung |
| DE10342559B3 (de) * | 2003-09-15 | 2005-04-14 | Infineon Technologies Ag | Randstruktur eines Leistungshalbleiterbauelementes und ihr Herstellungsverfahren |
| US7122416B2 (en) * | 2003-10-31 | 2006-10-17 | Analog Devices, Inc. | Method for forming a filled trench in a semiconductor layer of a semiconductor substrate, and a semiconductor substrate with a semiconductor layer having a filled trench therein |
| KR100567624B1 (ko) * | 2004-06-15 | 2006-04-04 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| WO2006067949A1 (ja) * | 2004-12-24 | 2006-06-29 | Murata Manufacturing Co., Ltd. | 圧電薄膜共振子およびその製造方法 |
| US20070235783A9 (en) * | 2005-07-19 | 2007-10-11 | Micron Technology, Inc. | Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions |
| US7772672B2 (en) * | 2005-09-01 | 2010-08-10 | Micron Technology, Inc. | Semiconductor constructions |
| US20070212874A1 (en) * | 2006-03-08 | 2007-09-13 | Micron Technology, Inc. | Method for filling shallow isolation trenches and other recesses during the formation of a semiconductor device and electronic systems including the semiconductor device |
| US7799694B2 (en) * | 2006-04-11 | 2010-09-21 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
| KR101169167B1 (ko) * | 2010-10-25 | 2012-07-30 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
| US8546234B2 (en) * | 2011-06-06 | 2013-10-01 | Nanya Technology Corporation | Semiconductor process |
| EP3618103A1 (en) * | 2018-08-30 | 2020-03-04 | IMEC vzw | A patterning method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59149030A (ja) * | 1983-02-16 | 1984-08-25 | Hitachi Ltd | 半導体装置の製造法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577936A (en) * | 1980-06-18 | 1982-01-16 | Fujitsu Ltd | Manufacture of semiconductor device |
| EP0048175B1 (en) * | 1980-09-17 | 1986-04-23 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
| US4472240A (en) * | 1981-08-21 | 1984-09-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| US4403396A (en) * | 1981-12-24 | 1983-09-13 | Gte Laboratories Incorporated | Semiconductor device design and process |
-
1984
- 1984-11-05 US US06/668,225 patent/US4639288A/en not_active Expired - Lifetime
-
1985
- 1985-11-02 JP JP60246922A patent/JPS61115336A/ja active Pending
- 1985-11-04 DE DE8585307999T patent/DE3585592D1/de not_active Expired - Lifetime
- 1985-11-04 EP EP85307999A patent/EP0181188B1/en not_active Expired - Lifetime
- 1985-11-04 AT AT85307999T patent/ATE73578T1/de not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59149030A (ja) * | 1983-02-16 | 1984-08-25 | Hitachi Ltd | 半導体装置の製造法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873203A (en) * | 1987-07-27 | 1989-10-10 | Hitachi, Ltd. | Method for formation of insulation film on silicon buried in trench |
| JPH01134914A (ja) * | 1987-11-20 | 1989-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2008091909A (ja) * | 2006-09-28 | 2008-04-17 | Hynix Semiconductor Inc | 半導体素子のコンタクトプラグ形成方法 |
| WO2013047807A1 (ja) * | 2011-09-30 | 2013-04-04 | 株式会社大真空 | 電子部品パッケージ、電子部品パッケージ用封止部材、および前記電子部品パッケージ用封止部材の製造方法 |
| US9620702B2 (en) | 2011-09-30 | 2017-04-11 | Daishinku Corporation | Electronic component package, electronic component package sealing member and method for producing the electronic component package sealing member |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0181188A2 (en) | 1986-05-14 |
| EP0181188A3 (en) | 1988-09-28 |
| EP0181188B1 (en) | 1992-03-11 |
| ATE73578T1 (de) | 1992-03-15 |
| US4639288A (en) | 1987-01-27 |
| DE3585592D1 (de) | 1992-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61115336A (ja) | 集積回路構造内にトレンチを製作する改良された方法 | |
| US6174785B1 (en) | Method of forming trench isolation region for semiconductor device | |
| US4962064A (en) | Method of planarization of topologies in integrated circuit structures | |
| US5811315A (en) | Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure | |
| US4663832A (en) | Method for improving the planarity and passivation in a semiconductor isolation trench arrangement | |
| US6027982A (en) | Method to form shallow trench isolation structures with improved isolation fill and surface planarity | |
| US6074927A (en) | Shallow trench isolation formation with trench wall spacer | |
| US6207534B1 (en) | Method to form narrow and wide shallow trench isolations with different trench depths to eliminate isolation oxide dishing | |
| JPH07335638A (ja) | デバイス作製プロセス | |
| US6399461B1 (en) | Addition of planarizing dielectric layer to reduce a dishing phenomena experienced during a chemical mechanical procedure used in the formation of shallow trench isolation regions | |
| JPH01276641A (ja) | 半導体デバイスの製造方法 | |
| JPH05206262A (ja) | トレンチ構造の作製方法 | |
| US6033969A (en) | Method of forming a shallow trench isolation that has rounded and protected corners | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| US6475875B1 (en) | Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer | |
| US6277710B1 (en) | Method of forming shallow trench isolation | |
| US7122416B2 (en) | Method for forming a filled trench in a semiconductor layer of a semiconductor substrate, and a semiconductor substrate with a semiconductor layer having a filled trench therein | |
| US6551925B2 (en) | Method of forming a trench isolation structure resistant to hot phosphoric acid by extending trench liner to shoulder portions | |
| US6828213B2 (en) | Method to improve STI nano gap fill and moat nitride pull back | |
| US5877065A (en) | Process for fabricating insulation-filled deep trenches in semiconductor substrates | |
| US7015114B2 (en) | Trench in semiconductor device and formation method thereof | |
| JP2000183317A (ja) | Ｓｏｉウェハ―の製造方法 | |
| US6403492B1 (en) | Method of manufacturing semiconductor devices with trench isolation | |
| TW415017B (en) | Method of improving trench isolation | |
| KR100829375B1 (ko) | 반도체 소자의 트렌치 형성 방법 |