JPH05206262A - トレンチ構造の作製方法 - Google Patents

トレンチ構造の作製方法

Info

Publication number
JPH05206262A
JPH05206262A JP4272472A JP27247292A JPH05206262A JP H05206262 A JPH05206262 A JP H05206262A JP 4272472 A JP4272472 A JP 4272472A JP 27247292 A JP27247292 A JP 27247292A JP H05206262 A JPH05206262 A JP H05206262A
Authority
JP
Japan
Prior art keywords
trench
layer
polycrystalline silicon
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4272472A
Other languages
English (en)
Inventor
Syd R Wilson
シド・アール・ウィルソン
Han-Bin K Liang
ハンビン・クウォ・リィアング
Thomas Zirkle
トーマス・ザークル
Yee-Chaung See
イーチャン・シー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH05206262A publication Critical patent/JPH05206262A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置に用いられるトレンチ構造の作製
方法を提供する。 【構成】 トレンチ構造１０を作製する方法には、基板
の表面上に配置される第１層１６と、第１層１６上に配
置される第２層１８とを有する基板１２を設ける段階が
含まれる。トレンチ２０は、第１および第２層１６，１
８を貫通して基板１２内に形成される。誘電性ライナ２
２が、トレンチ２０の側壁上に形成され、トレンチ２０
はこの後トレンチ充填材料２４により充填される。トレ
ンチ・ライナ２２のトレンチ充填材料２４上の部分が除
去されて、次にトレンチ構造１０上に同形層２８が形成
される。その後で、同形層２８と、トレンチ充填材料２
４の一部とが酸化される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に、半導体技術
に関する。さらに詳しくは、トレンチ構造の作製方法に
関する。
【０００２】
【従来の技術と発明が解決しようとする課題】トレンチ
構造は、半導体技術においては広く用いられている。ト
レンチは、さまざまな目的に用いることができるが、絶
縁のために用いられることがきわめて多い。トレンチ絶
縁を利用して、装置，ＣＭＯＳ部分などを絶縁する。
【０００３】多結晶シリコンで緩衝されたＬＯＣＯＳ
（ＰＢＬ:Polysilicon buffered LOCOS ）は、半導体構
造内に電界酸化領域を形成するために用いられることが
多い。通常、基板が設けられ、その上に酸化物層が形成
される。多結晶シリコン層が酸化物層上に形成され、窒
化物層が多結晶シリコン層上に形成される。窒化物層を
貫通して開口部が形成され、多結晶シリコン層を露出す
る。多結晶シリコン層が露出されると、この層と基板と
は熱酸化されて、電界酸化領域が形成される。ＰＢＬ熱
酸化の段階により、当技術では既知の鳥のくちばし状の
侵食が形成される。この侵食は望ましいものではなく、
この侵食のためにＰＢＬは非常に小さな構造内で絶縁を
行うことができなくなる。
【０００４】ＰＢＬは、窒化物スペーサと共に用いられ
ることが多い。開口部を形成した後、その側壁上に窒化
物スペーサが形成される。これにより開口部は、標準の
リソグラフィの解像度の限界よりも狭い幅を有すること
になる。窒化物スペーサと共に用いられたＰＢＬは、フ
レーム・マスク多結晶シリコン緩衝ＬＯＣＯＳ（ＦＭＰ
ＢＬ）と呼ばれる。
【０００５】ＦＭＢＰＬとトレンチ技術とを統合して、
絶縁トレンチ上に電界酸化領域を形成する基本的な技術
は、多くの望ましい特徴をもっているように思われる。
しかしこの統合により、かなり大きな処理上の問題も起
こる。特に、ライナや多結晶シリコン充填剤を含むトレ
ンチの形成後に、ライナが多結晶シリコン・トレンチ充
填剤の表面下までエッチ・バックされる。このエッチ・
バックにより、ライナ内に表面のくぼみ、すなわちディ
ボット（divots）が作られる。窒化物スペーサが形成さ
れると、窒化物の残留物が、そのディボット内に残る。
後の処理段階で、特に酸化物キャップがトレンチ上に成
長されると、ディボット内の窒化物の上では酸化物が成
長しない。そのため、その後で多結晶シリコンがトレン
チ上に付着され、パターニングされると、多結晶シリコ
ンのストリンガ（stringer）がディボット内に形成され
る。これらの多結晶シリコンのストリンガは、半導体の
処理や、最終的な装置の性能および歩どまりに悪影響を
及ぼす。
【０００６】従って、ＦＭＰＢＬの望ましい特徴を引き
出すトレンチ構造を作製する方法と、技術の統合に伴っ
てよく起こる問題を起こさないトレンチ技術とを有する
ことが非常に望ましい。
【０００７】
【課題を解決するための手段】トレンチ構造を作製する
ための方法には、少なくとも、基板表面上に置かれた第
１層と、第１層上に置かれた第２層とを有する基板を設
ける段階が含まれる。トレンチは、第１層および第２層
を貫通して基板内に形成される。誘電性ライナが、トレ
ンチ内に形成される。トレンチは、基板表面上に延在す
るトレンチ充填材料で充填される。トレンチ内のトレン
チ充填材料の上にあるトレンチ・ライナの部分が除去さ
れて、構造全体の表面、すなわちトレンチと第２層との
上に同形層が形成される。その後、この同形層が酸化さ
れる。
【０００８】
【実施例】図１ないし図４は、処理中のトレンチ構造１
０の一部分の大きく拡大された断面図であり、図５は、
トレンチ構造１０の一部分の大きく拡大された断面図で
ある。図１ないし図５は、同じ比率で描かれてはいな
い。構造１０のようなトレンチ構造には半導体技術にお
いて多くの用途がある。ここで図示されるようなトレン
チ構造１０は、絶縁のために用いられることが好まし
い。トレンチ構造１０は、ミクロン以下のフィーチャを
有するＢＩＣＭＯＳ集積回路のための絶縁モジュールと
して用いることができる。
【０００９】ここで図１を特に参照する。構造１０には
基板１２が含まれる。図に示されるように、基板１２は
単結晶シリコンによって構成されるが、シリコン以外の
材料を基板と共に本発明を用いることができる点を理解
されたい。酸化物層１４が基板１２上に形成される。酸
化物層１４は、基板１２を熱酸化することにより形成さ
れることが好ましい。酸化物層１４は、１００ないし５
００オングストロームの厚みを有するが、１５０オング
ストロームのオーダーであることが好ましい。多結晶シ
リコン層１６が酸化物層１４上に形成される。多結晶シ
リコン層１６は、当技術では既知のＬＰＣＶＤにより形
成される。多結晶シリコン層１６は、３５０ないし１０
００オングストロームの厚みを有することが好ましい。
窒化物層１８が、多結晶シリコン層１６上に形成され
る。窒化物層１８もまた、ＬＰＣＶＤにより形成され
る。窒化物層１８は、１０００ないし２５００オングス
トロームの厚みを有することが好ましい。
【００１０】トレンチ２０が窒化物層１８，多結晶シリ
コン層１６および酸化物層１４を貫通して、基板１２内
に形成される。トレンチ２０は、基板１２内に３．０な
いし６．０ミクロン延在することが好ましいが、この深
さは変えることができる。トレンチ２０は、当技術では
既知の方法により形成してよい。トレンチ・フォトレジ
スト層（図示せず）が窒化物層１８上に形成され、トレ
ンチ２０のための窓部がその中にパターニングされる。
トレンチ窓部内にある窒化物層１８の部分を除去するた
めに、反応性イオン・エッチングが採用される。既知の
窒化物エッチング剤を用いてもよい。窒化物層１８のエ
ッチングの後で、トレンチ・フォトレジストを除去し、
その後で反応性イオン・エッチングを用いて、多結晶シ
リコン層１６，酸化物層１４および基板１２を通りエッ
チングを行う。既知の薬品を用いて、酸化物とシリコン
とをエッチングしてもよい。窒化物層１８内にすでにエ
ッチングされている開口部は、多結晶シリコン層１６，
酸化物層１４および基板１２のエッチングのための窓と
して機能する。
【００１１】特定の用途のためには、トレンチの形成に
先立ち、窒化物層１８の上にハードマスク酸化物層を付
着することが望ましい。この酸化物は、低温付着酸化物
あるいはプラズマ・エンハンスＴＥＯＳ酸化物である。
この酸化物は、２０００ないし４０００オングストロー
ムの厚みを有することが好ましい。その後ハードマスク
酸化物層上に、トレンチ・フォトレジスト層を形成す
る。トレンチ２０のエッチングの後で、ハードマスク酸
化物層を除去する。
【００１２】トレンチ２０の形成後、その内部をきれい
にする。トレンチの清掃は、任意でハードマスク酸化物
層が用いられている場合は、その除去と同時に行うこと
ができる。トレンチの洗浄を利用して、任意で、トレン
チ２０から望ましい量のシリコンを除去することもでき
る。トレンチ２０がきれいになると、特定の用途では、
基板１２内のトレンチ２０の下に、チャンネル・ストッ
プ（図示せず）を形成することが好ましいこともある。
チャンネル・ストップは、当技術では既知の方法により
形成することができる。チャンネル・ストップは、基板
１２を高濃度にドーピングしてあれば、たいていの場合
は必要ない。
【００１３】トレンチ２０の清掃の後、その中にトレン
チ・ライナ２２を形成する。トレンチ・ライナ２２は、
図示されるような酸化物によって形成される。酸化物ト
レンチ・ライナ２２は、熱成長酸化物，付着酸化物また
は熱成長および付着酸化物の組合せでよい。トレンチ・
ライナ２２は、１０００ないし２５００オングストロー
ムの厚みを有することになる。トレンチ・ライナ２２
は、トレンチ２０を含む構造全体の上に同形の酸化物層
を形成して、その後同形層の不必要な部分を除去するこ
とにより作製することが好ましい。これについて以下に
説明する。
【００１４】トレンチ・ライナ２２の形成後、ライナを
つけたトレンチ２０は多結晶シリコン２４で充填され
る。多結晶シリコン・トレンチ充填剤２４は、構造１０
の表面上に同形多結晶シリコン層を形成することにより
形成することが好ましい。同形層は、６０００ないし８
０００オングストロームの厚みを有することになる。こ
れはもちろん、トレンチ２０の幅に依存する。特定の用
途に関しては、多結晶シリコン・トレンチ充填剤２４が
基板１２に接していることが望ましいこともある。接し
ていることが望ましい場合は、トレンチ２０の底に入れ
られたトレンチ・ライナ２２の部分を、多結晶シリコン
・トレンチ充填剤２４の形成前に除去するとよい。
【００１５】同形多結晶シリコン層の形成後、樹脂，ス
ピンオン・ガラスまたは同様の既知の材料（図示せず）
よりなる平面化層が構造１０の表面上に形成される。平
面化層と同形多結晶シリコン層とはエッチングされて、
多結晶シリコン・トレンチ充填剤２４がトレンチ２０内
にへこんだ状態で残る。平面化層と同形多結晶シリコン
層とをエッチングするために用いられるエッチング剤
は、トレンチ・ライナ２２の形成材料となる酸化物層を
エッチングしないような選択性のあるものでなければな
らない点を理解されたい。平面化層と同形多結晶シリコ
ン層の一部とがまずエッチングされて、酸化物と窒化物
とに選択性のある多結晶シリコン・エッチング剤を用い
た第２段階が行われる、２段階のエッチングが必要とな
ることが多い。
【００１６】そこからトレンチ充填剤２４が形成される
同形多結晶シリコン層の不必要な部分がエッチング除去
されると、トレンチ・ライナ２２を形成する同形酸化物
層の部分、またはトレンチ充填剤２４上のトレンチ・ラ
イナ２２の部分が、図２に示されるようにエッチング除
去される。トレンチ充填剤２４の上面より下にあるトレ
ンチ・ライナ２２をエッチングすると、ディボット２６
が残る。ディボット２６は、この後の処理段階，最終的
な装置の性能および歩どまりにとって非常に悪影響を及
ぼす。
【００１７】次に図３を参照する。同形の多結晶シリコ
ン層が、ディボット２６内や多結晶シリコン・トレンチ
充填剤２４の上も含めて、構造の全表面上に形成され
る。この同形の多結晶シリコン層は５００ないし２００
０オングストロームの厚みを有するが、８００オングス
トロームのオーダーの厚みが好ましい。付着後、同形多
結晶シリコン層は熱酸化されて、酸化層２８が形成され
る。層２８の熱酸化は、多結晶シリコン・トレンチ充填
剤２４の部分が消費されるようなものでなければならな
い。層２８の熱酸化後は、多結晶シリコン・トレンチ充
填剤２４の上面は基板１２の上面と等しいか、あるいは
それよりも低くなければならない。また、酸化層２８の
表面はできるだけ平らであることが望ましい。層２８の
酸化によりディボット２６が充填される。
【００１８】層２８の酸化後、酸化層２８が平面化され
てエッチ・バックされる。酸化層２８は、窒化物層１８
上で５０ないし７５０オングストロームの厚みにエッチ
・バックされることが好ましく、好適な厚みは３００オ
ングストロームのオーダーである。酸化層２８の平面化
とエッチ・バックとは、緩衝ＨＦ液による等方性湿式エ
ッチングを含む当技術では既知の方法により実行するこ
とができる。あるいは樹脂またはスピンオン・ガラス層
を塗布して酸化層２８を平面化し、その後エッチ・バッ
クして層２８が望ましい厚みをもつようにしてもよい。
【００１９】酸化層２８の平面化とエッチ・バックとが
終ったら、酸化層２８上にフォトレジスト層（図示せ
ず）が形成されパターニングされる。フォトレジスト層
は、窓部がトレンチ２０上になるようにパターニングさ
れる。トレンチ２０の上に配置された窓部は、トレンチ
２０自身の幅よりも横に広い幅をもつことになる。この
窓部を用いて、図４に示されるように開口部３０を形成
する。もう１つの窓部をフォトレジスト層内に形成し
て、トレンチ２０から横方向に除去する。トレンチ２０
から除去された第２開口部を用いて、図４に示されるよ
うな開口部３２を形成する。
【００２０】フォトレジスト窓部が形成されると、開口
部３０，３２が形成される。開口部３０，３２を形成す
るために、酸化層２８と窒化物層１８の部分をエッチン
グ除去する。多結晶シリコン層１６はこの段階では除去
しないことが好ましい。当技術では既知の、実質的に
１：１の酸化物対窒化物選択性を有するＲＩＥエッチン
グを用いることもできる。エッチング剤も選択性をもつ
ので、多結晶シリコン層１６をひどく損傷することはな
い点を理解されたい。開口部３０，３２のエッチング中
に、多結晶シリコン・トレンチ充填剤２４の上に直接置
かれた酸化層２８の部分がエッチングされて、酸化物キ
ャップ３４のみが残る。
【００２１】開口部３０，３２の形成に続き、窒化物ス
ペーサ３６が形成される。窒化物スペーサ３６は、多結
晶シリコン層１６上に形成され、開口部３０，３２の側
壁に沿って、窒化物層１８と酸化層２８との界面上に延
在する。窒化物スペーサ３６は、構造１０の表面上に同
形の窒化物層を形成して、この同形窒化物層を異方性エ
ッチングしてスペーサ３６を残すことにより作製され
る。酸化層２８と多結晶シリコン層１６とは、窒化物ス
ペーサ３６のエッチ・ストップとして機能する点を理解
されたい。
【００２２】次に図５を参照する。窒化物スペーサ３６
が形成されると、開口部３０内のトレンチ２２上に電界
酸化領域３８が形成され、開口部３２内には電界酸化領
域４０が形成される。電界酸化領域３８，４０は、多結
晶シリコン層１６と基板１２、さらに領域３８の場合は
多結晶シリコン・トレンチ充填剤２４を熱酸化すること
により形成される。電界酸化領域３８，４０の形成後、
酸化層２８，窒化物層１８，未酸化の多結晶シリコン層
１６および窒化物スペーサ３６の残りの部分は、図５に
示されるように構造１０の表面から除去される。
【００２３】図５に示されるトレンチ構造１０は、バイ
ポーラまたはＢＩＣＭＯＳに用いることのできる絶縁モ
ジュールであり、この上で装置の処理をすぐに開始する
ことができる。電界酸化領域３８，４０とトレンチ２２
とが図５内では特に構成されているが、トレンチや電界
酸化領域の数を変えた異なる構造でも、本発明を用いる
ことができる点を理解されたい。
【００２４】ここに開示されたトレンチ構造を作製する
方法は、装置がミクロン以下のフィーチャを有する集積
回路を製造する際に用いるのに理想的である。電界酸化
領域の侵食が小さいＦＭＰＢＬと、絶縁のためのトレン
チ技術とを統合するとさらに優れたものとなる。トレン
チ・ライナ２２のエッチ・バック中に形成されるディボ
ットは、酸化層２８の形成により癒され、後で多結晶シ
リコン・ストリンガが形成されることを防ぐ。従って、
その後の処理上の問題が非常に少なくなり、最終的な装
置性能が強化され、歩どまりも向上する。
【図面の簡単な説明】
【図１】処理中のトレンチ構造の一部分の大きく拡大さ
れた断面図である。
【図２】処理中のトレンチ構造の一部分の大きく拡大さ
れた断面図である。
【図３】処理中のトレンチ構造の一部分の大きく拡大さ
れた断面図である。
【図４】処理中のトレンチ構造の一部分の大きく拡大さ
れた断面図である。
【図５】トレンチ構造の一部分の大きく拡大された断面
図である。
【符号の説明】
１０ トレンチ構造 １２ 基板 １４ 酸化物層 １６ 多結晶シリコン層 １８ 窒化物層 ２０ トレンチ ２２ トレンチ・ライナ ２４ 多結晶シリコン・トレンチ充填剤 ２６ ディボット ２８ 酸化層 ３０，３２ 開口部 ３４ 酸化物キャップ ３６ 窒化物スペーサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・ザークル アメリカ合衆国アリゾナ州フェニックス、 イースト・ホーリー5144 (72)発明者 イーチャン・シー アメリカ合衆国アリゾナ州フェニックス、 ソルト・セージ・ドライブ1674

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 トレンチ構造（１０）を作製する方法で
    あって：少なくとも、その表面上に置かれた第１層（１
    ６）と、前記第１層（１６）上に置かれた第２層とを有
    する基板（１２）を設ける段階；前記第１層（１６）お
    よび第２層（１８）を貫通して、前記基板（１２）内に
    トレンチ（２０）を形成する段階；前記トレンチ（２
    ０）内に、前記基板（１２）の前記表面上に延在する誘
    電性ライナ（２２）を形成する段階；前記トレンチ（２
    ０）内に、前記基板（１２）の前記表面上に延在するト
    レンチ充填材料（２４）を形成する段階；前記トレンチ
    ・ライナ（２２）の、前記トレンチ充填材料（２４）の
    上にある部分を除去する段階；前記トレンチ（２０）と
    前記第２層（１８）とを含む前記構造（１０）上に同形
    層（２８）を形成する段階；および前記同形層（２８）
    と、前記トレンチ充填材料（２４）の一部とを酸化する
    段階；によって構成されることを特徴とする方法。
  2. 【請求項２】 トレンチ構造（１０）を作製する方法で
    あって：その表面上に置かれた酸化物層（１４）と、前
    記酸化物層（１４）上に置かれた多結晶シリコン層（１
    ６）と、前記多結晶シリコン層（１６）の上に置かれた
    窒化物層（１８）とを有するシリコン基板（１２）を設
    ける段階；前記窒化物（１８），多結晶シリコン（１
    ６）および酸化層（１４）層を貫通して、前記基板（１
    ２）内にトレンチ（２０）を形成する段階；前記トレン
    チ（２０）内に、前記基板（１２）の前記表面上に延在
    する酸化物ライナ（２２）を形成する段階；前記トレン
    チ（２０）内に、前記基板（１２）の前記表面上に延在
    する多結晶シリコン（２４）を形成する段階；前記トレ
    ンチ・ライナ（２２）の、前記トレンチ（２０）内の前
    記多結晶シリコン（２４）の上にある部分を除去する段
    階；前記トレンチ（２０）と前記窒化物層（１８）とを
    含む前記構造の表面（１０）上に同形多結晶シリコン層
    （２８）を形成する段階；前記同形多結晶シリコン層
    （２８）と、前記多結晶シリコン（２４）の前記トレン
    チ（２０）内の部分とを酸化する段階；前記酸化同形層
    （２８）および前記窒化物層（１８）内に、前記トレン
    チ（２０）に隣接する開口部（３０）を形成する段階；
    前記開口部（３０）内に、前記窒化物層（１８）と境を
    接する窒化物スペーサ（３６）を形成する段階；および
    前記トレンチ（２０）上の前記開口部（３０）内に電界
    酸化領域（３８）を形成する段階；によって構成される
    ことを特徴とする方法。
  3. 【請求項３】 電界酸化領域（３８，４０）を有するト
    レンチ構造（１０）を作製する方法であって：その表面
    上に置かれた酸化物層（１４）と、前記酸化物層（１
    ４）上に置かれた多結晶シリコン層（１６）と、前記多
    結晶シリコン層（１６）の上に置かれた窒化物層（１
    ８）とを有するシリコン基板（１２）を設ける段階；前
    記基板（１２）内に、前記酸化物（１４），多結晶シリ
    コン（１６）および窒化物（１８）層を貫通して、トレ
    ンチ（２０）を形成する段階；前記トレンチ（２０）内
    に、前記基板（１２）の前記表面上に延在する酸化物ラ
    イナ（２２）を形成する段階；前記トレンチを、前記基
    板（１２）の前記表面上に延在する多結晶シリコン（２
    ４）で充填する段階；前記トレンチ・ライナ（２２）
    の、前記トレンチ（２０）内の前記多結晶シリコン（２
    ４）の上にある部分を除去する段階；前記トレンチ（２
    ０）と前記窒化物層（１８）とを含む前記構造（１０）
    の表面上に同形多結晶シリコン層（２８）を形成する段
    階；前記同形多結晶シリコン層（２８）と、前記多結晶
    シリコン（２４）の前記トレンチ（２０）内の部分とを
    酸化する段階；前記酸化同形層（２８）および前記窒化
    物層（１８）内に、いずれも前記トレンチ（２０）に隣
    接し、そこから除去された開口部群（３０，３２）を形
    成する段階；前記開口部（３０，３２）内に、前記窒化
    物層（１８）と境を接する窒化物スペーサ（３６）を形
    成する段階；および前記開口部（３０，３２）内に、電
    界酸化領域群（３８，４０）を形成する段階；によって
    構成されることを特徴とする方法。
JP4272472A 1991-09-27 1992-09-17 トレンチ構造の作製方法 Pending JPH05206262A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US766316 1991-09-27
US07/766,316 US5112772A (en) 1991-09-27 1991-09-27 Method of fabricating a trench structure

Publications (1)

Publication Number Publication Date
JPH05206262A true JPH05206262A (ja) 1993-08-13

Family

ID=25076076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4272472A Pending JPH05206262A (ja) 1991-09-27 1992-09-17 トレンチ構造の作製方法

Country Status (4)

Country Link
US (1) US5112772A (ja)
EP (1) EP0534746B1 (ja)
JP (1) JPH05206262A (ja)
DE (1) DE69231655T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058803A (ja) * 1998-08-03 2000-02-25 St Microelectron Srl Ｓｏｉウエハの安価な製造方法
JP2002076113A (ja) * 2000-08-31 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332920A (en) * 1988-02-08 1994-07-26 Kabushiki Kaisha Toshiba Dielectrically isolated high and low voltage substrate regions
JPH05152429A (ja) * 1991-11-28 1993-06-18 Nec Corp 半導体装置の製造方法
US5292683A (en) * 1993-06-09 1994-03-08 Micron Semiconductor, Inc. Method of isolating semiconductor devices and arrays of memory integrated circuitry
DE4341171C2 (de) * 1993-12-02 1997-04-17 Siemens Ag Verfahren zur Herstellung einer integrierten Schaltungsanordnung
US5604159A (en) * 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
US5994718A (en) * 1994-04-15 1999-11-30 National Semiconductor Corporation Trench refill with selective polycrystalline materials
US5693971A (en) * 1994-07-14 1997-12-02 Micron Technology, Inc. Combined trench and field isolation structure for semiconductor devices
US5786263A (en) * 1995-04-04 1998-07-28 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
KR0186083B1 (ko) * 1995-08-12 1999-04-15 문정환 반도체 소자의 소자격리방법
KR100214068B1 (ko) * 1995-11-21 1999-08-02 김영환 반도체 장치의 소자분리막 형성방법
KR100236097B1 (ko) * 1996-10-30 1999-12-15 김영환 반도체 장치의 격리막 형성방법
US5858830A (en) * 1997-06-12 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making dual isolation regions for logic and embedded memory devices
US5989977A (en) * 1998-04-20 1999-11-23 Texas Instruments - Acer Incorporated Shallow trench isolation process
KR100289749B1 (ko) * 1998-05-12 2001-05-15 윤종용 도전패드형성방법
US6225171B1 (en) 1998-11-16 2001-05-01 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process for reduced for junction leakage
US6010948A (en) * 1999-02-05 2000-01-04 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process employing a BPSG trench fill
US6284626B1 (en) * 1999-04-06 2001-09-04 Vantis Corporation Angled nitrogen ion implantation for minimizing mechanical stress on side walls of an isolation trench
US6524931B1 (en) 1999-07-20 2003-02-25 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
US6828211B2 (en) * 2002-10-01 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control
US6974755B2 (en) * 2003-08-15 2005-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with nitrogen-containing liner and methods of manufacture
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
US8505110B2 (en) * 2007-10-10 2013-08-06 Eloret Corporation Apparatus and process for controlled nanomanufacturing using catalyst retaining structures
CN110120365A (zh) * 2019-05-14 2019-08-13 德淮半导体有限公司 隔离结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961045A (ja) * 1982-09-29 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
US5061653A (en) * 1989-02-22 1991-10-29 Texas Instruments Incorporated Trench isolation process
US4994406A (en) * 1989-11-03 1991-02-19 Motorola Inc. Method of fabricating semiconductor devices having deep and shallow isolation structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058803A (ja) * 1998-08-03 2000-02-25 St Microelectron Srl Ｓｏｉウエハの安価な製造方法
JP2002076113A (ja) * 2000-08-31 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5112772A (en) 1992-05-12
DE69231655D1 (de) 2001-03-01
EP0534746B1 (en) 2001-01-24
DE69231655T2 (de) 2001-06-28
EP0534746A2 (en) 1993-03-31
EP0534746A3 (en) 1994-08-17

Similar Documents

Publication Publication Date Title
JPH05206262A (ja) トレンチ構造の作製方法
US5382541A (en) Method for forming recessed oxide isolation containing deep and shallow trenches
US5811315A (en) Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
US6207534B1 (en) Method to form narrow and wide shallow trench isolations with different trench depths to eliminate isolation oxide dishing
US5262346A (en) Nitride polish stop for forming SOI wafers
JPH07335638A (ja) デバイス作製プロセス
JPH03155151A (ja) 半導体構造の製法
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
JPH06140501A (ja) 半導体装置およびその製造方法
US6020622A (en) Trench isolation for semiconductor device with lateral projections above substrate
JP2001024054A (ja) 半導体集積回路のトレンチ分離方法
US6475875B1 (en) Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer
KR100276680B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20040018695A1 (en) Methods of forming trench isolation within a semiconductor substrate
JP2001517873A (ja) シリコン基板内にトレンチ構造部を形成するための方法
JPH10116893A (ja) 半導体装置及び素子分離膜形成方法
JPH0521591A (ja) 半導体装置の製造方法
CN110890326B (zh) 用于在半导体鳍片阵列上产生栅极切割结构的方法
JP4660964B2 (ja) 絶縁分離型半導体装置の製造方法
US6403492B1 (en) Method of manufacturing semiconductor devices with trench isolation
JP2812013B2 (ja) 半導体装置の製造方法
JPH09289245A (ja) 半導体装置の製造方法
US5750432A (en) Defect control in formation of dielectrically isolated semiconductor device regions
JPH07176607A (ja) 半導体装置の製造方法
KR0125610B1 (ko) 반도체 소자의 소자 분리막 형성방법