CN110120365A - 隔离结构及其形成方法 - Google Patents

隔离结构及其形成方法 Download PDF

Info

Publication number
CN110120365A
CN110120365A CN201910401732.4A CN201910401732A CN110120365A CN 110120365 A CN110120365 A CN 110120365A CN 201910401732 A CN201910401732 A CN 201910401732A CN 110120365 A CN110120365 A CN 110120365A
Authority
CN
China
Prior art keywords
isolation structure
opening
layer
forming method
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910401732.4A
Other languages
English (en)
Inventor
田成俊
洪纪伦
吴宗祐
林宗贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910401732.4A priority Critical patent/CN110120365A/zh
Publication of CN110120365A publication Critical patent/CN110120365A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

本申请提供一种隔离结构及其形成方法，所述隔离结构的形成方法包括：在半导体衬底的第一表面上依次形成第一衬垫氧化层和第一硬掩膜层；刻蚀所述第一硬掩膜层和所述第一衬垫氧化层形成开口；通过所述开口进行第一离子注入，在所述半导体衬底中形成第一离子注入区；腐蚀所述第一离子注入区形成多孔硅层；氧化所述多孔硅层形成第一隔离部。所述方法优化了工艺流程，节约一道光罩，减少企业的生产成本。

Description

隔离结构及其形成方法
技术领域
本申请涉及半导体制造领域，具体来说，涉及一种隔离结构及其形成方法。
背景技术
随着集成电路高密度的发展趋势，半导体衬底单位面积上的器件密度不断增加，因此器件之间的有效绝缘隔离变得更加重要。当前的隔离结构主要包括浅沟槽隔离结构和深沟槽隔离结构。
所述浅沟槽隔离结构和深沟槽隔离结构的形成工艺中，通常都包括：在半导体衬底上形成衬垫氧化层和硬掩膜层，刻蚀所述垫氧化层和硬掩膜层形成开口，通过所述开口进一步刻蚀所述半导体衬底形成沟槽。在所述浅沟槽隔离结构和深沟槽隔离结构的形成工艺中，刻蚀工艺会对半导体衬底的晶格造成损伤。
在图像传感器的形成工艺中，所述的浅沟槽隔离结构和深沟槽隔离结构通常用于隔离不同像素区的感光元件。所述的感光元件对半导体衬底的晶格损伤比较敏感。在所述半导体衬底的晶格损伤会使所述图像传感器的暗电流增加，并且会降低白色像素区的像素质量，因此，需要一种新的隔离结构的形成方法，以降低刻蚀步骤对半导体衬底造成的损伤。
除此之外，现有图像传感器的形成工艺中，通常先形成浅沟槽隔离结构，在完成前段工艺和后段工艺并完成金属导线层形成后，再在半导体衬底的背面形成深沟槽隔离结构，随后再形成后端金属互连通孔，所述的形成浅沟槽隔离结构，深沟槽隔离结构以及后端金属互连通孔的工艺中，每一道都需要不同的光罩，增加了企业的生产成本。因此，还需要探索新的隔离结构的形成方法，以降低企业生产成本。
发明内容
本申请技术方案针对现有技术中沟槽隔离结构的形成方法会对半导体衬底造成损伤，并且需要较多光罩，从而导致生产成本较高的缺陷，提供一种沟槽隔离结构及其形成方法，以减少所述隔离结构形成工艺对半导体衬底造成的损伤，并且降低所述隔离结构的形成成本。
本申请的一方面提供一种隔离结构的形成方法，包括：在半导体衬底的第一表面上依次形成第一衬垫氧化层和第一硬掩膜层；刻蚀所述第一硬掩膜层和所述第一衬垫氧化层形成开口；通过所述开口进行第一离子注入，在所述半导体衬底中形成第一离子注入区；腐蚀所述第一离子注入区形成多孔硅层；氧化所述多孔硅层形成第一隔离部。
在本申请的一些实施例中，通过所述开口进行第一离子注入，在所述半导体衬底中形成第一离子注入区后，所述的隔离结构的形成方法还包括：退火。
在本申请的一些实施例中，所述方法进一步包括：在所述第一隔离部以及第一硬掩膜层上沉积第二隔离材料，所述第二隔离材料填满所述开口；去除所述第一硬掩膜层上的第二隔离材料，所述开口内的第二隔离材料形成第二隔离部；去除所述第一衬垫氧化层和第一硬掩膜层，所述第一隔离部和第二隔离部共同构成所述隔离结构。
在本申请的一些实施例中，通过电化学腐蚀工艺腐蚀所述第一离子注入区形成多孔硅层。
在本申请的一些实施例中，所述开口用于定义深沟槽隔离结构或者浅沟槽隔离结构或者金属互连通孔。
在本申请的一些实施例中，所述开口包括第一开口和第二开口，所述第一开口用于定义深沟槽隔离结构或者浅沟槽隔离结构，所述第二开口用于定义金属互连通孔。
在本申请的一些实施例中，所述方法进一步包括：在所述半导体衬底的第一表面形成器件层以及金属布线层；减薄所述半导体衬底的第二表面至暴露出所述隔离结构；在所述半导体衬底的第二表面以及隔离结构上依次形成第二衬垫氧化层和第二硬掩膜层；刻蚀所述第二硬掩膜层和所述第二衬垫氧化层形成第三开口，所述第三开口的位置对应于所述第二开口定义的隔离结构的位置；去除所述第三开口位置对应的隔离结构，形成金属互连通孔。
在本申请的一些实施例中，第一离子注入区的深度为2.0微米至4.0微米。
在本申请的一些实施例中，进行第一离子注入的注入离子为P型离子。
在本申请的一些实施例中，所述P型离子的掺杂浓度范围为1E11/cm3～2E16/cm3。
本申请的另一方面还提供一种采用本申请实施例所述方法形成的隔离结构。
采用本申请实施例所述的隔离结构的形成方法，在半导体衬底中形成第一离子注入区，所述第一离子注入区为P型，可使所述的第一离子注入区通过电化学腐蚀反应形成多孔硅，而且，通过调整第一离子注入的深度以及注入剂量，调整所述第一离子注入区的深度和边界，最终确定所述隔离结构的深度和边界。
由于所述第一离子注入区的深度和边界可以通过调整第一离子注入的深度和剂量来调整，因此，本申请所述的方法可以形成更深的隔离结构，所述隔离结构的深度可以达到现有技术中浅沟槽隔离结构和深沟槽隔离结构的厚度之和，因此，以图像传感器为例，所述的隔离结构可以代替深沟槽隔离结构和浅沟槽隔离结构，实现对不同像素区之间感光元件的有效隔离。
本申请中另外的特征将部分地在下面的描述中阐述。通过该阐述，使以下附图和实施例叙述的内容对本领域普通技术人员来说变得显而易见。本申请中的发明点可以通过实践或使用下面讨论的详细示例中阐述的方法、手段及其组合来得到充分阐释。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本公开的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1至图6是本申请实施例所述隔离结构的形成方法中形成包括第一隔离部的隔离结构各步骤的结构示意图。
图7至图9是本申请实施例所述隔离结构的形成方法中形成第二隔离部的各步骤的结构示意图。
图10是本申请实施例所述隔离结构的形成方法中形成的多孔硅层的表面形貌的FESEM图。
图11至图15是本申请实施例所述隔离结构的形成方法进一步形成金属互连通孔各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本公开的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本公开不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本发明技术方案进行详细说明。
本实施例提供一种隔离结构的形成方法，包括：在半导体衬底的第一表面依次形成第一衬垫氧化层和第一硬掩膜层；刻蚀所述第一硬掩膜层和所述第一衬垫氧化层形成开口；通过所述开口进行第一离子注入，在所述半导体衬底中形成第一离子注入区；腐蚀所述第一离子注入区形成多孔硅层；氧化所述多孔硅层形成第一隔离部。
参考附图1所示，提供半导体衬底100，在所述半导体衬底100的第一表面10依次形成有第一衬垫氧化层101和第一硬掩膜层102。
本申请实施例中，所述的半导体衬底100的第一表面10和第二表面20的位置关系是相对的，仅仅为了描述的方面，将所述半导体衬底的光入射面，定义为所述半导体衬底的第一表面10(也即所述图像传感器的正面)，将与之相反的一面，定义为所述半导体衬底的第二表面20(也即所述图像传感器的背面)。
在本申请的一些实施例中，所述半导体衬底100可以为硅衬底，或者为绝缘体上硅衬底或者是生长有硅外延层的硅衬底。
在本申请的一些实施例中，在所述半导体衬底100表面形成所述第一衬垫氧化层101之前，对所述半导体衬底100进行预清洗，以去除所述半导体衬底表面可能含有的杂质和氧化层，提高所述半导体衬底100表面形成的第一衬垫氧化层101的膜层质量。
所述第一衬垫氧化层101可以作为后续去除所述第一硬掩膜层102步骤中的停止层。在本申请实施例中，所述第一衬垫氧化层101的材料为氧化硅，形成所述第一衬垫氧化层101的工艺可以为热氧化工艺。所述的第一衬垫氧化层101的厚度例如为30埃至150埃。
所述第一硬掩膜层102作为后续刻蚀工艺的掩膜以及半导体衬底100和第一衬垫氧化层101的保护层。本实施例中，所述第一硬掩膜层102的材料为氮化硅(SiN)，形成所述第一硬掩膜层的工艺为化学气相沉积(CVD)工艺。所述的第一硬掩膜层102的厚度例如为100nm至150nm。在本申请的实施例中，所述的第一衬垫氧化层101和第一硬掩膜层102的厚度和略大于等于后续形成的第二隔离部的厚度。
随后，在所述第一硬掩膜层102表面形成第一光阻层103，并通过曝光显影工艺图案化所述第一光阻层103，所述图案化的第一光阻层103用于定义后续形成的隔离结构的位置以及宽度，并作为刻蚀所述第一硬掩膜层102和第一衬垫氧化层101工艺中的掩膜。
参考图2所示，以所述图案化的第一光阻层103为掩膜，依次刻蚀所述第一硬掩膜层102和第一衬垫氧化层101至暴露出半导体衬底100的第一表面10，使所述第一硬掩膜层102和第一衬垫氧化层101形成开口30。在本申请的一些实施例中，刻蚀所述第一硬掩膜层102、第一衬垫氧化层101的工艺例如为等离子体干法刻蚀工艺。
在本申请的一些实施例中，所述开口30用于定义深沟槽隔离结构或者浅沟槽隔离结构或者金属互连通孔。也就是说，本申请实施例所述的隔离结构的形成方法，可以用于形成半导体工艺最前段的浅沟槽隔离结构，以隔离有源器件。还可以用于形成深沟槽，例如在图像传感器中，用于隔离不同像素区域的深沟槽隔离结构。
更进一步，所述的隔离结构的形成方法，还可以用于所述半导体器件封装阶段，用于定义金属互连通孔。当本申请实施例所述的隔离结构的形成方法用于定义金属互连通孔时，还需要进一步包括去除所述隔离结构中填充的用于实现隔离的氧化硅材料，在所述半导体衬底中形成通孔，并在所述通孔中填充导电金属材料的步骤，本申请实施例将在后续结合附图进行进一步的说明。
在本申请的另一些实施例中，所述开口30可以同时定义浅沟槽隔离结构、深沟槽隔离结构和金属互连通孔。以图像传感器的形成工艺为例，本申请实施例所述的隔离结构可以同时起到现有技术中浅沟槽隔离结构和深沟槽隔离结构的作用，用于完全隔离不同像素区的感光元件。
更进一步，本申请实施例所述的隔离结构不仅用于同时定义浅沟槽隔离结构和深沟槽隔离结构，还可以同时定义金属互连通孔，也就是说，在所述半导体衬底中形成本申请实施例所述的隔离结构时，可以同时定义好金属互连通孔的位置，并在所述位置填充氧化硅层，在封装阶段用于形成金属互连通孔时，再进一步去除所述氧化硅层，在所述半导体衬底中形成通孔，并在所述通孔中填充导电金属材料。
下面结合附图，以所述开口30包括第一开口30b和第二开口30a，所述第一开口30b用于定义深沟槽隔离结构，所述第二开口30a用于定义金属互连通孔为例，对本申请实施例所述的隔离结构形成方法进一步说明。根据工艺设计的需求，所述的第一开口30b也可以仅用于定义浅沟槽隔离结构。
参考附图3所示，去除所述第一光阻层103。本申请实施例中，所述第一光阻层103的材料为光刻胶，去除所述第一光阻层103的工艺为湿法去胶或灰化工艺。
参考附图4所示，以所述第一硬掩膜层102为掩膜，通过所述第一开口30b和第二开口30a，进行第一离子注入，在所述半导体衬底100中形成第一离子注入区104。在本申请的一些实施例中，进行第一离子注入的注入离子为P型离子。所述的P型离子例如为B，BF2、镓离子和铟离子中的一种或者多种组合。
执行第一离子注入工艺时，执行第一离子注入的能量及注入离子的浓度与所述的隔离结构的深度相关。这是因为本申请实施例所述隔离结构的深度以及边界(profile)由所述第一离子注入区的深度和边界来决定。在本申请的一些实施例中，所述P型离子的掺杂浓度范围为1E11/cm3～2E16/cm3。所述第一离子注入区104的深度为2.0微米至4.0微米。
在本申请的一些实施例中，通过所述第一开口30b和第二开口30a形成的离子注入区的深度相同。形成相同深度的所述离子注入区，可以减少工艺步骤，节约工艺成本，并且满足集成电路工艺设计的需要。
在本申请的一些实施例中，通过所述第一开口30b和第二开口30a进行第一离子注入，在所述半导体衬底100中形成第一离子注入区104后，所述的隔离结构的形成方法还包括进行退火的工艺步骤，所述的退火例如为快速热退火工艺(RTP anneal)，更进一步，所述的快速热退火工艺例如为尖峰退火工艺(Spike)。例如：所述的尖峰退火工艺为：在800℃至1300℃的温度条件下，对所述半导体衬底100退火1秒～2秒。
所述的退火工艺一方面用于修复半导体衬底的经过第一离子注入后的晶格缺陷，另一方面使所述第一离子注入区内的注入离子快速均匀扩散。
参考附图5所示，腐蚀所述第一离子注入区104形成多孔硅层105。在本申请的一些实施例中，腐蚀所述第一离子注入区104形成多孔硅层105的工艺例如为电化学、水热、光化学工艺，形成的所述多孔硅层105的孔径(Aperture size)例如为1nm～10nm。所述多孔硅层105的孔隙率(Porosity ratio)小于54％。
在本申请的一些实施例中，以采用电化学方法为例，所述多孔硅层105的孔隙率与电化学反应进行腐蚀的电流密度成正比，与所述第一离子注入区104P型离子的掺杂浓度成正比，与电化学反应中化学溶液中含有的HF的浓度成反比，然而，与进行电化学反应的腐蚀时间无明显关系。
采用所述电化学方法腐蚀所述第一离子注入区104形成多孔硅层105的电化学反应装置可以是现有技术中任意可用的装置，本申请不再进一步赘述，电化学反应的溶液优选HF溶液，在恒定的电流条件下进行所述电化学腐蚀反应。
在采用所述电化学方法腐蚀所述第一离子注入区104形成多孔硅层105的工艺中，所述第一硬掩膜层102用于隔绝并保护不发生电化学反应的区域。
采用所述方法形成的多孔硅层105具有易腐蚀性，其中，所述多孔硅层105在HF/H2O2溶液中的蚀刻率是Si的十万倍。另外，所述多孔硅层105还具有易氧化性，所述多孔硅层105的氧化速率为Si的几个数量级，在750℃以下可以形成SiO2。除此之外，所述多孔硅层105还具有较好的隔热性，其导热率为0.624w/(m*k)。所述多孔硅层105常温下即可发出可见光。
参考附图10所示，为所述多孔硅层105的表面形貌的FESEM图(场发射扫描电子显微镜图)，所述多孔硅层105中多孔硅的孔隙率是通过调整第一离子注入区104的注入离子浓度来实现的。在不同的注入离子浓度下，所述多孔硅层105的形成区域不同，也就是说，可以通过调整注入离子的浓度，来调整所述多孔硅层105的形成区域。
参考附图6所示，氧化所述多孔硅层105形成第一隔离部106a。所述多孔硅层105的易氧化性使其在750℃以下快速转化为氧化硅。
参考附图7至附图9，在本申请的一些实施例中，形成所述隔离结构的方法还进一步包括：在所述第一隔离部106a以及第一硬掩膜层102上沉积第二隔离材料106c，所述第二隔离材料106c填满所述开口30(图7至图9中所述开口30已被第二隔离材料106c填满，因此标号30未标注，可参考图3至图5)；去除所述第一硬掩膜层102上的第二隔离材料106c，所述开口30内的第二隔离材料106c形成第二隔离部106b；去除所述第一衬垫氧化层101和第一硬掩膜层102，所述第一隔离部106a和第二隔离部106b共同构成所述隔离结构106。
参考附图7所示，在所述第一隔离部106a以及第一硬掩膜层102上沉积第二隔离材料106c，所述第二隔离材料106c填满所述开口；所述的第二隔离材料106c优选为与所述第一隔离部106a的材料相同，为氧化硅。形成所述第二隔离材料106c的工艺例如为化学气相沉积。
参考附图8所示，去除所述第一硬掩膜层102上的第二隔离材料106c，所述开口30内的第二隔离材料106c形成第二隔离部106b。去除所述第一硬掩膜层102上的第二隔离材料106c的工艺例如为化学机械研磨工艺，所述的第一硬掩膜层102作为化学机械研磨的停止层。
参考附图9所示，去除所述第一衬垫氧化层101和第一硬掩膜层102。去除所述第一衬垫氧化层101和第一硬掩膜层102的工艺例如为湿法刻蚀工艺。所述第一隔离部106a和第二隔离部106b共同构成所述隔离结构106，其中，所述第二隔离部106b高出所述半导体衬底的第一表面，可以更好的实现隔离效果。
采用本实施例所述的隔离结构的形成方法，在半导体衬底中形成第一离子注入区，所述第一离子注入区为P型，可使所述的第一离子注入区通过电化学腐蚀反应形成多孔硅，而且，通过调整第一离子注入的深度以及注入剂量，调整所述第一离子注入区的深度和边界，最终确定所述隔离结构的深度和边界。
由于所述第一离子注入区的深度和边界可以通过调整第一离子注入的深度和剂量来调整，因此，本申请所述的方法可以形成更深的隔离结构，所述隔离结构的深度可以达到现有技术中浅沟槽隔离结构和深沟槽隔离结构的厚度之和，因此，以图像传感器为例，所述的隔离结构可以代替深沟槽隔离结构和浅沟槽隔离结构，实现对不同像素区之间感光元件的有效隔离。
附图1至附图9所示的隔离结构的形成方法，不仅形成了隔离结构，实现了半导体器件之间的有效隔离，而且，在形成所述隔离结构的步骤中同时定义了后续封装工艺中需要形成的金属互连通孔。
参考附图11至附图15，在本申请的一些实施例中，所述隔离结构的形成方法进一步包括：在所述半导体衬底100的第一表面10形成器件层以及金属布线层110；减薄所述半导体衬底100的第二表面20至暴露出所述隔离结构106；在所述半导体衬底100的第二表面20以及隔离结构106上依次形成第二衬垫氧化层111和第二硬掩膜层112；刻蚀所述第二硬掩膜层112和所述第二衬垫氧化层111形成第三开口40，所述第三开口40的位置对应于所述第二开口30a定义的隔离结构106的位置；去除所述第三开口40位置对应的隔离结构106，形成金属互连通孔114。
参考附图11所示，在所述半导体衬底100的第一表面10形成器件层以及金属布线层110，为了附图简洁，将所述器件层以及金属布线层110示意性的表示为一层，所述器件层以及金属布线层110也可以包含所述半导体衬底所述器件层以及金属布线层110上部分已经形成的封装结构。以图像传感器为例，所述的器件层以及金属布线层内110形成所述图像传感器的互连线，用于将所述图像传感器电连接至其他器件，所述的金属布线层内还可能形成有一个以上的半导体器件，例如复位晶体管等，为了描述方便，本申请实施例的附图均未示出。
参考附图12所示，减薄所述半导体衬底100的第二表面20至暴露出所述隔离结构106；在附图11中，将翻转180度，使所述半导体衬底100将所述半导体衬底100的第二表面20朝向页面的上方。减薄所述半导体衬底100的第二表面20的工艺例如为化学机械研磨，掩膜至暴露出所述隔离结构106。
参考附图13所示，在所述半导体衬底100的第二表面20以及隔离结构106上依次形成第二衬垫氧化层111和第二硬掩膜层112，并刻蚀所述第二硬掩膜层112和所述第二衬垫氧化层111形成第三开口40，所述第三开口40的位置对应于所述第二开口30a定义的隔离结构106的位置；
在本申请实施例中，所述第二衬垫氧化层111的材料为氧化硅，形成所述第二衬垫氧化层111的工艺可以为热氧化工艺。所述第二硬掩膜层112的材料为氮化硅(SiN)，形成所述第二硬掩膜层的工艺为化学气相沉积(CVD)工艺。
随后，在所述第二硬掩膜层112表面形成第二光阻层113，并通过曝光显影工艺图案化所述第二光阻层113，所述图案化的第二光阻层113用于定义后续形成的第三开口，并作为刻蚀所述第二硬掩膜层112和第二衬垫氧化层111工艺中的掩膜。所述第三开口40的位置对应于所述第二开口30a定义的隔离结构106的位置，也即半导体器件中用于形成金属互连通孔的位置。
继续参考图13所示，以所述图案化的第二光阻层113为掩膜，依次刻蚀所述第二硬掩膜层112和第二衬垫氧化层111至暴露出所述隔离结构106在所述第二表面20一侧的表面，使所述第二硬掩膜层112和第二衬垫氧化层111形成开口40。在本申请的一些实施例中，刻蚀所述第二硬掩膜层112、第二衬垫氧化层111的工艺例如为等离子体干法刻蚀工艺。
参考附图14，去除所述第二光阻层113。去除所述第二光阻层113的工艺例如为灰化工艺。
参考附图15，去除所述第三开口40位置对应的隔离结构106，形成金属互连通孔114。去除所述隔离结构106的工艺例如为湿法刻蚀工艺。
本申请实施例中，形成所述金属互连通孔后，还进一步包括在所述金属互连通孔114内填充金属互连结构。
采用步骤11至15所述的方法形成所述金属互连通孔，所述的金属互连通孔的位置在形成隔离结构之前即定义完成，在形成隔离结构的工艺中，所述金属互连结构的位置和尺寸被隔离结构定义并填充，在封装工序中，再去除所述位置的隔离结构，形成金属互连通孔。所述方法至少节约一道光罩，简化了工艺流程，降低了生产成本。
本申请实施例还提供了采用上述方法形成的隔离结构，所述隔离结构的结构以及材料参考所述隔离结构的形成方法，本实施例不再进一步阐述。
综上所述，在阅读本详细公开内容之后，本领域技术人员可以明白，前述详细公开内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改旨在由本公开提出，并且在本公开的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作“连接”或“耦接”至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”和/或“包括着”，在此使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本发明的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标志符在整个说明书中表示相同的元件。
此外，通过参考作为理想化的示例性图示的截面图示和/或平面图示来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (11)

1.一种隔离结构的形成方法，其特征在于，包括：
在半导体衬底的第一表面上依次形成第一衬垫氧化层和第一硬掩膜层；
刻蚀所述第一硬掩膜层和所述第一衬垫氧化层形成开口；
通过所述开口进行第一离子注入，在所述半导体衬底中形成第一离子注入区；
腐蚀所述第一离子注入区形成多孔硅层；
氧化所述多孔硅层形成第一隔离部。
2.如权利要求1所述的隔离结构的形成方法，其特征在于，通过所述开口进行第一离子注入，在所述半导体衬底中形成第一离子注入区后，退火。
3.如权利要求1所述的隔离结构的形成方法，其特征在于，所述方法进一步包括：
在所述第一隔离部以及第一硬掩膜层上沉积第二隔离材料，所述第二隔离材料填满所述开口；
去除所述第一硬掩膜层上的第二隔离材料，所述开口内的第二隔离材料形成第二隔离部；
去除所述第一衬垫氧化层和第一硬掩膜层，所述第一隔离部和第二隔离部共同构成所述隔离结构。
4.如权利要求1所述的隔离结构的形成方法，其特征在于，通过电化学腐蚀工艺腐蚀所述第一离子注入区形成多孔硅层。
5.如权利要求1至4中任一项所述的隔离结构的形成方法，其特征在于，所述开口用于定义深沟槽隔离结构或者浅沟槽隔离结构或者金属互连通孔。
6.如权利要求1至4中任一项所述的隔离结构的形成方法，其特征在于，所述开口包括第一开口和第二开口，所述第一开口用于定义深沟槽隔离结构或者浅沟槽隔离结构，所述第二开口用于定义金属互连通孔。
7.如权利要求6所述的隔离结构的形成方法，其特征在于，包括：
在所述半导体衬底的第一表面形成器件层以及金属布线层；
减薄所述半导体衬底的第二表面至暴露出所述隔离结构；
在所述半导体衬底的第二表面以及隔离结构上依次形成第二衬垫氧化层和第二硬掩膜层；
刻蚀所述第二硬掩膜层和所述第二衬垫氧化层形成第三开口，所述第三开口的位置对应于所述第二开口定义的隔离结构的位置；
去除所述第三开口位置对应的隔离结构，形成金属互连通孔。
8.如权利要求1至4中任一项所述的隔离结构的形成方法，其特征在于，第一离子注入区的深度为2.0微米至4.0微米。
9.如权利要求1至4中任一项所述的隔离结构的形成方法，其特征在于，进行第一离子注入的注入离子为P型离子。
10.如权利要求9所述的隔离结构的形成方法，其特征在于，所述P型离子的掺杂浓度范围为1E11/cm3～2E16/cm3。
11.一种隔离结构，其特征在于，采用权利要求1至4中的任意一种方法形成。
CN201910401732.4A 2019-05-14 2019-05-14 隔离结构及其形成方法 Pending CN110120365A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910401732.4A CN110120365A (zh) 2019-05-14 2019-05-14 隔离结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910401732.4A CN110120365A (zh) 2019-05-14 2019-05-14 隔离结构及其形成方法

Publications (1)

Publication Number Publication Date
CN110120365A true CN110120365A (zh) 2019-08-13

Family

ID=67522434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910401732.4A Pending CN110120365A (zh) 2019-05-14 2019-05-14 隔离结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110120365A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599548A (zh) * 2020-12-08 2021-04-02 武汉新芯集成电路制造有限公司 图像传感器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5112772A (en) * 1991-09-27 1992-05-12 Motorola, Inc. Method of fabricating a trench structure
JPH1187489A (ja) * 1997-09-10 1999-03-30 Asahi Chem Ind Co Ltd ポーラスシリコンを用いた素子分離膜形成方法
US20020022338A1 (en) * 2000-07-27 2002-02-21 Markus Kirchhoff Method for forming a trench in a semiconductor substrate
CN1512558A (zh) * 2002-12-27 2004-07-14 ����ʿ�뵼�����޹�˾ 形成半导体器件的隔离膜的方法
CN101208792A (zh) * 2005-06-27 2008-06-25 加利福尼亚大学董事会 制造浅沟槽的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5112772A (en) * 1991-09-27 1992-05-12 Motorola, Inc. Method of fabricating a trench structure
JPH1187489A (ja) * 1997-09-10 1999-03-30 Asahi Chem Ind Co Ltd ポーラスシリコンを用いた素子分離膜形成方法
US20020022338A1 (en) * 2000-07-27 2002-02-21 Markus Kirchhoff Method for forming a trench in a semiconductor substrate
CN1512558A (zh) * 2002-12-27 2004-07-14 ����ʿ�뵼�����޹�˾ 形成半导体器件的隔离膜的方法
CN101208792A (zh) * 2005-06-27 2008-06-25 加利福尼亚大学董事会 制造浅沟槽的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599548A (zh) * 2020-12-08 2021-04-02 武汉新芯集成电路制造有限公司 图像传感器及其制造方法
CN112599548B (zh) * 2020-12-08 2024-02-27 武汉新芯集成电路制造有限公司 图像传感器及其制造方法

Similar Documents

Publication Publication Date Title
US6653209B1 (en) Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP3698359B2 (ja) Ｓｉｍｏｘ（酸素注入による分離）工程のために埋込み酸化膜厚さをパターン形成する方法
JPS58100441A (ja) 半導体装置の製造方法
US20070128776A1 (en) Isolated fully depleted silicon-on-insulator regions by selective etch
US10832968B2 (en) Device with improved shallow trench isolation structure
TW201013773A (en) Method for photoresist pattern removal
JP2001168308A (ja) シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
JPH05129423A (ja) 半導体装置及びその製造方法
CN110120365A (zh) 隔离结构及其形成方法
CN110941046B (zh) 一种soi硅光栅的制作方法
JPH03129818A (ja) 半導体装置の製造方法
US7737008B2 (en) Method for making quantum dots
JPH06204220A (ja) ３次元シリコン・ケイ化物構造
US20060145288A1 (en) Method of forming shallow trench isolation of semiconductor device
JP4330671B2 (ja) 半導体装置の製造方法
JP2011525302A (ja) 半導体構造の製造方法およびこの方法により得られる半導体構造
TWI296826B (en) Method for manufacturing semiconductor device
US7341929B2 (en) Method to fabricate patterned strain-relaxed SiGe epitaxial with threading dislocation density control
JPH05304202A (ja) 半導体装置の製造方法
US20090206441A1 (en) Method of forming coplanar active and isolation regions and structures thereof
JPH02203549A (ja) 半導体装置の製造方法
JP2007012753A (ja) ステンシルマスク及びこのステンシルマスクの作製方法
TWI250575B (en) Method of removing spacer and fabricating of MOS transistor
JPH0661343A (ja) 半導体装置の製造方法
JPS63258040A (ja) 素子分離領域の形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190813