CN101208792A - 制造浅沟槽的方法 - Google Patents
制造浅沟槽的方法 Download PDFInfo
- Publication number
- CN101208792A CN101208792A CNA2005800502401A CN200580050240A CN101208792A CN 101208792 A CN101208792 A CN 101208792A CN A2005800502401 A CNA2005800502401 A CN A2005800502401A CN 200580050240 A CN200580050240 A CN 200580050240A CN 101208792 A CN101208792 A CN 101208792A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- silicon
- porous silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 47
- 239000010703 silicon Substances 0.000 claims abstract description 47
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 39
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 230000003647 oxidation Effects 0.000 claims description 23
- 238000007254 oxidation reaction Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 3
- 230000007850 degeneration Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000002048 anodisation reaction Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 210000003323 beak Anatomy 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000003792 electrolyte Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007539 photo-oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
形成用于例如浅沟槽隔离中的浅沟槽的方法，包括提供p型硅衬底，和在p型硅衬底上形成一种层的步骤，其中，该层包括介于n型硅之间的p型硅。然后使介于n型硅之间的p型硅层经受阳极氧化处理以形成多孔硅。然后多孔硅区被氧化。可以控制硅层的孔隙度以形成隔离区域，该区域或者基本上与n型顶层的上表面齐平、或者高于或低于n型顶层的上表面。通过例如调整阳极氧化时间，可得到浅沟槽的退化的横截面，该横截面轮廓形状导致的相邻器件间的提高的隔离效果。
Description
技术领域
本发明的领域总体上涉及用于在半导体装置中制造浅沟槽的方法。更具体地，本发明的领域涉及用于形成用于电隔离(例如，浅沟槽隔离(STI))的沟槽的方法。
背景技术
半导体工业正被日益驱动以减小位于集成电路上的半导体装置的尺寸。例如，需要微型化以适应当今的半导体产品所必需的日益增加的电路密度。封装密度的增加和装置尺寸的减小迫使像晶体管这样的半导体装置彼此更紧密地设置。由于相邻晶体管的接近，已经开发了在邻近晶体管之间设置电隔离结构的方法。在集成的半导体装置中已采用了若干技术或者隔离方法来提供必须的隔离。
一种这样的方法为硅的局部氧化(LOCOS)。在LOCOS中，热生长出的SiO2衬垫(pad)分开了相邻的装置(例如，在CMOS结构中的PMOS和NMOS晶体管)，采用氮化硅(Si3N4)来完成局部氧化，以防止在选择的区域中硅的氧化。在热氧化后Si3N4可以被蚀刻掉。对于超大规模集成电路(VLSI)，LOCOS方法已经被广泛用作一种隔离技术。不幸的是，由于减小了封装密度的著名的“鸟嘴”效应，LOCOS隔离方法在更小的亚微米技术中受到限制。
已经开发了一种称为浅沟槽隔离(STI)的可替代的隔离技术或方法以提供邻近的CMOS晶体管间的电隔离。在STI中，形成了一个大约2500埃深的浅沟槽。然后该浅沟槽通过热氧化填充。不幸的是，填充过程形成了一个非平面的表面，该表面需要化学机械抛光(CMP)来平坦化所得到的结构。传统的STI方法包括一个掩模整平(mask level)步骤、一个气相蚀刻步骤、一个氧化步骤和一个CMP步骤。氧化物的横断面通常被干燥蚀刻条件所控制。
无论采用哪种方法，所形成的隔离结构特征在于在相邻晶体管间的源极和漏极区之间以及在同一个晶体管的源极和漏极(关闭时)之间的隔离效果。对于一个特定隔离结构的效果的重要衡量标准包括在相当大的电流流过前该结构所能容忍的最高电压、晶体管处于“关闭”状态时的源极-漏极泄漏、和短沟道效应的严重程度。
如上所述，传统的STI方法包括CMP平面化步骤。不幸的是，CMP方法通常比较昂贵并且经常引入许多限制产量的缺陷。这些缺陷包括残余的浆、表面空隙和表面颗粒。在抛光过程中，如果被抛光的衬垫与衬底表面之间捕获小的颗粒或其他碎片，微型划痕也可能形成。
因此需要一种基于STI的方法，该方法不需要CMP平面化的步骤。与基于CMP的方法所提供的平面相比，该方法能在衬底上形成一个完美或接近完美的平面。另外，需要一种制造STI结构的可替代方法，该结构提供适合的横断面以改进电子特性的能力。
发明内容
在本发明的一个方面，在衬底中形成隔离结构的方法包括两个步骤，即提供p型硅衬底和在p型硅衬底上形成n型层。该n型层可以通过例如离子注入而形成。二氧化硅(SiO2)层被沉积于n型层之上，之后是氮化硅(Si3N4)层。在将要设置隔离结构(例如浅沟槽)的地方选择性地去除氮化硅层和二氧化硅层，以便暴露出一部分n型层，接着n型层经受离子注入以形成p型区。然后在p型区形成多孔硅。然后多孔硅被氧化以形成隔离结构。
在本发明的另一方面，在衬底中形成隔离结构的方法包括以下步骤：提供p型硅衬底，在该p型硅衬底上沉积二氧化硅层，并在二氧化硅层上沉积氮化硅层；在p型硅衬底上提供掩模；除去至少一部分二氧化硅层和氮化硅层；然后使暴露的p型硅衬底层经受n型离子注入以在p型区附近形成n型区；然后p型区被转换成多孔硅；然后该多孔硅被氧化形成隔离结构。
在本发明的另一方面，在衬底上形成隔离结构包括以下步骤，提供p型硅衬底，在p型硅衬底上形成一顶层，其中该顶层包括介于n型硅之间的p型硅。然后在该顶层的p型硅区域中形成多孔硅。然后多孔硅被氧化而形成隔离结构。
在本发明的另一方面，氧化的多孔硅基本上与n型层的上表面齐平。在本发明的另一方面，用于形成隔离结构的被氧化的多孔硅凸出在n型层的上表面之上。在本发明的再一个方面，用于形成隔离结构的被氧化的多孔硅凹入n型层的上表面之下。上面提到的结构可以通过控制多孔硅的孔隙度来得到。
通过阅读下面的附图和优选实施例的具体描述，进一步的特征和优点将会更明显。
附图说明
图1举例说明了根据此处所披露的沟槽生产方法而构造的一个半导体装置的实施例的横剖图。
图2A-2D举例说明了根据本发明的一个实施例，在半导体装置中形成浅沟槽的步骤。
图3A-3C举例说明了根据本发明的另一个实施例的在半导体装置中形成浅沟槽的步骤。
具体实施方式
图1示出了根据本文中所描述的沟槽制造方法而构造的半导体器件2的横剖图。图1示出了以在衬底6上形成CMOS晶体管4形式的半导体器件2。晶体管4包括栅氧化层区域8和覆盖在上面的栅电极10。晶体管4包括源极12和漏极14区以及相应的位于其间且在栅氧化层区8的下方的沟道区16。仍参照图1，半导体器件2包括设置在晶体管4周边的隔离区(在图1中示出两个这种区域18、20)。隔离区18、20可以采取诸如图1中所示的浅沟槽形式，用来将晶体管4(例如源极和漏极区12、14)与邻近的晶体管4(未示出)隔离开。
图2A、2B、2C和2D示出了衬底30和用来形成单一隔离区31(例如图1中所示的隔离区18、20和图2D中所示的隔离区31)的相关层的横剖图。虽然图2A-2D示出了单个隔离区31的形成，应该理解，可以实施本文中描述的过程和方法以在单个衬底30上形成多个隔离区31。
现在参照图2A，提供一p型硅衬底30。然后p型硅衬底30经受n型离子注入(见图2A中的箭头)，该n型离子注入过补偿(overcompensate)p型衬底30以形成n型硅的表面层32。n型表面层32具有略高于下面的p型硅衬底30中存在的掺杂浓度的浓度。包含n型表面层32的衬底30接着经过热退火过程以活化注入的掺杂剂。在该方法的一个方面，所得到的n型层32具有厚度tn，该厚度大于隔离区31(例如浅沟槽)需要的厚度或深度。然而，在本发明的一个可替代方面，n型层的厚度比最终的氧化厚度小。对于需要退化(retrograde)横截面形状(profile)的氧化区的许多电路来说，(例如图2C和2D所示)这种结构可能是理想的。在本发明的另一方面，使用空白的二氧化硅掩模层(未示出)控制隔离区31的外形。这种方式的空白区二氧化硅掩模层的使用，对于从事半导体制造的技术人员来说是熟知的。
参照图2B，将相对薄的氧化物层或衬垫层34沉积在暴露的n型表面层32上。在本发明的一个优选方面，衬垫层34具有大约100埃的厚度。衬垫层34之后为较厚的Si3N4层36(例如含Si3N4的层)。例如采用LPCVD技术，将Si3N4层36沉积在衬底30上。该方法的一个方面，Si3N4层36具有大约1000埃的厚度，衬垫氧化物层34和Si3N4层36的结合在硅-VLSI工业中是公知的。
接下来，该SiO2/Si3N4叠层被光刻胶层38图案化并且被蚀刻以致于暴露出衬底30的将要暴露出隔离区31(例如沟槽)的区域或部分。例如，在传统LOCOS工艺中采用的技术也可以被用来暴露或者使隔离区31可用。接下来，衬底30经受p型离子注入(图2B中箭头所示)，将用于形成隔离区31的硅区域39转化成p型硅。p型离子注入优选以过补偿在n型层32中掺杂水平的剂量来完成。为了在层32的全部厚度实现基本上均匀的掺杂浓度，需要多重能量注入。在p型离子注入之后，光刻胶层38被去除，然后衬底30经受退火处理来活化掺杂剂。
参照图2C，然后衬底30经受阳极氧化处理，以在通过离子注入形成的p型区39中选择性地形成多孔硅40。该多孔硅40包括充满孔的硅网。按照本文中描述的方法，可以采用许多已知的形成多孔硅的方法。例如，p型硅的电化学阳极氧化可以在使用氢氟酸(HF)基电解液的槽或室(cell)中进行。例如，电化学阳极氧化可以采用单槽或双槽来进行。单槽和双槽都是公知的用来形成多孔硅的设备，这里不再做详细描述。
在本发明的一个优选方面，对于特定的绝缘区31，形成在p型区39中的多孔硅40的特性可以被控制或者优化。例如，阳极氧化过程可以被设计来提供具有某些物理特性的多孔硅40，例如，孔和分枝(branch)的尺寸、硅的空隙度、孔和枝的方向以及多孔硅40的总厚度。总之，这些参数可以通过用来形成p型层的掺杂剂的类型和数量、电解液的浓度(例如氢氟酸的浓度)、电解液的pH值、阳极化的电流密度和阳极氧化时间来控制。
在本方法的另一个方面，需要在氧化区31和n型层32之间的基本上平的表面(topography)(即，多孔硅40的顶部基本上与n型层32的顶部齐平)。在这个实施例中，多孔硅40具有在大约50％到大约60％范围内的孔隙度，更优选地，大约55％的孔隙度。这是由于氧化时硅的体积膨胀大约2.2倍。
参照图2D，然后衬底30经受氧化。氧化包括例如，将衬底30浸入含氧化剂的环境和/或将衬底30在含氧环境中维持在一升高的温度。可替代地，本领域技术人员熟知的光氧化或者其他公知的氧化技术也可采用。优选地，在氧化过程中，包含多孔硅40的区域被完全氧化，而在主体(bulk)衬底30中的氧化物厚度最小，例如大约100埃的量级。另外，在氧化过程中，氧化将在Si3N4掩模层36的边缘区域发生，形成数值的鸟嘴结构或箍缩(pinch)。氧化侵蚀以及在通常的离子注入过程中伴随着注入深度的横向偏差(lateral straggle)的固有增加，导致隔离区域31(例如隔离沟)的“.砂漏”形状的横截面。总之，砂漏横截面将提供相邻半导体装置2(例如晶体管)之间的更好的隔离，同时防止了沿着活性硅区域周边的高场区域的形成。
在该方法的一个可替代方面，希望形成一个凸出在相邻的n型硅层32之上或凹进到其下方的隔离区31。这可以例如通过在阳极氧化步骤中控制多孔硅40的孔隙度来实现。另外，在隔离区31的最低区域的退化度或退化量，例如图2C和2D中所示，以及“鸟嘴”形成的程度可以通过控制氧化条件来调节。例如，退化度可以通过控制阳极氧化时间来控制。在半导体装置2中的源极和漏极区12、14下方的隔离区31的退化度减小了源极/漏极到衬底的电容。
在本发明的另一个方面，在图2D所示的氧化步骤之前或者之后，可以形成可选的沟道阻挡植入物(implant)(未示出)。至于半导体器件2的形成，在上述方法之后可进行用来形成分离的p管和n管的步骤，它们使用像p型离子注入那样的传统工艺。最后，在半导体器件2形成场效应晶体管(FET)的情况下，可增加另一级光刻来形成氧化物条纹或类似结构，该条纹或类似结构与浅沟槽31相连，并且直接置于沟道区下面以最小化减小短沟道效应。
该方法的一个关键特征是，浅沟槽的横截面形状可通过控制多孔区域的深度和孔隙度来调节。在当前的技术水平VLSI中，单个晶体管的尺寸为100nm量级。对于如此小的尺寸，浅沟槽中的应变(strain)会显著影响FET沟道区的应变。对于通过氧化形成的浅沟槽，施加到沟道区的应力(stress)是压缩力。被压缩变形的沟道区已经显示出提高在p-MOSFET中空穴的迁移率。通过控制沟槽横截面的形状和孔隙度，在通道区的应变可被设计成从0到相当大的压缩变化。这是该方法的另一优点。
图3A，3B和3C举例说明了用于形成一个或多个隔离区31的另一可替代方法。不像图2A-2D所披露的方法一样，隔离区31可以采用单个离子注入步骤(n型)来形成。不需要第二个离子注入步骤来将n型硅转化为p型硅。参照图3A，p型硅衬底50被设置有相对薄的衬垫氧化物层52，该衬垫氧化物层52被Si3N4离子注入屏蔽层54覆盖。掩模56被设置在Si3N4离子注入屏蔽层54的上方，将要在那里形成隔离层31。
然后，从图3B可见，使衬底50经过n型离子注入(如图3B箭头所示)。在这个步骤中，衬底50的暴露区域的顶面层58被转化成n型硅。可能需要多重能量注入以在整个顶层获得基本上均匀的掺杂浓度。衬底50位于掩模56下方的部分60未被转化成n型硅(仍为p型硅)。然后衬底50经受阳极氧化过程以及随后的如上述参照图2A-2D详细描述的氧化过程，以便在隔离区31中形成多孔硅。图3A-3D中描述的方法在窄隔离区31(例如沟槽)的形成中特别有用，这是因为离子注入的非零横向偏差(其导致退化的注入分布)的缘故。因此，所得到的p区比掩模的宽度小(即，窄)。
本文中描述的方法比以前的方法优越，因为它们免除了后续的CMP工艺。CMP工艺通常代价高，并且引入大量的限制产量的缺陷。本文中披露的工艺能够形成具有完美或接近完美的平面布局的隔离区域。另外，该工艺允许按需要设计隔离区的横剖面来优化电子装置性能。
虽然本发明的实施例已被显示和描述，在不脱离本发明的范围的情况下，可进行许多修改。因此，除了权利要求和它们的等价物之外，本发明不应该被限制。
Claims (20)
1.一种在衬底上形成隔离结构的方法，包括：
a)在p型硅衬底中形成n型层；
b)在所述n型层上沉积含Si3N4的层；
c)通过去除至少一部分所述含Si3N4层，暴露至少一部分所述n-型层；
d)通过暴露一部分所述n型层给p型离子注入以及退火，形成p型区；
e)在步骤(d)中的所述p型区中形成多孔硅；以及
f)氧化至少一部分所述多孔硅。
2.根据权利要求1所述的方法，进一步包括从所述衬底中去除剩余的含Si3N4层的步骤。
3.根据权利要求1所述的方法，其中所述被氧化的多孔硅基本上与所述n型层的上表面齐平。
4.根据权利要求1所述的方法，其中所述被氧化的多孔硅凸出到所述n型层的上表面之上。
5.根据权利要求1所述的方法，其中所述被氧化的多孔硅凹进到所述n型层的上表面之下。
6.根据权利要求1所述的方法，其中所述n型层的厚度小于所述被氧化的多孔硅的厚度。
7.根据权利要求1所述的方法，其中，通过阳极氧化处理形成多孔硅。
8.根据权利要求1所述的方法，其中，通过注入n型离子在所述p型硅衬底中形成所述n型层。
9.根据权利要求1所述的方法，其中，所述隔离结构包括下面的退化部。
10.一种在衬底中形成隔离结构的方法，包括：
a)在p型硅衬底上沉积含Si3N4的层；
b)在所述p型硅衬底上提供掩模；
c)除去至少一部分的所述含Si3N4层；
d)使暴露的p型硅衬底层经受n型离子注入来形成邻近p型区的n型区；
e)在步骤(d)中的所述p型区中形成多孔硅；
f)氧化至少一部分所述多孔硅。
11.根据权利要求10所述的方法，进一步包括从所述衬底中除去剩余的所述含Si3N4的层。
12.根据权利要求10所述的方法，其中所述被氧化的多孔硅基本上与所述n型层的上表面齐平。
13.根据权利要求10所述的方法，其中所述被氧化的多孔硅凸出到所述n型层的上表面之上。
14.根据权利要求10所述的方法，其中所述被氧化的多孔硅凹进到所述n型层的上表面之下。
15.根据权利要求10所述的方法，其中所述隔离结构具有退化的横断面形状。
16.根据权利要求10所述的方法，其中，通过阳极氧化处理形成多孔硅。
17.一种通过权利要求1所述的方法生产的半导体器件。
18.一种通过权利要求10所述的方法生产的半导体器件。
19.一种在衬底中形成隔离结构的方法，包括：
a)在p型硅衬底的顶部形成层，其中所述层包括介于n型硅之间的p型硅；
b)在步骤(a)中形成的所述p型硅的一部分中形成多孔硅；以及
c)氧化至少一部分所述多孔硅。
20.根据权利要求19所述的方法，其中所述被氧化的多孔硅基本上与所述n型层的上表面齐平。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/169,243 US7045437B1 (en) | 2005-06-27 | 2005-06-27 | Method for fabricating shallow trenches |
| US11/169,243 | 2005-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101208792A true CN101208792A (zh) | 2008-06-25 |
| CN100568483C CN100568483C (zh) | 2009-12-09 |
Family
ID=36318082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005800502401A Active CN100568483C (zh) | 2005-06-27 | 2005-06-28 | 制造浅沟槽的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7045437B1 (zh) |
| KR (1) | KR20080034099A (zh) |
| CN (1) | CN100568483C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102308371A (zh) * | 2009-02-06 | 2012-01-04 | 应用材料公司 | 具有覆盖层的经离子注入的衬底及方法 |
| CN103187354A (zh) * | 2011-12-30 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 局部氧化硅隔离的形成方法 |
| CN103367226A (zh) * | 2012-03-29 | 2013-10-23 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103482566A (zh) * | 2013-09-30 | 2014-01-01 | 杭州士兰集成电路有限公司 | 用于mems工艺中的深槽制造方法 |
| CN110033710A (zh) * | 2018-01-12 | 2019-07-19 | 美科米尚技术有限公司 | 显示装置 |
| CN110120365A (zh) * | 2019-05-14 | 2019-08-13 | 德淮半导体有限公司 | 隔离结构及其形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10833175B2 (en) | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
| US10796942B2 (en) * | 2018-08-20 | 2020-10-06 | Stmicroelectronics S.R.L. | Semiconductor structure with partially embedded insulation region |
| US20230088569A1 (en) * | 2021-09-23 | 2023-03-23 | Qualcomm Incorporated | Radio-frequency integrated circuits (rfics) including a porosified semiconductor isolation region to reduce noise interference and related fabrication methods |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3650638T2 (de) * | 1985-03-22 | 1998-02-12 | Nippon Electric Co | Integrierte Halbleiterschaltung mit Isolationszone |
| US6876053B1 (en) * | 1999-08-13 | 2005-04-05 | Intel Corporation | Isolation structure configurations for modifying stresses in semiconductor devices |
| US6583488B1 (en) * | 2001-03-26 | 2003-06-24 | Advanced Micro Devices, Inc. | Low density, tensile stress reducing material for STI trench fill |
| US20050106835A1 (en) | 2003-11-18 | 2005-05-19 | Agere Systems Inc. | Trench isolation structure and method of manufacture therefor |
-
2005
- 2005-06-27 US US11/169,243 patent/US7045437B1/en active Active
- 2005-06-28 KR KR1020077030327A patent/KR20080034099A/ko not_active Application Discontinuation
- 2005-06-28 CN CNB2005800502401A patent/CN100568483C/zh active Active
-
2006
- 2006-03-29 US US11/277,909 patent/US20060289962A1/en not_active Abandoned
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102308371A (zh) * | 2009-02-06 | 2012-01-04 | 应用材料公司 | 具有覆盖层的经离子注入的衬底及方法 |
| CN103187354A (zh) * | 2011-12-30 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 局部氧化硅隔离的形成方法 |
| CN103187354B (zh) * | 2011-12-30 | 2015-03-11 | 中芯国际集成电路制造(上海)有限公司 | 局部氧化硅隔离的形成方法 |
| CN103367226A (zh) * | 2012-03-29 | 2013-10-23 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103367226B (zh) * | 2012-03-29 | 2016-06-08 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103482566A (zh) * | 2013-09-30 | 2014-01-01 | 杭州士兰集成电路有限公司 | 用于mems工艺中的深槽制造方法 |
| CN103482566B (zh) * | 2013-09-30 | 2016-01-20 | 杭州士兰集成电路有限公司 | 用于mems工艺中的深槽制造方法 |
| CN110033710A (zh) * | 2018-01-12 | 2019-07-19 | 美科米尚技术有限公司 | 显示装置 |
| CN110120365A (zh) * | 2019-05-14 | 2019-08-13 | 德淮半导体有限公司 | 隔离结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7045437B1 (en) | 2006-05-16 |
| CN100568483C (zh) | 2009-12-09 |
| US20060289962A1 (en) | 2006-12-28 |
| KR20080034099A (ko) | 2008-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100568483C (zh) | 制造浅沟槽的方法 | |
| US6773994B2 (en) | CMOS vertical replacement gate (VRG) transistors | |
| CN103081091B (zh) | 具有阈值电压设置凹槽的晶体管及其制造方法 | |
| KR100712572B1 (ko) | 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법과그 방법에 의해 제조된 반도체 기판 및 반도체 장치 | |
| CN1914722B (zh) | 制作应变绝缘体上硅结构的方法及用此方法形成的绝缘体上硅结构 | |
| US7824993B2 (en) | Field-effect transistor with local source/drain insulation and associated method of production | |
| CN105355540B (zh) | 半导体器件及其制造方法 | |
| US8679903B2 (en) | Vertical quadruple conduction channel insulated gate transistor | |
| US6787423B1 (en) | Strained-silicon semiconductor device | |
| US20040121554A1 (en) | Fabrication method and device structure of shallow trench insulation for silicon wafer containing silicon-germanium | |
| US7759739B2 (en) | Transistor with dielectric stressor elements | |
| US7659581B2 (en) | Transistor with dielectric stressor element fully underlying the active semiconductor region | |
| US7902595B2 (en) | Power IC device and method of manufacturing same | |
| US8871586B2 (en) | Methods of reducing material loss in isolation structures by introducing inert atoms into oxide hard mask layer used in growing channel semiconductor material | |
| CN103456673A (zh) | 浅沟槽隔离的制造方法和cmos的制造方法 | |
| WO2000013208A2 (en) | Selectively doped trench device isolation | |
| ITTO990454A1 (it) | Procedimento per la realizzazione di una fetta di materiale semicon-duttore comprendente regioni di potenza dielettricamente isolate | |
| KR101989921B1 (ko) | 메모리 디바이스의 제조 방법 | |
| KR20110063797A (ko) | 두께가 감소된 활성층을 구비한 변형된 트랜지스터를 형성하기 위한 구조화된 변형 기판 | |
| TW442949B (en) | MOS-Transistor, and its production method | |
| US6548369B1 (en) | Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox | |
| US7202118B1 (en) | Fully depleted SOI MOSFET arrangement with sunken source/drain regions | |
| EP1897132A1 (en) | Method for fabricating shallow trenches | |
| CN100388440C (zh) | 具超浅结面漏极/源极延伸的半导体晶体管元件制作方法 | |
| KR100675878B1 (ko) | 문턱전압 및 필드정지용 이온주입이 포함된 반도체장치의소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |