JP4330671B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4330671B2 JP4330671B2 JP15034898A JP15034898A JP4330671B2 JP 4330671 B2 JP4330671 B2 JP 4330671B2 JP 15034898 A JP15034898 A JP 15034898A JP 15034898 A JP15034898 A JP 15034898A JP 4330671 B2 JP4330671 B2 JP 4330671B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- trench
- cross
- section
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 103
- 239000003990 capacitor Substances 0.000 claims description 70
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 61
- 229910052710 silicon Inorganic materials 0.000 claims description 61
- 239000010703 silicon Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 61
- 238000009792 diffusion process Methods 0.000 claims description 56
- 239000012535 impurity Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 19
- 239000002019 doping agent Substances 0.000 claims description 7
- 239000007789 gas Substances 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 21
- 229910052681 coesite Inorganic materials 0.000 description 21
- 229910052906 cristobalite Inorganic materials 0.000 description 21
- 239000001257 hydrogen Substances 0.000 description 21
- 229910052739 hydrogen Inorganic materials 0.000 description 21
- 239000000377 silicon dioxide Substances 0.000 description 21
- 229910052682 stishovite Inorganic materials 0.000 description 21
- 229910052905 tridymite Inorganic materials 0.000 description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- 238000001020 plasma etching Methods 0.000 description 19
- 229910052785 arsenic Inorganic materials 0.000 description 18
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 17
- 238000003860 storage Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 230000008859 change Effects 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 10
- 238000001000 micrograph Methods 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 6
- 239000012808 vapor phase Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- 238000006722 reduction reaction Methods 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000006479 redox reaction Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- DKAGJZJALZXOOV-UHFFFAOYSA-N hydrate;hydrochloride Chemical compound O.Cl DKAGJZJALZXOOV-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トレンチキャパシタのトレンチなどの溝が表面に形成された半導体基板を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、コンピューターや通信機器の重要部分には、多数のトランジスタや抵抗等を電気回路を達成するようにむすびつけ、１チップ上に集積化して形成した大規模集積回路（ＬＳＩ）が多用されている。このため、機器全体の性能は、ＬＳＩ単体の性能と大きく結び付いている。ＬＳＩ単体の性能向上は、集積度を高めること、つまり、素子の微細化により実現できる。
【０００３】
しかしながら、素子の微細化に伴って種々の問題が起こっている。例えば、ＤＲＡＭメモリセルのキャパシタにおいては、キャパシタ面積の減少によって、キャパシタ容量が減少する方向にある。その結果、メモリ内容が誤って読み出されたり、あるいはα線により記憶内容が破壊されるというソフトエラーが問題となっている。
【０００４】
このような問題の解決に有効なキャパシタの１つとして、トレンチキャパシタが知られている。トレンチキャパシタは、トレンチ側面をキャパシタ面積に利用することにより、必要な容量を確保するというものである。
【０００５】
従来、トレンチキャパシタは次のようにして形成していた。
【０００６】
まず、フォトリソグラフィとリアクティブイオンエッチング（ＲＩＥ：Reactive Ion Etching）を用いて、シリコン基板にトレンチを形成する。次に砒素ドープトガラス膜を堆積した後、固相拡散により砒素ドープトガラス膜中の砒素をトレンチ表面に拡散させ、トレンチ表面に容量電極（プレート電極）としての高不純物濃度の不純物拡散層を形成する。
【０００７】
最後に、トレンチ表面にキャパシタ絶縁膜を形成した後、蓄積電極（ストレージノード電極）としての砒素ドープトアモルファスシリコン膜を堆積して、トレンチキャパシタは完成する。
【０００８】
しかしながら、この従来の形成方法には、以下のような問題がある。
【０００９】
すなわち、ＲＩＥでは先細りのトレンチが形成されるため、蓄積電極（砒素ドープトアモルファスシリコン膜）の埋込み形状が劣化しやすい。このような埋込み形状の劣化は、トレンチ径が縮小化するほど顕著になる。このため、素子の微細化が困難であった。
【００１０】
また、トレンチ形成時のＲＩＥにより、トレンチ表面に凹凸が生じ、そこに電界が集中し、キャパシタ絶縁膜の絶縁耐圧が低下するという問題があった。
【００１１】
ここで、化学ドライエッチング（ＣＤＥ：Chemical Dry Etching）によりトレンチ表面を滑らかにすることが考えられるが、トレンチ上壁にカラー酸化膜を形成する場合には、カラー酸化膜とシリコン基板との選択比を大きく取れないことから、ＣＤＥで削られる分だけカラー酸化膜を厚くする必要がある。
【００１２】
しかしながら、微細化により径が狭くなったトレンチ上壁に厚いカラー酸化膜を形成することは困難である。したがって、上述したＣＤＥによる方法は、微細化に対応できるものではなく、採用できるものではない。
【００１３】
また、素子の高密度化を図るために、トレンチ形成用の露光マスクとして、矩形パターンの露光マスクを用いた場合には、曲率半径の小さい角部を有するトレンチが形成され、その曲率半径の小さい角部に電界が集中し、キャパシタ絶縁膜の絶縁耐圧が低下するという問題があった。
【００１４】
また、トレンチ径の縮小化が進むと、固相拡散源である砒素ドープトガラス膜の膜厚を十分に確保できなくなり、これによりトレンチ表面に高不純物濃度の不純物拡散層を形成することが困難になるという問題があった。
【００１５】
ここで、膜厚を確保するために、トレンチが埋まるほどの膜厚の砒素ドープトガラス膜を堆積しても、必ずしも高不純物濃度の不純物拡散層が形成されるわけではなく、しかも、この場合には、砒素ドープトガラス膜を後で剥離するのが困難になるという問題もある。
【００１６】
トレンチ径の縮小化は、さらに以下のような問題も引き起こす。すなわち、トレンチを砒素ドープトアモルファスシリコン膜で埋め込む際にボイドが発生し、後工程で問題が起こる。
【００１７】
具体的には、トレンチキャパシタを複数形成し、２つのトレンチを含む領域をＳＴＩにより素子分離を行う場合には、その領域の砒素ドープトアモルファスシリコン膜をエッチング除去した後に熱酸化するが、そのときのエッチングの際にボイドが現れ、そのボイドの部分の砒素ドープトアモルファスシリコン膜が酸化され、欠陥が生じるという問題が生じる。
【００１８】
また、トレンチ構造を有する半導体素子の製造プロセスにおいては、必要な容量を確保するために、工程数は増加の一途をたどっており、プロセス的な工夫により、工程数を減らす必要も生じている。
【００１９】
【発明が解決しようとする課題】
上述の如く、従来の微細トレンチキャパシタの形成方法では、ＲＩＥにより生じるトレンチ表面の凹凸により、キャパシタ絶縁膜の絶縁耐圧が低下という問題があった。
【００２０】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、素子の微細化に有用な構造の溝を有する半導体装置の製造方法を提供することにある。
【００２８】
【課題を解決するための手段】
本発明（請求項１）に係る半導体装置の製造方法は、表面に溝が形成されたシリコン基板と、前記溝の内部を埋め込む埋込み部材とを有し、前記溝をその深さ方向に平行な法線を有する第１の平面で切断した場合の前記溝の断面を第１の断面とし、前記溝をその深さ方向に平行な法線を有し、かつ前記第１の平面よりも前記溝の底に近い第２の平面で切断した場合の前記溝の断面を第２の断面としたときに、第１の断面の面積が第２の断面の面積よりも小さく、かつ第１の断面における曲率半径の最小値が第２の断面における曲率半径の最小値よりも小さいという第１の条件を満たす第１および第２の断面が存在する半導体装置、または、表面にアスペクト比が１０以上の溝が形成されたシリコン基板と、前記溝の内部を埋め込む埋込み部材とを有し、前記溝の底から前記溝の開口方向に前記溝の深さの４／５の距離だけ離れた位置で、前記溝をその深さ方向に平行な法線を有する第１の平面で切断した場合の前記溝の断面を第１の断面とし、前記溝の底から前記溝の開口方向に前記溝の深さの１／５の距離だけ離れた位置で、前記溝をその深さ方向に平行な法線を有する第２の平面で切断した場合の前記溝の断面を第２の断面としたときに、前記第２の断面の長径を前記第２の断面の短径で割った値が、前記第１の断面の長径を前記第１の断面の短径で割った値の１．１倍よりも小さいという第２の条件を満たす半導体装置の製造方法であって、シリコン基板の表面に溝を形成する工程と、減圧下での８５０℃〜１２００℃での還元性ガス雰囲気中での熱処理により前記溝の形状を変形させ、前記第１または第２の条件を満たす第１および第２の断面を有する溝を形成する工程と、前記溝の内面に不純物を拡散させることにより、前記溝の内面に第１のキャパシタ電極としての不純物拡散層を形成する工程と、前記溝の内部をキャパシタ絶縁膜を介して第２のキャパシタ電極により埋め込む工程とを有することを特徴とする。
【００２９】
ここで、前記不純物拡散層は、ドーパントとしての不純物を含むガス雰囲気中での熱処理により、前記ガス雰囲気中の前記不純物を前記溝の内面に拡散させることにより形成することが好ましい。
【００３０】
また、前記減圧下の熱処理と、前記ドーパントとしての不純物を含むガス雰囲気中での熱処理とを同一の真空容器内で連続的に行うことが好ましい。
【００３１】
また、前記減圧下の熱処理は、８５０℃以上１２００℃以下の温度で行うことが好ましい。
【００３２】
また、前記減圧下の熱処理は、前記半導体基板の表面が還元されるガス雰囲気中で行うことが好ましい。具体的には、ＳｉＯ2 が還元されるガス雰囲気中で行うことが好ましい。
【００３３】
また、前記減圧下の熱処理は、水素雰囲気で行うことが好ましい。
【００３４】
本発明（請求項４）に係る半導体装置の製造方法は、表面に左右非対称な断面形状を有する溝が形成されたシリコン基板と、前記溝の内部を埋め込む埋込み部材とを有し、前記溝は、前記溝の深さ方向に垂直な法線を有する平面により前記溝をその中心を通るように切断した場合に、前記溝径の中心に対して左右非対称な断面形状を有する半導体装置の製造方法であって、シリコン基板の表面に第１の溝を形成する工程と、減圧下での１１００℃以上での還元性ガス雰囲気中での第１の熱処理により前記第１の溝を分離させる工程と、前記シリコン基板の表面に第２の溝を形成する工程と、前記減圧下での８５０℃以上１１００℃以下での還元性ガス雰囲気中での第２の熱処理により、前記第１および第２の溝を前記左右非対称な断面形状を有する溝に変える工程と、前記左右非対称な断面形状を有する溝の内部を埋込み部材により埋め込む工程とを有することを特徴とする。
【００３７】
また、第１の熱処理後に基板表面を平坦化してから第２の溝を形成することが好ましい。具体的には、全面に半導体膜を堆積し、次いで減圧下での熱処理により前記半導体膜の表面を平坦化する。
【００３８】
［作用］
本発明者の研究によれば、基板表面に形成したトレンチの形状を、減圧下の熱処理により、素子の微細化に好ましい形状に変形できることが分かった。
【００３９】
すなわち、減圧下の熱処理により、トレンチの角部、特にトレンチの底の角部を丸めることができることが分かった。このような形状変化により、電界集中の緩和を図ることができ、これにより絶縁耐圧の向上を図ることができる。
【００４０】
さらに、減圧下の熱処理により、エッチングの際にトレンチ側面に形成された凹凸を消滅でき、トレンチ側面を滑らかにできることが分かった。このような形状変化によっても、電界集中の緩和を図ることができ、絶縁耐圧の向上を図ることができる。
【００４１】
これらの電界集中の緩和効果により、トレンチの微細化が進んでも、絶縁耐圧の向上を図ることができる。
【００４２】
また、トレンチは、通常、ＲＩＥ等のエッチングにより形成し、エッチングが進むにつれてトレンチの形状は細くなる。このようなトレンチを有する半導体基板に対して減圧下の熱処理を施したところ以下のことが分かった。
【００４３】
すなわち、先細りのトレンチを、その底に近い位置での断面面積のほうが底から遠い位置での断面面積より大きくなる領域を有するトレンチに変形できることが分かった。このような形状変化により、埋込み部材の埋込み形状を改善できる。これにより、例えば、トレンチキャパシタなどの素子の微細化を図れるようになる。
【００４４】
本発明（第１の条件を満たす第１および第２の断面）は、このような特徴ある形状変化を特定したものである。図２８に、本発明の溝を模式的に示す。
【００４５】
また、図２９に、矩形の露光マスク、ＲＩＥを用いて形成した溝を模式的に示す。矩形の露光マスクを用いても、現在の露光技術では露光ぼけにより、開口部が楕円状のエッチングマスクが形成されてしまう。
【００４６】
このエッチングマスクを用いたＲＩＥでは、初期は基板は楕円形状にエッチングされるが、深く掘るに従って基板の面方位依存性が現れるため、矩形形状にエッチングされていく。
【００４７】
したがって、ＲＩＥにより形成されたアスペクト比が１０以上の溝は、その上部（溝の深さの４／５）では楕円状、下部（溝の深さの１／５）では矩形状の断面を有している。
【００４８】
ここで、溝下部の曲率半径の最小値は２５ｎｍ以上であったが、本発明の減圧下の熱処理を施したところ、溝下部の曲率半径の最小値は１５０ｎｍ以上となることを確認した。
【００４９】
すなわち、減圧下の熱処理により、最も尖っている部分が丸まり、トレンチ溝の形状を電界集中の起こり難い形状に変えられることを確認した。
【００５１】
本発明（請求項２）のように、ドーパントとしての不純物を含むガス雰囲気中での熱処理により、つまり気相からの不純物拡散により不純物拡散層（第１のキャパシタ電極）を形成することが好ましい。
【００５２】
この方法によれば、気相中から常に不純物を溝内面に供給できるので、溝の径が小さくても（溝のアスペクト比が高くても）、必要な不純物濃度を有する不純物拡散層を容易に形成できる。
【００５３】
また、減圧下の熱処理は、８５０℃以上１２００℃以下で行うことが好ましい。その理由は、シリコン基板の場合、減圧下、８５０℃以上であれば、シリコンの表面拡散が生じ、また減圧下、１２００℃よりも高い温度だと、溝が上下に分裂する現象が起こるからである。
【００５４】
また、減圧下の熱処理は、本発明（請求項１−４）のように還元性ガス雰囲気で行うことが好ましい。これは半導体基板が酸化され、基板表面に酸化膜が形成されると、半導体基板の構成元素の流動現象が妨げられ、溝の形状変化が抑制されるからである。
【００５５】
ここで、減圧下の熱処理と、ドーパントとしての不純物を含むガス雰囲気中での熱処理は、本発明（請求項３）のように、連続的に行うことが好ましい。
【００５６】
その理由は、基板表面に形成された自然酸化膜を減圧下の熱処理の際に除去できるので、この自然酸化膜が除去された状態を保持したまま、ドーパントとしての不純物を含むガス雰囲気中での熱処理を行なえば、自然酸化膜の除去工程を別途追加する必要がなく、工程数の削減化を図れるからである。
【００５７】
また、本発明（請求項４）のように溝の断面形状が非対称になっていれば、同じ深さでも断面形状が対称の場合に比べて溝の表面積が大きくなる。このため、例えばこのような非対称な溝をトレンチキャパシタのトレンチに適用すれば、微細化を進めても必要な容量を確保できるようになる。
【００５８】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００５９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るトレンチキャパシタを示す図である。
【００６０】
図中、１１はシリコン基板を示しており、このシリコン基板１１上には薄いＳｉＯ2 膜１２を介してシリコン窒化膜１３およびＳｉＯ2 膜１４からなる絶縁マスクが形成されている。
【００６１】
また、シリコン基板１１にはアスペクト比１０以上のトレンチ１５が形成されており、このトレンチ１５の上部の側壁から絶縁マスクの側壁にかけてはカラー絶縁膜１６が形成されている。トレンチ１５は、カラー絶縁膜１６および上記絶縁マスクをエッチングマスクに用いたＲＩＥにより形成したものである。
【００６２】
図１（ｂ）に、図１（ａ）のトレンチ１５のＸ−Ｘ´断面をシリコン基板１１の上から見た図を示す。また、図１（ｃ）に、図１（ａ）のトレンチ１５のＹ−Ｙ´断面をシリコン基板１１の上から見た図を示す。
【００６３】
図からカラー絶縁膜１６が形成されたところのトレンチ１５の形状は、絶縁マスクに対応した四角形であるが（なお、厳密には作用の項で説明したように楕円形に近い）、カラー絶縁膜１６より下の位置のトレンチ１５の形状は上記四角形よりも曲率半径の最小値が大きい形である円形となっている。これは、後述する減圧下での高温・水素雰囲気中の熱処理による結果である。
【００６４】
また、トレンチ１５の内面には、気相からの不純物拡散により、容量電極（プレート電極）としての高不純物濃度のｎ型不純物拡散層１７が形成されている。そして、トレンチ１５の内部には、キャパシタ絶縁膜１８（埋込み部材）を介して蓄積電極（ストレージノード電極）としての砒素ドープトアモルファスシリコン膜１９（埋込み部材）が埋め込み形成されている。
【００６５】
次に本実施形態のキャパシタの形成方法について説明する。図２、図３にその工程断面図を示す。
【００６６】
まず、図２（ａ）に示すように、シリコン基板１１の表面に薄いＳｉＯ2 膜１２を形成した後、このＳｉＯ2 膜１２上にシリコン窒化膜１３、ＳｉＯ2 膜１４を順次形成する。
【００６７】
次に図２（ｂ）に示すように、ＳｉＯ2 膜１２、シリコン窒化膜１３、ＳｉＯ2 膜１４をパターニングし、ＳｉＯ2 膜１２、シリコン窒化膜１３およびＳｉＯ2 膜１４からなり、四角形の開口部を有する絶縁マスクを形成した後、これをエッチングマスクに用いて、シリコン基板１１をエッチングし、深さ１．５μｍのトレンチ２０を形成する。
【００６８】
次に同図（ｂ）に示すように、トレンチ２０の側壁に例えばＳｉ3 Ｎ4 からなるカラー絶縁膜１６を形成する。このカラー絶縁膜１６はいわゆる側壁残し技術により形成する。
【００６９】
すなわち、トレンチ２０の側壁を覆うように全面にカラー絶縁膜１６としての絶縁膜を堆積し、この絶縁膜の全面をＲＩＥすることにより、トレンチ２０の側壁に上記絶縁膜を選択的に残置させる。
【００７０】
なお、以下の断面図では、ＳｉＯ2 膜１２、シリコン窒化膜１３およびＳｉＯ2 膜１４を１つの絶縁膜２１でまとめて示してある。
【００７１】
次に図２（ｃ）に示すように、絶縁マスク（シリコン窒化膜、ＳｉＯ2 膜）およびカラー絶縁膜１６をエッチングマスクに用いてシリコン基板１１をエッチングし、シリコン基板１１に深さ７μｍのトレンチ１５を形成する。
【００７２】
図２（ｄ）に、図２（ｃ）のトレンチ１５のＹ−Ｙ´断面をシリコン基板１１の上から見た図を示す。この図から、この段階ではカラー絶縁膜１６より下の位置のトレンチ１５の形状は、四角形であることが分かる。
【００７３】
次に自然酸化膜を除去するためにフッ化水素水溶液によりシリコン基板１１を処理する。この後、シリコン基板をチャンバ内に導入し、このチャンバ内に水素のみを１０ｓｌｍ流し、圧力を３８０Ｔｏｒｒとした状態で、１０００℃、６００秒間の熱処理を行う。
【００７４】
このとき、チャンバ内に導入するまでの間に形成されたシリコン基板１１の表面の自然酸化膜が除去され、基板表面のシリコンが露出するので、表面積が最小になるようなシリコンの表面拡散が生じる。
【００７５】
このようなシリコンの表面拡散により、トレンチ１５には、長径方向に関しては圧縮し、短径方向に関しては伸縮するような変形が起こる。
【００７６】
すなわち、熱処理後のトレンチ１５の形状は、図２（ｃ）のトレンチ１５の形成時の形状（四角形）を、曲率半径の最小値が大ききくなるように変形した形状（楕円形）となる。その結果、トレンチ１５は角がとれて丸くなる。
【００７７】
図４に、トレンチの長辺側から見た熱処理前後のトレンチの断面を示す。図４（ａ）は熱処理前の断面図、図４（ｂ）は熱処理後の断面図である。また、図５に、トレンチの短辺側から見た熱処理前後のトレンチの断面を示す。図５（ａ）は熱処理前の断面図、図５（ｂ）は熱処理後の断面図である。
【００７８】
また、図４、図５には、トレンチ表面の拡大図も示してある。図から、ＲＩＥによりトレンチ１５の内面に形成された凹凸は、熱処理により消滅していることが分かる。したがって、熱処理後は、トレンチ１５の内面は、ラフネスの小さい滑らかな形状となる。
【００７９】
上記条件の熱処理によりトレンチ形状を変形させる前および変形させた後のトレンチを断面ＳＥＭにより調べて見た。その結果を図６、図７に示す。図６、図７はそれぞれ図４、図５に相当するものである。
【００８０】
図６（ａ）、図７（ａ）から、トレンチ１５は、ＲＩＥが進むにつれて、その形状は細くなる。しかし、図６（ｂ）、図７（ｂ）から、減圧下の熱処理により、トレンチ１５は、その底部においては、底に近い位置での断面面積のほうがより大きくなる領域を有するように変形していることが分かる。本発明（請求項２）の１．１倍という値は、このＳＥＭの結果から求めたものである。
【００８１】
このような形状変化により、埋込み部材の埋込み形状を改善できる。これにより、例えば、トレンチキャパシタなどの素子の微細化を図れるようになる。
【００８２】
さらに、ＳＩＭ（Scanning Ion Microscope ）（ｔｉｌｔ角：３０°）により調べ、その結果を図８、図９に示す。
【００８３】
図８（ａ）は、熱処理前のトレンチの底からトレンチの深さの１／５の距離だけ離れた位置で、トレンチをその深さ方向に垂直な平面で切断して現れた面、図８（ｂ）は熱処理後の面を示している。
【００８４】
また、図９（ａ）は、熱処理前のトレンチの底からトレンチの深さの４／５の距離だけ離れた位置で、トレンチをその深さ方向に垂直な平面で切断して現れた面、図９（ｂ）は熱処理後の面を示している。
【００８５】
また、図１０、図１１に、カラー絶縁膜１６としてシリコン酸化膜を用いた場合における上記熱処理前後のトレンチ１５の顕微鏡写真（断面ＳＥＭ）を示す。図１０はトレンチ全体を示し、図１１はトレンチ中央部分を示している。各図（ａ）は熱処理前、各図（ｂ）は熱処理後を示している。図から、熱処理によってトレンチ１５の表面がラフネスが小さく、滑らかな形状となることが分かる。
【００８６】
次に上記熱処理を行なったチャンバ内に水素で１％に希釈されたＰＨ3 （ホスフィン）を５００ｓｃｃｍ流し、圧力を２００Ｔｏｒｒとした状態で、１１００℃、３００秒間の熱処理を行なって、図３（ｅ）に示すように、トレンチ１５の内面に、容量電極（プレート電極）としての高不純物濃度のｎ型不純物拡散層１７を形成する。
【００８７】
ここで、上記２つの熱処理は連続的に行ない、シリコン基板１１が大気に晒されないようにする。
【００８８】
最後に、図３（ｆ）に示すように、トレンチ１５の内面を覆うようにＳｉＯ2 等からなるキャパシタ絶縁膜１８を形成した後、トレンチ１５内に蓄積電極（ストレージノード電極）としての砒素アモルファスシリコン膜１９を埋め込み形成し、トレンチキャパシタが完成する。
【００８９】
このようにして作成されたトレンチキャパシタの耐圧および従来のトレンチキャパシタの耐圧をＩ−Ｖ測定により評価した。従来のトレンチキャパシタは、トレンチ形状の変形を行うための熱処理が施されていないものである。
【００９０】
試料としては、１ｍｍ2 中に１０6 個のトレンチキャパシタを含み、これらのトレンチキャパシタを並列に接続したものを使用した。
【００９１】
図１２に、試料のＪ−Ｖ特性の結果を示す。図からリーク電流ｌｏｇ（Ｊg ）が１×１０-8Ａ／ｃｍ2 となる電圧Ｖg を比較すると、従来のキャパシタからなる試料が２．２５Ｖであるのに対し、本実施形態のトレンチキャパシタからなる試料は３Ｖであることが分かる。すなわち、本実施形態のトレンチキャパシタは、従来のトレンチキャパシタよりも絶縁耐圧が高いことが分かる。
【００９２】
このように絶縁耐圧が改善された理由は、熱処理により、トレンチ１５の形成時の形状（四角形）が、曲率半径の最小値が大ききくなるような形状（円形）に変化したこと、およびＲＩＥにより生じたトレンチ１５の内面の凹凸が消滅したことから、電界集中が緩和されたためと考えられる。
【００９３】
また、従来および本実施形態の試料のそれぞれの蓄積電極の埋め込み形状を調べたところ、従来の試料のトレンチに中央部にはボイドが見られたのに対し、本実施形態の試料にはボイドを見つけることはできなかった。
【００９４】
したがって、本実施形態のトレンチキャパシタの場合、トレンチ１５内にボイドがないので、後工程でＳＴＩを行う場合に、熱酸化により欠陥が生じるという問題は起こらない。
【００９５】
ボイドが発生しなかった理由は、トレンチの形状が、その底に近い位置での断面面積のほうがより大きくなる領域を有するように変形し、蓄積電極である砒素ドープトアモルファスシリコン膜１９の埋め込みが容易になったためと考えられる。
【００９６】
なお、本実施形態では、前処理（自然酸化膜除去）にフッ化水素水溶液を用いたが、塩酸水とオゾン水との混合液を用いて約１．５ｎｍの薄い酸化膜を形成した場合でも、その後のチャンバ内での熱処理により、上記薄い酸化膜を自然酸化膜とともに除去することができるので、本実施形態と同様の効果が得られる。
【００９７】
また、本実施形態では、ｎ型不純物拡散層１７を形成するための、ｎ型不純物を含むガス中での熱処理の際に、ｎ型不純物源としてＰＨ3 ガスを用いたが、ＡｓＨ3 （アルシン）ガスを用いても良い。また、ＰＨ3 ガスの希釈ガスとして、ＰＨ3 の分解を抑制する働きのある水素ガスを用いたが、Ｈｅガス等の他のガスを用いても良い。
【００９８】
また、本実施形態では、トレンチ形状を変形させるための熱処理の際に、チャンバ内の圧力を８０Ｔｏｒｒ、温度を１０００℃に設定したが、減圧下、８５０℃以上であればシリコンの表面拡散が生じるので、本実施形態の場合と同様にトレンチ形状の形状を変形させることができる。
【００９９】
シリコンの表面拡散は、圧力が低いほど、温度が高いほど顕著となり、トレンチには大きな形状の変化が生じる。そして、温度が１２００℃よりも高くなると、図１３に示すように、トレンチの底部が分裂する現象が起こる。これはＳＥＭにより得たものである。
【０１００】
したがって、シリコンの表面拡散を起こすための熱処理の温度は、１２００℃以下とする必要がある。なお、図１３は、トレンチを断面ＳＥＭにより調べ、その結果を模写したものである。
【０１０１】
なお、ＰＨ3 ガスを流したガス雰囲気での熱処理では、シリコンの表面拡散が抑制されることが分かっており、したがって、最初に水素ガスだけを流し、次にＰＨ3 ガスのみを流す場合には、Ｐのドーピングしている間はトレンチ形状は変化せず、最初に水素ガスのみを流した時点で得られる形状が、Ｐのドーピング後も維持されることになる。
【０１０２】
また、本実施形態では、シリコンの表面拡散を生じせしめるために、水素ガスを流した場合について説明したが、必ずしも水素ガスを流さなくてとも、減圧下であれば、流動現象自体は起こる。
【０１０３】
ここで、流動現象を効果的に引き起こすためには、シリコン基板の表面を酸化し、シリコンの表面拡散を抑制する働きのある酸素ガスや水蒸気の分圧が低い環境で、熱処理を行うことが好ましい。
【０１０４】
しかしながら、本実施形態のように、水素ガスを流すことで、水素の還元作用により、シリコンが酸化されてＳｉＯ2 となる反応が抑制される方向に向かうので、シリコンを流動させやすくすることができる。
【０１０５】
すなわち、酸素ガスや水蒸気の分圧が低くない環境であっても、シリコンとＳｉＯ2 との酸化還元反応において、還元が進む方向であれば、シリコンの表面拡散は可能となる。
【０１０６】
また、本実施形態の熱処理（ＰＨ3 の気相拡散）は、温度が１０００℃以上であれば、図１４に示すように、表面のＰ濃度が１×１０20ｃｍ-3であるｎ型不純物拡散層（プレート電極）１７が得られる。そして、このＰＨ3 の気相拡散の場合、表面のＰ濃度は、図１５に示すように、ＰＨ3 ガス分圧に依存することが分かっている。
【０１０７】
なお、ｎ型不純物拡散層（プレート電極）１７は、従来と同様に、ＡｓＳＧ膜の固相拡散によっても形成できるが、この方法では、トレンチ径が微細化した際に、拡散種（Ａｓ）の供給がＡｓＳＧ膜の膜厚によって制限されてしまう。
【０１０８】
しかし、本実施形態の気相拡散の方法は、トレンチ径の縮小化が進んでも（アスペクト比が高くなっても）、気相中から拡散種（Ｐ）をトレンチ表面に常に供給できる。したがって、本実施形態によれば、トレンチ径の縮小化が進んでも必要な量の不純物を含んだｎ型不純物拡散層（プレート電極）１７を容易に形成できる。
【０１０９】
また、気相拡散に対するトレンチ表面の酸化膜の影響を調べてみた。その結果、酸化膜が存在する場合には、拡散が抑制されることが分かった。したがって、気相拡散を用いるためには、自然酸化膜を除去することが好ましい。このような自然酸化膜の除去は、トレンチ形状を変化させる際の水素雰囲気での高温熱処理により可能である。
【０１１０】
したがって、本実施形態のように、トレンチ形状を変形させるための熱処理と、ｎ型不純物拡散層（プレート電極）１７を形成するための熱処理（ＰＨ3 の気相拡散）とを同一チャンバ内で連続して行うことにより、耐圧などの向上を図れると同時に、工程数の削減化も図ることができる。
【０１１１】
（第２の実施形態）
図１６は、本発明の第２の実施形態に係るトレンチキャパシタを示す断面図である。
【０１１２】
図中、３１はシリコン基板を示しており、このシリコン基板３１上には薄いＳｉＯ2 膜３２を介してシリコン窒化膜３３およびＳｉＯ2 膜３４からなる絶縁マスクが形成されている。
【０１１３】
また、シリコン基板３１の表面には本発明の特徴あるトレンチ３５が形成されている。このトレンチ３５は、従来のトレンチとは異なり、トレンチ深さ方向に対して垂直な法線を有する平面によりトレンチ３５をその中心を通るように切断した場合に、トレンチ径の中心に対して左右非対称な断面形状が存在するものである。上記絶縁膜マスク３３，３４は、トレンチ３５をＲＩＥにより形成する際にエッチングマスクとして用いられたものである。
【０１１４】
トレンチ３５の上部の側壁にはカラー酸化膜３６が形成されている。トレンチ３５の表面には、気相からの不純物拡散により、容量電極（プレート電極）としての高不純物濃度のｎ型不純物拡散層３７が形成されている。そして、トレンチ３５の内部には、キャパシタ絶縁膜３８（埋込み部材）を介して蓄積電極（ストレージノード電極）としての砒素ドープトアモルファスシリコン膜３９（埋込み部材）が埋め込み形成されている。
【０１１５】
このように構成されたトレンチキャパシタによれば、トレンチ３５が非対称な断面形状を有しているので、同じ深さでも断面形状が対称の場合（従来）に比べてトレンチ３５の表面積が大きくなる。
【０１１６】
したがって、同じ深さであっても従来よりも大きな容量が得られるため、トレンチ径が縮小した際にも必要な容量を確保できるようになる。これにより、例えばＤＲＡＭセルのさらなる高密度化を図れるようになる。
【０１１７】
次に本実施形態のトレンチキャパシタの形成方法について説明する。図１７、図１８にその工程断面図を示す。
【０１１８】
まず、図１７（ａ）に示すように、シリコン基板３１上に絶縁マスク４０を形成した後、この絶縁マスク４０をエッチングマスクに用いて、シリコン基板３１をＲＩＥ法にてパターニングすることにより、深さ約７μｍのトレンチ３５ａを形成する。このトレンチ３５ａの大きさは、例えば０．３μｍ×０．６μｍである。この後、絶縁マスク４０を除去する。
【０１１９】
次に減圧下、水素雰囲気中で第１の熱処理を行う。このときの熱処理条件は、１１００℃、３８０Ｔｏｒｒ、３ｍｉｎ、水素流量が１０ｓｌｍである。
【０１２０】
このような熱処理を行うと、トレンチ３５ａの表面の自然酸化膜が除去され、シリコンの表面拡散が生じるため、表面積を最小にするようにトレンチ３５ａの形状が変形する。その結果、図１７（ｂ）に示すように、トレンチ３５ａは、その底部から球形に近い形で分離した形状となる。すなわち、トレンチ３５ａ内が局所的にシリコンで充填され、トレンチ３５ａは複数の空隙領域に分離される
図１９に、第１の熱処理前後のトレンチ３５ａの断面ＳＥＭ写真を示す。図１９（ａ）は熱処理前、図１９（ｂ）は熱処理後の断面ＳＥＭ写真である。図から、高温での熱処理により、トレンチ３５ａを分離できることが確認された。
【０１２１】
図２０〜図２２に、深さ７μｍのトレンチ形状に対し各種条件下で第１の熱処理を行った結果を示す。これらの図２０〜図２２は、図２３に示すトレンチ断面（トレンチ３５ａを基板表面に平行な面で切断した断面）において、短径をＸ、長径ＹとしたときのＸ／Ｙの温度依存性、圧力依存性、時間依存性をそれぞれ示している。
【０１２２】
なお、この結果はトレンチ３５ａの深さ６μｍの位置における断面の形状から得たものである。また、トレンチ形成直後のＸ／Ｙは３であり、図２０〜図２２には断面が円となるＸ／Ｙ（＝１）までの温度、圧力、時間がそれぞれ示されている。
【０１２３】
図２０〜図２２から、トレンチ形状は温度が高く、圧力が低く、時間が長いほど顕著に形状が変化することが分かる。そして、最終的にはその断面形状が円となる。ただし、さらに熱処理を継続した場合には、トレンチ下方から分断されることを確認した。
【０１２４】
この第１の熱処理によるトレンチ形状の変化は、基板表面が酸化膜や窒化膜等により覆われているときには生じない。トレンチ形状を変化させるためにはこれらの酸化膜や窒化膜等を除去した後、さらに装置内で基板表面の自然酸化膜を除去しなければならない。
【０１２５】
この自然酸化膜を除去するためには、装置内の水蒸気分圧を十分に下げる必要がある。この水蒸気分圧を下げるには、水素を流すことが有効であり、本実施形態で示した実験（図２０〜図２２）も水素雰囲気中で行っている。
【０１２６】
このように水素雰囲気中（還元性雰囲気中）であれば、表面の自然酸化膜を除去でき、トレンチ形状を変化させることができる。ただし、水素１００％の雰囲気では、安全性の観点からは爆発の危険性などの問題があるため、還元性雰囲気が保てる範囲で不活性ガスとの混合ガスを用いることが好ましい。
【０１２７】
次に図１７（ｃ）に示すように、１１００℃の減圧、水素雰囲気中での第２の熱処理によって、シリコン基板３１の表面を滑らかにした後、６００℃まで降温し、第２の熱処理を行ったのと同一チャンバー内にて、つまり連続的に厚さ約１μｍのアンドープのアモルファスシリコン膜４１を全面に堆積する。
【０１２８】
次にチャンバー内の温度を１１００℃まで昇温し、同一チャンバー内で連続的に減圧、水素雰囲気中で第３の熱処理を行うことによって、図１７（ｄ）に示すように、基板表面を平坦化する。
【０１２９】
この第３の熱処理により、アモルファスシリコン膜４１は固相成長により基板側からエピタキシャル成長し、単結晶のシリコン膜となってシリコン基板３１と一体化する。そして活性な基板表面のシリコン原子は、基板表面が平坦となるように表面拡散によりマイグレーションする。
【０１３０】
次に図１８（ｅ）に示すように、シリコン基板３１上に薄いＳｉＯ2 膜３２を介してシリコン窒化膜３３およびＳｉＯ2 膜３４からなる絶縁マスクを形成する。
【０１３１】
次に図１８（ｆ）に示すように、絶縁マスク３３，３４をマスクにしてＲＩＥ法にてシリコン基板３１をパターニングして深さ約７μｍの深さのトレンチ３５ｂを形成する。このとき、トレンチ３５ａと一部が重なるようにトレンチ３５ｂを形成する。なお、トレンチ３５ａ，３５ｂの位置合わせの方法については後述する。
【０１３２】
図２４に、この段階のトレンチ３５ａ，３５ｂのレイアウトを示す。これは基板上方から見たものである。図１８（ｆ）の断面は図２４のＡ−Ａ’断面図に相当する。
【０１３３】
なお、図２５（ａ），図２５（ｂ）に示すように、トレンチ３５ａから多少ずれた位置にトレンチ３５ｂを形成しても良い。この場合、次工程の第４の熱処理によりトレンチ同士を合体させることができるため、図２５（ｃ）に示すようなトレンチ３５が得られる。
【０１３４】
次に図１８（ｇ）に示すように、トレンチ３５ｂの上部の側壁にカラー酸化膜３６を形成した後、トレンチ３５ａ，３５ｂの表面の自然酸化膜を除去するために減圧、水素雰囲気中で１０００℃の第４の熱処理を行う。
【０１３５】
この第４の熱処理により同図（ｇ）に示すように、トレンチ３５ａ，３５ｂの表面の凹凸が緩和されて曲率半径の小さい部位が無くなり、これによりキャパシタの電界集中を緩和でき、耐圧の向上を図れる形状のトレンチ３５が完成する。
【０１３６】
また、図２５（ａ）に示したレイアウトでトレンチ３５ａ，３５ｂを形成した場合も、図２５（ｂ）、図２５（ｃ）の形状を経てトレンチの表面が滑らかな形状に変化するため同様の効果を期待できる。
【０１３７】
また、以上のようにして形成したトレンチ３５は、通常のＲＩＥにより側壁を垂直に形成したトレンチと比較して大きな表面積を持つため、キャパシタ面積の増大を図ることができ、これによりキャパシタ容量の増大を図ることができる。
【０１３８】
次に図１８（ｈ）に示すように、同一のチャンバー内でウエハを大気に晒すことなく連続して、ＰＨ3 （ホスフィン）やＡｓＨ3 （アルシン）等のｎ型不純物を含むガス雰囲気中での気相からの不純物拡散により、トレンチ３５の表面に容量電極（プレート電極）としての高不純物濃度のｎ型不純物拡散層３７を形成する。
【０１３９】
最後に、同図（ｈ）に示すように、ｎ型不純物拡散層３７上にＳｉＯ2 等からなるキャパシタ絶縁膜３８を形成した後、トレンチ３５の内部に蓄積電極（ストレージノード電極）としての砒素ドープトアモルファスシリコン膜３９を埋め込むんで、トレンチキャパシタが完成する。
【０１４０】
次にトレンチ３５ａ，３５ｂの位置合わせの方法について説明する。
【０１４１】
例えば図２６（ａ）に示すように、トレンチ３５ａの形成時に、トレンチキャパシタの形成領域外に、トレンチ３５ａよりも径が大きくかつ浅いトレンチ３５' を形成しておくことで、図２６（ｂ）に示すように、トレンチ３５ａを形成した領域の表面を平坦化する工程で、トレンチ３５' を形成した領域の表面は平坦化されず、トレンチ３５' が窪みの形で残るので、これを合わせマークに用いることにより、トレンチ３５ａと一部が重なり合ったトレンチ３５ｂを形成することができる。
【０１４２】
図２７に、トレンチ３５ａ，３５ｂの他の位置合わせの方法を示す工程図を示す。
【０１４３】
この場合、第１の熱処理の後（図２７（ａ））に、図２７（ｂ）に示すように、シリコン基板３１上の絶縁マスク４０をパターニングして、トレンチキャパシタの形成領域外に、絶縁物からなるマーク４０ａを形成する。
【０１４４】
次に図２７（ｃ）に示すように、全面にアモルファスシリコン膜４１を堆積する。
【０１４５】
次に図２７（ｄ）に示すように、図１７（ｄ）の工程と同様に熱処理によりアモルファスシリコン膜４１を単結晶化するとともに、表面を平坦化した後、エッチバックまたはＣＭＰ等により表面を後退させてマーク４０ａの表面を露出させる。このとき、マーク４０ａをストッパに用いる。マーク４０ａの露出面は絶縁物であり、シリコンとは光学的性質が異なるので、トレンチ３５ｂを形成する際の合わせマークとして用いることができる。
【０１４６】
なお、本実施形態では、図１７（ｃ）の工程で、アンドープのアモルファスシリコン膜４１を堆積したが、ｎ型やｐ型の不純物を含んだアモルファスシリコン膜を堆積しても良い。
【０１４７】
このような不純物を含んだアモルファスシリコン膜を堆積して形成したトレンチキャパシタを例えばＤＲＡＭのキャパシタに用いれば、ＭＯＳトランジスタのチャネル領域のキャリヤ濃度を制御することができる。
【０１４８】
また、本発明の減圧下での熱処理によるシリコンの表面拡散は一般には８５０℃以上であれば生じるが、熱処理温度を１１００℃よりも高くすると、トレンチの底部側の方が図１９に示したように分裂してしまう。したがって、トレンチを分離させるための第１の熱処理は１１００℃以上、トレンチ内部の表面の凹凸を緩和させるための第２〜第４の熱処理は８５０℃以上１１００℃以下とする必要がある。
【０１４９】
なお、ｎ型不純物拡散層（プレート電極）３７を形成するために用いたＰＨ3 （ホスフィン）やＡｓＨ3 （アルシン）を流した雰囲気中では、熱処理による表面拡散が抑制される。
【０１５０】
そのため、ＰＨ3 やＡｓＨ3 を流し、ＰやＡｓをドーピングしている際には、トレンチ３５の形状は変化せず、水素のみを流した時点で得られる形状がｎ型不純物拡散層（プレート電極）３７のドーピング後も維持される。
【０１５１】
なお、本実施形態では、シリコンの表面拡散を生じせしめるために水素を流したが、必ずしも水素を流さなくとも、減圧下でかつシリコン表面を酸化してシリコンの表面拡散を抑止する働きのある酸素ガスや水蒸気等の酸化性ガスの分圧が低い雰囲気中であれば、流動現象自体は起きる。
【０１５２】
しかしながら、水素を流すことで、酸素や水蒸気の分圧が低くなくても、水素の還元作用により、Ｓｉが酸化されてＳｉＯ2 となる反応が抑止される方向に向かうので、Ｓｉを流動させやすくすることができる。したがって、ＳｉとＳｉＯ2 との酸化還元反応において、還元反応が進む方向であれば、Ｓｉの流動は可能となる。
【０１５３】
なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、溝がトレンチキャパシタのトレンチの場合について説明したが、本発明はＳＴＩなどにおける素子分離溝にも適用できる。この場合、以下のような効果が得られる。
【０１５４】
本発明によれば、溝の底部の角部が特に丸くなるが、溝の上部の角部も丸くなる。このため、素子分離溝の埋込みが不十分で、素子分離溝の上部側壁が露出し、そこにゲート電極が配設された場合における、ゲート電圧による電界集中を緩和することができる。
【０１５５】
このような電界集中の緩和により、ゲート耐圧の向上を図ることができ、さらに、埋込みが不十分なところのトランジスタが先にオンするという問題も解決できる。また、溝の角部が丸くなることにより、素子分離絶縁膜の埋込みが容易になる。
【０１５６】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１５７】
【発明の効果】
以上詳述したように本発明によれば、表面に溝が形成された半導体基板を減圧下で熱処理し、上記溝の形状を変形させることにより、表面に素子の微細化に有用な形状の溝が形成された半導体基板を有する半導体装置を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るトレンチキャパシタを示す図
【図２】図１のトレンチキャパシタの形成方法の前半を示す工程断面図
【図３】図１のトレンチキャパシタの形成方法の後半を示す工程断面図
【図４】トレンチの長辺側から見た熱処理前後のトレンチの断面を模式的に示す図
【図５】トレンチの短辺側から見た熱処理前後のトレンチの断面を模式的に示す図
【図６】トレンチの長辺側から見た熱処理前後のトレンチの断面の顕微鏡写真
【図７】トレンチの短辺側から見た熱処理前後のトレンチの断面の顕微鏡写真
【図８】トレンチ底からトレンチの深さの１／５の距離だけ離れた位置で、トレンチをその深さ方向に垂直な平面で切断して現れた面の熱処理前後の顕微鏡写真
【図９】トレンチ底からトレンチの深さの４／５の距離だけ離れた位置で、トレンチをその深さ方向に垂直な平面で切断して現れた面の熱処理前後の顕微鏡写真
【図１０】カラー絶縁膜としてシリコン酸化膜を用いた場合における熱処理前後のトレンチ全体の断面形状を示す顕微鏡写真
【図１１】カラー絶縁膜としてシリコン酸化膜を用いた場合における熱処理前後のトレンチ中央部分の断面形状を示す顕微鏡写真
【図１２】図１のトレンチキャパシタからなる試料および従来のトレンチキャパシタからなる試料のそれぞれのＪ−Ｖ特性を示す図
【図１３】熱処理温度が１２００℃よりも高い場合のトレンチの断面の顕微鏡写真
【図１４】図１のトレンチキャパシタのｎ型不純物拡散層（プレート電極）のＰ濃度分布を示す図
【図１５】ｎ型不純物拡散層（プレート電極）のＰ濃度分布のＰＨ3 ガス分圧の依存性を示す図
【図１６】本発明の第２の実施形態に係るトレンチキャパシタを示す断面図
【図１７】図１６のトレンチキャパシタの形成方法の前半を示す工程断面図
【図１８】図１６のトレンチキャパシタの形成方法の後半を示す工程断面図
【図１９】第１の熱処理前後のトレンチ断面の顕微鏡写真
【図２０】第１の熱処理に関してのトレンチ断面形状（Ｘ／Ｙ）の温度依存性を示す図
【図２１】第１の熱処理に関してのトレンチ断面形状（Ｘ／Ｙ）の圧力依存性を示す図
【図２２】第１の熱処理に関してのトレンチ断面形状（Ｘ／Ｙ）の時間依存性を示す図
【図２３】トレンチ断面形状（Ｘ／Ｙ）を説明するための図
【図２４】トレンチのレイアウトを示す平面図
【図２５】トレンチの他のレイアウトを示す平面図および断面図、ならびに第４の熱処理後のトレンチを示す断面図
【図２６】トレンチの位置合わせ方法を示す工程断面図
【図２７】トレンチの他の位置合わせ方法を示す工程断面図
【図２８】本発明の溝を模式的に示す図
【図２９】矩形の露光マスク、ＲＩＥを用いて形成した溝を模式的に示す図
【符号の説明】
１１…シリコン基板
１２…ＳｉＯ2 膜
１３…シリコン窒化膜
１４…ＳｉＯ2 膜
１５…トレンチ
１６…カラー絶縁膜
１７…ｎ型不純物拡散層（プレート電極）
１８…キャパシタ絶縁膜（埋込み絶縁膜）
１９…砒素ドープトアモルファスシリコン膜（埋込み部材）
２０…トレンチ
２１…絶縁膜（ＳｉＯ2 膜／シリコン窒化膜／ＳｉＯ2 膜）
３１…シリコン基板
３２…ＳｉＯ2 膜
３３…シリコン窒化膜
３４…ＳｉＯ2 膜
３５…トレンチ
３５ａ…トレンチ（第１の溝）
３５ｂ…トレンチ（第２の溝）
３５’…トレンチ（マーク）
３６…カラー酸化膜
３７…ｎ型不純物拡散層（プレート電極）
３８…キャパシタ絶縁膜（埋込み絶縁膜）
３９…砒素ドープトアモルファスシリコン膜（埋込み部材）
４０…絶縁マスク
４０ａ…マーク
４１…アモルファスシリコン膜
【発明の属する技術分野】
本発明は、トレンチキャパシタのトレンチなどの溝が表面に形成された半導体基板を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、コンピューターや通信機器の重要部分には、多数のトランジスタや抵抗等を電気回路を達成するようにむすびつけ、１チップ上に集積化して形成した大規模集積回路（ＬＳＩ）が多用されている。このため、機器全体の性能は、ＬＳＩ単体の性能と大きく結び付いている。ＬＳＩ単体の性能向上は、集積度を高めること、つまり、素子の微細化により実現できる。
【０００３】
しかしながら、素子の微細化に伴って種々の問題が起こっている。例えば、ＤＲＡＭメモリセルのキャパシタにおいては、キャパシタ面積の減少によって、キャパシタ容量が減少する方向にある。その結果、メモリ内容が誤って読み出されたり、あるいはα線により記憶内容が破壊されるというソフトエラーが問題となっている。
【０００４】
このような問題の解決に有効なキャパシタの１つとして、トレンチキャパシタが知られている。トレンチキャパシタは、トレンチ側面をキャパシタ面積に利用することにより、必要な容量を確保するというものである。
【０００５】
従来、トレンチキャパシタは次のようにして形成していた。
【０００６】
まず、フォトリソグラフィとリアクティブイオンエッチング（ＲＩＥ：Reactive Ion Etching）を用いて、シリコン基板にトレンチを形成する。次に砒素ドープトガラス膜を堆積した後、固相拡散により砒素ドープトガラス膜中の砒素をトレンチ表面に拡散させ、トレンチ表面に容量電極（プレート電極）としての高不純物濃度の不純物拡散層を形成する。
【０００７】
最後に、トレンチ表面にキャパシタ絶縁膜を形成した後、蓄積電極（ストレージノード電極）としての砒素ドープトアモルファスシリコン膜を堆積して、トレンチキャパシタは完成する。
【０００８】
しかしながら、この従来の形成方法には、以下のような問題がある。
【０００９】
すなわち、ＲＩＥでは先細りのトレンチが形成されるため、蓄積電極（砒素ドープトアモルファスシリコン膜）の埋込み形状が劣化しやすい。このような埋込み形状の劣化は、トレンチ径が縮小化するほど顕著になる。このため、素子の微細化が困難であった。
【００１０】
また、トレンチ形成時のＲＩＥにより、トレンチ表面に凹凸が生じ、そこに電界が集中し、キャパシタ絶縁膜の絶縁耐圧が低下するという問題があった。
【００１１】
ここで、化学ドライエッチング（ＣＤＥ：Chemical Dry Etching）によりトレンチ表面を滑らかにすることが考えられるが、トレンチ上壁にカラー酸化膜を形成する場合には、カラー酸化膜とシリコン基板との選択比を大きく取れないことから、ＣＤＥで削られる分だけカラー酸化膜を厚くする必要がある。
【００１２】
しかしながら、微細化により径が狭くなったトレンチ上壁に厚いカラー酸化膜を形成することは困難である。したがって、上述したＣＤＥによる方法は、微細化に対応できるものではなく、採用できるものではない。
【００１３】
また、素子の高密度化を図るために、トレンチ形成用の露光マスクとして、矩形パターンの露光マスクを用いた場合には、曲率半径の小さい角部を有するトレンチが形成され、その曲率半径の小さい角部に電界が集中し、キャパシタ絶縁膜の絶縁耐圧が低下するという問題があった。
【００１４】
また、トレンチ径の縮小化が進むと、固相拡散源である砒素ドープトガラス膜の膜厚を十分に確保できなくなり、これによりトレンチ表面に高不純物濃度の不純物拡散層を形成することが困難になるという問題があった。
【００１５】
ここで、膜厚を確保するために、トレンチが埋まるほどの膜厚の砒素ドープトガラス膜を堆積しても、必ずしも高不純物濃度の不純物拡散層が形成されるわけではなく、しかも、この場合には、砒素ドープトガラス膜を後で剥離するのが困難になるという問題もある。
【００１６】
トレンチ径の縮小化は、さらに以下のような問題も引き起こす。すなわち、トレンチを砒素ドープトアモルファスシリコン膜で埋め込む際にボイドが発生し、後工程で問題が起こる。
【００１７】
具体的には、トレンチキャパシタを複数形成し、２つのトレンチを含む領域をＳＴＩにより素子分離を行う場合には、その領域の砒素ドープトアモルファスシリコン膜をエッチング除去した後に熱酸化するが、そのときのエッチングの際にボイドが現れ、そのボイドの部分の砒素ドープトアモルファスシリコン膜が酸化され、欠陥が生じるという問題が生じる。
【００１８】
また、トレンチ構造を有する半導体素子の製造プロセスにおいては、必要な容量を確保するために、工程数は増加の一途をたどっており、プロセス的な工夫により、工程数を減らす必要も生じている。
【００１９】
【発明が解決しようとする課題】
上述の如く、従来の微細トレンチキャパシタの形成方法では、ＲＩＥにより生じるトレンチ表面の凹凸により、キャパシタ絶縁膜の絶縁耐圧が低下という問題があった。
【００２０】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、素子の微細化に有用な構造の溝を有する半導体装置の製造方法を提供することにある。
【００２８】
【課題を解決するための手段】
本発明（請求項１）に係る半導体装置の製造方法は、表面に溝が形成されたシリコン基板と、前記溝の内部を埋め込む埋込み部材とを有し、前記溝をその深さ方向に平行な法線を有する第１の平面で切断した場合の前記溝の断面を第１の断面とし、前記溝をその深さ方向に平行な法線を有し、かつ前記第１の平面よりも前記溝の底に近い第２の平面で切断した場合の前記溝の断面を第２の断面としたときに、第１の断面の面積が第２の断面の面積よりも小さく、かつ第１の断面における曲率半径の最小値が第２の断面における曲率半径の最小値よりも小さいという第１の条件を満たす第１および第２の断面が存在する半導体装置、または、表面にアスペクト比が１０以上の溝が形成されたシリコン基板と、前記溝の内部を埋め込む埋込み部材とを有し、前記溝の底から前記溝の開口方向に前記溝の深さの４／５の距離だけ離れた位置で、前記溝をその深さ方向に平行な法線を有する第１の平面で切断した場合の前記溝の断面を第１の断面とし、前記溝の底から前記溝の開口方向に前記溝の深さの１／５の距離だけ離れた位置で、前記溝をその深さ方向に平行な法線を有する第２の平面で切断した場合の前記溝の断面を第２の断面としたときに、前記第２の断面の長径を前記第２の断面の短径で割った値が、前記第１の断面の長径を前記第１の断面の短径で割った値の１．１倍よりも小さいという第２の条件を満たす半導体装置の製造方法であって、シリコン基板の表面に溝を形成する工程と、減圧下での８５０℃〜１２００℃での還元性ガス雰囲気中での熱処理により前記溝の形状を変形させ、前記第１または第２の条件を満たす第１および第２の断面を有する溝を形成する工程と、前記溝の内面に不純物を拡散させることにより、前記溝の内面に第１のキャパシタ電極としての不純物拡散層を形成する工程と、前記溝の内部をキャパシタ絶縁膜を介して第２のキャパシタ電極により埋め込む工程とを有することを特徴とする。
【００２９】
ここで、前記不純物拡散層は、ドーパントとしての不純物を含むガス雰囲気中での熱処理により、前記ガス雰囲気中の前記不純物を前記溝の内面に拡散させることにより形成することが好ましい。
【００３０】
また、前記減圧下の熱処理と、前記ドーパントとしての不純物を含むガス雰囲気中での熱処理とを同一の真空容器内で連続的に行うことが好ましい。
【００３１】
また、前記減圧下の熱処理は、８５０℃以上１２００℃以下の温度で行うことが好ましい。
【００３２】
また、前記減圧下の熱処理は、前記半導体基板の表面が還元されるガス雰囲気中で行うことが好ましい。具体的には、ＳｉＯ2 が還元されるガス雰囲気中で行うことが好ましい。
【００３３】
また、前記減圧下の熱処理は、水素雰囲気で行うことが好ましい。
【００３４】
本発明（請求項４）に係る半導体装置の製造方法は、表面に左右非対称な断面形状を有する溝が形成されたシリコン基板と、前記溝の内部を埋め込む埋込み部材とを有し、前記溝は、前記溝の深さ方向に垂直な法線を有する平面により前記溝をその中心を通るように切断した場合に、前記溝径の中心に対して左右非対称な断面形状を有する半導体装置の製造方法であって、シリコン基板の表面に第１の溝を形成する工程と、減圧下での１１００℃以上での還元性ガス雰囲気中での第１の熱処理により前記第１の溝を分離させる工程と、前記シリコン基板の表面に第２の溝を形成する工程と、前記減圧下での８５０℃以上１１００℃以下での還元性ガス雰囲気中での第２の熱処理により、前記第１および第２の溝を前記左右非対称な断面形状を有する溝に変える工程と、前記左右非対称な断面形状を有する溝の内部を埋込み部材により埋め込む工程とを有することを特徴とする。
【００３７】
また、第１の熱処理後に基板表面を平坦化してから第２の溝を形成することが好ましい。具体的には、全面に半導体膜を堆積し、次いで減圧下での熱処理により前記半導体膜の表面を平坦化する。
【００３８】
［作用］
本発明者の研究によれば、基板表面に形成したトレンチの形状を、減圧下の熱処理により、素子の微細化に好ましい形状に変形できることが分かった。
【００３９】
すなわち、減圧下の熱処理により、トレンチの角部、特にトレンチの底の角部を丸めることができることが分かった。このような形状変化により、電界集中の緩和を図ることができ、これにより絶縁耐圧の向上を図ることができる。
【００４０】
さらに、減圧下の熱処理により、エッチングの際にトレンチ側面に形成された凹凸を消滅でき、トレンチ側面を滑らかにできることが分かった。このような形状変化によっても、電界集中の緩和を図ることができ、絶縁耐圧の向上を図ることができる。
【００４１】
これらの電界集中の緩和効果により、トレンチの微細化が進んでも、絶縁耐圧の向上を図ることができる。
【００４２】
また、トレンチは、通常、ＲＩＥ等のエッチングにより形成し、エッチングが進むにつれてトレンチの形状は細くなる。このようなトレンチを有する半導体基板に対して減圧下の熱処理を施したところ以下のことが分かった。
【００４３】
すなわち、先細りのトレンチを、その底に近い位置での断面面積のほうが底から遠い位置での断面面積より大きくなる領域を有するトレンチに変形できることが分かった。このような形状変化により、埋込み部材の埋込み形状を改善できる。これにより、例えば、トレンチキャパシタなどの素子の微細化を図れるようになる。
【００４４】
本発明（第１の条件を満たす第１および第２の断面）は、このような特徴ある形状変化を特定したものである。図２８に、本発明の溝を模式的に示す。
【００４５】
また、図２９に、矩形の露光マスク、ＲＩＥを用いて形成した溝を模式的に示す。矩形の露光マスクを用いても、現在の露光技術では露光ぼけにより、開口部が楕円状のエッチングマスクが形成されてしまう。
【００４６】
このエッチングマスクを用いたＲＩＥでは、初期は基板は楕円形状にエッチングされるが、深く掘るに従って基板の面方位依存性が現れるため、矩形形状にエッチングされていく。
【００４７】
したがって、ＲＩＥにより形成されたアスペクト比が１０以上の溝は、その上部（溝の深さの４／５）では楕円状、下部（溝の深さの１／５）では矩形状の断面を有している。
【００４８】
ここで、溝下部の曲率半径の最小値は２５ｎｍ以上であったが、本発明の減圧下の熱処理を施したところ、溝下部の曲率半径の最小値は１５０ｎｍ以上となることを確認した。
【００４９】
すなわち、減圧下の熱処理により、最も尖っている部分が丸まり、トレンチ溝の形状を電界集中の起こり難い形状に変えられることを確認した。
【００５１】
本発明（請求項２）のように、ドーパントとしての不純物を含むガス雰囲気中での熱処理により、つまり気相からの不純物拡散により不純物拡散層（第１のキャパシタ電極）を形成することが好ましい。
【００５２】
この方法によれば、気相中から常に不純物を溝内面に供給できるので、溝の径が小さくても（溝のアスペクト比が高くても）、必要な不純物濃度を有する不純物拡散層を容易に形成できる。
【００５３】
また、減圧下の熱処理は、８５０℃以上１２００℃以下で行うことが好ましい。その理由は、シリコン基板の場合、減圧下、８５０℃以上であれば、シリコンの表面拡散が生じ、また減圧下、１２００℃よりも高い温度だと、溝が上下に分裂する現象が起こるからである。
【００５４】
また、減圧下の熱処理は、本発明（請求項１−４）のように還元性ガス雰囲気で行うことが好ましい。これは半導体基板が酸化され、基板表面に酸化膜が形成されると、半導体基板の構成元素の流動現象が妨げられ、溝の形状変化が抑制されるからである。
【００５５】
ここで、減圧下の熱処理と、ドーパントとしての不純物を含むガス雰囲気中での熱処理は、本発明（請求項３）のように、連続的に行うことが好ましい。
【００５６】
その理由は、基板表面に形成された自然酸化膜を減圧下の熱処理の際に除去できるので、この自然酸化膜が除去された状態を保持したまま、ドーパントとしての不純物を含むガス雰囲気中での熱処理を行なえば、自然酸化膜の除去工程を別途追加する必要がなく、工程数の削減化を図れるからである。
【００５７】
また、本発明（請求項４）のように溝の断面形状が非対称になっていれば、同じ深さでも断面形状が対称の場合に比べて溝の表面積が大きくなる。このため、例えばこのような非対称な溝をトレンチキャパシタのトレンチに適用すれば、微細化を進めても必要な容量を確保できるようになる。
【００５８】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００５９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るトレンチキャパシタを示す図である。
【００６０】
図中、１１はシリコン基板を示しており、このシリコン基板１１上には薄いＳｉＯ2 膜１２を介してシリコン窒化膜１３およびＳｉＯ2 膜１４からなる絶縁マスクが形成されている。
【００６１】
また、シリコン基板１１にはアスペクト比１０以上のトレンチ１５が形成されており、このトレンチ１５の上部の側壁から絶縁マスクの側壁にかけてはカラー絶縁膜１６が形成されている。トレンチ１５は、カラー絶縁膜１６および上記絶縁マスクをエッチングマスクに用いたＲＩＥにより形成したものである。
【００６２】
図１（ｂ）に、図１（ａ）のトレンチ１５のＸ−Ｘ´断面をシリコン基板１１の上から見た図を示す。また、図１（ｃ）に、図１（ａ）のトレンチ１５のＹ−Ｙ´断面をシリコン基板１１の上から見た図を示す。
【００６３】
図からカラー絶縁膜１６が形成されたところのトレンチ１５の形状は、絶縁マスクに対応した四角形であるが（なお、厳密には作用の項で説明したように楕円形に近い）、カラー絶縁膜１６より下の位置のトレンチ１５の形状は上記四角形よりも曲率半径の最小値が大きい形である円形となっている。これは、後述する減圧下での高温・水素雰囲気中の熱処理による結果である。
【００６４】
また、トレンチ１５の内面には、気相からの不純物拡散により、容量電極（プレート電極）としての高不純物濃度のｎ型不純物拡散層１７が形成されている。そして、トレンチ１５の内部には、キャパシタ絶縁膜１８（埋込み部材）を介して蓄積電極（ストレージノード電極）としての砒素ドープトアモルファスシリコン膜１９（埋込み部材）が埋め込み形成されている。
【００６５】
次に本実施形態のキャパシタの形成方法について説明する。図２、図３にその工程断面図を示す。
【００６６】
まず、図２（ａ）に示すように、シリコン基板１１の表面に薄いＳｉＯ2 膜１２を形成した後、このＳｉＯ2 膜１２上にシリコン窒化膜１３、ＳｉＯ2 膜１４を順次形成する。
【００６７】
次に図２（ｂ）に示すように、ＳｉＯ2 膜１２、シリコン窒化膜１３、ＳｉＯ2 膜１４をパターニングし、ＳｉＯ2 膜１２、シリコン窒化膜１３およびＳｉＯ2 膜１４からなり、四角形の開口部を有する絶縁マスクを形成した後、これをエッチングマスクに用いて、シリコン基板１１をエッチングし、深さ１．５μｍのトレンチ２０を形成する。
【００６８】
次に同図（ｂ）に示すように、トレンチ２０の側壁に例えばＳｉ3 Ｎ4 からなるカラー絶縁膜１６を形成する。このカラー絶縁膜１６はいわゆる側壁残し技術により形成する。
【００６９】
すなわち、トレンチ２０の側壁を覆うように全面にカラー絶縁膜１６としての絶縁膜を堆積し、この絶縁膜の全面をＲＩＥすることにより、トレンチ２０の側壁に上記絶縁膜を選択的に残置させる。
【００７０】
なお、以下の断面図では、ＳｉＯ2 膜１２、シリコン窒化膜１３およびＳｉＯ2 膜１４を１つの絶縁膜２１でまとめて示してある。
【００７１】
次に図２（ｃ）に示すように、絶縁マスク（シリコン窒化膜、ＳｉＯ2 膜）およびカラー絶縁膜１６をエッチングマスクに用いてシリコン基板１１をエッチングし、シリコン基板１１に深さ７μｍのトレンチ１５を形成する。
【００７２】
図２（ｄ）に、図２（ｃ）のトレンチ１５のＹ−Ｙ´断面をシリコン基板１１の上から見た図を示す。この図から、この段階ではカラー絶縁膜１６より下の位置のトレンチ１５の形状は、四角形であることが分かる。
【００７３】
次に自然酸化膜を除去するためにフッ化水素水溶液によりシリコン基板１１を処理する。この後、シリコン基板をチャンバ内に導入し、このチャンバ内に水素のみを１０ｓｌｍ流し、圧力を３８０Ｔｏｒｒとした状態で、１０００℃、６００秒間の熱処理を行う。
【００７４】
このとき、チャンバ内に導入するまでの間に形成されたシリコン基板１１の表面の自然酸化膜が除去され、基板表面のシリコンが露出するので、表面積が最小になるようなシリコンの表面拡散が生じる。
【００７５】
このようなシリコンの表面拡散により、トレンチ１５には、長径方向に関しては圧縮し、短径方向に関しては伸縮するような変形が起こる。
【００７６】
すなわち、熱処理後のトレンチ１５の形状は、図２（ｃ）のトレンチ１５の形成時の形状（四角形）を、曲率半径の最小値が大ききくなるように変形した形状（楕円形）となる。その結果、トレンチ１５は角がとれて丸くなる。
【００７７】
図４に、トレンチの長辺側から見た熱処理前後のトレンチの断面を示す。図４（ａ）は熱処理前の断面図、図４（ｂ）は熱処理後の断面図である。また、図５に、トレンチの短辺側から見た熱処理前後のトレンチの断面を示す。図５（ａ）は熱処理前の断面図、図５（ｂ）は熱処理後の断面図である。
【００７８】
また、図４、図５には、トレンチ表面の拡大図も示してある。図から、ＲＩＥによりトレンチ１５の内面に形成された凹凸は、熱処理により消滅していることが分かる。したがって、熱処理後は、トレンチ１５の内面は、ラフネスの小さい滑らかな形状となる。
【００７９】
上記条件の熱処理によりトレンチ形状を変形させる前および変形させた後のトレンチを断面ＳＥＭにより調べて見た。その結果を図６、図７に示す。図６、図７はそれぞれ図４、図５に相当するものである。
【００８０】
図６（ａ）、図７（ａ）から、トレンチ１５は、ＲＩＥが進むにつれて、その形状は細くなる。しかし、図６（ｂ）、図７（ｂ）から、減圧下の熱処理により、トレンチ１５は、その底部においては、底に近い位置での断面面積のほうがより大きくなる領域を有するように変形していることが分かる。本発明（請求項２）の１．１倍という値は、このＳＥＭの結果から求めたものである。
【００８１】
このような形状変化により、埋込み部材の埋込み形状を改善できる。これにより、例えば、トレンチキャパシタなどの素子の微細化を図れるようになる。
【００８２】
さらに、ＳＩＭ（Scanning Ion Microscope ）（ｔｉｌｔ角：３０°）により調べ、その結果を図８、図９に示す。
【００８３】
図８（ａ）は、熱処理前のトレンチの底からトレンチの深さの１／５の距離だけ離れた位置で、トレンチをその深さ方向に垂直な平面で切断して現れた面、図８（ｂ）は熱処理後の面を示している。
【００８４】
また、図９（ａ）は、熱処理前のトレンチの底からトレンチの深さの４／５の距離だけ離れた位置で、トレンチをその深さ方向に垂直な平面で切断して現れた面、図９（ｂ）は熱処理後の面を示している。
【００８５】
また、図１０、図１１に、カラー絶縁膜１６としてシリコン酸化膜を用いた場合における上記熱処理前後のトレンチ１５の顕微鏡写真（断面ＳＥＭ）を示す。図１０はトレンチ全体を示し、図１１はトレンチ中央部分を示している。各図（ａ）は熱処理前、各図（ｂ）は熱処理後を示している。図から、熱処理によってトレンチ１５の表面がラフネスが小さく、滑らかな形状となることが分かる。
【００８６】
次に上記熱処理を行なったチャンバ内に水素で１％に希釈されたＰＨ3 （ホスフィン）を５００ｓｃｃｍ流し、圧力を２００Ｔｏｒｒとした状態で、１１００℃、３００秒間の熱処理を行なって、図３（ｅ）に示すように、トレンチ１５の内面に、容量電極（プレート電極）としての高不純物濃度のｎ型不純物拡散層１７を形成する。
【００８７】
ここで、上記２つの熱処理は連続的に行ない、シリコン基板１１が大気に晒されないようにする。
【００８８】
最後に、図３（ｆ）に示すように、トレンチ１５の内面を覆うようにＳｉＯ2 等からなるキャパシタ絶縁膜１８を形成した後、トレンチ１５内に蓄積電極（ストレージノード電極）としての砒素アモルファスシリコン膜１９を埋め込み形成し、トレンチキャパシタが完成する。
【００８９】
このようにして作成されたトレンチキャパシタの耐圧および従来のトレンチキャパシタの耐圧をＩ−Ｖ測定により評価した。従来のトレンチキャパシタは、トレンチ形状の変形を行うための熱処理が施されていないものである。
【００９０】
試料としては、１ｍｍ2 中に１０6 個のトレンチキャパシタを含み、これらのトレンチキャパシタを並列に接続したものを使用した。
【００９１】
図１２に、試料のＪ−Ｖ特性の結果を示す。図からリーク電流ｌｏｇ（Ｊg ）が１×１０-8Ａ／ｃｍ2 となる電圧Ｖg を比較すると、従来のキャパシタからなる試料が２．２５Ｖであるのに対し、本実施形態のトレンチキャパシタからなる試料は３Ｖであることが分かる。すなわち、本実施形態のトレンチキャパシタは、従来のトレンチキャパシタよりも絶縁耐圧が高いことが分かる。
【００９２】
このように絶縁耐圧が改善された理由は、熱処理により、トレンチ１５の形成時の形状（四角形）が、曲率半径の最小値が大ききくなるような形状（円形）に変化したこと、およびＲＩＥにより生じたトレンチ１５の内面の凹凸が消滅したことから、電界集中が緩和されたためと考えられる。
【００９３】
また、従来および本実施形態の試料のそれぞれの蓄積電極の埋め込み形状を調べたところ、従来の試料のトレンチに中央部にはボイドが見られたのに対し、本実施形態の試料にはボイドを見つけることはできなかった。
【００９４】
したがって、本実施形態のトレンチキャパシタの場合、トレンチ１５内にボイドがないので、後工程でＳＴＩを行う場合に、熱酸化により欠陥が生じるという問題は起こらない。
【００９５】
ボイドが発生しなかった理由は、トレンチの形状が、その底に近い位置での断面面積のほうがより大きくなる領域を有するように変形し、蓄積電極である砒素ドープトアモルファスシリコン膜１９の埋め込みが容易になったためと考えられる。
【００９６】
なお、本実施形態では、前処理（自然酸化膜除去）にフッ化水素水溶液を用いたが、塩酸水とオゾン水との混合液を用いて約１．５ｎｍの薄い酸化膜を形成した場合でも、その後のチャンバ内での熱処理により、上記薄い酸化膜を自然酸化膜とともに除去することができるので、本実施形態と同様の効果が得られる。
【００９７】
また、本実施形態では、ｎ型不純物拡散層１７を形成するための、ｎ型不純物を含むガス中での熱処理の際に、ｎ型不純物源としてＰＨ3 ガスを用いたが、ＡｓＨ3 （アルシン）ガスを用いても良い。また、ＰＨ3 ガスの希釈ガスとして、ＰＨ3 の分解を抑制する働きのある水素ガスを用いたが、Ｈｅガス等の他のガスを用いても良い。
【００９８】
また、本実施形態では、トレンチ形状を変形させるための熱処理の際に、チャンバ内の圧力を８０Ｔｏｒｒ、温度を１０００℃に設定したが、減圧下、８５０℃以上であればシリコンの表面拡散が生じるので、本実施形態の場合と同様にトレンチ形状の形状を変形させることができる。
【００９９】
シリコンの表面拡散は、圧力が低いほど、温度が高いほど顕著となり、トレンチには大きな形状の変化が生じる。そして、温度が１２００℃よりも高くなると、図１３に示すように、トレンチの底部が分裂する現象が起こる。これはＳＥＭにより得たものである。
【０１００】
したがって、シリコンの表面拡散を起こすための熱処理の温度は、１２００℃以下とする必要がある。なお、図１３は、トレンチを断面ＳＥＭにより調べ、その結果を模写したものである。
【０１０１】
なお、ＰＨ3 ガスを流したガス雰囲気での熱処理では、シリコンの表面拡散が抑制されることが分かっており、したがって、最初に水素ガスだけを流し、次にＰＨ3 ガスのみを流す場合には、Ｐのドーピングしている間はトレンチ形状は変化せず、最初に水素ガスのみを流した時点で得られる形状が、Ｐのドーピング後も維持されることになる。
【０１０２】
また、本実施形態では、シリコンの表面拡散を生じせしめるために、水素ガスを流した場合について説明したが、必ずしも水素ガスを流さなくてとも、減圧下であれば、流動現象自体は起こる。
【０１０３】
ここで、流動現象を効果的に引き起こすためには、シリコン基板の表面を酸化し、シリコンの表面拡散を抑制する働きのある酸素ガスや水蒸気の分圧が低い環境で、熱処理を行うことが好ましい。
【０１０４】
しかしながら、本実施形態のように、水素ガスを流すことで、水素の還元作用により、シリコンが酸化されてＳｉＯ2 となる反応が抑制される方向に向かうので、シリコンを流動させやすくすることができる。
【０１０５】
すなわち、酸素ガスや水蒸気の分圧が低くない環境であっても、シリコンとＳｉＯ2 との酸化還元反応において、還元が進む方向であれば、シリコンの表面拡散は可能となる。
【０１０６】
また、本実施形態の熱処理（ＰＨ3 の気相拡散）は、温度が１０００℃以上であれば、図１４に示すように、表面のＰ濃度が１×１０20ｃｍ-3であるｎ型不純物拡散層（プレート電極）１７が得られる。そして、このＰＨ3 の気相拡散の場合、表面のＰ濃度は、図１５に示すように、ＰＨ3 ガス分圧に依存することが分かっている。
【０１０７】
なお、ｎ型不純物拡散層（プレート電極）１７は、従来と同様に、ＡｓＳＧ膜の固相拡散によっても形成できるが、この方法では、トレンチ径が微細化した際に、拡散種（Ａｓ）の供給がＡｓＳＧ膜の膜厚によって制限されてしまう。
【０１０８】
しかし、本実施形態の気相拡散の方法は、トレンチ径の縮小化が進んでも（アスペクト比が高くなっても）、気相中から拡散種（Ｐ）をトレンチ表面に常に供給できる。したがって、本実施形態によれば、トレンチ径の縮小化が進んでも必要な量の不純物を含んだｎ型不純物拡散層（プレート電極）１７を容易に形成できる。
【０１０９】
また、気相拡散に対するトレンチ表面の酸化膜の影響を調べてみた。その結果、酸化膜が存在する場合には、拡散が抑制されることが分かった。したがって、気相拡散を用いるためには、自然酸化膜を除去することが好ましい。このような自然酸化膜の除去は、トレンチ形状を変化させる際の水素雰囲気での高温熱処理により可能である。
【０１１０】
したがって、本実施形態のように、トレンチ形状を変形させるための熱処理と、ｎ型不純物拡散層（プレート電極）１７を形成するための熱処理（ＰＨ3 の気相拡散）とを同一チャンバ内で連続して行うことにより、耐圧などの向上を図れると同時に、工程数の削減化も図ることができる。
【０１１１】
（第２の実施形態）
図１６は、本発明の第２の実施形態に係るトレンチキャパシタを示す断面図である。
【０１１２】
図中、３１はシリコン基板を示しており、このシリコン基板３１上には薄いＳｉＯ2 膜３２を介してシリコン窒化膜３３およびＳｉＯ2 膜３４からなる絶縁マスクが形成されている。
【０１１３】
また、シリコン基板３１の表面には本発明の特徴あるトレンチ３５が形成されている。このトレンチ３５は、従来のトレンチとは異なり、トレンチ深さ方向に対して垂直な法線を有する平面によりトレンチ３５をその中心を通るように切断した場合に、トレンチ径の中心に対して左右非対称な断面形状が存在するものである。上記絶縁膜マスク３３，３４は、トレンチ３５をＲＩＥにより形成する際にエッチングマスクとして用いられたものである。
【０１１４】
トレンチ３５の上部の側壁にはカラー酸化膜３６が形成されている。トレンチ３５の表面には、気相からの不純物拡散により、容量電極（プレート電極）としての高不純物濃度のｎ型不純物拡散層３７が形成されている。そして、トレンチ３５の内部には、キャパシタ絶縁膜３８（埋込み部材）を介して蓄積電極（ストレージノード電極）としての砒素ドープトアモルファスシリコン膜３９（埋込み部材）が埋め込み形成されている。
【０１１５】
このように構成されたトレンチキャパシタによれば、トレンチ３５が非対称な断面形状を有しているので、同じ深さでも断面形状が対称の場合（従来）に比べてトレンチ３５の表面積が大きくなる。
【０１１６】
したがって、同じ深さであっても従来よりも大きな容量が得られるため、トレンチ径が縮小した際にも必要な容量を確保できるようになる。これにより、例えばＤＲＡＭセルのさらなる高密度化を図れるようになる。
【０１１７】
次に本実施形態のトレンチキャパシタの形成方法について説明する。図１７、図１８にその工程断面図を示す。
【０１１８】
まず、図１７（ａ）に示すように、シリコン基板３１上に絶縁マスク４０を形成した後、この絶縁マスク４０をエッチングマスクに用いて、シリコン基板３１をＲＩＥ法にてパターニングすることにより、深さ約７μｍのトレンチ３５ａを形成する。このトレンチ３５ａの大きさは、例えば０．３μｍ×０．６μｍである。この後、絶縁マスク４０を除去する。
【０１１９】
次に減圧下、水素雰囲気中で第１の熱処理を行う。このときの熱処理条件は、１１００℃、３８０Ｔｏｒｒ、３ｍｉｎ、水素流量が１０ｓｌｍである。
【０１２０】
このような熱処理を行うと、トレンチ３５ａの表面の自然酸化膜が除去され、シリコンの表面拡散が生じるため、表面積を最小にするようにトレンチ３５ａの形状が変形する。その結果、図１７（ｂ）に示すように、トレンチ３５ａは、その底部から球形に近い形で分離した形状となる。すなわち、トレンチ３５ａ内が局所的にシリコンで充填され、トレンチ３５ａは複数の空隙領域に分離される
図１９に、第１の熱処理前後のトレンチ３５ａの断面ＳＥＭ写真を示す。図１９（ａ）は熱処理前、図１９（ｂ）は熱処理後の断面ＳＥＭ写真である。図から、高温での熱処理により、トレンチ３５ａを分離できることが確認された。
【０１２１】
図２０〜図２２に、深さ７μｍのトレンチ形状に対し各種条件下で第１の熱処理を行った結果を示す。これらの図２０〜図２２は、図２３に示すトレンチ断面（トレンチ３５ａを基板表面に平行な面で切断した断面）において、短径をＸ、長径ＹとしたときのＸ／Ｙの温度依存性、圧力依存性、時間依存性をそれぞれ示している。
【０１２２】
なお、この結果はトレンチ３５ａの深さ６μｍの位置における断面の形状から得たものである。また、トレンチ形成直後のＸ／Ｙは３であり、図２０〜図２２には断面が円となるＸ／Ｙ（＝１）までの温度、圧力、時間がそれぞれ示されている。
【０１２３】
図２０〜図２２から、トレンチ形状は温度が高く、圧力が低く、時間が長いほど顕著に形状が変化することが分かる。そして、最終的にはその断面形状が円となる。ただし、さらに熱処理を継続した場合には、トレンチ下方から分断されることを確認した。
【０１２４】
この第１の熱処理によるトレンチ形状の変化は、基板表面が酸化膜や窒化膜等により覆われているときには生じない。トレンチ形状を変化させるためにはこれらの酸化膜や窒化膜等を除去した後、さらに装置内で基板表面の自然酸化膜を除去しなければならない。
【０１２５】
この自然酸化膜を除去するためには、装置内の水蒸気分圧を十分に下げる必要がある。この水蒸気分圧を下げるには、水素を流すことが有効であり、本実施形態で示した実験（図２０〜図２２）も水素雰囲気中で行っている。
【０１２６】
このように水素雰囲気中（還元性雰囲気中）であれば、表面の自然酸化膜を除去でき、トレンチ形状を変化させることができる。ただし、水素１００％の雰囲気では、安全性の観点からは爆発の危険性などの問題があるため、還元性雰囲気が保てる範囲で不活性ガスとの混合ガスを用いることが好ましい。
【０１２７】
次に図１７（ｃ）に示すように、１１００℃の減圧、水素雰囲気中での第２の熱処理によって、シリコン基板３１の表面を滑らかにした後、６００℃まで降温し、第２の熱処理を行ったのと同一チャンバー内にて、つまり連続的に厚さ約１μｍのアンドープのアモルファスシリコン膜４１を全面に堆積する。
【０１２８】
次にチャンバー内の温度を１１００℃まで昇温し、同一チャンバー内で連続的に減圧、水素雰囲気中で第３の熱処理を行うことによって、図１７（ｄ）に示すように、基板表面を平坦化する。
【０１２９】
この第３の熱処理により、アモルファスシリコン膜４１は固相成長により基板側からエピタキシャル成長し、単結晶のシリコン膜となってシリコン基板３１と一体化する。そして活性な基板表面のシリコン原子は、基板表面が平坦となるように表面拡散によりマイグレーションする。
【０１３０】
次に図１８（ｅ）に示すように、シリコン基板３１上に薄いＳｉＯ2 膜３２を介してシリコン窒化膜３３およびＳｉＯ2 膜３４からなる絶縁マスクを形成する。
【０１３１】
次に図１８（ｆ）に示すように、絶縁マスク３３，３４をマスクにしてＲＩＥ法にてシリコン基板３１をパターニングして深さ約７μｍの深さのトレンチ３５ｂを形成する。このとき、トレンチ３５ａと一部が重なるようにトレンチ３５ｂを形成する。なお、トレンチ３５ａ，３５ｂの位置合わせの方法については後述する。
【０１３２】
図２４に、この段階のトレンチ３５ａ，３５ｂのレイアウトを示す。これは基板上方から見たものである。図１８（ｆ）の断面は図２４のＡ−Ａ’断面図に相当する。
【０１３３】
なお、図２５（ａ），図２５（ｂ）に示すように、トレンチ３５ａから多少ずれた位置にトレンチ３５ｂを形成しても良い。この場合、次工程の第４の熱処理によりトレンチ同士を合体させることができるため、図２５（ｃ）に示すようなトレンチ３５が得られる。
【０１３４】
次に図１８（ｇ）に示すように、トレンチ３５ｂの上部の側壁にカラー酸化膜３６を形成した後、トレンチ３５ａ，３５ｂの表面の自然酸化膜を除去するために減圧、水素雰囲気中で１０００℃の第４の熱処理を行う。
【０１３５】
この第４の熱処理により同図（ｇ）に示すように、トレンチ３５ａ，３５ｂの表面の凹凸が緩和されて曲率半径の小さい部位が無くなり、これによりキャパシタの電界集中を緩和でき、耐圧の向上を図れる形状のトレンチ３５が完成する。
【０１３６】
また、図２５（ａ）に示したレイアウトでトレンチ３５ａ，３５ｂを形成した場合も、図２５（ｂ）、図２５（ｃ）の形状を経てトレンチの表面が滑らかな形状に変化するため同様の効果を期待できる。
【０１３７】
また、以上のようにして形成したトレンチ３５は、通常のＲＩＥにより側壁を垂直に形成したトレンチと比較して大きな表面積を持つため、キャパシタ面積の増大を図ることができ、これによりキャパシタ容量の増大を図ることができる。
【０１３８】
次に図１８（ｈ）に示すように、同一のチャンバー内でウエハを大気に晒すことなく連続して、ＰＨ3 （ホスフィン）やＡｓＨ3 （アルシン）等のｎ型不純物を含むガス雰囲気中での気相からの不純物拡散により、トレンチ３５の表面に容量電極（プレート電極）としての高不純物濃度のｎ型不純物拡散層３７を形成する。
【０１３９】
最後に、同図（ｈ）に示すように、ｎ型不純物拡散層３７上にＳｉＯ2 等からなるキャパシタ絶縁膜３８を形成した後、トレンチ３５の内部に蓄積電極（ストレージノード電極）としての砒素ドープトアモルファスシリコン膜３９を埋め込むんで、トレンチキャパシタが完成する。
【０１４０】
次にトレンチ３５ａ，３５ｂの位置合わせの方法について説明する。
【０１４１】
例えば図２６（ａ）に示すように、トレンチ３５ａの形成時に、トレンチキャパシタの形成領域外に、トレンチ３５ａよりも径が大きくかつ浅いトレンチ３５' を形成しておくことで、図２６（ｂ）に示すように、トレンチ３５ａを形成した領域の表面を平坦化する工程で、トレンチ３５' を形成した領域の表面は平坦化されず、トレンチ３５' が窪みの形で残るので、これを合わせマークに用いることにより、トレンチ３５ａと一部が重なり合ったトレンチ３５ｂを形成することができる。
【０１４２】
図２７に、トレンチ３５ａ，３５ｂの他の位置合わせの方法を示す工程図を示す。
【０１４３】
この場合、第１の熱処理の後（図２７（ａ））に、図２７（ｂ）に示すように、シリコン基板３１上の絶縁マスク４０をパターニングして、トレンチキャパシタの形成領域外に、絶縁物からなるマーク４０ａを形成する。
【０１４４】
次に図２７（ｃ）に示すように、全面にアモルファスシリコン膜４１を堆積する。
【０１４５】
次に図２７（ｄ）に示すように、図１７（ｄ）の工程と同様に熱処理によりアモルファスシリコン膜４１を単結晶化するとともに、表面を平坦化した後、エッチバックまたはＣＭＰ等により表面を後退させてマーク４０ａの表面を露出させる。このとき、マーク４０ａをストッパに用いる。マーク４０ａの露出面は絶縁物であり、シリコンとは光学的性質が異なるので、トレンチ３５ｂを形成する際の合わせマークとして用いることができる。
【０１４６】
なお、本実施形態では、図１７（ｃ）の工程で、アンドープのアモルファスシリコン膜４１を堆積したが、ｎ型やｐ型の不純物を含んだアモルファスシリコン膜を堆積しても良い。
【０１４７】
このような不純物を含んだアモルファスシリコン膜を堆積して形成したトレンチキャパシタを例えばＤＲＡＭのキャパシタに用いれば、ＭＯＳトランジスタのチャネル領域のキャリヤ濃度を制御することができる。
【０１４８】
また、本発明の減圧下での熱処理によるシリコンの表面拡散は一般には８５０℃以上であれば生じるが、熱処理温度を１１００℃よりも高くすると、トレンチの底部側の方が図１９に示したように分裂してしまう。したがって、トレンチを分離させるための第１の熱処理は１１００℃以上、トレンチ内部の表面の凹凸を緩和させるための第２〜第４の熱処理は８５０℃以上１１００℃以下とする必要がある。
【０１４９】
なお、ｎ型不純物拡散層（プレート電極）３７を形成するために用いたＰＨ3 （ホスフィン）やＡｓＨ3 （アルシン）を流した雰囲気中では、熱処理による表面拡散が抑制される。
【０１５０】
そのため、ＰＨ3 やＡｓＨ3 を流し、ＰやＡｓをドーピングしている際には、トレンチ３５の形状は変化せず、水素のみを流した時点で得られる形状がｎ型不純物拡散層（プレート電極）３７のドーピング後も維持される。
【０１５１】
なお、本実施形態では、シリコンの表面拡散を生じせしめるために水素を流したが、必ずしも水素を流さなくとも、減圧下でかつシリコン表面を酸化してシリコンの表面拡散を抑止する働きのある酸素ガスや水蒸気等の酸化性ガスの分圧が低い雰囲気中であれば、流動現象自体は起きる。
【０１５２】
しかしながら、水素を流すことで、酸素や水蒸気の分圧が低くなくても、水素の還元作用により、Ｓｉが酸化されてＳｉＯ2 となる反応が抑止される方向に向かうので、Ｓｉを流動させやすくすることができる。したがって、ＳｉとＳｉＯ2 との酸化還元反応において、還元反応が進む方向であれば、Ｓｉの流動は可能となる。
【０１５３】
なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、溝がトレンチキャパシタのトレンチの場合について説明したが、本発明はＳＴＩなどにおける素子分離溝にも適用できる。この場合、以下のような効果が得られる。
【０１５４】
本発明によれば、溝の底部の角部が特に丸くなるが、溝の上部の角部も丸くなる。このため、素子分離溝の埋込みが不十分で、素子分離溝の上部側壁が露出し、そこにゲート電極が配設された場合における、ゲート電圧による電界集中を緩和することができる。
【０１５５】
このような電界集中の緩和により、ゲート耐圧の向上を図ることができ、さらに、埋込みが不十分なところのトランジスタが先にオンするという問題も解決できる。また、溝の角部が丸くなることにより、素子分離絶縁膜の埋込みが容易になる。
【０１５６】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１５７】
【発明の効果】
以上詳述したように本発明によれば、表面に溝が形成された半導体基板を減圧下で熱処理し、上記溝の形状を変形させることにより、表面に素子の微細化に有用な形状の溝が形成された半導体基板を有する半導体装置を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るトレンチキャパシタを示す図
【図２】図１のトレンチキャパシタの形成方法の前半を示す工程断面図
【図３】図１のトレンチキャパシタの形成方法の後半を示す工程断面図
【図４】トレンチの長辺側から見た熱処理前後のトレンチの断面を模式的に示す図
【図５】トレンチの短辺側から見た熱処理前後のトレンチの断面を模式的に示す図
【図６】トレンチの長辺側から見た熱処理前後のトレンチの断面の顕微鏡写真
【図７】トレンチの短辺側から見た熱処理前後のトレンチの断面の顕微鏡写真
【図８】トレンチ底からトレンチの深さの１／５の距離だけ離れた位置で、トレンチをその深さ方向に垂直な平面で切断して現れた面の熱処理前後の顕微鏡写真
【図９】トレンチ底からトレンチの深さの４／５の距離だけ離れた位置で、トレンチをその深さ方向に垂直な平面で切断して現れた面の熱処理前後の顕微鏡写真
【図１０】カラー絶縁膜としてシリコン酸化膜を用いた場合における熱処理前後のトレンチ全体の断面形状を示す顕微鏡写真
【図１１】カラー絶縁膜としてシリコン酸化膜を用いた場合における熱処理前後のトレンチ中央部分の断面形状を示す顕微鏡写真
【図１２】図１のトレンチキャパシタからなる試料および従来のトレンチキャパシタからなる試料のそれぞれのＪ−Ｖ特性を示す図
【図１３】熱処理温度が１２００℃よりも高い場合のトレンチの断面の顕微鏡写真
【図１４】図１のトレンチキャパシタのｎ型不純物拡散層（プレート電極）のＰ濃度分布を示す図
【図１５】ｎ型不純物拡散層（プレート電極）のＰ濃度分布のＰＨ3 ガス分圧の依存性を示す図
【図１６】本発明の第２の実施形態に係るトレンチキャパシタを示す断面図
【図１７】図１６のトレンチキャパシタの形成方法の前半を示す工程断面図
【図１８】図１６のトレンチキャパシタの形成方法の後半を示す工程断面図
【図１９】第１の熱処理前後のトレンチ断面の顕微鏡写真
【図２０】第１の熱処理に関してのトレンチ断面形状（Ｘ／Ｙ）の温度依存性を示す図
【図２１】第１の熱処理に関してのトレンチ断面形状（Ｘ／Ｙ）の圧力依存性を示す図
【図２２】第１の熱処理に関してのトレンチ断面形状（Ｘ／Ｙ）の時間依存性を示す図
【図２３】トレンチ断面形状（Ｘ／Ｙ）を説明するための図
【図２４】トレンチのレイアウトを示す平面図
【図２５】トレンチの他のレイアウトを示す平面図および断面図、ならびに第４の熱処理後のトレンチを示す断面図
【図２６】トレンチの位置合わせ方法を示す工程断面図
【図２７】トレンチの他の位置合わせ方法を示す工程断面図
【図２８】本発明の溝を模式的に示す図
【図２９】矩形の露光マスク、ＲＩＥを用いて形成した溝を模式的に示す図
【符号の説明】
１１…シリコン基板
１２…ＳｉＯ2 膜
１３…シリコン窒化膜
１４…ＳｉＯ2 膜
１５…トレンチ
１６…カラー絶縁膜
１７…ｎ型不純物拡散層（プレート電極）
１８…キャパシタ絶縁膜（埋込み絶縁膜）
１９…砒素ドープトアモルファスシリコン膜（埋込み部材）
２０…トレンチ
２１…絶縁膜（ＳｉＯ2 膜／シリコン窒化膜／ＳｉＯ2 膜）
３１…シリコン基板
３２…ＳｉＯ2 膜
３３…シリコン窒化膜
３４…ＳｉＯ2 膜
３５…トレンチ
３５ａ…トレンチ（第１の溝）
３５ｂ…トレンチ（第２の溝）
３５’…トレンチ（マーク）
３６…カラー酸化膜
３７…ｎ型不純物拡散層（プレート電極）
３８…キャパシタ絶縁膜（埋込み絶縁膜）
３９…砒素ドープトアモルファスシリコン膜（埋込み部材）
４０…絶縁マスク
４０ａ…マーク
４１…アモルファスシリコン膜
Claims (4)
- 表面に溝が形成されたシリコン基板と、前記溝の内部を埋め込む埋込み部材とを有し、前記溝をその深さ方向に平行な法線を有する第１の平面で切断した場合の前記溝の断面を第１の断面とし、前記溝をその深さ方向に平行な法線を有し、かつ前記第１の平面よりも前記溝の底に近い第２の平面で切断した場合の前記溝の断面を第２の断面としたときに、第１の断面の面積が第２の断面の面積よりも小さく、かつ第１の断面における曲率半径の最小値が第２の断面における曲率半径の最小値よりも小さいという第１の条件を満たす第１および第２の断面が存在する半導体装置、または、表面にアスペクト比が１０以上の溝が形成されたシリコン基板と、前記溝の内部を埋め込む埋込み部材とを有し、前記溝の底から前記溝の開口方向に前記溝の深さの４／５の距離だけ離れた位置で、前記溝をその深さ方向に平行な法線を有する第１の平面で切断した場合の前記溝の断面を第１の断面とし、前記溝の底から前記溝の開口方向に前記溝の深さの１／５の距離だけ離れた位置で、前記溝をその深さ方向に平行な法線を有する第２の平面で切断した場合の前記溝の断面を第２の断面としたときに、前記第２の断面の長径を前記第２の断面の短径で割った値が、前記第１の断面の長径を前記第１の断面の短径で割った値の１．１倍よりも小さいという第２の条件を満たす半導体装置の製造方法であって、
シリコン基板の表面に溝を形成する工程と、
減圧下での８５０℃〜１２００℃での還元性ガス雰囲気中での熱処理により前記溝の形状を変形させ、前記第１または第２の条件を満たす第１および第２の断面を有する溝を形成する工程と、
前記溝の内面に不純物を拡散させることにより、前記溝の内面に第１のキャパシタ電極としての不純物拡散層を形成する工程と、
前記溝の内部をキャパシタ絶縁膜を介して第２のキャパシタ電極により埋め込む工程と を有することを特徴とする半導体装置の製造方法。 - ドーパントとしての不純物を含むガス雰囲気中での熱処理により、前記ガス雰囲気中の前記不純物を前記溝の内面に拡散させることにより、前記不純物拡散層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記減圧下の熱処理と、前記ドーパントとしての不純物を含むガス雰囲気中での熱処理とを同一の真空容器内で連続的に行うことを特徴とする請求項２に記載の半導体装置の製造方法。
- 表面に左右非対称な断面形状を有する溝が形成されたシリコン基板と、前記溝の内部を埋め込む埋込み部材とを有し、前記溝は、前記溝の深さ方向に垂直な法線を有する平面により前記溝をその中心を通るように切断した場合に、前記溝径の中心に対して左右非対称な断面形状を有する半導体装置の製造方法であって、
シリコン基板の表面に第１の溝を形成する工程と、
減圧下での１１００℃以上での還元性ガス雰囲気中での第１の熱処理により前記第１の溝を分離させる工程と、
前記シリコン基板の表面に第２の溝を形成する工程と、
前記減圧下での８５０℃以上１１００℃以下での還元性ガス雰囲気中での第２の熱処理により、前記第１および第２の溝を前記左右非対称な断面形状を有する溝に変える工程と、
前記左右非対称な断面形状を有する溝の内部を埋込み部材により埋め込む工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15034898A JP4330671B2 (ja) | 1997-06-30 | 1998-05-29 | 半導体装置の製造方法 |
| US09/106,082 US6100132A (en) | 1997-06-30 | 1998-06-29 | Method of deforming a trench by a thermal treatment |
| KR1019980025482A KR100312142B1 (ko) | 1997-06-30 | 1998-06-30 | 반도체장치및그제조방법 |
| US09/598,379 US6600189B1 (en) | 1997-06-30 | 2000-06-21 | Semiconductor device and semiconductor device manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17499197 | 1997-06-30 | ||
| JP9-174991 | 1997-06-30 | ||
| JP15034898A JP4330671B2 (ja) | 1997-06-30 | 1998-05-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174483A JPH1174483A (ja) | 1999-03-16 |
| JP4330671B2 true JP4330671B2 (ja) | 2009-09-16 |
Family
ID=26479973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15034898A Expired - Fee Related JP4330671B2 (ja) | 1997-06-30 | 1998-05-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4330671B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3946406B2 (ja) | 2000-03-30 | 2007-07-18 | 株式会社東芝 | 熱型赤外線センサの製造方法 |
| JP4534500B2 (ja) * | 2003-05-14 | 2010-09-01 | 株式会社デンソー | 半導体装置の製造方法 |
| US6913968B2 (en) | 2003-07-30 | 2005-07-05 | International Business Machines Corporation | Method and structure for vertical DRAM devices with self-aligned upper trench shaping |
| JP2005150398A (ja) * | 2003-11-14 | 2005-06-09 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体の表面処理方法 |
| JP2006156973A (ja) * | 2004-10-25 | 2006-06-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置の製造方法 |
| JP5026718B2 (ja) * | 2006-03-31 | 2012-09-19 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| US7808028B2 (en) * | 2007-04-18 | 2010-10-05 | International Business Machines Corporation | Trench structure and method of forming trench structure |
| JP4550870B2 (ja) * | 2007-07-23 | 2010-09-22 | 株式会社東芝 | 半導体装置の製造方法 |
-
1998
- 1998-05-29 JP JP15034898A patent/JP4330671B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1174483A (ja) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100312142B1 (ko) | 반도체장치및그제조방법 | |
| US6617226B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100828864B1 (ko) | 불휘발성 반도체 기억 장치의 제조 방법 | |
| US20070132034A1 (en) | Isolation body for semiconductor devices and method to form the same | |
| US7265015B2 (en) | Use of chlorine to fabricate trench dielectric in integrated circuits | |
| JPH04234146A (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| US6667227B1 (en) | Trenched gate metal oxide semiconductor device and method | |
| JP4330671B2 (ja) | 半導体装置の製造方法 | |
| JP2000058652A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| US20070004139A1 (en) | Method of manufacturing a non-volatile semiconductor device | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| KR0161430B1 (ko) | 스페이서를 이용한 트렌치 형성방법 | |
| TWI847249B (zh) | 半導體裝置與其形成方法 | |
| US6146972A (en) | Method for fabricating semiconductor device | |
| JP3983923B2 (ja) | 半導体装置の製造方法 | |
| US7898025B2 (en) | Semiconductor device having recess gate | |
| KR0140655B1 (ko) | 반도체 장치의 소자 분리방법 | |
| US7268037B2 (en) | Method for fabricating microchips using metal oxide masks | |
| TW202147449A (zh) | 半導體結構及其製造方法 | |
| KR100780620B1 (ko) | 리세스 게이트를 갖는 반도체소자 및 그 제조 방법 | |
| JP2004193205A (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI831246B (zh) | 多閘極裝置與其形成方法 | |
| JPH02174140A (ja) | 半導体装置の製造方法 | |
| JPH0429327A (ja) | 半導体装置およびその製造方法 | |
| JP2002009144A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090617 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |