JPH03129818A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03129818A
JPH03129818A JP1269644A JP26964489A JPH03129818A JP H03129818 A JPH03129818 A JP H03129818A JP 1269644 A JP1269644 A JP 1269644A JP 26964489 A JP26964489 A JP 26964489A JP H03129818 A JPH03129818 A JP H03129818A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor substrate
mask
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1269644A
Other languages
English (en)
Inventor
Takahisa Uda
右田　貴久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1269644A priority Critical patent/JPH03129818A/ja
Priority to US07/594,304 priority patent/US5130271A/en
Publication of JPH03129818A publication Critical patent/JPH03129818A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/07—Guard rings and cmos

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に自己整合的
に半導体基板上に一導電型不純物領域と逆導電型不純物
領域を設ける半導体装置の製造方法に関する。
〔従来の技術〕
従来の自己整合技術を用いたＰ型及びＮ型不純物領域の
形成方法について、埋込領域及びその後のエピタキシャ
ル層形成を例として第３図を用いて説明する。
まず、第３図（ａ）に示すように、半導体基板１上に熱
酸化により薄い酸化膜２Ｂを形成する。
次いで酸化膜２Ｂ上に耐酸化性膜として、例えば窒化膜
７Ａを化学気相成長法などにより成長させる。
続いて、第３図（ｂ）に示すように、窒化膜７Ａ上にフ
ォトレジストを塗布し、写真蝕刻法によりパターンを形
成し、そのレジストパターンをマスクに窒化膜７Ａもし
くは酸化膜２Ｂもエツチング除去する０次でレジストパ
ターンを剥離した後、窒化膜７Ａをマスクに選択的に高
濃度のヒ素などをイオン注入し、Ｎ型不純物領域３を形
成する。
次に第３図（Ｃ）に示すように、自己整合的にＰ型不純
物領域を形成するために、窒化膜７Ａをマスクに選択酸
化してＮ型不純物領域３上に厚い酸化膜２Ｃを形成する
。更に窒化膜７Ａもしくは酸化膜２Ｂをも除去し、厚い
酸化膜２Ｃをマスクにボロンなどを導入しＰ型不純物領
域５を形成する。
最後に第３図（ｄ）に示すように、半導体基板１上の酸
化膜２Ｃ，２Ｄなどをエツチングにより全面除去する。
その後、エピタキシャル膜６を半導体基板１上全面に成
長する。
〔発明が解決しようとする課題〕
前述した従来の半導体装置の製造方法における不純物領
域の形成工程では、選択的にＰ型不純物領域５を形成す
るために、バターニングされた窒化膜７Ａをマスクとし
て選択酸化を行ない、厚い酸化膜２Ｃを形成し窒化膜７
Ａ除去後、この厚い酸化膜２ＣをマスクにＰ型不純物領
域５を形成していた。そのため半導体基板１上の酸化膜
を除去すると第３図（ｄ）に示したように、Ｐ型とＮ型
不純物領域５．３の境界で段差が形成され、更に全面に
エピタキシャル成長してもその段差は残ってしまう、従
って、後の工程で素子領域を分離するためエピタキシャ
ル膜表面を選択的に熱酸化して素子分離用酸化膜８を形
成すると、Ｐ型とＮ型不純物領域の境界のエピタキシャ
ル膜の段部にストレスが集中して結晶欠陥が発生し、半
導体装置に不良を起こすという不具合を生ずる。
本発明の目的は、上記の様な問題点を解決するためにな
されたものであって、簡単な製造工程により自己整合的
にＰ型及びＮ型の不純物領域を形成し、不純物領域境界
において段差部のない平坦なエピタキシャル膜を成長す
ることができる半導体装置の製造方法を提供することに
ある。
〔課題を解決するための手段〕
第１の本発明の半導体装置の製造方法は、半導体基板上
に絶縁膜を形成する工程と、前記絶縁膜を選択的に除去
して半導体基板表面を露出させる工程と、選択的に形成
された前記絶縁膜をマスクとして半導体基板内に不純物
を導入し一導電型不純物領域を形成する工程と、マスク
として用いた前記絶縁膜を含む半導体基板上全面にフォ
トレジスト膜を形成する工程と、前記絶縁膜上のフォト
レジスト膜のみを選択的に除去して前記一導電型領域上
のみにフォトレジスト膜を残す工程と、フォトレジスト
膜が除去された部分の前記絶縁膜を除去し半導体基板表
面を露出させる工程と、残された前記フォトレジストを
マスクとして不純物を導入し露出した前記半導体基板内
に逆導電型不純物領域を形成する工程とを含んで構成さ
れる。
第２の本発明の半導体装置の製造方法は、半導体基板上
に酸化膜からなる薄い第１の絶縁膜と酸化膜以外の材質
からなる厚い第２の絶縁膜とを順次形成する工程と、前
記第２の絶縁膜を選択的に除去し前記第１の絶縁膜の表
面を露出させる工程と、前記第２の絶縁膜をマスクとし
表面が露出した第１の絶縁膜を介して不純物を導入し前
記半導体基板内に一導電型不純物領域を形成する工程と
、マスクとして用いた前記第２の絶縁膜を含む全面にフ
ォトレジスト膜を形成する工程と、前記第２の絶縁膜上
のフォトレジスト膜を選択的に除去して前記第１の絶縁
膜上のみにフォトレジスト膜を残す工程と、フォトレジ
スト膜が除去された前記第２の絶縁膜を除去したのち露
出した第１の絶縁膜を介して不純物を導入し前記半導体
基板内に逆導電型不純物領域を形成する工程とを含んで
構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
まず第１図（ａ）に示すように、Ｐ型の半導体基板１上
に熱酸化により１μｍ以上の厚い酸化膜２を形成する。
次に酸化膜２上にフォトレジストを塗布し、写真蝕刻法
によりパターンを形成し、このレジストパターンをマス
クに酸化膜２を異方性エツチング法により除去し、半導
体基板面を露出させる０次でフォトレジスト膜を剥離し
た後、パターニングされた酸化膜２をマスクに半導体基
板に選択的に高濃度のヒ素をイオン注入法等により導入
し、Ｎ型不純物領域３を形成する。
次に第１図（ｂ）に示すように、半導体基板１の表面に
フォトレジスト膜４を塗布法により形成し、半導体基板
１の全面を覆う。
次に第１図（Ｃ）に示すように、酸化膜２上のフォトレ
ジスト膜４を異方性エツチング法で選択的に除去する。
更に残った厚さ０．８μｍ以上のフォトレジスト膜４を
マスクに酸化膜２をエツチングにより除去し、半導体基
板１の表面を露出させる。続いてＮ型不純物領域３上の
フォトレジスト膜４をマスクにボロンをイオン注入しＰ
型不純物領域５を形成する。
次に第１図（ｄ）に示すように、フォトレジスト膜４を
剥離して半導体基板１の全面を露出させ、その後エピタ
キシャル膜６を成長させる。
このように第１の実施例によれば、Ｐ型及びＮ型不純物
領域の界面には段差が形成されることはないので、平坦
なエピタキシャル膜６を形成することができる。
第２図（ａ）〜（ｄ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。
まず第２図（ａ）に示す様に、Ｐ型の半導体基板１上に
熱酸化により薄い酸化膜２Ａを形成し、続いてこの酸化
膜２Ａ上に、厚さ１μｍ以上の厚い窒化膜７を化学気相
成長法などで成長させる。
続いて第１の実施例と同様にフォトレジスト膜を全曲塗
布し、写真蝕刻法でレジストパターンを形成し、このレ
ジストパターンをマスクに窒化膜７のみを選択的にエツ
チング除去する０次にフォトレジスト膜を剥離し、窒化
膜７をマスクに選択的に高濃度のＮ型不純物領域３を半
導体基板に形成する。この場合薄い酸化膜２Ａを介して
ヒ素をイオン注入法で注入する等の方法を用いる。
次に第２図（ｂ）に示すように、フォトレジスト膜４を
塗布して全面を覆う。
次に第２図（Ｃ）に示すように、第１の実施例と同様の
方法で自己整合的にＮ型不純物領域３上のみにフォトレ
ジスト膜４を形成し、選択的に窒化膜７のみを除去する
。続いて、フォトレジスト膜４をマスクに半導体基板１
に酸化膜２Ａを介してイオン注入法によりボロンを導入
し、高濃度のＰ型不純物領域５を選択的に形成する。
次に第２図（ｄ）に示すように、フォトレジスト膜４及
び酸化膜２Ａを全面的に除去した後に、エピタキシャル
膜６を形成する。
この第２の実施例では、薄い酸化膜２Ａを介して不純物
をイオン注入し、Ｐ型及びＮ型不純物領域を形成してい
るため、半導体基板中に結晶欠陥が発生しにくいという
利点がある。
尚、上記実施例においてはＮ型不純物領域上にのみ残す
フォトレジスト膜４の形成のために異方性エツチング法
を用いた場合について説明したが、等法性エツチング法
や露光法を用いてもよい。
〔発明の効果〕
以上説明した様に本発明は、自己整合的に一導電型不純
物領域と逆導電型不純物領域を形成する工程において、
半導体基板上のパターニングした絶縁膜をマスクに一導
電型不純物領域を形成し、次でこの一導電型不純物領域
上のみに形成したフォトレジスト膜をマスクとして自己
整合的に逆導電型不純物領域を形成することにより、不
純物領域の境界での段差がほとんどなくなる。従って、
その上にエピタキシャル膜を形成後、素子分離のための
厚い酸化膜を形成する際、従来の様な不純物領域の境界
での段差がないため、ストレス集中による結晶欠陥が発
生することがなくなり、信頼性及び歩留りの向上した半
導体装置が得られる。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）及び第２図（ａ）　〜（ｄ）は本
発明の第１及び第２の実施例を説明するための半導体チ
ップの断面図、第３図（ａ）〜（ｄ）は従来例を説明す
るための半導体チップの断面図である。 １・・・半導体基板、２．２Ａ〜２Ｄ・・・酸化膜、３
・・・Ｎ型不純物領域、４・・・フォトレジスト膜、５
・・・Ｐ型不純物領域、６・・・エピタキシャル膜、７
゜７Ａ・・・窒化膜、８・・・素子分離用酸化膜。

Claims (1)

  1. 【特許請求の範囲】 １、半導体基板上に絶縁膜を形成する工程と、前記絶縁
    膜を選択的に除去して半導体基板表面を露出させる工程
    と、選択的に形成された前記絶縁膜をマスクとして半導
    体基板内に不純物を導入し一導電型不純物領域を形成す
    る工程と、マスクとして用いた前記絶縁膜を含む半導体
    基板上全面にフォトレジスト膜を形成する工程と、前記
    絶縁膜上のフォトレジスト膜のみを選択的に除去して前
    記一導電型領域上のみにフォトレジスト膜を残す工程と
    、フォトレジスト膜が除去された部分の前記絶縁膜を除
    去し半導体基板表面を露出させる工程と、残された前記
    フォトレジストをマスクとして不純物を導入し露出した
    前記半導体基板内に逆導電型不純物領域を形成する工程
    とを含むことを特徴とする半導体装置の製造方法。 ２、半導体基板上に酸化膜からなる薄い第１の絶縁膜と
    酸化膜以外の材質からなる厚い第２の絶縁膜とを順次形
    成する工程と、前記第２の絶縁膜を選択的に除去し前記
    第１の絶縁膜の表面を露出させる工程と、前記第２の絶
    縁膜をマスクとし表面が露出した第１の絶縁膜を介して
    不純物を導入し前記半導体基板内に一導電型不純物領域
    を形成する工程と、マスクとして用いた前記第２の絶縁
    膜を含む全面にフォトレジスト膜を形成する工程と、前
    記第２の絶縁膜上のフォトレジスト膜を選択的に除去し
    て前記第１の絶縁膜上のみにフォトレジスト膜を残す工
    程と、フォトレジスト膜が除去された前記第２の絶縁膜
    を除去したのち露出した第１の絶縁膜を介して不純物を
    導入し前記半導体基板内に逆導電型不純物領域を形成す
    る工程とを含むことを特徴とする半導体装置の製造方法
    。
JP1269644A 1989-10-16 1989-10-16 半導体装置の製造方法 Pending JPH03129818A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1269644A JPH03129818A (ja) 1989-10-16 1989-10-16 半導体装置の製造方法
US07/594,304 US5130271A (en) 1989-10-16 1990-10-09 Method of manufacturing a semiconductor device having no step at the boundary between self aligned p- or n- type impurity regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1269644A JPH03129818A (ja) 1989-10-16 1989-10-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03129818A true JPH03129818A (ja) 1991-06-03

Family

ID=17475220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1269644A Pending JPH03129818A (ja) 1989-10-16 1989-10-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5130271A (ja)
JP (1) JPH03129818A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033192A (ja) * 2003-06-16 2005-02-03 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
CN102446855A (zh) * 2010-09-30 2012-05-09 富士通半导体股份有限公司 半导体器件的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940009997B1 (ko) * 1991-05-03 1994-10-19 현대전자산업 주식회사 Cmos의 단차없는 두개의 웰 제조방법
JPH05267604A (ja) * 1991-05-08 1993-10-15 Seiko Instr Inc 半導体装置の製造方法
KR0179831B1 (ko) * 1995-07-27 1999-03-20 문정환 반도체 소자의 웰 형성방법
FR2742864B1 (fr) * 1995-12-20 1998-03-13 Sgs Thomson Microelectronics Realisation d'un echantillon de reference pour appareil de caracterisation de doses implantees
US5670395A (en) * 1996-04-29 1997-09-23 Chartered Semiconductor Manufacturing Pte. Ltd. Process for self-aligned twin wells without N-well and P-well height difference
US6187481B1 (en) * 1998-08-20 2001-02-13 Micron Technology, Inc. Semiconductive material stencil mask and methods of manufacturing stencil masks from semiconductive material, utilizing different dopants
US6300017B1 (en) * 1998-08-20 2001-10-09 Micron Technology, Inc. Stencil masks and methods of manufacturing stencil masks
US7521312B2 (en) * 2007-01-05 2009-04-21 Atmel Corporation Method and system for creating self-aligned twin wells with co-planar surfaces in a semiconductor device
KR100987794B1 (ko) * 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4600445A (en) * 1984-09-14 1986-07-15 International Business Machines Corporation Process for making self aligned field isolation regions in a semiconductor substrate
US4558508A (en) * 1984-10-15 1985-12-17 International Business Machines Corporation Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step
US4584027A (en) * 1984-11-07 1986-04-22 Ncr Corporation Twin well single mask CMOS process
US4956306A (en) * 1988-11-03 1990-09-11 Harris Corporation Method for forming complementary patterns in a semiconductor material while using a single masking step

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033192A (ja) * 2003-06-16 2005-02-03 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
CN102446855A (zh) * 2010-09-30 2012-05-09 富士通半导体股份有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
US5130271A (en) 1992-07-14

Similar Documents

Publication Publication Date Title
JPH03129818A (ja) 半導体装置の製造方法
US3948694A (en) Self-aligned method for integrated circuit manufacture
US6025234A (en) Method for manufacturing thick gate oxide device
EP0293979A2 (en) Zero bird-beak oxide isolation scheme for integrated circuits
KR910000020B1 (ko) 반도체장치의 제조방법
JPH0661343A (ja) 半導体装置の製造方法
JP3104335B2 (ja) 半導体装置の製造方法
JPS628939B2 (ja)
JP2943855B2 (ja) 半導体装置の製造方法
JPS6115579B2 (ja)
JP2594697B2 (ja) 半導体装置の製造方法
JPS62120040A (ja) 半導体装置の製造方法
JPS58170012A (ja) 半導体装置の製造方法
JPH09181177A (ja) 半導体素子の製造方法
JPS61214472A (ja) 半導体素子の製造方法
JPS639150A (ja) 半導体装置の製造方法
JPS59217337A (ja) 半導体装置の製造方法
JPS59211244A (ja) 半導体装置の製造方法
JPH0385731A (ja) バイポーラトランジスタの製造方法
JPH01293533A (ja) 半導体装置の製造方法
JPS61147575A (ja) 半導体装置の製造方法
JPS5950087B2 (ja) 半導体装置の製造方法
JPS6312380B2 (ja)
JPH0194668A (ja) 半導体装置の製造方法
JPS60140759A (ja) 半導体装置の製造方法