JP3104335B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3104335B2 JP3104335B2 JP03296882A JP29688291A JP3104335B2 JP 3104335 B2 JP3104335 B2 JP 3104335B2 JP 03296882 A JP03296882 A JP 03296882A JP 29688291 A JP29688291 A JP 29688291A JP 3104335 B2 JP3104335 B2 JP 3104335B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- conductivity type
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にバイポーラトランジスタの製造方法に関す
る。
に関し、特にバイポーラトランジスタの製造方法に関す
る。
【０００２】
【従来の技術】近年、半導体集積回路の高速化が進み、
特にバイポーラ型半導体集積回路では自己整合型のデバ
イスが開発され実用化されている。
特にバイポーラ型半導体集積回路では自己整合型のデバ
イスが開発され実用化されている。
【０００３】図４（ａ）〜（ｃ）及び図５（ａ）〜
（ｃ）はＳＳＴプロセス（ＳｕｐｅｒＳｅｌｆ−ａｌｉ
ｇｎｅｄ ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ）を
使用した従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。なお、説
明の都合上コレクタ領域及び埋込工程，エピタキシャル
工程の説明は省略し、ベース・エミッタ領域の形成方法
についてのみ説明する。
（ｃ）はＳＳＴプロセス（ＳｕｐｅｒＳｅｌｆ−ａｌｉ
ｇｎｅｄ ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ）を
使用した従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。なお、説
明の都合上コレクタ領域及び埋込工程，エピタキシャル
工程の説明は省略し、ベース・エミッタ領域の形成方法
についてのみ説明する。
【０００４】まず、図４（ａ）に示すように、Ｎ型シリ
コン基板２１の表面を薄く酸化した後、（図示せず）窒
化シリコン膜２２を気相成長法により０．２μｍの厚さ
に堆積し、窒化シリコン膜の上に多結晶シリコン膜を
０．５μｍの厚さに堆積して高濃度のホウ素をイオン注
入し、ホウ素をドープした多結晶シリコン膜２３を形成
する。次にベース及びエミッタ形成領域の多結晶シリコ
ン膜２３を選択的にエッチングして開口部を設ける。
コン基板２１の表面を薄く酸化した後、（図示せず）窒
化シリコン膜２２を気相成長法により０．２μｍの厚さ
に堆積し、窒化シリコン膜の上に多結晶シリコン膜を
０．５μｍの厚さに堆積して高濃度のホウ素をイオン注
入し、ホウ素をドープした多結晶シリコン膜２３を形成
する。次にベース及びエミッタ形成領域の多結晶シリコ
ン膜２３を選択的にエッチングして開口部を設ける。
【０００５】次に、図４（ｂ）に示すように、多結晶シ
リコン膜２３の表面を酸化して厚さ０．２μｍの酸化シ
リコン膜２４を形成する。
リコン膜２３の表面を酸化して厚さ０．２μｍの酸化シ
リコン膜２４を形成する。
【０００６】次に、図４（ｃ）に示すように、酸化シリ
コン膜２４をマスクとして熱リン酸を用いて窒化シリコ
ン膜２２の露出部をエッチング除去し、更に多結晶シリ
コン膜２３に被覆されている領域までエッチングしてア
ンダーカット部を設ける。次に、Ｎ型シリコン層２１の
表面を覆う薄い酸化シリコン膜（図示せず）をエッチン
グ除去した後、全面にノンドープの多結晶シリコン膜２
５を堆積してアンダーカット部を充填する。
コン膜２４をマスクとして熱リン酸を用いて窒化シリコ
ン膜２２の露出部をエッチング除去し、更に多結晶シリ
コン膜２３に被覆されている領域までエッチングしてア
ンダーカット部を設ける。次に、Ｎ型シリコン層２１の
表面を覆う薄い酸化シリコン膜（図示せず）をエッチン
グ除去した後、全面にノンドープの多結晶シリコン膜２
５を堆積してアンダーカット部を充填する。
【０００７】次に、図５（ａ）に示すように、熱処理に
より多結晶シリコン膜２３よりアンダーカット部に埋め
込まれた多結晶シリコン膜２５にホウ素を拡散し、さら
に、Ｎ型シリコン基板２１の表面にホウ素を拡散し、Ｐ
型のグラフトベース領域２６を形成する。この後、ＫＯ
Ｈ水溶液又はヒドラジンを用いてノンドープの多結晶シ
リコン膜２５のみを選択的にエッチング除去する。
より多結晶シリコン膜２３よりアンダーカット部に埋め
込まれた多結晶シリコン膜２５にホウ素を拡散し、さら
に、Ｎ型シリコン基板２１の表面にホウ素を拡散し、Ｐ
型のグラフトベース領域２６を形成する。この後、ＫＯ
Ｈ水溶液又はヒドラジンを用いてノンドープの多結晶シ
リコン膜２５のみを選択的にエッチング除去する。
【０００８】次に、図５（ｂ）に示すように、多結晶シ
リコン膜２３の露出部及びＮ型シリコン基板２１の露出
部を酸化して７０ｎｍ程度の厚さの薄い酸化シリコン膜
２７からなるベース・エミッタ分離膜を形成する。次に
酸化シリコン膜２７を通してＮ型シリコン層１の表面に
ホウ素をイオン注入しベース領域２８を形成する。
リコン膜２３の露出部及びＮ型シリコン基板２１の露出
部を酸化して７０ｎｍ程度の厚さの薄い酸化シリコン膜
２７からなるベース・エミッタ分離膜を形成する。次に
酸化シリコン膜２７を通してＮ型シリコン層１の表面に
ホウ素をイオン注入しベース領域２８を形成する。
【０００９】次に、図５（ｃ）に示すように、異方性イ
オンエッチングにより酸化シリコン膜２７にエミッタコ
ンタクトホールを形成し、第３の多結晶シリコン膜を堆
積した後高濃度のヒ素をイオン注入してパターニング
し、ヒ素をドープトした多結晶シリコン膜２９を形成す
る。次に熱処理により多結晶シリコン膜２９よりベース
領域２８にヒ素を拡散してエミッタ領域３０を形成し、
アルミニウム膜によるエミッタ電極３１及びベース電極
３２を形成する。
オンエッチングにより酸化シリコン膜２７にエミッタコ
ンタクトホールを形成し、第３の多結晶シリコン膜を堆
積した後高濃度のヒ素をイオン注入してパターニング
し、ヒ素をドープトした多結晶シリコン膜２９を形成す
る。次に熱処理により多結晶シリコン膜２９よりベース
領域２８にヒ素を拡散してエミッタ領域３０を形成し、
アルミニウム膜によるエミッタ電極３１及びベース電極
３２を形成する。
【００１０】
【発明が解決しようとする課題】上述した従来のＳＳＴ
プロセスによる自己整合型バイポーラトランジスタの製
造上の問題点としては、まず、第１に窒化シリコン膜２
２のアンダーカット部の加工精度の悪さがあり、第２に
ノンドープの多結晶シリコン膜２５とホウ素をドープし
た多結晶シリコン膜２３との選択エッチングに、トラン
ジスタ素子の性能を劣化させるカリウムや、発ガン性物
質として使用が問題になっているヒドラジンを使用せね
ばならない点であり、第３に基板結晶面が＜１１１＞で
ないと上記ノンドープ多結晶シリコン膜とホウ素をドー
プした多結晶シリコン膜との選択エッチング時に基板も
エッチングされてしまうことである。第３の問題は、単
結晶ウェーハ切り出し時の結晶面角度のばらつきや、拡
散工程や選択エッチング液組成及び作業のばらつき等に
より、基板結晶面が＜１１１＞でも基板がエッチングさ
れる不具合が時々発生している。
プロセスによる自己整合型バイポーラトランジスタの製
造上の問題点としては、まず、第１に窒化シリコン膜２
２のアンダーカット部の加工精度の悪さがあり、第２に
ノンドープの多結晶シリコン膜２５とホウ素をドープし
た多結晶シリコン膜２３との選択エッチングに、トラン
ジスタ素子の性能を劣化させるカリウムや、発ガン性物
質として使用が問題になっているヒドラジンを使用せね
ばならない点であり、第３に基板結晶面が＜１１１＞で
ないと上記ノンドープ多結晶シリコン膜とホウ素をドー
プした多結晶シリコン膜との選択エッチング時に基板も
エッチングされてしまうことである。第３の問題は、単
結晶ウェーハ切り出し時の結晶面角度のばらつきや、拡
散工程や選択エッチング液組成及び作業のばらつき等に
より、基板結晶面が＜１１１＞でも基板がエッチングさ
れる不具合が時々発生している。
【００１１】また、特性上の問題点としては、第１に第
３の多結晶シリコン膜２９が溝形状となるためエミッタ
部でのイオン注入によるヒ素濃度が開口部が狭いほど低
下し、ｈFEにバラツキが生ずる点であり、第２にアルミ
ニウム等の金属電極材料が溝形状となったエミッタ部に
被着し難くエミッタ抵抗が増大する点である。
３の多結晶シリコン膜２９が溝形状となるためエミッタ
部でのイオン注入によるヒ素濃度が開口部が狭いほど低
下し、ｈFEにバラツキが生ずる点であり、第２にアルミ
ニウム等の金属電極材料が溝形状となったエミッタ部に
被着し難くエミッタ抵抗が増大する点である。
【００１２】本発明の目的は、ＳＳＴプロセス等の自己
整合型バイポーラトランジスタの優れた特徴を損なわず
に、かつ上記の問題点を大幅に改善した半導体装置の製
造方法を提供することにある。
整合型バイポーラトランジスタの優れた特徴を損なわず
に、かつ上記の問題点を大幅に改善した半導体装置の製
造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型半導体層の表面に設けた第１の酸化
シリコン膜の上に選択的に第１の多結晶シリコン膜を設
け前記第１の多結晶シリコン膜を含む表面に窒化シリコ
ン膜を設ける工程と、前記窒化シリコン膜の一部を選択
的に除去して前記第１の多結晶シリコン膜中に一導電型
不純物を導入して一導電型拡散層を形成した後前記一導
電型拡散層の表面を酸化し第２の酸化シリコン膜を形成
する工程と、前記窒化シリコン膜の残りの一部を選択的
に除去して前記第１の多結晶シリコン膜中に逆導電型不
純物を導入して逆導電型拡散層を形成した後前記逆導電
型拡散層の表面を酸化して第２の酸化シリコン膜を形成
する工程と、前記窒化シリコン膜の残存部を除去した後
前記第２の酸化シリコン膜をマスクとして前記第１の多
結晶シリコン膜をエッチングして除去し、一方の側面に
前記一導電型拡散層の側面を露出し他方の側面に前記逆
導電型拡散層の側面を露出する開口部を形成する工程
と、前記開口部に露出した第１の酸化シリコン膜を通し
て前記一導電型半導体層の表面に逆導電型の不純物をイ
オン注入してベース領域を形成する工程と、前記開口部
を含む表面に第２の多結晶シリコン膜を堆積してエッチ
バックし前記開口部の側壁にのみ第２の多結晶シリコン
膜を残して前記第１の酸化シリコン膜の表面を露出させ
る工程と、前記第２の多結晶シリコン膜をマスクとして
前記第１の酸化シリコン膜をエッチングして前記第２の
多結晶シリコン膜の下部にアンダーカット部を設ける工
程と、前記開口部を含む表面に第３の多結晶シリコン膜
を堆積して前記アンダーカット部を充填する工程と、前
記アンダーカット部以外の前記第３の多結晶シリコン膜
を酸化して第３の酸化シリコン膜を形成する工程と、熱
処理により前記一導電型拡散層より前記第２及び第３の
多結晶シリコン膜を通して前記ベース領域の表面に一導
電型不純物を拡散してエミッタ領域を形成し同時に前記
逆導電型拡散層より前記第２及び第３の多結晶シリコン
膜を通して前記ベース領域に逆導電型不純物を拡散して
グラフトベース領域を形成する工程とを含んで構成され
る。
造方法は、一導電型半導体層の表面に設けた第１の酸化
シリコン膜の上に選択的に第１の多結晶シリコン膜を設
け前記第１の多結晶シリコン膜を含む表面に窒化シリコ
ン膜を設ける工程と、前記窒化シリコン膜の一部を選択
的に除去して前記第１の多結晶シリコン膜中に一導電型
不純物を導入して一導電型拡散層を形成した後前記一導
電型拡散層の表面を酸化し第２の酸化シリコン膜を形成
する工程と、前記窒化シリコン膜の残りの一部を選択的
に除去して前記第１の多結晶シリコン膜中に逆導電型不
純物を導入して逆導電型拡散層を形成した後前記逆導電
型拡散層の表面を酸化して第２の酸化シリコン膜を形成
する工程と、前記窒化シリコン膜の残存部を除去した後
前記第２の酸化シリコン膜をマスクとして前記第１の多
結晶シリコン膜をエッチングして除去し、一方の側面に
前記一導電型拡散層の側面を露出し他方の側面に前記逆
導電型拡散層の側面を露出する開口部を形成する工程
と、前記開口部に露出した第１の酸化シリコン膜を通し
て前記一導電型半導体層の表面に逆導電型の不純物をイ
オン注入してベース領域を形成する工程と、前記開口部
を含む表面に第２の多結晶シリコン膜を堆積してエッチ
バックし前記開口部の側壁にのみ第２の多結晶シリコン
膜を残して前記第１の酸化シリコン膜の表面を露出させ
る工程と、前記第２の多結晶シリコン膜をマスクとして
前記第１の酸化シリコン膜をエッチングして前記第２の
多結晶シリコン膜の下部にアンダーカット部を設ける工
程と、前記開口部を含む表面に第３の多結晶シリコン膜
を堆積して前記アンダーカット部を充填する工程と、前
記アンダーカット部以外の前記第３の多結晶シリコン膜
を酸化して第３の酸化シリコン膜を形成する工程と、熱
処理により前記一導電型拡散層より前記第２及び第３の
多結晶シリコン膜を通して前記ベース領域の表面に一導
電型不純物を拡散してエミッタ領域を形成し同時に前記
逆導電型拡散層より前記第２及び第３の多結晶シリコン
膜を通して前記ベース領域に逆導電型不純物を拡散して
グラフトベース領域を形成する工程とを含んで構成され
る。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】図１（ａ）〜（ｃ）及び図２（ａ）〜
（ｃ）は本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図である。なお、説明の都
合上コレクタ領域及び埋込工程，エピタキシャル工程の
説明は省略し、ベース・エミッタ領域の形成方法につい
てのみ説明する。
（ｃ）は本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図である。なお、説明の都
合上コレクタ領域及び埋込工程，エピタキシャル工程の
説明は省略し、ベース・エミッタ領域の形成方法につい
てのみ説明する。
【００１６】まず、図１（ａ）に示すように、Ｎ型シリ
コン基板１（又はＰ型シリコン基板上に設けたＮ型シリ
コン層）の表面を熱酸化して厚さ０．２μｍの酸化シリ
コン膜２を形成し、酸化シリコン膜２の上に気相成長法
により選択的に厚さ０．５μｍの多結晶シリコン膜３を
設け、多結晶シリコン膜３を含む表面に気相成長法によ
り厚さ０．２μｍの窒化シリコン膜４を堆積する。次に
窒化シリコン膜４を選択的にエッチングして除去し、窒
化シリコン膜４をマスクとして多結晶シリコン膜３にヒ
素をイオン注入し、ヒ素をドープした多結晶シリコン膜
３ａを形成する。次に、多結晶シリコン膜３ａの表面を
熱酸化して厚さ０．３μｍの酸化シリコン膜５を形成す
る。
コン基板１（又はＰ型シリコン基板上に設けたＮ型シリ
コン層）の表面を熱酸化して厚さ０．２μｍの酸化シリ
コン膜２を形成し、酸化シリコン膜２の上に気相成長法
により選択的に厚さ０．５μｍの多結晶シリコン膜３を
設け、多結晶シリコン膜３を含む表面に気相成長法によ
り厚さ０．２μｍの窒化シリコン膜４を堆積する。次に
窒化シリコン膜４を選択的にエッチングして除去し、窒
化シリコン膜４をマスクとして多結晶シリコン膜３にヒ
素をイオン注入し、ヒ素をドープした多結晶シリコン膜
３ａを形成する。次に、多結晶シリコン膜３ａの表面を
熱酸化して厚さ０．３μｍの酸化シリコン膜５を形成す
る。
【００１７】次に、図１（ｂ）に示すように、窒化シリ
コン膜４を酸化シリコン膜５と接する面より１μｍの幅
だけ残して選択的にエッチングして除去し、窒化シリコ
ン膜４及び酸化シリコン膜５をマスクとしてホウ素イオ
ンをイオン注入してホウ素をドープした多結晶シリコン
膜３ｂを形成し、多結晶シリコン膜３ｂの表面を熱酸化
して厚さ０．３μｍの酸化シリコン膜５を形成する。
コン膜４を酸化シリコン膜５と接する面より１μｍの幅
だけ残して選択的にエッチングして除去し、窒化シリコ
ン膜４及び酸化シリコン膜５をマスクとしてホウ素イオ
ンをイオン注入してホウ素をドープした多結晶シリコン
膜３ｂを形成し、多結晶シリコン膜３ｂの表面を熱酸化
して厚さ０．３μｍの酸化シリコン膜５を形成する。
【００１８】次に、図１（ｃ）に示すように、窒化シリ
コン膜４を除去した後、酸化シリコン膜５をマスクとし
て多結晶シリコン膜３をエッチング除去して開口部を設
ける。次に、酸化シリコン膜５及び多結晶シリコン膜３
ａ，３ｂをマスクとして低濃度のホウ素イオンを酸化シ
リコン膜１０２を通してＮ型シリコン基板１の表面にイ
オン注入してＰ型のベース領域６を形成する。
コン膜４を除去した後、酸化シリコン膜５をマスクとし
て多結晶シリコン膜３をエッチング除去して開口部を設
ける。次に、酸化シリコン膜５及び多結晶シリコン膜３
ａ，３ｂをマスクとして低濃度のホウ素イオンを酸化シ
リコン膜１０２を通してＮ型シリコン基板１の表面にイ
オン注入してＰ型のベース領域６を形成する。
【００１９】次に、図２（ａ）に示すように、開口部を
含む表面に多結晶シリコン膜７を気相成長法により堆積
した後、エッチバックして開口部の側面にのみ多結晶シ
リコン膜７を残して酸化シリコン膜２の表面を露出させ
る。
含む表面に多結晶シリコン膜７を気相成長法により堆積
した後、エッチバックして開口部の側面にのみ多結晶シ
リコン膜７を残して酸化シリコン膜２の表面を露出させ
る。
【００２０】次に、図２（ｂ）に示すように、多結晶シ
リコン膜７をマスクとして酸化シリコン膜２の露出部を
ウェットエッチングし除去する。この時多結晶シリコン
膜７の底部の酸化シリコン膜２をベース領域６を越えな
い範囲でアンダーカットする。次に、開口部を含む表面
に気相成長法により厚さ０．２μｍの多結晶シリコン膜
８を堆積してアンダーカット部を充填する。
リコン膜７をマスクとして酸化シリコン膜２の露出部を
ウェットエッチングし除去する。この時多結晶シリコン
膜７の底部の酸化シリコン膜２をベース領域６を越えな
い範囲でアンダーカットする。次に、開口部を含む表面
に気相成長法により厚さ０．２μｍの多結晶シリコン膜
８を堆積してアンダーカット部を充填する。
【００２１】次に、図２（ｃ）に示すように、アンダー
カット部以外の多結晶シリコン膜８を熱酸化して酸化シ
リコン膜９を形成する。次に、熱拡散により、多結晶シ
リコン膜３ａからはヒ素を多結晶シリコン膜７，８を通
してベース領域６へ拡散してＮ型のエミッタ領域１０を
形成し、また多結晶シリコン膜３ｂからは同様にホウ素
を多結晶シリコン膜７，８を通してベース領域６へ拡散
してグラフトベース領域１１を形成する。
カット部以外の多結晶シリコン膜８を熱酸化して酸化シ
リコン膜９を形成する。次に、熱拡散により、多結晶シ
リコン膜３ａからはヒ素を多結晶シリコン膜７，８を通
してベース領域６へ拡散してＮ型のエミッタ領域１０を
形成し、また多結晶シリコン膜３ｂからは同様にホウ素
を多結晶シリコン膜７，８を通してベース領域６へ拡散
してグラフトベース領域１１を形成する。
【００２２】次に、多結晶シリコン膜３ａ，３ｂの上の
酸化シリコン膜９，５を選択的に順次エッチングしてコ
ンタクトホールを設け、コンタクトホールを含む表面に
アルミニウム膜を堆積してパターニングし、多結晶シリ
コン膜３ａと接続するエミッタ電極１２及び多結晶シリ
コン膜３ｂと接続するベース電極１３を形成する。
酸化シリコン膜９，５を選択的に順次エッチングしてコ
ンタクトホールを設け、コンタクトホールを含む表面に
アルミニウム膜を堆積してパターニングし、多結晶シリ
コン膜３ａと接続するエミッタ電極１２及び多結晶シリ
コン膜３ｂと接続するベース電極１３を形成する。
【００２３】図３（ａ）〜（ｃ）は本発明の第２の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００２４】図３（ａ）に示すように、第１の実施例と
同様の工程によりベース領域６を形成した後、開口部内
のヒ素をドープした多結晶シリコン膜３ａ及びホウ素を
ドープした多結晶シリコン膜３ｂの側面のみに選択成長
法により厚さ０．５μｍの第２の多結晶シリコン膜１４
を形成する。
同様の工程によりベース領域６を形成した後、開口部内
のヒ素をドープした多結晶シリコン膜３ａ及びホウ素を
ドープした多結晶シリコン膜３ｂの側面のみに選択成長
法により厚さ０．５μｍの第２の多結晶シリコン膜１４
を形成する。
【００２５】次に、図３（ｂ）に示すように、多結晶シ
リコン膜１４をマスクとして酸化シリコン膜２の露出部
をエッチング除去し、さらに多結晶シリコン膜１４の底
部の酸化シリコン膜２をベース領域６を越えない範囲で
アンダーカットした後、気相成長法により厚さ０．２μ
ｍの多結晶シリコン膜８を堆積してアンダーカット部を
充填する。
リコン膜１４をマスクとして酸化シリコン膜２の露出部
をエッチング除去し、さらに多結晶シリコン膜１４の底
部の酸化シリコン膜２をベース領域６を越えない範囲で
アンダーカットした後、気相成長法により厚さ０．２μ
ｍの多結晶シリコン膜８を堆積してアンダーカット部を
充填する。
【００２６】次に、図３（ｃ）に示すように、アンダー
カット部に充填した多結晶シリコン膜８以外の多結晶シ
リコン膜８を熱酸化して酸化シリコン膜９を形成する。
次に、第１の実施例と同様に熱拡散により、多結晶シリ
コン膜３ａからヒ素を多結晶シリコン膜１４，８を通し
てベース領域６へ拡散してエミッタ領域１０を形成し、
また、多結晶シリコン膜３ｂから同様にホウ素を多結晶
シリコン膜１４，８を通してベース領域６へ拡散してグ
ラフトベース領域１１を形成する。
カット部に充填した多結晶シリコン膜８以外の多結晶シ
リコン膜８を熱酸化して酸化シリコン膜９を形成する。
次に、第１の実施例と同様に熱拡散により、多結晶シリ
コン膜３ａからヒ素を多結晶シリコン膜１４，８を通し
てベース領域６へ拡散してエミッタ領域１０を形成し、
また、多結晶シリコン膜３ｂから同様にホウ素を多結晶
シリコン膜１４，８を通してベース領域６へ拡散してグ
ラフトベース領域１１を形成する。
【００２７】この後、多結晶シリコン膜３ａ，３ｂ上の
酸化シリコン膜９，５を選択的に順次開孔し、エミッタ
電極１２及びベース電極１３を形成する。
酸化シリコン膜９，５を選択的に順次開孔し、エミッタ
電極１２及びベース電極１３を形成する。
【００２８】
【発明の効果】以上説明したように本発明は、製造上の
第１の問題であった窒化シリコン膜のアンダーカットの
精度の悪さを酸化シリコン膜に置換えることによりエッ
チング精度を改善し、第２の問題であったノンドープ多
結晶シリコン膜とホウ素をドープした多結晶シリコン膜
の選択エッチングの問題は、第３の多結晶シリコン膜を
酸化して酸化シリコン膜を設けることで不要とし、第３
の問題であった基板単結晶がエッチングされることも第
２の問題と同様に改善され、さらに単結晶面を自由に選
ぶことが可能となった。
第１の問題であった窒化シリコン膜のアンダーカットの
精度の悪さを酸化シリコン膜に置換えることによりエッ
チング精度を改善し、第２の問題であったノンドープ多
結晶シリコン膜とホウ素をドープした多結晶シリコン膜
の選択エッチングの問題は、第３の多結晶シリコン膜を
酸化して酸化シリコン膜を設けることで不要とし、第３
の問題であった基板単結晶がエッチングされることも第
２の問題と同様に改善され、さらに単結晶面を自由に選
ぶことが可能となった。
【００２９】また、特性上の第１の問題点であったｈFE
のはらつきは、高濃度ヒ素のドープされた第１の多結晶
シリコン膜からのヒ素の安定供給により安定化でき、特
性上の第２の問題であったエミッタ抵抗の増大は高濃度
ヒ素がドープされた第１の多結晶シリコン膜を使用する
ことで解決が可能である。
のはらつきは、高濃度ヒ素のドープされた第１の多結晶
シリコン膜からのヒ素の安定供給により安定化でき、特
性上の第２の問題であったエミッタ抵抗の増大は高濃度
ヒ素がドープされた第１の多結晶シリコン膜を使用する
ことで解決が可能である。
【図１】本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図２】本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図３】本発明の第２の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図４】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図５】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
１，２１ Ｎ型シリコン基板 ２，５，９，２４，２７ 酸化シリコン膜 ３，３ａ，３ｂ，７，８，１４，２３，２５，２９
多結晶シリコン膜 ４，２２ 窒化シリコン膜 ６，２８ ベース領域 １０，３０ エミッタ領域 １１，２６ グラフトベース領域 １２，３１ エミッタ電極 １３，３２ ベース電極
多結晶シリコン膜 ４，２２ 窒化シリコン膜 ６，２８ ベース領域 １０，３０ エミッタ領域 １１，２６ グラフトベース領域 １２，３１ エミッタ電極 １３，３２ ベース電極
Claims (1)
- 【請求項１】 一導電型半導体層の表面に設けた第１の
酸化シリコン膜の上に選択的に第１の多結晶シリコン膜
を設け前記第１の多結晶シリコン膜を含む表面に窒化シ
リコン膜を設ける工程と、前記窒化シリコン膜の一部を
選択的に除去して前記第１の多結晶シリコン膜中に一導
電型不純物を導入して一導電型拡散層を形成した後前記
一導電型拡散層の表面を酸化し第２の酸化シリコン膜を
形成する工程と、前記窒化シリコン膜の残りの一部を選
択的に除去して前記第１の多結晶シリコン膜中に逆導電
型不純物を導入して逆導電型拡散層を形成した後前記逆
導電型拡散層の表面を酸化して第２の酸化シリコン膜を
形成する工程と、前記窒化シリコン膜の残存部を除去し
た後前記第２の酸化シリコン膜をマスクとして前記第１
の多結晶シリコン膜をエッチングして除去し、一方の側
面に前記一導電型拡散層の側面を露出し他方の側面に前
記逆導電型拡散層の側面を露出する開口部を形成する工
程と、前記開口部に露出した第１の酸化シリコン膜を通
して前記一導電型半導体層の表面に逆導電型の不純物を
イオン注入してベース領域を形成する工程と、前記開口
部を含む表面に第２の多結晶シリコン膜を堆積してエッ
チバックし前記開口部の側壁にのみ第２の多結晶シリコ
ン膜を残して前記第１の酸化シリコン膜の表面を露出さ
せる工程と、前記第２の多結晶シリコン膜をマスクとし
て前記第１の酸化シリコン膜をエッチングして前記第２
の多結晶シリコン膜の下部にアンダーカット部を設ける
工程と、前記開口部を含む表面に第３の多結晶シリコン
膜を堆積して前記アンダーカット部を充填する工程と、
前記アンダーカット部以外の前記第３の多結晶シリコン
膜を酸化して第３の酸化シリコン膜を形成する工程と、
熱処理により前記一導電型拡散層より前記第２及び第３
の多結晶シリコン膜を通して前記ベース領域の表面に一
導電型不純物を拡散してエミッタ領域を形成し同時に前
記逆導電型拡散層より前記第２及び第３の多結晶シリコ
ン膜を通して前記ベース領域に逆導電型不純物を拡散し
てグラフトベース領域を形成する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03296882A JP3104335B2 (ja) | 1991-11-13 | 1991-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03296882A JP3104335B2 (ja) | 1991-11-13 | 1991-11-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206147A JPH05206147A (ja) | 1993-08-13 |
| JP3104335B2 true JP3104335B2 (ja) | 2000-10-30 |
Family
ID=17839390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03296882A Expired - Fee Related JP3104335B2 (ja) | 1991-11-13 | 1991-11-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104335B2 (ja) |
-
1991
- 1991-11-13 JP JP03296882A patent/JP3104335B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206147A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4545114A (en) | Method of producing semiconductor device | |
| US4830972A (en) | Method of manufacturing bipolar transistor | |
| US4210993A (en) | Method for fabricating a field effect transistor | |
| CA1241458A (en) | Side-etching method of making bipolar transistor | |
| JPH0618198B2 (ja) | 半導体装置 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPS6318673A (ja) | 半導体装置の製法 | |
| US5130271A (en) | Method of manufacturing a semiconductor device having no step at the boundary between self aligned p- or n- type impurity regions | |
| US4910170A (en) | Method of manufacturing semiconductor device | |
| JP3104335B2 (ja) | 半導体装置の製造方法 | |
| JP2626300B2 (ja) | 半導体装置の製造方法 | |
| JPS647509B2 (ja) | ||
| JPS6237543B2 (ja) | ||
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JP2943855B2 (ja) | 半導体装置の製造方法 | |
| JP2624365B2 (ja) | 半導体装置の製造方法 | |
| JP2511993B2 (ja) | 半導体装置の製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS60128633A (ja) | 半導体装置ならびにその製造方法 | |
| JPS5919374A (ja) | 半導体装置の製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPH0682675B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000801 |
|
| LAPS | Cancellation because of no payment of annual fees |