JP2001024054A - 半導体集積回路のトレンチ分離方法 - Google Patents

半導体集積回路のトレンチ分離方法

Info

Publication number
JP2001024054A
JP2001024054A JP2000207238A JP2000207238A JP2001024054A JP 2001024054 A JP2001024054 A JP 2001024054A JP 2000207238 A JP2000207238 A JP 2000207238A JP 2000207238 A JP2000207238 A JP 2000207238A JP 2001024054 A JP2001024054 A JP 2001024054A
Authority
JP
Japan
Prior art keywords
film
forming
semiconductor substrate
mask pattern
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000207238A
Other languages
English (en)
Other versions
JP3701175B2 (ja
Inventor
Kanshin Ri
漢 信 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001024054A publication Critical patent/JP2001024054A/ja
Application granted granted Critical
Publication of JP3701175B2 publication Critical patent/JP3701175B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 広いトレンチ領域の平坦度が改善され、かつ
簡単な工程からなるトレンチ分離方法を提供する。 【解決手段】 半導体基板上に第１開口部及び前記第１
開口部より広い第２開口部からなるマスクパターンを形
成し、前記第１開口部を充填する第１スペーサー及び前
記第２開口部の側壁縁部に第２スペーサーを形成し、前
記第２スペーサーに囲まれた前記第２開口部内に前記半
導体基板と実質的に同一のエッチング率を有する犠牲物
質膜パターンを形成し、前記第１及び第２スペーサーを
選択的に除去して前記第１及び第２スペーサーの下部の
半導体基板を露出させ、前記露出した半導体基板及び前
記犠牲物質膜パターンを同時にエッチングし、前記露出
した半導体基板および前記犠牲物質膜パターン下部にそ
れぞれトレンチ領域を形成し、前記トレンチ領域を充填
する素子分離膜を形成するトレンチ分離方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の製
造方法に係り、特に半導体集積回路を分離するトレンチ
分離方法に関する。
【０００２】
【従来の技術】半導体集積回路の代表的な素子分離方法
としてロコス（ＬＯＣＯＳ；ｌｏｃａｌ ｏｘｉｄａｔ
ｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）工程が広く使われてき
た。しかし、ＬＯＣＯＳ工程はバーズビーク（ｂｉｒ
ｄ’ｓ ｂｅａｋ）を引き起こすので高集積半導体集積
回路の素子分離技術としては適しない。従って、最近で
はトレンチ素子分離技術が高集積半導体集積回路に広く
使われている。
【０００３】トレンチ素子分離技術は半導体基板の所定
領域を選択的にエッチングしてトレンチ領域を形成する
段階と、前記トレンチ領域の形成された基板の表面にト
レンチ領域を充填する絶縁体膜を形成する段階と、前記
絶縁体膜を化学機械的研磨工程で平坦化してトレンチ領
域の内部に素子分離膜を形成する段階とを含む。この
際、狭いトレンチ領域は絶縁体からなる素子分離膜によ
り完全に充填される。しかし、広いトレンチ領域にはデ
ィッシング（ｄｉｓｈｉｎｇ）現象によって狭いトレン
チ領域に比べて素子分離膜が薄く形成される。従って、
素子分離膜の形成された半導体基板の表面平坦度が低下
する問題点がある。かかる問題点を解決するために多く
の解決策が提案されている。
【０００４】米国特許第５３７２９６８号は広いトレン
チ領域における平坦度を向上させるための方法を開示し
ているが、浅いトレンチ領域及び深いトレンチ領域を形
成する２回のトレンチ形成工程が必要とされると共に、
ＳＯＧ（ｓｐｉｎ-ｏｎ-ｇｌａｓｓ）膜をエッチバック
する工程及びエッチバックされたＳＯＧ膜を除去する工
程が必要とされる。従って、工程が複雑で優れた再現性
を得にくい問題点がある。
【０００５】
【発明が解決しようとする課題】本発明の目的は、広い
トレンチ領域の平坦度が改善され、かつ簡単な工程から
なるトレンチ分離方法を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成する本発
明は、半導体基板上に第１開口部及び前記第１開口部よ
り広い第２開口部からなるマスクパターンを形成する段
階と、前記第１開口部の底部全体を覆う第１スペーサー
及び前記第２開口部の側壁縁部に第２スペーサーを形成
する段階と、前記第２スペーサーに囲まれた前記第２開
口部内に犠牲物質膜パターンを形成する段階と、前記第
１及び第２スペーサーを選択的に除去して前記第１及び
第２スペーサーの下部の半導体基板を露出させる段階
と、前記露出した半導体基板及び前記犠牲物質膜パター
ンを同時にエッチングし、前記露出した半導体基板及び
前記犠牲物質膜パターン下部にそれぞれトレンチ領域を
形成する段階と、ただし、前記露出した半導体基板に形
成されたトレンチは前記犠牲物質膜パターン下部に形成
されたトレンチより深く形成されてなり、前記トレンチ
領域を充填する素子分離膜を形成する段階とを含むトレ
ンチ分離方法である。
【０００７】前記半導体基板はシリコン基板であること
が望ましい。
【０００８】前記マスクパターンを形成する段階は、前
記半導体基板上にパッド酸化膜及びパッド窒化膜を順次
形成する段階と、前記パッド窒化膜及び前記パッド酸化
膜をパターニングする段階とを含むことが望ましい。
【０００９】前記第１スペーサー及び前記第２スペーサ
ーを形成する段階は、前記マスクパターンの形成された
半導体基板の表面に前記マスクパターン及び前記半導体
基板に対してエッチング選択比を有するスペーサー物質
膜を形成する段階と、前記マスクパターンの上面が露出
するまで前記スペーサー物質膜を異方性エッチングする
段階とを含むことが望ましい。
【００１０】前記スペーサー物質膜はシリコン酸化膜で
あることが望ましい。
【００１１】前記犠牲物質膜パターンを形成する段階
は、前記第１及び第２スペーサーの形成された半導体基
板の表面に前記半導体基板と実質的に同一のエッチング
率を有し、前記マスクパターンより厚膜の犠牲物質膜を
形成する段階と、前記マスクパターン及び前記第１及び
第２スペーサーの上部が露出するまで前記犠牲物質膜を
平坦化する段階とを含むことが望ましい。
【００１２】前記犠牲物質膜はポリシリコン膜、非晶質
シリコン膜またはシリコンオキシナイトライド膜である
ことが望ましい。
【００１３】前記第１及び第２スペーサーはウエットエ
ッチングにより除去することが望ましい。
【００１４】前記トレンチ領域の形成された半導体基板
を熱酸化させ、前記トレンチ領域の側壁及び底部に熱酸
化膜を形成する段階をさらに含むことが望ましい。
【００１５】前記熱酸化膜の形成された半導体基板の表
面に酸化防止膜を形成する段階をさらに含むことが望ま
しい。
【００１６】前記酸化防止膜はシリコン窒化膜であるこ
とが望ましい。
【００１７】前記素子分離膜を形成する段階は、前記ト
レンチ領域の形成された半導体基板の表面に前記トレン
チ領域を充填する絶縁体膜を形成する段階と、前記マス
クパターンが露出するまで前記絶縁体膜を平坦化して前
記トレンチ領域の内部に絶縁体膜パターンを形成する段
階と、前記マスクパターンを除去する段階とを含むこと
が望ましい。
【００１８】前記平坦化する段階は化学機械的研磨によ
り実施されることが望ましい。
【００１９】
【発明の実施の形態】以下、添付した図面に基づき本発
明の好ましい実施形態を詳しく説明する。なお、各図面
において、部材符号ａ及びｂで表した部分は各々高密度
領域及び低密度領域を示す。
【００２０】まず、半導体基板１、好ましくはシリコン
基板上にマスクパターンを形成する。マスクパターン
は、高密度領域ａ及び低密度領域ｂに各々第１開口部
（ＮＯ）及び第１開口部より広い第２開口部（ＷＯ）を
含むものであり、例えばパッド酸化膜及びパッド窒化膜
を順次形成し、前記パッド窒化膜及びパッド酸化膜をパ
ターニングすることにより形成することができる。パッ
ド酸化膜としてはシリコン酸化物（ＳｉＯ2）など公知
物質を用いることができ、パッド窒化膜してはシリコン
窒化物（Ｓｉ2Ｎ4）を用いることができる。パッド酸化
膜は後工程で活性領域等を保護する役割をも果たすもの
である。パッド窒化膜は平坦化工程時にストッパーの役
割を果たすのみならず、トレンチをエッチングにより形
成する時にエッチングマスクの役割も果たすものであ
る。パターニングは一度にパッド酸化膜およびパッド窒
化膜をエッチングしてもよく、パッド酸化膜およびパッ
ド窒化膜を順次パターニングしてもよい。このように形
成された前記マスクパターン６は、図１に示すように順
次積層されたパッド酸化膜パターン３及びパッド窒化膜
パターン５より構成されるが、マスクパターンを形成す
るものであればパッド酸化膜およびパッド窒化膜を形成
する構成に制限はされない。このように形成されたマス
クパターンは、エッチングによりトレンチを形成する際
にマスクとして作用するのみならず、平坦化工程におけ
るストッパーの役割、活性領域を保護する役割をも果た
すものである。
【００２１】次に、図２に示すように前記マスクパター
ン６が形成された基板の表面にスペーサー物質膜を形成
する。前記スペーサー物質膜は半導体基板１及びマスク
パターン６に対してエッチング選択比を有する物質膜、
例えばシリコン酸化膜よりなることが望ましい。これ
は、後工程でスペーサーを除去する工程において、スペ
ーサーのみを除去し半導体基板１およびマスクパターン
６がエッチングされることを防ぐためである。また、前
記スペーサー物質膜は段差塗布性に優れたシリコン酸化
膜、例えばＣＶＤにより成膜された酸化膜よりなること
が望ましい。この際、前記スペーサー物質膜の厚さは少
なくとも第１開口部（ＮＯ）の幅の１／２より厚くする
ことが好ましい。これは、第１開口部の底部全体を第１
スペーサーにより完全に覆うべきであるからである。前
記スペーサー物質膜を前記マスクパターンの上面が露出
するまで異方性エッチングしてマスクパターン６の側壁
にスペーサー７ａ、７ｂを形成する。前記異方性エッチ
ングの実施は、ドライエッチング装置等の公知技術を用
いて実施することができる。スペーサー７ａ、７ｂを形
成する際、第１開口部（ＮＯ）に形成される第１スペー
サー７ａは第１開口部（ＮＯ）の底部全体を覆うように
する。そして、第２開口部（ＷＯ）に形成される第２ス
ペーサー７ｂは第２開口部（ＷＯ）の底部の縁部のみを
覆うようにする。従って、第２開口部（ＷＯ）の底部の
中心部は露出する。次に図２に示すように前記第１スペ
ーサー７ａ及び第２スペーサー７ｂの形成された基板の
表面に犠牲物質膜９を形成する。前記犠牲物質膜９は半
導体基板１と実質的に同一のエッチング率を有する物質
膜、例えばポリシリコン膜、非晶質シリコン膜またはシ
リコンオキシナイトライド膜よりなることが望ましい。
また、前記犠牲物質膜９はマスクパターン６より厚く形
成することが望ましい。
【００２２】図３に示すように、前記マスクパターン６
の上面と、第１スペーサー７ａ及び第２スペーサー７ｂ
の上部が露出するまで犠牲物質膜９を化学機械的研磨
（ＣＭＰ；ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ
ｐｏｌｉｓｈｉｎｇ）工程またはエッチバック工程で平
坦化させて第２開口部（ＷＯ）内に犠牲物質膜パターン
９ｂを形成する。この際、図３に示すように第１開口部
（ＮＯ）に形成された第１スペーサー７ａ上に犠牲物質
膜の残余物９ａが残存することもある。ここで、前記犠
牲物質膜９の厚さがマスクパターン６より薄いと、第２
開口部（ＷＯ）に形成される犠牲物質膜パターン９ｂの
中心部が薄くなるディッシング現象が発生しうる。従っ
て、均一な厚さの犠牲物質膜パターン９ｂを形成するた
めには犠牲物質膜９が少なくともマスクパターン９より
は厚いことが望ましい。
【００２３】次に、図４に示すように、前記第１スペー
サー７ａ及び第２スペーサー７ｂを選択的に除去し、そ
の下の半導体基板１を露出させる。第１スペーサー７ａ
及び第２スペーサー７ｂを選択的に除去する方法として
はウエットエッチングを用いることが望ましい。これ
は、第１開口部（ＮＯ）に残存する犠牲物質膜の残余物
９ａをリフトオフさせて除去しやすいからである。前記
露出した半導体基板１及び犠牲物質膜パターン９ｂを１
回のエッチング工程で所定の深さにエッチングして第１
開口部ＮＯ及び第２開口部ＷＯにトレンチ領域を形成す
る。この際、第１開口部（ＮＯ）、即ち高密度領域ａに
は深いトレンチ領域ＤＴが形成され、第２開口部（Ｗ
Ｏ）、即ち低密度領域ｂには深いトレンチ領域ＤＴ及び
浅いトレンチ領域ＳＴが形成される。具体的には、図４
に示すような低密度領域ｂに中心部の底部が縁部の底部
より高いトレンチ領域が形成される。このように、半導
体基板１及び犠牲物質膜パターン９ｂを同時にエッチン
グして第２開口部ＷＯに段差の形成されたトレンチ領域
を形成するので、犠牲物質膜パターン９ｂはトレンチ領
域を形成する際に完全に除去される。従って、犠牲物質
膜パターン９ｂを除去するための別の工程が不要とな
る。
【００２４】次に図５に示すように、前記深いトレンチ
領域ＤＴ及び浅いトレンチ領域ＳＴが形成された基板を
熱酸化して各トレンチ領域ＤＴ、ＳＴの側壁及び底部に
熱酸化膜１１を形成してもよい。熱酸化は、広く知られ
た公知技術を使用して実施することができる。前記熱酸
化工程を実施する理由はトレンチ領域を形成するための
エッチングにより半導体基板１に加えられたエッチング
損傷を直すためである。また、前記熱酸化膜１１の形成
された基板の表面に酸化防止膜１３、例えばシリコン窒
化膜を形成することが好ましい。前記酸化防止膜１３は
後続の熱工程時にトレンチ領域の側壁及び底部がさらに
酸化される現象を防止する目的で形成される。従って、
集積度の低い半導体集積回路を製造する場合には酸化防
止膜１３を形成する工程を省いても良い。次に前記酸化
防止膜１３の形成された基板の表面に深いトレンチ領域
ＤＴ及び浅いトレンチ領域ＳＴ全てを充填する絶縁体膜
１５形成する。絶縁体膜１５は、段差塗布性に優れたＣ
ＶＤ等により形成された膜であることが好ましい。例と
しては、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ
Ｇｌａｓｓ）が挙げられる。このように形成された絶縁
体膜１５の表面段差Ｓは、第２開口部ＷＯに浅いトレン
チ領域ＳＴを形成せずに深いトレンチ領域のみが存在す
る従来の場合より著しく小さくなる。
【００２５】次に、前記マスクパターン６が露出するま
で絶縁体膜１５を化学機械的研磨工程で平坦化させてト
レンチ領域内に絶縁体膜パターン及び酸化防止膜ライナ
ー１３ａ、１３ｂを形成する。この際、低密度領域ｂに
おいて前記絶縁体膜１５の段差Ｓが低いので化学機械的
研磨工程によるディッシング現象を著しく改善させう
る。即ち、第２開口部ＷＯの中心部上に一定の厚さ以上
の絶縁体膜パターンが残存する。最後に、図６に示すよ
うに前記マスクパターン６を除去してトレンチ領域間の
活性領域を露出させる。この際、前記絶縁体膜パターン
が変形した素子分離膜１５ａ、１５ｂが形成される。こ
のように形成された素子分離膜１５ａ、１５ｂ、特に低
密度領域ｂに形成された素子分離膜１５ｂは従来の方法
で形成された素子分離膜に比べて格段に優れた平坦度を
有する。
【００２６】なお、本発明は前記実施形態に限定される
ものではなく、当業者の容易に考えられる変形及び改良
は本発明の範囲に含まれるものである。
【００２７】
【発明の効果】本発明によれば、前記第２開口部のよう
に広い開口部に浅いトレンチ領域及び深いトレンチ領域
を１回のエッチング工程で同時に形成でき、かつ浅いト
レンチ領域形成のための犠牲物質膜パターンがトレンチ
領域を形成する際に別の工程段階を経ずとも完全に除去
される。従って、広い開口部にトレンチ領域を形成する
工程を単純化でき、工程再現性が向上する。また、低密
度領域と高密度領域に形成される絶縁体膜の段差が低い
ため、ディッシング現象の問題を解決でき、素子分離膜
の平坦度を改善することができ、生産性が向上する。
【図面の簡単な説明】
【図１】 本発明に係るトレンチ分離方法において、マ
スクパターンが形成された状態を示す断面図である。
【図２】 本発明に係るトレンチ分離方法において、犠
牲物質膜が形成された状態を示す断面図である。
【図３】 本発明に係るトレンチ分離方法において、犠
牲物質膜パターンが形成された状態を示す断面図であ
る。
【図４】 本発明に係るトレンチ分離方法において、ト
レンチ領域が形成された状態を示す断面図である。
【図５】 本発明に係るトレンチ分離方法において、絶
縁体膜が形成された状態を示す断面図である。
【図６】 本発明に係るトレンチ分離方法において、素
子分離膜が形成された状態を示す断面図である。
【符号の説明】
１ 半導体基板 ３ パッド酸化膜パターン ５ パッド窒化膜パターン ６ マスクパターン ７ａ 第１スペーサー ７ｂ 第２スペーサー ９ 犠牲物質膜 ９ａ 犠牲物質膜の残余物 ９ｂ 犠牲物質膜のパターン １１ 熱酸化膜 １３ 酸化防止膜 １３ａ、ｂ 酸化防止膜ライナー １５ 絶縁体膜 １５ａ、ｂ 素子分離膜 ａ 高密度領域 ｂ 低密度領域 ＮＯ 第１開口部 ＷＯ 第２開口部 ＤＴ 深いトレンチ領域 ＳＴ 浅いトレンチ領域 Ｓ 表面段差

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に第１開口部及び前記第１
    開口部より広い第２開口部からなるマスクパターンを形
    成する段階と、前記第１開口部の底部全体を覆う第１ス
    ペーサー及び前記第２開口部の側壁縁部に第２スペーサ
    ーを形成する段階と、前記第２スペーサーに囲まれた前
    記第２開口部内に犠牲物質膜パターンを形成する段階
    と、前記第１及び第２スペーサーを選択的に除去して前
    記第１及び第２スペーサーの下部の半導体基板を露出さ
    せる段階と、前記露出した半導体基板及び前記犠牲物質
    膜パターンを同時にエッチングし、前記露出した半導体
    基板及び前記犠牲物質膜パターン下部にそれぞれトレン
    チ領域を形成する段階と、ただし、前記露出した半導体
    基板に形成されたトレンチは前記犠牲物質膜パターン下
    部に形成されたトレンチより深く形成されてなり、前記
    トレンチ領域を充填する素子分離膜を形成する段階とを
    含むトレンチ分離方法。
  2. 【請求項２】 前記半導体基板はシリコン基板であるこ
    とを特徴とする請求項１に記載のトレンチ分離方法。
  3. 【請求項３】 前記マスクパターンを形成する段階は、
    前記半導体基板上にパッド酸化膜及びパッド窒化膜を順
    次形成する段階と、前記パッド窒化膜及び前記パッド酸
    化膜をパターニングする段階とを含むことを特徴とする
    請求項１または２に記載のトレンチ分離方法。
  4. 【請求項４】 前記第１スペーサー及び前記第２スペー
    サーを形成する段階は、前記マスクパターンの形成され
    た半導体基板の表面に前記マスクパターン及び前記半導
    体基板に対してエッチング選択比を有するスペーサー物
    質膜を形成する段階と、前記マスクパターンの上面が露
    出するまで前記スペーサー物質膜を異方性エッチングす
    る段階とを含むことを特徴とする請求項１〜３のいずれ
    か１項に記載のトレンチ分離方法。
  5. 【請求項５】 前記スペーサー物質膜はシリコン酸化膜
    であることを特徴とする請求項４に記載のトレンチ分離
    方法。
  6. 【請求項６】 前記犠牲物質膜パターンを形成する段階
    は、前記第１及び第２スペーサーの形成された半導体基
    板の表面に前記半導体基板と実質的に同一のエッチング
    率を有し、前記マスクパターンより厚膜の犠牲物質膜を
    形成する段階と、前記マスクパターン及び前記第１及び
    第２スペーサーの上部が露出するまで前記犠牲物質膜を
    平坦化する段階とを含むことを特徴とする請求項１〜５
    のいずれか１項に記載のトレンチ分離方法。
  7. 【請求項７】 前記犠牲物質膜はポリシリコン膜、非晶
    質シリコン膜またはシリコンオキシナイトライド膜であ
    ることを特徴とする請求項１〜６いずれか１項に記載の
    トレンチ分離方法。
  8. 【請求項８】 前記第１及び第２スペーサーはウエット
    エッチングにより除去することを特徴とする請求項１〜
    ７のいずれか１項に記載のトレンチ分離方法。
  9. 【請求項９】 前記トレンチ領域の形成された半導体基
    板を熱酸化させ、前記トレンチ領域の側壁及び底部に熱
    酸化膜を形成する段階をさらに含むことを特徴とする請
    求項１〜８のいずれか１項に記載のトレンチ分離方法。
  10. 【請求項１０】 前記熱酸化膜の形成された半導体基板
    の表面に酸化防止膜を形成する段階をさらに含むことを
    特徴とする請求項９に記載のトレンチ分離方法。
  11. 【請求項１１】 前記酸化防止膜はシリコン窒化膜であ
    ることを特徴とする請求項１０に記載のトレンチ分離方
    法。
  12. 【請求項１２】 前記素子分離膜を形成する段階は、前
    記トレンチ領域の形成された半導体基板の表面に前記ト
    レンチ領域を充填する絶縁体膜を形成する段階と、前記
    マスクパターンが露出するまで前記絶縁体膜を平坦化し
    て前記トレンチ領域の内部に絶縁体膜パターンを形成す
    る段階と、前記マスクパターンを除去する段階とを含む
    ことを特徴とする請求項１〜１１のいずれか１項に記載
    のトレンチ分離方法。
  13. 【請求項１３】 前記平坦化する段階は化学機械的研磨
    により実施されることを特徴とする請求項１２に記載の
    トレンチ分離方法。
JP2000207238A 1999-07-07 2000-07-07 半導体集積回路のトレンチ分離方法 Expired - Fee Related JP3701175B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990027249A KR100297734B1 (ko) 1999-07-07 1999-07-07 반도체 집적회로의 트렌치 소자분리 방법
KR99P27249 1999-07-07

Publications (2)

Publication Number Publication Date
JP2001024054A true JP2001024054A (ja) 2001-01-26
JP3701175B2 JP3701175B2 (ja) 2005-09-28

Family

ID=19599927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000207238A Expired - Fee Related JP3701175B2 (ja) 1999-07-07 2000-07-07 半導体集積回路のトレンチ分離方法

Country Status (3)

Country Link
US (1) US6436611B1 (ja)
JP (1) JP3701175B2 (ja)
KR (1) KR100297734B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10307822B4 (de) * 2002-02-26 2005-08-18 International Business Machines Corp. Grabenisolationsprozesse unter Verwendung einer Polysilizium-unterstützten Füllung

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608343B1 (ko) * 2000-02-26 2006-08-09 주식회사 하이닉스반도체 반도체소자의 격리영역 형성방법
KR100400254B1 (ko) * 2001-12-18 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
DE10338665A1 (de) * 2003-08-22 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung von Isolationsbereichen von Halbleiterbauelementen
JP2006261220A (ja) * 2005-03-15 2006-09-28 Nec Electronics Corp 半導体装置及びその製造方法
US7229896B2 (en) * 2005-08-03 2007-06-12 United Microelectronics Corp. STI process for eliminating silicon nitride liner induced defects
DE102006037045B4 (de) * 2006-08-08 2011-05-05 Infineon Technologies Austria Ag Herstellungsverfahren zum Erzeugen einer Halbleitervorrichtung
US8178418B1 (en) * 2011-04-25 2012-05-15 Nanya Technology Corporation Method for fabricating intra-device isolation structure
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9362496B2 (en) 2013-03-13 2016-06-07 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9269606B2 (en) * 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9865813B2 (en) 2014-02-19 2018-01-09 Microchip Technology Incorporated Method for forming resistive memory cell having a spacer region under an electrolyte region and a top electrode
US9412942B2 (en) 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
TWI704647B (zh) * 2015-10-22 2020-09-11 聯華電子股份有限公司 積體電路及其製程

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4090289A (en) * 1976-08-18 1978-05-23 International Business Machines Corporation Method of fabrication for field effect transistors (FETs) having a common channel stopper and FET channel doping with the channel stopper doping self-aligned to the dielectric isolation between FETS
US5382541A (en) * 1992-08-26 1995-01-17 Harris Corporation Method for forming recessed oxide isolation containing deep and shallow trenches
US5372968A (en) * 1993-09-27 1994-12-13 United Microelectronics Corporation Planarized local oxidation by trench-around technology
JPH10144785A (ja) * 1996-11-06 1998-05-29 Samsung Electron Co Ltd 半導体装置及びその素子分離方法
US6103594A (en) * 1999-09-09 2000-08-15 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10307822B4 (de) * 2002-02-26 2005-08-18 International Business Machines Corp. Grabenisolationsprozesse unter Verwendung einer Polysilizium-unterstützten Füllung

Also Published As

Publication number Publication date
US6436611B1 (en) 2002-08-20
JP3701175B2 (ja) 2005-09-28
KR20010009083A (ko) 2001-02-05
KR100297734B1 (ko) 2001-11-01

Similar Documents

Publication Publication Date Title
JP3701175B2 (ja) 半導体集積回路のトレンチ分離方法
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
JP2001267413A (ja) 実質的に平坦なトレンチ分離領域を有する半導体デバイス及びその製造方法
JP4037597B2 (ja) トレンチ素子分離方法
US6727150B2 (en) Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
KR20010024284A (ko) 실리콘 기판내에 트렌치 구조물을 형성하기 위한 방법
KR20020004729A (ko) 트렌치 소자분리 방법 및 그 구조
KR19980041816A (ko) 디봇 형성을 최소화하는 방법 및 집적 회로 칩
US6413836B1 (en) Method of making isolation trench
US6265285B1 (en) Method of forming a self-aligned trench isolation
KR100564561B1 (ko) 보이드 없는 반도체 소자의 트렌치 소자 분리 방법
KR100247940B1 (ko) 트렌치 소자분리방법
KR100541801B1 (ko) 반도체소자 및 그 제조방법
KR100214530B1 (ko) 트렌치 소자격리구조 형성방법
JPH1126569A (ja) 半導体装置の製造方法
KR100364125B1 (ko) 반도체소자의소자분리막제조방법
KR100505604B1 (ko) 트렌치 소자분리 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100979713B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP2001053142A (ja) 浅いトレンチ絶縁領域を有する集積回路の製造方法
JPH11260911A (ja) 半導体デバイスの素子隔離層形成方法
KR100439105B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100595859B1 (ko) 반도체 소자의 제조 방법
KR100664391B1 (ko) 얕은 트렌치 소자분리막의 보이드 방지 방법
KR100829370B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100722

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110722

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110722

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120722

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120722

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120722

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120722

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130722

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees