DE102006037045B4

DE102006037045B4 - Herstellungsverfahren zum Erzeugen einer Halbleitervorrichtung

Info

Publication number: DE102006037045B4
Application number: DE200610037045
Authority: DE
Inventors: Franz Dr. Rer. Nat. Hirler; Anton Dr.-Ing. Mauder
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2006-08-08
Filing date: 2006-08-08
Publication date: 2011-05-05
Anticipated expiration: 2026-08-09
Also published as: DE102006037045A1

Abstract

Herstellungsverfahren zum Erzeugen einer Halbleitervorrichtung in einem Halbleiter-Substrat (5),
mit den Schritten:
– Auflagern einer Hilfsschicht (15) auf dem Halbleiter-Substrat (5),
– Erzeugen einer Stufe (10) in der Hilfsschicht (15),
– Auflagern einer Bedeckungsschicht (11) auf der Stufe (10) durch eine oberflächliche Oxidation des Halbleiter-Substrats (5) und der Hilfsschicht (15),
– Anisotropes Ätzen der Bedeckungsschicht (11) zum Erzeugen eines Bedeckungsrestes (16) an einer Flanke (12) der Stufe (10),
– vollständig selektives Entfernen der Hilfsschicht (15) vor dem Auftragen der Maskierschicht (17),
– Überdecken der Stufe mit einer Maskierschicht (17),
– Rückätzen der Maskierschicht (17) mit einem oberflächlichen Freilegen des Bedeckungsrestes (16) zum Erzeugen einer auf dem Halbleiter-Substrat (5) aufgelagerten Hartmaske (19),
– Selektives Entfernen des Bedeckungsrestes (16) zum Erzeugen einer Ausnehmung (18) der Hartmaske (19) im Bereich des entfernten Bedeckungsrestes (16),
– Anisotropes Tiefenätzen des Halbleiter-Substrates (5) im Bereich der...

Description

Die Erfindung betrifft ein Herstellungsverfahren zum Erzeugen einer Halbleitervorrichtung.
Halbleitervorrichtungen werden unter Einsatz photolithographischer Verfahren gefertigt. Dabei wird ein Halbleitersubstrat mit einem Fotolack beschichtet. Die Fotolackschicht wird im Anschluss daran unter Anwendung einer Maske belichtet. Dadurch werden in der Fotolackschicht belichtete Bereiche erzeugt, die danach in einer Entwicklerlösung ausgewaschen werden. Die nun freiliegenden Substratbereiche werden geätzt, wobei das Muster der Maske auf das Substrat übertragen wird. Die Verfahrensschritte Beschichten – Belichten – Entwickeln – Ätzen werden auf dem Halbleitersubstrat so lange ausgeführt, bis eine gewünschte Struktur erzeugt worden ist.
Die erreichbare minimale Strukturbreite der dabei erzeugbaren Bereiche auf dem Substrat ist bei einem derartigen Verfahren allerdings begrenzt. Prinzipiell lassen sich nur solche Strukturen auf dem Halbleitersubstrat erzeugen, deren Breite mindestens im Bereich der Wellenlänge des für die Belichtung verwendeten Lichtes liegt. Die Abbildung kleinerer Strukturen auf dem Fotolack gelingt mit den klassischen Abbildungsverfahren nicht und erfordert die Ausnutzung optischer Effekte höherer Ordnungen, deren Steuerung aber diffizil ist und erhebliche Limitierungen der Entwurfsverfahren mit sich bringt.
Das Erzeugen von Bereichen mit präzise kontrollierbaren Breiten und einer die Breite um mindestens eine Zehnerpotenz übertreffenden Tiefe mit nachträglich in das Halbleitersubstrat eingebrachten und tief in den dotierten Schichtaufbau hineinreichenden dielektrischen oder leitenden Eigenschaften ist mit den konventionellen Methoden schwer zu bewerkstelligen.
Derartige Bereiche weisen jedoch besonders vorteilhafte Eigenschaften auf, mit denen sich die Leistungsfähigkeit der integrierten aktiven Bauelemente, Schaltungen und demzufolge der aus ihnen gebildeten Halbleiterchips vor allem auch in der Leistungselektronik entscheidend verbessern lassen. Als Stichpunkt sei hier die Beeinflussung der Ladungsverteilung in den dotierten Halbleiterbereichen und des damit verbundenen Driftverhaltens von Ladungsträgern in p- und n-dotierten Schichten und pn-Übergängen und ein dadurch verbessertes Schaltverhalten mit einem größeren Stromdurchsatz genannt.
Eine bekannte Möglichkeit zum Erzeugen von Bereichen mit geringer Strukturbreite besteht darin, dass zunächst ein lithographisch realisierbarer Graben erzeugt wird, der anschließend durch ein sukzessives Abscheiden und Rückätzen von Bedeckungsschichten (sog. ”Spacern”) an seinen Flanken auf ca. 1/10 seiner Ursprungsbreite verengt wird. Bei einem derartigen Verfahren sind die erzeugbaren Grabenbreiten nicht sehr präzise kontrollierbar. Setzt man eine Schwankung der Breite eines Fotolacksteges von 10% an und geht man von einer Schwankung von 10% in der Abscheidedicke der Bedeckungsschicht aus, so muss von einer sehr unbefriedigenden Toleranz von etwa 200% bei der Breite des gebildeten Grabens (des ”Trench”) ausgegangen werden.
Auch die US 5,893,748 A und die DE 195 34 780 A1 beschreiben Verfahren zur Herstellung von Gräbenstrukturen mit geringer Gräbenbreite unter Verwendung von Spacerstrukturen.
Es besteht die Aufgabe, ein Herstellungsverfahren zum Erzeugen einer Halbleitervorrichtung anzugeben, bei der durch eingegrabene Bereiche eine vorteilhafte und genau einstellbare Funktionsbeeinflussung erreicht werden kann, ohne dass die Substratflächen-Nutzung und thermischen Eigenschaften merklich verschlechtert werden.
Die Aufgabe wird mit einem Herstellungsverfahren mit den Merkmalen des Anspruchs 1 bzw. einem Herstellungsverfahren mit den Merkmalen des Anspruchs 2 gelöst.
Das erfindungsgemäße Herstellungsverfahren gemäß dem ersten Aspekt der Erfindung zeichnet sich durch folgende Schritte aus:
Auf das Halbleitersubstrat wird eine Hilfsschicht aufgelagert. Anschließend wird eine Stufe in dem Halbleiter-Substrat erzeugt. Auf die Stufe wird eine Bedeckungsschicht aufgebracht. Es erfolgt ein anisotropes Ätzen der Bedeckungsschicht und ein vollständig selektives Entfernen der Hilfsschicht. Dabei wird ein Bedeckungsrest (Spacer) im Bereich einer Stufenlanke erzeugt, dessen Breite im wesentlichen der Dicke der Bedeckungsschicht entspricht.
Die Breite des Spacers zwischen 50 und 250 nm kann aufgrund seiner Herstellung weit unterhalb der photolithographisch erzeugbaren minimalen Strukturbreite liegen. Sie wird als Breiten-Maß für einen nachfolgend erzeugten tiefen Graben (Trench) wirksam, sofern es gelingt, den Spacer als initiales Maskierungselement für die Ausbildung der Trench zu nutzen.
Die Stufe samt Spacer wird hierzu mit einer Maskierschicht überdeckt. Es erfolgt ein Rückätzen der Maskierschicht mit einem oberflächlichen Freilegen des Spacers zum Erzeugen einer auf dem Substrat aufgelagerten Hartmaske. Der Bedeckungsrest wird selektiv entfernt. Dabei wird ein Graben im Bereich des entfernten Bedeckungsrestes erzeugt. Das Halbleitersubstrat wird im Bereich des Grabens anisotrop tiefgeätzt. Dabei wird ein eingegrabener Trench im Halbleiter-Substrat erzeugt. Der Trench wird mit isolierendem Material verfüllt, und es wird dabei eine in den dotierten Leistungsbereichs eingegrabene Zone geschaffen, die im Hinblick auf ihre in Relation zur Tiefe geringe Breite nachfolgend als ”Isolierwand” bezeichnet wird.
Alternativ wird, gemäß dem zweiten Aspekt der Erfindung, eine Stufe direkt in dem Halbleiter-Substrat erzeugt. Auf die Stufe wird eine Bedeckungsschicht aufgelagert, und die weiteren Schritte entsprechen der vorstehend erläuterten Verfahrensführung.
Ein Gedanke des erfindungsgemäßen Verfahrens in beiden Varianten ist es also, in dem Halbleitersubstrat eine Reihe eingegrabener Bereiche zu erzeugen, indem zuerst in einer aufgelagerten Hilfsschicht oder direkt im Halbleiter-Substrat eine Stufe erzeugt wird. Über eine Bedeckungsschicht, die auf die Stufe mit einer definierten Dicke aufgelagert wird, kann die Breite des später erzeugten Trenches sehr genau und weit unterhalb der photolithographisch erzeugbaren minimalen Strukturbreite vorgegeben werden. Hierzu wird die Bedeckungsschicht soweit abgetragen, dass diese nunmehr nur an den Stufenflanken verbleibt. Der hier vorhandene Bedeckungsrest steht senkrecht auf der Substratoberfläche und dessen Dicke bestimmt die Breite des späteren Trenches.
Eine wichtige Rolle kommt dabei der erwähnten aufgelagerten Hartmaske zu. Diese besteht aus Resten der Hilfsschicht bzw. der später hinzugefügten Maskierschicht. Mittels der Hartmaske werden zunächst die Positionen der zu schaffenden Bereiche auf dem Substrat ”vormarkiert”, während das spätere Realisieren der Bereiche, d. h. das Ätzen und Befüllen der Trenches, in einem getrennten Fertigungsschritt der Halbleitervorrichtung erfolgen kann.
Damit wird ein produktionstechnischer Spielraum gewonnen, wobei die eigentliche Erzeugung der Trenches zu einem zweckmäßigen späteren Zeitpunkt erfolgen kann. Das Erzeugen des Trenches geschieht durch ein anisotropes Tiefenätzen. Der dabei geschaffene Trench wird in einem letzten Herstellungsschritt vorzugsweise mit einem isolierenden Material befüllt, wobei sich eine eingegrabene, d. h. sehr tief in das Substrat hinein reichende und sehr schmale, wandartige Zone ausbildet.
Die geringe Breite dieser Isolierwände ist deshalb von erheblicher Bedeutung, weil dadurch zum einen die Substratoberfläche platzsparend für aktive Bauelemente (insbesondere Leistungsbauelemente) genutzt werden kann und zum anderen die durch den erheblichen Unterschied in den thermischen Ausdehnungskoeffizienten von metallischem Silizium und isolierendem Füllmaterial (etwa Siliziumoxid) bedingten thermischen Spannungen verträglich gehalten werden können.
Das Auflagern der Hilfsschicht kann vorteilhaft durch ein Auflagern von Siliziumoxid oder Kohlenstoff erfolgen. Schichten aus derartigen Materialien können in ihren Schichtdicken gut kontrolliert werden, lassen sich in homogener Dicke abscheiden und weisen sehr gut bekannte Ätzeigenschaften auf, die sich hinreichend stark von denen der Bedeckungsschicht bzw. des Substrates unterscheiden.
Das Auflagern der Bedeckungsschicht erfolgt bei der ersten Variante der Erfindung speziell durch eine oberflächliche Oxidation des Halbleiter-Substrats bzw. einer auf dieses zusätzlich aufgebrachten Hilfsschicht aus amorphem oder polykristallinem Silizium. Diese wird vorzugsweise auf einer dünnen Zwischenschicht aus z. B. Oxid oder Nitrid aufgebracht. Diese Oxidations-Variante ist auch bei der zweiten Variante der Erfindung bevorzugt, möglich ist aber hier auch ein Auflagern von Siliziumnitrid oder polykristallinem Silizium. Diese Stoffe unterscheiden sich hinreichend stark in ihrem Ätzverhalten im Vergleich zu Siliziumoxid bzw. Kohlenstoff. Vorteil der Oxidation ist aber, dass sich gegenüber den sonst üblichen CVD-Abscheidungsverfahren die Genauigkeit der Maskenöffnung kostengünstig von ca. 10% auf ca. 3% deutlich erhöht werden kann.
Bei der Erzeugung der Bedeckungsschicht durch Oxidation kann vorgesehen sein, dass vor dem Auflagern der amorphen oder polykristallinen Siliziumschicht eine Zwischenschicht aufgebracht wird, welche bei späteren Schritten als Maskierschicht wirkt. Die Möglichkeit einer ”Hilfsmaskierschicht” gibt es grundsätzlich bei allen Varianten der Erfindung; sie verbessert ggf. die Oberflächen-Maskierung beim Herausätzen der hier in Rede stehenden externen tiefen Trenches.
Die auf dem Substrat aufgelagerte Hartmaske besteht bei einem Zwischenschritt des Verfahrens aus Bestandteilen der Hilfsschicht und/oder der rückgeätzten Maskierschicht. Sie schützt das Halbleitersubstrat vor einer Verunreinigung während des Verfahrens und gibt einen lateralen Verlauf der später zu erzeugenden Trenches vor.
Die Hartmaske kann eine vertikale Schichtstruktur (Stapelstruktur, auch zu bezeichnen als ”Stack”) aufweisen. So kann auf eine TEOS(Tetraethoxysilan)-Schicht eine PSG(Phosphorsilikatglas)- oder BPSG(Bor-Phosphor-Silikatglas)-Schicht folgen, und dieser Schichtaufbau oder eine invertierte Variante hiervon kann sich auch mehrfach wiederholen.
Zum Verfüllen der Trenches wird bei einer Ausführungsform ein Verfahren zu einer Oberflächenoxidation und/oder Oberflächennitrierung von Trenchinnenflächen, insbesondere Trenchflanken, angewendet. Derartige Verfahren führen zu kontrolliert aufwachsenden Oberflächenschichten im Trench mit einer homogenen Dicke und einem hohen Reinheitsgrad.
Der Trench wird entweder in einem einstufigen Abscheideverfahren oder auch in einem mehrstufigen Abscheideverfahren ausgefüllt. Bei dem einstufigen Abscheideverfahren wird der Trench mit einer homogenen Füllung ausgefüllt. Das mehrstufige Abscheideverfahren führt zu einer inhomogenen, insbesondere geschichteten Trenchfüllung.
Bei einer vorteilhaften Ausgestaltung der weiteren Variante wird bei dem Verfüllen des Trenches eine vertikal und/oder horizontal geschichtete Füllung aus verschiedenen elektrisch isolierenden Materialien, insbesondere Siliziumoxid und Siliziumnitrid, eingebracht. Die zweckmäßige Wahl des Abscheideverfahrens richtet sich nach funktionellen und mechanischthermischen Erwägungen, wie weiter unten erläutert wird.
So kann durch alternierendes Verfüllen der Trench mit Siliziumoxid und Siliziumnitrid die thermische Stabilität einer Halbleitervorrichtung mit den erwähnten tiefen Isolierwänden deshalb zusätzlich erhöht bzw. der mechanische Stress reduziert werden, weil das Siliziumnitrid (mit einem gegenüber Silizium etwas höheren thermischen Ausdehnungskoeffizienten) einen Ausgleich für die starke Abweichung der thermischen Ausdehnungskoeffizienten von Silizium und Siliziumoxid schafft. Der in diese Richtung geringer thermischer Spannungen gehende vorteilhafte Einfluss der geringen Trench- bzw. Isolierwand-Breite wird also um den vorteilhaften Einfluss einer geeigneten Kombination von Materialparametern ergänzt.
Nach dem eingangs erwähnten Schritt des anisotropen Ätzens kann in einer Variante des Herstellungsverfahrens ein Zwischenschritt eingeschoben werden. Dieser umfasst ein planarisierendes Verfüllen der Stufe durch ein Abscheiden eines Materials mit einem im Vergleich zur Hilfsschicht und/oder zum Halbleiter-Substrat gleichen Ätzverhalten. Ein derartiger Zwischenschritt gewährleistet eine plane Oberfläche des Halbleiter-Substrates nach dem Abschluss des Tiefenätzens.
Das Halbleiter-Substrat zum Ausführen des Verfahrens ist bei einer besonders zweckmäßigen Ausführungsform des Verfahrens ein mit elektronisch aktiven Gebieten, insbesondere dotierten Halbleiterbereichen, versehenes Halbleiter-Substrat. Bei einer solchen Ausgestaltung des Verfahrens ist es möglich, vorab erzeugte dotierte Bereiche im Substrat nachträglich gezielt mit eingegrabenen Isolierwänden abzugrenzen und ggf. Ladungsdoppelschicht-Strukturen zu erzeugen.
Das erfindungsgemäße Herstellungsverfahren und damit herstellbare Halbleitervorrichtungen sollen nachfolgend anhand von Ausführungsbeispielen und Figuren näher erläutert werden. Es werden für gleiche oder gleich wirkende Komponenten in allen Figuren dieselben oder ähnliche Bezugsziffern verwendet.
Im Einzelnen zeigen:
1 ein vordotiertes Halbleiter-Substrat mit einer auf dessen Oberfläche aufgebrachten Hilfsschicht mit einer Reihe von Stufen,
2 eine vergrößerte Stufe in einer vereinfachten Darstellung,
3 die Stufe mit Bedeckungsresten nach einem anisotropen Ätzvorgang,
4 die Stufe nach Aufbringen einer Maskierschicht,
5 die Stufe nach Rückätzen der Maskierschicht,
6 den Verfahrensschritt des Graben-Ätzens,
7 den Verfahrensschritt des Tiefenätzens mit der Ausbildung des eingegrabenen Trenches innerhalb des Halbleiter-Substrates,
8 einen alternativen, sich an 3 anschließenden Herstellungsschritt zum Erzeugen der Hartmaske,
9 das sich aus 8 ableitende Ergebnis,
10 eine weitere Variante der Stufe,
11 den sich aus 10 ergebenden Zustand nach dem anisotropen Ätzschritt,
12 ein Überdecken der in 11 dargestellten Konfiguration mit der Maskierschicht,
13 die sich aus dem Rückätzen und der Entfernung des Bedeckungsrestes ergebende Hartmaske,
14 die aus den Verfahrensschritten nach 10 bis 13 folgende Trenchgeometrie,
15 eine Wiederholung der Stufendarstellung aus 10,
16 ein Planarisieren der Stufe aus 15,
17 eine sich gemäß 16 ergebende aufgelagerte Hartmaske,
18 eine sich aus 17 ergebende Trenchgestalt,
19 einen beispielhaften Endzustand nach Abschluss des Tiefenätzens,
20 eine fertig ausgebildete eingegrabene Isolierwand in einer schematischen verallgemeinerten Darstellung,
21 einen Trench mit homogener Trenchfüllung,
22 einen Trench mit einer vertikal geschichteten Trenchfüllung,
23 einen Trench mit vertikal/horizontal geschichteter Trenchfüllung,
24 einen Trench mit horizontal unterteilter Trenchfüllung,
25 eine durch Isolationstrenches modifizierte MOSFET-Schaltungsstruktur,
26 eine beispielhafte eingegrabene Struktur für eine Hilfs-Gateelektrode in einer MOSFET-Struktur,
27 eine beispielhafte Kompensationsstruktur,
28 eine beispielhafte Schottky-Diodenstruktur mit einem Isolationstrench und
29 eine gegenüber dem Ausführungsbeispiel aus 28 abgewandelte Ausführungsform.
1 zeigt eine Halbleitervorrichtung 1 in/auf einem mit dotierten Bereichen 3 vordotiertes Halbleiter-Substrat 5 aus einkristallinem Silizium. Bei dem hier gezeigten Beispiel sind die dotierten Bereiche als periodisch im Halbleiter angeordnete planare MOSFET-Zellen ausgebildet. Diese bestehen aus einer durchgehenden Driftzone 6, je einer Body-Zone 7 und je zwei innerhalb einer Body-Zone angeordneten Source-Zonen 8. Auf der Unterseite der Driftzone 6 ist eine Drainzone 9 vorgesehen.
In dem in 1 gezeigten Beispiel ist die Driftzone 6 gering n-leitend dotiert, während die Drain-Zone 9 eine stärkere n-Dotierung aufweist. Die Body-Zone 7 weist eine p-Dotierung auf, während die Source-Zone 8 eine stärkere n-Dotierung aufweist. Für die im Folgenden beschriebenen Verfahrensschritte sind die Dotierungen nicht von Belang. Es kann insbesondere davon ausgegangen werden, dass eine Dotierung vorgenommen werden kann, bei der die entsprechenden Bereiche komplementär dotiert sind.
Die Oberfläche des Halbleiter-Substrates 5 weist eine Reihe von Stufen 10 mit einer auf die Stufen aufgelagerten Bedeckungsschicht 11 auf. Diese erstreckt sich über die gesamte Oberseite der hier gezeigten Anordnung und bedeckt insbesondere eine Reihe von Stufenflanken 12. Die Stufen sind in eine Hilfsschicht 15 eingebracht. Auf der Unterseite der in 1 gezeigten Anordnung ist das Halbleiter-Substrat mit einer Drain-Kontaktierung 13 versehen.
Die Anordnung in 1 kann als eine periodische Anordnung von MOSFET-Transistorzellen aufgefasst werden, die mit der erwähnten Hilfsschicht überdeckt worden ist. Ohne Beschränkung der Allgemeinheit kann davon ausgegangen werden, dass die MOSFET-Bereiche bereits im Rahmen vorangegangener Fertigungsschritte erzeugt worden und anschließend mit der Hilfsschicht 15 überdeckt worden sind.
Für das Aufbringen der Hilfsschicht, aber auch der Bedeckungsschicht, kann auf z. B. auf CVD-Abscheideverfahren zurückgegriffen werden. In den nachfolgenden Ausführungsbeispielen besteht die Hilfsschicht aus Siliziumoxid und die Bedeckungsschicht aus Siliziumnitrid. Wichtig ist in diesem Zusammenhang, dass die Hilfsschicht und die Bedeckungsschicht ein unterschiedliches Ätzverhalten, insbesondere eine unterschiedliche Ätzrate bzw. ein unterschiedliches Ansprechen auf die verwendeten Ätzmittel (in der Regel dem Fachmann vertraute Plasma-Ätzgase), aufweisen.
Die Stufen 10 weisen bei diesem Beispiel eine mittels eines lithographischen Verfahrens realisierbare Breite auf und sind demzufolge durch die aus dem Stand der Technik bekannten Verfahrensschritte konventionell erzeugt. Die Dicke der Bedeckungsschicht wird durch eine Reihe von Betriebsparametern beim Abscheideverfahren bestimmt. Sie bestimmt die später erzeugte Breite der Trenches und kann im Beschichtungsverfahren sehr genau eingestellt werden. Die Dicke der Bedeckungsschicht ist insbesondere weitaus geringer als die Breite der Stufe.
Im Folgenden wird dargestellt, wie bei der in 1 gezeigten Anordnung eingegrabene Zonen entlang der vertikalen Linien 14, d. h. in unmittelbarer Nähe der gegebenen Schaltungsstrukturen, erzeugt werden. In den nachfolgenden Figuren werden die dotierten Bereiche nicht dargestellt, um die Figuren übersichtlich und einfach zu gestalten. Es wird davon ausgegangen, dass diese Bereiche bei jedem nachfolgenden Verfahrensschritt weiterhin vorhanden sind.
2 zeigt eine Stufe 10 in einer vergrößerten und vereinfachten Darstellung. Durch ein anisotropes Ätzen wird die Bedeckungsschicht 11 vom Boden 10' der Stufe und von der Oberfläche der Hilfsschicht entfernt, bis jeweils ein Bedeckungsrest 16 an den Stufenflanken 12 verbleibt.
Der sich daraufhin einstellende Zustand ist in 3 dargestellt. Der Stufengrund und die Oberfläche der Hilfsschicht sind vollständig von der Bedeckungsschicht befreit, die Bedeckung ist nur noch in Form des Bedeckungsrestes die Stufenflanken 12 vorhanden. Als anisotropes Ätzverfahren eignet sich in diesem Zusammenhang ein nach dem Stand der Technik bekanntes Trockenätzen unter Verwendung von SF₆ bzw. CF₄ als Ätzgas, in Verbindung mit einem Beschuss von beschleunigten Ionen aus einem Plasma.
Die Hilfsschicht kann aus Siliziumoxid, aber auch aus einer Kohlenstoffschicht bestehen. Beide Materialien lassen sich auf die Oberfläche des Halbleiter-Substrates aufbringen. Die Bedeckungsschicht besteht aus Siliziumnitrid. Alternativ kann auch polykristallines Silizium zur Anwendung kommen.
Anschließend wird gemäß 4 die in 3 gezeigte Anordnung mit einer Maskierschicht 17 überdeckt, die ein sich zum Material des Bedeckungsrestes 16 unterscheidendes Ätzverhalten aufweist. Die Maskierschicht kann in ihrem Ätzverhalten der Hilfsschicht gleichen. Sie kann aus dem gleichen Material wie die Hilfsschicht, d. h. Siliziumoxid oder Kohlenstoff, bestehen.
Unter Anwendung eines Trockenätzens wird die Maskierschicht nunmehr so weit zurückgeätzt, bis der Bedeckungsrest 16 oberflächlich freigelegt worden ist. In 5 ist der sich nach dem Rückätzen der Maskierschicht einstellende Zustand dargestellt. Die Oberfläche wird nun durch einen geringfügig in seiner Dicke reduzierten Teil der Hilfsschicht 15, einen auf dem Stufengrund 10' verbliebenen Rest der Maskierschicht 17 und den oberflächlich herausragenden Bedeckungsresten 16 gebildet. Die Bedeckungsreste können entsprechend der ursprünglichen Dicke der Bedeckungsschicht eine sehr geringe Breite aufweisen.
Gemäß 6 werden die Bedeckungsreste 16 mit einem selektiven Ätzmittel entfernt. An der Stelle der nun fehlenden Bedeckungsreste verbleiben langgestreckte Ausnehmungen 18 in der Maskierungsschicht. Die aus den Bedeckungsresten 16, den Resten der Hilfsschicht 15, der Maskierschicht 17 und den Gräben gebildete Oberflächenstruktur stellt nunmehr eine auf dem Halbleiter-Substrat 5 aufgelagerte Hartmaske 19 für das sich anschließende Tiefenätzen dar. Die Hartmaske 19 markiert gewissermaßen den in Form der Gräben 18 auf der Oberfläche des Halbleiter-Substrates 5 vorgezeichneten lateralen Verlauf der späteren Trenches in Form eines hier nicht dargestellten Trenchmusters.
7 zeigt den, zur Herausbildung der Trenches führenden Schritt des anisotropen Tiefenätzens. Dabei wird mit einem selektiv auf das Halbleiter-Substrat wirkenden Ätzmittel, in Verbindung mit einem Beschuss von beschleunigten Ionen aus einem Plasma beispielsweise einem Ätzgas wie SF₆, HBr oder NF₃, ein Trench 20 der erforderlichen Tiefe in das Halbleiter-Substrat und somit zwischen die in dem Substrat bereits vorliegenden Schaltungsstrukturen und Dotierungen entlang der Linie 14 aus 1 hinein getrieben. Die Ätzprozesse werden häufig als RIE(reactive ion etching) bezeichnet. Bei denen am Trenchboden durch die Zusammenwirkung aus Ionenbeschuss und Ätzgas Silizium abgetragen wird, während an den Trench-Seitenwänden (ohne direkten Ionenbeschuss) eine Abscheidung von sog. Seitenwandpolymeren auftritt, welche eine laterale Unterätzung des Trenches behindert. Durch die Wahl der Ätzgase, der Temperatur der Dauer und der Plasmaleistung bzw. Beschleunigungsspannung lassen sich die Ätzrate bzw. Ätztiefe und die Geometrie der Seitenwand einstellen.
Es sind prinzipiell mehrere Varianten möglich, um die im Zusammenhang mit 6 erwähnte Hartmaske 19 zu erzeugen. Eine weitere beispielhafte Variante ist in den 8 und 9 gezeigt.
Bei dem in 8 gezeigten Verfahrensschritt wird von dem in 3 gezeigten Zwischenzustand ausgegangen. In diesem Fall wird jedoch vor dem Auftragen der Maskierschicht 17 die gesamte Hilfsschicht 15 vollständig selektiv entfernt. Es wird mit anderen Worten die Stufe vor den nachfolgenden Verfahrensschritten komplett beseitigt. Im Ergebnis verbleiben somit die Bedeckungsreste 16 als ”Stoppeln” oder freistehende ”Zacken” auf der Substratoberfläche. Diese werden nun mit der Maskierschickt überdeckt.
Die Maskierschicht 17 wird nun wie beschrieben bis zum oberflächlichen Freilegen der Bedeckungsreste 16 zurückgeätzt. Den sich ergebenden Zustand zeigt 9. Nach dem (hier nicht dargestellten) Entfernen der Bedeckungsreste verbleibt dann eine aus dem Material der Maskierschicht bestehende Hartmaske auf dem Substrat. Die Vorgehensweise nach 8 und 9 hat den Vorteil, dass der zwischen den Bedeckungsresten 16 vorhandene Teil der Hartmaske eine durch den fehlenden Einfluss der Stufe etwas homogenere und planere Oberflächengestalt aufweist. Die nachfolgenden Verfahrensschritte folgen dann der im Zusammenhang mit den 6 und 7 beschriebenen Hauptvariante.
Das Ausführen der Verfahrensschritte zum Erzeugen der Trenches kann auch mit einer Änderung der Oberflächentopographie des Substrates 5 einhergehen. Die 10 bis 13 zeigen ein entsprechendes Beispiel. Gemäß 10 besteht die Stufe 10 in diesem Fall aus einer direkt in das Substrat 5 eingebrachten Stufe, ohne vorher aufgebrachte Hilfsschicht, und nur mit der direkt auf das Substrat aufgebrachten Bedeckungsschicht 11. die Bedeckungsschicht kann ggf. auch aus einem Schichtstapel bestehen, bzw. auf einer dünnen Hilfsschicht aufgebracht sein.
Durch den anisotropen Ätzschritt wird die Bedeckungsschicht bis auf den Bereich der Stufenflanken 12 entfernt, sodass die Bedeckungsreste 16 verbleiben. Anschließend wird gemäß 12 die Oberfläche des Substrates 5 soweit zurückgeätzt, bis sich unter den Bedeckungsresten 16 Bedeckungsstege 16a ausgebildet haben. Diese Konfiguration wird nun mit der Maskierschicht 17 überdeckt.
Das nachfolgende Rückätzen der Maskierschicht 17 mit einem Entfernen der Bedeckungsreste 16 führt nun zu dem in 13 gezeigten Zwischenergebnis. In diesem Fall besteht die Hartmaske 19 dem Restmaterial der Maskierschicht 17.
Die sich daraus ergebende Form der Trenches zeigt 14. Sie umfasst einen oberen Abschnitt, der im wesentlichen der ursprünglichen Stufe entspricht, mit an den Flanken der Stufe sich in das Innere des Substrates erstreckenden ausläuferartigen Trenches.
Eine derartige Trenchform lässt sich durch ein Planarisieren der Stufe 10 umgehen. Die 15 bis 18 zeigen einen dafür beispielhaften Verfahrensablauf.
15 zeigt dazu eine Wiederholung von 10. Gemäß 16 wird nach dem anisotropen Ätzen der Bedeckungsschicht 11 die Stufe 10 mit einer Planarisierung 21 verfüllt. Das Material der Planarisierung weist dabei das gleiche Ätzverhalten wie das Substrat 5 auf. Das Überdecken und das Rückätzen der Maskierungsschicht und teilweise des Substrates erfolgt in analoger Weise wie in den 12 und 13, d. h. das Substrat 5 wird so weit zurückgeätzt, bis die Planarisierung 21 komplett verschwunden ist und die vorhergehend erwähnten Bedeckungsstege 16a erzeugt worden sind. Nach dem Rückätzen der Maskierungsschicht 17 und dem Entfernen der Bedeckungsreste 16 besteht wie in 17 gezeigt die Hartmaske 19 aus den Resten der Maskierungsschicht 17 und den eingebetteten oberflächlich freiliegenden Bedeckungsstegen 16a. Diese werden nun tiefgeätzt, wobei sich die in 18 gezeigte Trenchgestalt herausbildet.
19 zeigt einen allgemeinen Endzustand nach Abschluss des Tiefenätzens. Die Oberfläche des Substrates enthält die Hartmaske 19, während im Substrat 5 die noch unbefüllten Trenches 20 vorhanden sind.
Die Hartmaske 19 wird anschließend in einem Ätzprozess vollständig entfernt. Die Trenches 20 werden in einem Abscheideverfahren oder durch Oxidation verfüllt. Trenches 20 und Trenchfüllung ergeben die nun komplette Zone 22.
Das Befüllen der Trenches 20 wird mit Hilfe eines Abscheideverfahrens oder mittels thermischer Oxidation ausgeführt. Dabei können sowohl einstufige als auch mehrstufige Abscheideverfahren angewendet oder eine thermische Oxidation bzw. mehrere Oxidationen mit Abscheideverfahren kombiniert werden. Als einstufige Abscheideverfahren werden in dem hier behandelten Zusammenhang alle Abscheideverfahren bezeichnet, die zu einer homogenen, nicht strukturierten Trenchbefüllung führen. Mehrstufige, insbesondere zweistufige Abscheideverfahren sind dementsprechend Abscheideverfahren, bei dem sich als Ergebnis eine inhomogene, strukturierte und vor allem geschichtete Trenchbefüllung ergibt.
In diesem Zusammenhang lässt sich an den Flanken des Trenches eine Oxidschicht durch eine gezielte Oxidation erzeugen, wobei eine Siliziumoxidschicht an den Seitenwänden der Trenches aufwächst. Alternativ kann die Siliziumoxidschicht auch durch eine Abscheidung aus der Gasphase aufgebracht werden. Auf eine ähnliche Weise kann auch eine Flankenbedeckung mit Siliziumnitrid erzeugt werden.
Bevorzugt wird für derartige Abscheideprozesse auf sog. CVD-Prozesse zurückgegriffen, bei denen aus einer oder mehreren in der Gasphase vorhandenen Chemikalien an der Halbleiteroberfläche eine Schicht erzeugt wird. Dabei werden vorzugsweise Prozesse verwendet, bei denen die Reaktion zur Schichtbildung an der Halbleiteroberfläche durch eine erhöhte Temperatur gestartet wird und bei denen die Aufwachsrate der Schicht reaktions-begrenzt erfolgt. Bei diffusions-begrenzten Prozessen bzw. bei Prozessen, bei denen die Reaktion durch ein Plasma gestartet wird, muss mit einem inhomogenen Wachstum in Trenches gerechnet werden, weshalb diese Prozessbedingungen hier weniger tauglich sind.
Es hat sich dabei als hilfreich herausgestellt, wenn der erzeugte Trench eine in vertikaler Richtung abnehmende Breite aufweist und somit enger wird. Eine derartige Verengung kann bei bekannten Trockenätzverfahren durch Wahl der Ätzgase, der Temperatur, der Dauer und der Plasmaleistung der Seitenwandpolymere an den Trench-Seitenwänden mit dem Ätzfortschritt mit Unterstützung des direkten Ionenbeschusses in eine definierte Relation gebracht werden. Eine derartige, sich verengende Geometrie kann auch kontrolliert erzeugt werden. Dies ist vor allem dadurch möglich, dass die Konzentration des Ätzgases bzw. die Zusammensetzung der Ätzgase und der Beschuss mit Ionen in Abhängigkeit von der Zeit und damit der zunehmenden Tiefe des Trenches verringert wird.
Die 21 bis 24 zeigen eine Reihe von beispielhaften Trenchbefüllungen. In 21 besteht die Befüllung aus einer homogenen Trenchbefüllung 23 mit ausschließlich einem homogenen Füllmaterial. Das homogene Füllmaterial kann isolierende, d. h. dielektrische Eigenschaften aufweisen. In dem hier behandelten Zusammenhang ist eine derartige homogene Befüllung im Regelfall eine isolierende Befüllung aus Siliziumoxid oder Siliziumnitrid.
22 zeigt eine anisotrope, geschichtete Befüllung 24. Diese ist in dem hier gezeigten Fall vertikal geschichtet. Beide Komponenten 24a und 24b können dabei mit aus elektrisch isolierenden Materialien bestehen.
Bei einer rein isolierenden Befüllung besteht z. B. die Komponente 24a aus Siliziumnitrid, während die Komponente 24b aus Siliziumoxid ausgebildet ist. Eine elektrisch leitende Komponente 24b besteht vorzugsweise aus polykristallinem Silizium.
23 zeigt eine anisotrope Befüllung 24 mit einer vertikal/horizontalen Schichtung. Die Komponente 24a ist dabei an den Flanken und auf dem Grund des Trenches lokalisiert und kleidet gleichsam den Trench inwendig aus. Die Komponente 24b befüllt den Innenraum des Trenches.
Darüber hinaus sind Befüllungen nach den 22 und 23 bei Trenches mit einer größeren Breite und einer damit zunehmenden thermischen Ausdehnung der Trenchfüllungen mit entsprechend zunehmenden thermischen Spannungen zweckmäßig. Bei vertikal, bzw. vertikal/horizontal geschichteten anisotropen Befüllungen fängt eine der beiden Komponenten gleichsam die thermische Ausdehnung der anderen Komponente durch deren sich unterscheidende Ausdehnungskoeffizienten nach Art eines mechanischen Spannungsteilers ab, so dass die thermische Ausdehnung des Schichtsystems der von Silizium entspricht bzw. dieser möglichst nahekommt.
Schließlich ist auch eine vertikalgeschichtete bzw. gestapelte Befüllung nach 24 möglich. Derartige Befüllungen sind besonders dann zweckmäßig, wenn entlang der vertikalen Trenchachse ein bestimmtes anisotropes Profil eines Dielektrikums realisiert werden soll. In diesem Zusammenhang ist anzumerken, dass natürlich auch mehr als zwei Komponenten als Befüllung eingebracht sein können. Schließlich kann die Befüllung auch aus einem Hohlraum bestehen, der nach oben z. B. durch ein Oxid verschlossen ist. Vorteilhaft ist dann eine Oxidation der Halbleiteroberfläche um die Oberflächenzustände abzusättigen.
Die nun folgenden Figuren zeigen einige beispielhafte aktive integrierte Leistungshalbleiter-Bereiche, die mit den vorhergehend beschriebenen Trenches bzw. den durch die Befüllung entstehenden Funktions ”wänden” durch das beispielhaft erläuterte Herstellungsverfahren modifiziert worden sind.
25 zeigt eine integrierte MOSFET-Transistorzelle, die durch eingegrabene Isolationswände 26 modifiziert worden ist. Die Darstellung aus 25 kann als ein vergrößerter Bildausschnitt aus 1 aufgefasst werden. Es ist an dieser Stelle darauf hinzuweisen, dass die in 25 gezeigte Konfiguration periodisch fortgesetzt über einen größeren Bereich des Substrates 5 verteilt angeordnet ist. 25 zeigt somit eine ”Elementarzelle” eines nach links und rechts außerhalb der Darstellung fortgesetzten Ensembles.
25 stellt insbesondere die in 1 gezeigten aktiven Leistungsbereiche nach dem Einbringen der Trenches und der Realisierung der eingegrabenen Zonen dar. Wie bereits in 1 erläutert, besteht die MOSFET-Struktur aus der Driftzone 6, der Bodyzone 7 und in die Bodyzone eingebetteten Sourcezonen 8, die auf einer Sourceseite S des Halbleitersubstrats 5 angeordnet sind. Auf der Drainseite D befinden sich die Drain-Kontaktierung 13 und die Drain-Anschlusszone 9.
Entlang der vorgegebenen Linien 14 sind durch das vorhergehend beschriebene Verfahren Isolationstrenches 26 eingebracht, die durch das Substrat 5 vollständig von der Sourceseite S zur Drainsaite D verlaufen. Die Isolationstrenches 26 sind mit einem isolierenden Material, beispielsweise Siliziumoxid oder Siliziumnitrid, entweder in einer homogenen Befüllung nach 21 oder in einer anisotropen Befüllung nach einer der 22 bis 24 verfüllt.
Sie grenzen aus der Driftzone 6 in Richtung der Sourceseite S eine Driftsteuerzone 27 und in Richtung der Drainseite D eine Verbindungszone 28 ab. Der von den Isolationstrenches 26 abgegrenzte Bereich bildet ein Hilfsgate 25 aus, das über eine hier nicht dargestellte Dioden-Schaltung zusätzlich ansteuerbar gestaltet ist und insbesondere source- und/oder drainseitig kontaktiert ist. Hierzu sind zusätzliche hier nicht dargestellte Kontaktierungsmittel auf die Oberfläche des Substrates 5 aufgebracht. Bei dem Ausführungsbeispiel aus 25 sind die Isolationstrenches 26 durch eine Lateralverbindung 26a miteinander verbunden. Diese Lateralverbindung ist ebenfalls isolierend verfüllt und kann als Tunneldielektrikum dienen.
Die durch die Isolationstrenches 26 abgegrenzte Driftsteuerzone 27 beeinflusst die Ladungsträgerkonzentration. in der Driftzone 6. Die Driftsteuerzone besteht wie die Driftzone 6 aus einem einkristallinen gleich dotierten Material. Die Isolationstrenches 26, insbesondere deren vertikale Tiefe und deren dadurch ausgebildete Kontaktfläche mit den angrenzenden Zonen 6 und 27, sind so bemessen, dass ein Quotient aus einer Netto-Dotierstoffladung in den an jeden Isolationstrench 26 angrenzenden Bereich der Zonen 6 und 27 und der Fläche des jeweiligen Isolationstrenches kleiner ist als eine Durchbruchsladung des Halbleitermaterials in der Driftsteuerzone 27. Bei einer abgestimmten Gestaltung des Isolationstrenches 26 und der für die Zone 27 bekannten Dotiervorschrift wird erreicht, dass sich innerhalb der Driftsteuerzone in Richtung auf den Isolationstrench unabhängig von einem innerhalb der Driftzone 6 herrschenden Potential kein elektrisches Feld aufbauen kann, das in seiner Stärke die Durchbruchsfeldstärke des Halbleitermaterials in der Driftsteuerzone 27 erreicht.
Durch Anlegen einer positiven Spannung an der Driftsteuerzone im eingeschalteten Zustand wird ein Akkumulationseffekt von Ladungsträgern innerhalb der Driftzone 6 erreicht. Für eine besonders gute Wirksamkeit des Isolationstrenches 26 ist es notwendig, den in das Halbleitersubstrat eingebrachten Trench sehr dünn auszubilden, damit das elektrische Feld in der Driftsteuerzone 27 gut auf die Driftzone 6 durchgreifen kann. Die minimale Dicke des Isolationstrenches ergibt sich dabei aus der sich zwischen den Zonen 6 und 27 einstellenden Potentialdifferenz und der dabei wirkenden Feldstärkebelastung auf die isolierende Befüllung des Trenches. Bei einer Verwendung von Siliziumoxid als isolierendem Füllmaterial und Potentialdifferenzen von bis zu 100 V, vorzugsweise von bis zu 20 V, ergeben sich typische Trenchbreiten von weniger als 500 nm, vorzugsweise von 25 bis 150 nm, die mit dem beschriebenen Verfahren problemlos und positionsgenau realisiert werden können.
Der Einschaltwiderstand des Transistors kann durch das beschriebene Verfahren gegenüber dem Fall ohne Driftsteuerzone um mehr als einen Faktor 10 reduziert werden.
26 zeigt eine weitere eingegrabene Zone in Form einer beispielhaften eingegrabene Hilfs-Gateelektrode 29 in einer MOSFET-Anordnung. Die Hilfs-Gateelektrode ist zwischen die Source-Zonen 8 in die Body-Zone 7 von der Source-Seite S in die dotierte MOSFET-Struktur eingebracht. Bei dem Beispiel aus 25 sind in Kombination zur Gate-Elektrode die vorhergehend beschriebenen Isolationstrenches 26 mit der durch sie abgegrenzten Driftsteuerzone 27 zusätzlich dargestellt.
Die Gate-Elektrode und die Driftsteuerzone können über eine Diodenschaltung, insbesondere eine Zehner-Diode miteinander angesteuert werden. Der durch die Isolationstrenches 26 abgegrenzte Bereich wirkt in diesem Falle nicht nur als eine Driftsteuerzone in der vorhergehend beschriebenen Wirkungsweise, sondern als ein zusätzliches Hilfsgate in funktionellem Zusammenhang mit der eingegrabenen, als Hauptgate betriebenen Gate-Elektrode.
Die Breite der Isolationstrenches beträgt bei einer Sperrspannung von bis zu 600 V etwa 50 bis 250 nm. Die vertikale Tiefe der Isolationstrenches ist etwa eintausendmal größer. Sie beträgt unter den genannten Betriebsbedingungen etwa 50 μm und mehr. Der Isolationstrench ist demnach unter den Größenverhältnissen der des Substratlayouts sehr tief und sehr schmal.
Der Aufbau der eingegrabenen Hilfs-Gateelektrode 29 folgt im wesentlichen dem Befüllungsprinzip nach 23 mit einer ersten isolierenden Flanken- und Grundbedeckung 29a, die aus Siliziumoxid oder Siliziumnitrid besteht, und einer elektrisch leitfähigen Innenbefüllung 29b, die bevorzugt aus polykristallinem Silizium ausgebildet ist. Die Breite des für die eingegrabene Elektrodenanordnung vorgesehenen Trenches richtet sich nach der Größe der gegebenen dotierten MOSFET-Struktur, insbesondere der Body- und Source-Zonen. Sie beträgt typischerweise 100 ... 1000 nm.
27 zeigt eine beispielhafte Kompensationsanordnung 30 zur Realisierung eines integrierten Kompensationsbauelementes. Derartige Bauelemente werden auch als ”super-junction”- oder ”CoolMOS”-Bauelemente bezeichnet. Sie bestehen aus einer alternierenden Folge von komplementär zueinander dotierten Kompensationsbereichen 31. Um die laterale Ausdiffusion der p- und n-Gebiete zu verringern, wird vorgeschlagen, die Gebiete durch Isolationstrenches 26 voneinander zu trennen und wenigstens einen der Dotierstoffe von der Oberfläche aus oder über zusätzliche Hilfsgräben, welche später wieder verfüllt werden, einzubringen.
Die Befüllung der Isolationstrenches besteht aus Siliziumoxid oder Siliziumnitrid, die vorzugsweise als eine homogene Befüllung nach dem Prinzip aus 21 ausgebildet ist. Die Breite der Trenches beträgt weniger als 200 nm, vorzugsweise 150 nm und weniger. Zur Realisierung der gezeigten Kompensationsstruktur wird, wie weiter oben beschrieben, auf ein vorhergehend homogen dotiertes Halbleiter-Substrat 5 bzw. ein Grundmaterial zurückgegriffen, bei dem sich auf einem hochdotierten Substrat eine homogen bzw. schichtweise homogen, aber niedriger als das Substrat dotierte Halbleiterschicht befindet, und die Isolationstrenches wie beschrieben entlang der Grenzen der Dotierbereiche eingebracht.
28 und 29 zeigen beispielhafte Leistungsbereiche einer Schottky-Diode, die durch einen Isolationstrench 26 unterteilt ist. Die in 28 gezeigte Konfiguration weist eine Anodenkontaktierung 32 auf, die an eine schwach n-dotierte Schottky-Driftzone 33 anschließt. Die Anodenkontaktierung und die Schottky-Driftzone bildet einen Schottky-Übergang 33a aus. Auf der gegenüberliegenden Seite der Anodenkontaktierung befindet sich eine stark n-dotierte Anschlusszone 34, die mit einer Kathodenkontaktierung 34a abschließt.
Unmittelbar neben der so gebildeten Schottky-Dioden-Konfiguration ist eine durch den Isolationstrench abgetrennte Schottky-Driftsteuerzone 35 ausgebildet, die eine im Vergleich zur Schottky-Driftzone identische Dotierung aufweist. An die Schottky-Driftsteuerzone 35 schließt sich eine höher n-dotierte Schottky-Verbindungszone 36 an, die mit einer zweiten Kontaktierung 36a abschließt. Die Kontaktierungen 34a und 36a sind voneinander elektrisch isoliert.
Die so gegebene Struktur führt bei einer hochohmigen Anbindung 37 zwischen der Kathodenkontaktierung und der zweiten Kontaktierung zu einer stark inhomogenen kanalartigen Ladungsträgerverteilung entlang der Grenzfläche zum Isolationstrench 26 in der Schottky-Driftzone 33 infolge des innerhalb der Schottky-Driftsteuerzone 35 herrschenden elektrischen Feldes. Daraus resultiert eine beträchtlich steilere Diodenkennlinie in Durchlassrichtung mit einem entsprechend deutlich geringeren spezifischen Widerstand.
Zur Verringerung eines Leckstromes über die hochohmige Anbindung 37 bei einer in Sperrrichtung geschalteten Schottky-Diode und zur Steigerung des Anschlusswiderstandes im Bereich der zweiten Kontaktierung 36a für eine ausreichende Ladungsträgerakkumulation im Bereich der Schottky-Driftzone kann die Schottky-Verbindungszone 36 p-dotiert sein. Dies ist in 29 dargestellt. In diesem Fall wirkt bei einer in Durchlassrichtung geschalteten Schottky-Diode im Bereich der Zonen 33 und 34 die Anschlusszone 36 als in Sperrrichtung geschaltete Diode und somit als ein hochohmiger Widerstand, der somit die hochohmige Anbindung 37 funktionell ersetzt.
Die Herstellung der in den 28 und 29 beispielhaft gezeigten Schottky-Strukturen erfolgt in der bereits beschriebenen Weise. Es werden zunächst innerhalb des Substrates 5 die entsprechenden Bereiche dotiert. Anschließend wird der Isolationstrench 26 in die so gebildete aktive Struktur eingebracht. Der Isolationstrench muss nicht durch den ganzen Halbleiterkörper reichen, dann sind Driftzone und Driftsteuerzone vorzugsweise im Bodenbereich der Driftsteuerzone durch Ausbilden von Dioden elektrisch zu entkoppeln.
Weitere Ausführungsbeispiele ergeben sich aus den Unteransprüchen. Es ist darauf hinzuweisen, dass die beschriebenen Trenchstrukturen prinzipiell in jede beliebige integrierte Schaltungsstruktur eingebracht werden können.
Bezugszeichenliste

1: Halbleitervorrichtung
3: dotierter Bereich
5: Halbleiter-Substrat
6: Driftzone
7: Body-Zone
8: Source-Zone
9: Drain-Zone
10: Stufe
10': Stufenboden
11: Bedeckungsschicht
12: Stufenflanke
13: Drain-Kontaktierung
14: vorgesehene eingegrabene Zonenbereiche
15: Hilfsschicht
16: Bedeckungsrest
16a: Bedeckungssteg
17: Maskierschicht
18: Langgestreckte Ausdehnung
19: Hartmaske
20: Trench
21: Planarisierung
22: eingegrabene Zone
23: Trenchbefüllung, allgemein
24: Trenchbefüllung, anisotrop
24a: erste Füllkomponente
24b: zweite Füllkomponente
25: Hilfsgate
26: Isolationstrench
27: Driftsteuerzone
28: Verbindungszone
29: Gate-Elektrode, eingegraben
29a: Flanken- und Grundbedeckung
29b: Innenbefüllung
30: Kompensationsanordnung
31: Kompensationsbereich
32: Anodenkontaktierung
33: Schottky-Driftzone
33a: Schottky-Übergang
34: Anschlusszone
34a: Kathodenkontaktierung
35: Schottky-Driftsteuerzone
36: Schottky-Verbindungszone
36a: zweite Kontaktierung
37: hochohmige Anbindung

Claims

Herstellungsverfahren zum Erzeugen einer Halbleitervorrichtung in einem Halbleiter-Substrat (5), mit den Schritten: – Auflagern einer Hilfsschicht (15) auf dem Halbleiter-Substrat (5), – Erzeugen einer Stufe (10) in der Hilfsschicht (15), – Auflagern einer Bedeckungsschicht (11) auf der Stufe (10) durch eine oberflächliche Oxidation des Halbleiter-Substrats (5) und der Hilfsschicht (15), – Anisotropes Ätzen der Bedeckungsschicht (11) zum Erzeugen eines Bedeckungsrestes (16) an einer Flanke (12) der Stufe (10), – vollständig selektives Entfernen der Hilfsschicht (15) vor dem Auftragen der Maskierschicht (17), – Überdecken der Stufe mit einer Maskierschicht (17), – Rückätzen der Maskierschicht (17) mit einem oberflächlichen Freilegen des Bedeckungsrestes (16) zum Erzeugen einer auf dem Halbleiter-Substrat (5) aufgelagerten Hartmaske (19), – Selektives Entfernen des Bedeckungsrestes (16) zum Erzeugen einer Ausnehmung (18) der Hartmaske (19) im Bereich des entfernten Bedeckungsrestes (16), – Anisotropes Tiefenätzen des Halbleiter-Substrates (5) im Bereich der Ausnehmung (18) zum Erzeugen eines tiefen und schmalen Trenches (20) im Halbleiter-Substrat (5), – Verfüllen des Trenches (20), insbesondere mit isolierendem Material zum Erzeugen einer eingegrabenen Isolierwand (22; 26), wobei die Breite des Bedeckungsrestes (16) und die hierdurch bestimmte Breite der Isolierwand (22; 26) im Bereich zwischen 50 nm und 250 nm eingestellt wird.
Herstellungsverfahren zum Erzeugen einer Halbleitervorrichtung in einem Halbleiter-Substrat (5), mit den Schritten: – Erzeugen einer Stufe (10) in dem Halbleiter-Substrat (5), – Auflagern einer Bedeckungsschicht (11) auf der Stufe (10), – Anisotropes Ätzen der Bedeckungsschicht (11) zum Erzeugen eines Bedeckungsrestes (16) an einer Flanke (12) der Stufe (10), – Überdecken der Stufe mit einer Maskierschicht (17), – Rückätzen der Maskierschicht (17) mit einem oberflächlichen Freilegen des Bedeckungsrestes (16) zum Erzeugen einer auf dem Halbleiter-Substrat (5) aufgelagerten Hartmaske (19), – Selektives Entfernen des Bedeckungsrestes (16) zum Erzeugen einer Ausnehmung (18) der Hartmaske (19) im Bereich des entfernten Bedeckungsrestes (16), – Anisotropes Tiefenätzen des Halbleiter-Substrates im Bereich der Ausnehmung (18) zum Erzeugen eines Trenches (20) im Halbleiter-Substrat (5), – Verfüllen des Trenches (20), insbesondere mit isolierendem Material zum Erzeugen einer eingegrabenen Isolierwand (22; 26).
Herstellungsverfahren nach Anspruch 1 oder 2, wobei das Halbleiter-Substrat (5) eine vertikale oder laterale Driftzone (6; 33) aufweist.
Herstellungsverfahren nach Anspruch 1, wobei das Auflagern der Hilfsschicht (15) durch ein Auflagern von Siliziumoxid und/oder Siliziumnitrid und/oder Kohlenstoff oder durch eine oberflächliche Oxidation des Halbleiter-Substrats (5) oder einer zusätzlichen aufgebrachten amorphen oder polykristallinen Siliziumschicht ausgeführt wird.
Herstellungsverfahren nach einem der Ansprüche 1 bis 4, wobei das Auflagern der Bedeckungsschicht (11) durch ein Auflagern von Siliziumnitrid und/oder von amorphem und/oder polykristallinem Silizium erfolgt.
Herstellungsverfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, das das Auflagern der Bedeckungsschicht (11) durch eine oberflächliche Oxidation des Halbleiter-Substrats (5) oder einer zusätzlich aufgebrachten amorphen oder polykristallinen Siliziumschicht ausgeführt wird, wobei vor dem Auflagern der amorphen oder polykristallinen Silizium schicht eine Zwischenschicht aufgebracht wird, welche bei späteren Schritten als Hilfs-Maskierschicht wirkt.
Herstellungsverfahren nach einem der vorangehenden Ansprüche, wobei zum Verfüllen des Trenches (20) ein Verfahren zu einer Oberflächenoxidation und/oder Oberflächennitrierung von Trenchflanken angewendet wird.
Herstellungsverfahren nach einem der vorangehenden Ansprüche, wobei der Trench (20) in einem einstufigen Abscheideverfahren mit einer homogenen Füllung (23) ausgefüllt wird.
Herstellungsverfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Trench (20) in einem mehrstufigen Abscheideverfahren mit einer vertikal geschichteten, Füllung (24) aus verschiedenen elektrisch isolierenden Materialien, insbesondere Siliziumoxid und Siliziumnitrid, ausgefüllt wird.
Herstellungsverfahren nach einem der vorangehenden Ansprüche, wobei die Maskierschicht (17) durch eine vertikale Schichtung verschiedener Maskierungsmaterialien ausgebildet wird.
Herstellungsverfahren nach einem der vorangehenden Ansprüche, wobei die Maskierungsschicht (17) durch eine vertikale Schichtung von TEOS kombiniert mit PSG oder BRSG ausgebildet wird.
Herstellungsverfahren nach einem der vorangehenden Ansprüche, wobei nach dem anisotropen Ätzen ein Zwischenschritt, umfassend ein planarisierendes Verfüllen (21) der Stufe (10) durch Abscheiden eines Materials mit einem im Vergleich zur Hilfsschicht (15) und/oder zum Halbleiter-Substrat (5) gleichen Ätzverhalten, ausgeführt wird.
Herstellungsverfahren nach einem der vorangehenden Ansprüche, wobei die Tiefe des Trenches (20) und damit der Isolierwand (22; 26) im Bereich zwischen 5 μm und 100 μm, vorzugsweise zwischen 30 μm und 70 μm, eingestellt wird.