DE19534780A1 - Verfahren zum Erzeugen sehr kleiner Strukturweiten auf einem Halbleitersubstrat - Google Patents

Description

Verfahren zum Erzeugen sehr kleiner Strukturweiten auf einem Halbleitersubstrat.

In integrierten MOS-Schaltungen werden Transistoren mit mini­ maler Gatelänge als Treiber und solche mit minimaler Weite als aktive Lastelemente eingesetzt. Im Fall von Lastelementen wirkt sich die Transistorweite direkt auf die Gate-Kapazität, die eine kapazitive Last für die vorhergehende Stufe bildet, und den Widerstandswert für ein aktives Lastelement aus. In bekannten Herstellverfahren für integrierte MOS-Schaltkreise ist die minimale Transistorweite durch die minimale aktive Bahnbreite bei Erzeugung der Feldisolation durch einen LOCOS- (Local Oxidation of Silicon)-Prozeß bestimmt. Diese ist in einer bestimmten Lithographie-Generation üblicherweise etwa eineinhalb- bis zweimal so groß wie die minimale Gatelänge.

Es ist jedoch eine kleinere Transistorweite erwünscht, da sich diese positiv auf Transistorfläche, Gatefläche und damit Gateoxidausbeute sowie Eingangskapazität von aktiven Lastele­ menten auswirkt.

Auch die Zellen nicht-flüchtiger Speicher wie Flotox-EEPROM- oder Flash-Speicher sind mit MOS-Transistoren, also mit Ele­ menten mit einem Source-, einem Kanal- und einem Drainbereich gebildet. Die Information wird bei solchen Speicherzellen in einem Floating-Gate über dem Kanalbereich, das von diesem durch ein Gateoxid isoliert ist, gespeichert. Die Änderung dieser Ladung durch Programmieren oder Löschen erfolgt durch Fowler-Nordheim-Tunneln von Elektronen zwischen dem Floating- Gate und dem Halbleitersubstrat durch ein sehr dünnes Dielek­ trikum, das durch ein sehr dünnes Fenster, das Tunnelfenster, im Gateoxid gebildet wird. Die dazu notwendige Spannung, ent­ sprechend einer Feldstärke von über 10 MV/cm wird kapazitiv über ein Steuergate eingekoppelt.

Die notwendige Spannung am Steuergate, um den Tunnelprozeß einzuleiten, hängt von zwei Faktoren ab: Der Effizienz der Einkopplung der an das Steuergate angelegten Spannung, das heißt also vom Koppelfaktor, der im wesentlichen durch das Flächenverhältnis des Steuergates zum Tunnelfenster gegeben ist, sowie von der Dicke des Tunneloxids.

Eine möglichst kleine Programmierspannung erfordert ein klei­ nes Tunnelfenster mit einem dünnen Tunneloxid bei möglichst großen Überlapp des Steuergates über das Floating-Gate.

Bei Flash-Speicherzellen erfolgt das Tunneln in einem Über­ lappbereich des Floating-Gates und des Drainbereichs. Bei der Herstellung des Gateoxids durch thermische Oxidation der Ga­ tebereiche in dem mittels eines LOCOS-Prozesses erzeugten Feldoxid treten an den Feldoxidkanten Oxiddünnungen auf, die zu einer inhomogenen Strominjektion führen und zu reduzierter Oxidzuverlässigkeit führen. Diesen prozeßbedingten Dünnungen muß durch ein entsprechend dickeres nominelles Tunneloxid vorgehalten werden. Außerdem ist die minimale Tunneloxiddicke durch das Auftreten von "anomalen Gateleckströmen" nach Fowler-Nordheim-Injektion bei ultradünnen Oxiden die Oxid­ dicke nach unten begrenzt.

Das bedeutet, daß für eine Reduzierung der Programmierspan­ nung in erster Linie das Tunnelfenster verkleinert werden muß, um einen hohen Koppelfaktor zu erreichen.

Dies kann in zwei Richtungen geschehen. Einmal durch Reduzie­ rung des Überlappbereichs und zum anderen durch Reduzierung der Kanalweite. Die Feldisolation erfolgt üblicherweise durch einen LOCOS-Prozeß, so daß die Kanalweite durch die Struktur­ auflösung der Fotolithographie nach unten begrenzt ist.

Bei EEPROM-Speicherzellen erfolgt das Tunneln über ein Tun­ nelfenster im Gateoxid über dem Kanalbereich. Auch hier sind die Abmessungen des Fensters durch die Strukturauflösung der Fotolithographie begrenzt.

Die Aufgabe vorliegender Erfindung ist es, ein Verfahren zum Erzeugen sehr kleiner Strukturweiten auf einem Halbleiter­ substrat anzugeben, bei dem die Strukturweiten nicht durch die Fotolithographie begrenzt werden.

Die Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen an­ gegeben.

Gemäß Anspruch 1 wird zunächst eine Struktur aufgebracht, die an der Stelle, an der die kleine Strukturweite erzeugt werden soll, eine Kante aufweist. Danach wird eine erste Schicht ab geschieden. Diese bedeckt die gesamte Oberfläche, also auch die Kante. Diese erste Schicht wird anschließend anisotrop zurückgeätzt, bis die horizontalen Anteile dieser Schicht vollständig entfernt sind. Es bleibt dabei an der Kante ein Rest stehen, dessen Breite etwa gleich der Dicke der abge­ schiedenen Schicht ist. Diesen Rest bezeichnet man üblicher­ weise als Spacer. Das Material der Struktur ist so gewählt, daß es gegenüber dem Material der ersten Schicht selektiv ge­ ätzt werden kann. Nach diesem Ätzen bleibt nur der Rest der ersten Schicht, der Spacer, übrig. Dieser bildet eine Oxida­ tionsbarriere bei der Oxidation der darunterliegenden Schicht. Das heißt, es wird nur der Bereich außerhalb des Spacers oxidiert.

Nach Entfernung des Spacers, wobei die Materialien so zu wäh­ len sind, daß das Material des Spacers, also der ersten Schicht selektiv gegenüber der darunterliegenden zweiten Schicht und der zuvor erzeugten Oxidschicht geätzt werden kann, bleibt eine den Abmessungen des Spacers entsprechende kleine linienförmige Strukturweite in der Oxidschicht erhal­ ten. Die Oxidschicht kann somit als Ätzmaske für die darun­ terliegende zweite Schicht verwendet werden.

Bei anisotroper Atzung wird die darunterliegende Schicht nur in die Tiefe geätzt, so daß sie nach Entfernen der Oxid­ schicht als Ätzmaske für eine unter dieser liegenden Schicht verwendet werden kann.

Wenn in erfindungsgemäßer Weise aufeinanderfolgende Schichten jeweils selektiv geätzt werden können, kann die jeweils obere Schicht als Ätzmaske für die darunterliegende Schicht verwen­ det werden, wobei die Strukturweite bei anisotroper Ätzung erhalten bleibt und etwa der Schichtdicke der ersten Schicht entspricht, die gut reproduzierbar ist und kleiner gewählt werden kann als die Strukturauflösung bekannter Lithographien im optischen Bereich.

Bevorzugte Materialien sind Siliziumnitrid für die erste und Polysilizium für die zweite Schicht. Diese können gegeneinan­ der und auch gegen Siliziumoxid gut selektiv geätzt werden. Die die Kante bildende Struktur ist bevorzugt mit TEOS (Tetra-Ethyl-ortho-Silan) gebildet.

Die Erfindung läßt sich sowohl bei Feldisolation mittels LOCOS-Prozeß als auch mit einer Siliziumoxid-Polysilizium- Siliziumoxid-Sandwich-Isolationsschicht anwenden. Im ersten Fall muß zwischen der Oxidschicht und der zweiten Schicht, die bevorzugt eine Polysiliziumschicht ist, eine Schicht ab­ geschieden sein, gegenüber der Siliziumoxid selektiv geätzt werden kann. Bevorzugt wird hier Siliziumnitrid verwendet.

Die mit dem erfindungsgemäßen Verfahren erzeugbare kleine Strukturweite läßt sich in vorteilhafter Weise sowohl zur Er­ zeugung sehr schmaler Gates bei MOS-Transistoren zur Bildung aktiver Lastelemente als auch sehr kleiner Tunnelfenster bei Flotox-EEPROM-Speicherzellen als auch sehr kleiner Kanalbrei­ ten bei Flash-Speicherzellen verwenden.

Die Erfindung soll nachfolgend anhand von Ausführungsbeispie­ len mit Hilfe von Figuren näher erläutert werden. Dabei zei­ gen:

Fig. 1A bis 1H in schematischer Weise die erfindungsge­ mäße Abfolge eines Herstellprozesses einer kleinen Strukturweite bei einer Oxid-Poly­ silizium-Oxid-Sandwich-Isolation,

Fig. 2A bis 2F in schematischer Weise den erfindungsge­ mäßen Ablauf eines Herstellprozesses einer kleinen Strukturweite bei einer Feldisola­ tion mittels LOCOS-Prozeß und

Fig. 3 den Querschnitt durch eine Flash-Speicher­ zelle mit einem erfindungsgemäßen schmalen Kanal in einer Oxid-Polysilizium-Oxid- Sandwich-Isolationsschicht.

In den Fig. 1A bis 1H sind die einzelnen Schritte eines Herstellprozesses zum Erzeugen einer kleinen Strukturweite auf einem Halbleitersubstrat dargestellt. Gleiche Schichten haben dabei gleiche Bezugszeichen.

Auf einem Halbleitersubstrat 1 ist eine Dünnoxidschicht 2 erzeugt worden. Darauf ist eine dotierte Polysiliziumschicht 3 abgeschieden worden, auf der eine Oxidschicht 4 erzeugt wurde. Oberhalb dieser Oxid-Polysilizium-Oxid-Sandwich-Isola­ tionsschicht 2, 3, 4 ist nochmals eine Polysiliziumschicht 5 abgeschieden worden. Darüber wurde eine TEOS-Schicht abge­ schieden und mittels Fotolithographie strukturiert, so daß eine Struktur 7 mit einer steilen Kante entstand. Über diese Struktur 7 und die freie Flache der Polysiliziumschicht 5 wurde eine Siliziumnitridschicht 6 abgeschieden. Dieser Zu­ stand ist in Fig. 1A dargestellt.

Die Siliziumnitridschicht 6 wird anisotrop zurückgeätzt, so daß nur an der Kante der Struktur 7 ein Rest 8 - eine soge­ nannter Spacer - dieser Siliziumnitridschicht 6 stehen bleibt. Anschließend wird die Struktur 7 entfernt und die darunter liegende Polysiliziumschicht 5 oxidiert. Der an der Kante der Struktur 7 zurückgebliebene Spacer 8 wirkt als Oxi­ dationsbarriere, so daß nur um ihn herum die Polysilizium­ schicht 5 oxidiert wird und eine Oxidschicht 9 außerhalb des Spacerbereiches 8 herum bildet. Dieser Zustand ist in Fig. 1B dargestellt.

Anschließend wird der Spacer 8 entfernt. Dafür ist es nötig, daß er selektiv sowohl gegenüber dem Siliziumoxid als auch gegenüber dem Polysilizium geätzt werden kann. Diese Bedin­ gung ist durch die Verwendung von Siliziumnitrid für die erste Schicht erfüllt. Es können aber auch anderer Materia­ lien verwendet werden, wesentlich ist, daß sie gegeneinander selektiv geätzt werden können.

In Fig. 1C ist nun dargestellt, wie gleichzeitig zu der kleinen Strukturweite in herkömmlicher Weise mittels einer Fotomaske 10 eine weitere Struktur erzeugt werden kann. Die Fotomaske 10 dient dazu, Bereiche in der Siliziumoxidschicht 9 zu ätzen. Anschließend wird die Fotomaske 10 wieder ent­ fernt und mittels der als Ätzmaske dienenden Oxidschicht 9 das darunter liegenden Polysilizium 5 anisotrop geätzt. Die­ ser Zustand ist in Fig. 1D dargestellt.

Wie in Fig. 1E dargestellt ist, wird anschließend das Sili­ ziumoxid 9 anisotrop geätzt, wodurch gleichzeitig die Oxid­ schicht 4 strukturiert wird.

Anschließend wird die Polysiliziumschicht 5 anisotrop geätzt, wodurch gleichzeitig die Polysiliziumschicht 3 strukturiert wird. Dieser Zustand ist in Fig. 1F dargestellt.

Wie in Fig. 1G gezeigt ist, wird nun die Dünnoxidschicht 2 geätzt, wodurch auch die obere Oxidschicht 4 angeätzt wird. Anschließend wird, wie in Fig. 1H dargestellt ist, das frei­ gelegte Halbleitersubstrat 1 thermisch bis zu einer gewünsch­ ten Oxiddicke oxidiert. Dadurch werden auch die zuvor freige­ legten Kanten der Polysiliziumschicht 2 mit einem Oxid abge­ deckt und somit wieder isoliert.

In Fig. 1H ist nun im rechten Teil eine "normale" Struktur­ weite dargestellt, wie sie durch einen herkömmlichen Fotolitho­ graphieschritt hergestellt werden kann und in dem linken Teil eine sehr kleiner Strukturweite, wie sie durch das er­ findungsgemäße Verfahren realisiert werden kann.

Diese kleine Strukturweite kann beispielsweise der Quer­ schnitt durch den Kanal einer Flash-Speicherzelle sein. Hier­ zu muß, wie in Fig. 3 dargestellt ist, eine leitfähige Schicht 11 als Floating-Gate aufgebracht werden, über der durch eine Isolationsschicht 12 getrennt eine weitere leitfä­ hige Schicht 13 als Steuergate abgeschieden ist. Durch diese kleine Strukturweite kann ein sehr schmaler Tunnelbereich er­ zeugt werden, wodurch ein günstiger Koppelfaktor möglich ist, der wiederum eine-geringere Programmier- bzw. Löschspannung erlaubt. Außerdem wird durch diese kleine Kanalbreite die Speicherzelle kleiner.

Die kleine Strukturweite kann jedoch auch für "normale" MOS- Transistoren, die als aktive Lastelemente eingesetzt werden, in vorteilhafter Weise genutzt werden, da hierdurch Transi­ storen sehr geringer Weite hergestellt werden können, die eine geringe Gatefläche und somit eine geringe Gatekapazität haben.

Die Anwendung des erfindungsgemäßen Verfahrens bei einer Feldoxidisolation, wie sie beispielsweise bei Flotox-EEPROM- Speicherzellen üblich ist, zeigen die Fig. 2A bis 2F.

Bei Flotox-EEPROM-Speicherzellen ist das Floating-Gate durch ein dünnes Gateoxid vom Kanalbereich getrennt. Um kleinere Programmier- und Löschspannungen zu erreichen, ist es nötig, ein in diesem Gateoxid liegendes kleines Tunnelfenster, des­ sen Oxiddicke dünner als das Gateoxid sein soll, zu erzeugen. Die einzelnen Schritte zur Erzeugung dieses kleinen Tunnel­ fensters sind in den Fig. 2A bis 2F dargestellt.

Bei der Darstellung in Fig. 2A wurde auf einem Halbleiter­ substrat 100 ein Feldoxid 20 mittels eines LOCOS-Prozesses strukturiert und ein Gateoxid 30 erzeugt. Darauf wurde eine Siliziumnitridschicht 40 abgeschieden und auf der wiederum eine Polysiliziumschicht 50. Auf der Polysiliziumschicht 50 wurde eine TEOS-Schicht abgeschieden, die mittels herkömmli­ cher Fotolithographie strukturiert wurde, so daß eine Struk­ tur 60 entstand. Über diese Struktur 60 und die Polysilizium­ schicht 50 wurde eine Siliziumnitridschicht abgeschieden und anschließend anisotrop zurückgeätzt, so daß an den Kanten der Struktur 60 Spacer 70 verbleiben. Dieser Zustand ist in Fig. 2A dargestellt.

Nach dem selektiven Entfernen der Struktur 60 wird die Poly­ siliziumschicht 50 oxidiert, so daß um den als Oxidationsbar­ riere wirkenden Spacer 70 eine Oxidschicht 80, wie in Fig. 2B dargestellt, entsteht. Nach dem Entfernen des Spacers 70 wird die Oxidschicht 80 als Ätzmaske für die darunter liegen­ de Polysiliziumschicht 50 verwendet. Dieser Zustand ist in Fig. 2C dargestellt.

Anschließend wird die Oxidschicht 80 entfernt und die darun­ ter liegende Polysiliziumschicht 50 als Ätzmaske für die un­ ter dieser liegenden Siliziumnitridschicht 40 verwendet.

Die Siliziumnitridschicht 40 ist nötig, damit beim Entfernen der Oxidschicht 80 nicht auch das Feld- und das Gateoxid an­ gegriffen werden. Fig. 2D zeigt den Zustand mit der bereits strukturierten Siliziumnitridschicht 40.

Anschließend wird die Polysiliziumschicht 50 entfernt und das Gateoxid mittels der als Ätzmaske dienenden Siliziumnitrid­ schicht 40 bis zum Halbleitersubstrat 100 zurückgeätzt. Die­ ser Zustand ist in Fig. 2E dargestellt.

Anschließend wird die Siliziumnitridschicht 40 entfernt und durch thermische Oxidation in der auf erfindungsgemäße Weise erzeugten kleinen Strukturweite 90, die das Tunnelfenster darstellt, ein dünnes Tunneloxid erzeugt. Dies ist in Fig. 2F dargestellt.

Da der Spacer 70 gemäß Fig. 2A an der Kante einer Struktur 60 erzeugt wird, liegt der die kleine Strukturweite bildende Graben immer in Form eines geschlossenen Ringes vor. Bei einem Flotox-EEPROM-Speicherzellenfeld kann dieser Ring immer das Tunnelfenster von zwei spiegelsymmetrischen Speicherzel­ len definieren.

Soll der Ring aufgetrennt werden, so ist ein weiterer Foto­ technikschritt nötig, mit dem man den Nitridsteg unmittelbar vor der Oxidation der Polysiliziumschicht 50 strukturieren kann.

Mit der vorgeschlagenen Prozeßführung lassen sich Tunnelfen­ ster in Form von extrem schmalen Streifen herstellen. Deren Fläche ist bis zu einem Faktor 10 kleiner, als sie mit her­ kömmlicher Technik erzeugt werden kann.

Claims (8)

1. Verfahren zum Erzeugen einer sehr kleinen Strukturweite auf einem Halbleitersubstrat (1; 100) durch Erzeugen einer Mikrostruktur (8; 70) als Ergebnis einer anisotropen Ätzung einer über eine Kante abgeschiedenen ersten Schicht (6) und Entfernen der die Kante bildenden Struktur (7; 60), wobei die Weite der Mikrostruktur (8; 70) etwa gleich der Dicke der abgeschiedenen ersten Schicht (6) ist und die Mi­ krostruktur (8; 70) eine Oxidationsbarriere bei einer Oxida­ tion einer unter der Mikrostruktur (8; 70) liegenden zweiten Schicht (5; 50) ist, so daß das um die Mikrostruktur (8; 70) erzeugte Oxid (9; 80) nach Entfernen der Mikrostruktur (8; 70) als Ätzmaske für die darunter liegende(n) Schicht(en) dient, wobei die Eigenschaften der Materialien der ersten und zwei­ ten Schicht sowie des Oxids derart beschaffen sind, daß sie jeweils selektiv geätzt werden können.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht (6) mit Siliziumnitrid und die zweite Schicht (5; 50) mit Polysilizium gebildet ist.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf das Halbleitersubstrat (1) und unter der zweiten Schicht (5; 50) eine Oxid-Polysilizium-Oxid-Sandwich-Isolati­ onsschicht (2, 3, 4) aufgebracht ist.

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf das Halbleitersubstrat (10) und unter der zweiten Schicht (50) eine Feldoxidschicht (20) mit Gateoxidbereichen (30) mit darüberliegender Nitridschicht (40) aufgebracht ist.

5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die jeweils oberste Schicht als Ätzmaske für die darunter­ liegende Schicht verwendet wird.

6. Verfahren nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß die kleine Strukturweite die Gateweite bei einem MOS- Transistor ist.

7. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die kleine Strukturweite die Länge eines Tunnelfensters (90) bei einer EEPROM-Speicherzelle ist.

8. Verfahren nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß die kleine Strukturweite die Kanalbreite bei einer Flash- Speicherzelle ist.