DE102006029682B4 - Halbleiterstruktur und Verfahren zur Herstellung der Struktur - Google Patents

Halbleiterstruktur und Verfahren zur Herstellung der Struktur Download PDF

Info

Publication number
DE102006029682B4
DE102006029682B4 DE102006029682.6A DE102006029682A DE102006029682B4 DE 102006029682 B4 DE102006029682 B4 DE 102006029682B4 DE 102006029682 A DE102006029682 A DE 102006029682A DE 102006029682 B4 DE102006029682 B4 DE 102006029682B4
Authority
DE
Germany
Prior art keywords
trench
hole
layer
semiconductor structure
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006029682.6A
Other languages
English (en)
Other versions
DE102006029682A1 (de
Inventor
Dr. Hartner Walter
Andreas Meiser
Hermann Gruber
Dr. Bonart Dietrich
Thomas Gross
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006029682.6A priority Critical patent/DE102006029682B4/de
Publication of DE102006029682A1 publication Critical patent/DE102006029682A1/de
Application granted granted Critical
Publication of DE102006029682B4 publication Critical patent/DE102006029682B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiter-Struktur mit den Schritten: – Bereitstellen eines Halbleiter-Schichtstapels, der ein Halbleiter-Substrat (1) von einem ersten Leitungstyp, eine hochdotierte vergrabene Schicht (2) von einem zweiten Leitungstyp und eine darauf angeordnete einkristalline Halbleiter-Schicht (3) von einem dritten Leitungstyp umfasst, – Herstellen einer tiefen Grabenisolierung (62) zwischen verschiedenen lateralen Bereichen der Halbleiter-Struktur und – Herstellen eines niederohmigen Kontaktes (52) zu der vergrabenen Schicht (2), dadurch gekennzeichnet, dass der Schritt zur Herstellung der Grabenisolierung die Ätzung eines Grabens (6) und der Schritt zur Herstellung des Kontaktes zur vergrabenen Schicht (2) die Ätzung eines Loches (5) in die Oberfläche (32) der einkristallinen Halbleiter-Schicht (3) umfassen, wobei die Öffnungsweite des Grabens (6) größer als die Öffnungsweite des Loches (5) ist und die Tiefe des Grabens (6) größer als die Tiefe des Loches (5) ist, der Graben (6) und das Loch (5) in einem gemeinsamen Trockenätzschritt erzeugt werden und das Verfahren einen Schritt zum Auswählen eines Verhältnisses der Öffnungsweiten des Grabens (6) und des Loches (5) entsprechend des gewünschten Verhältnisses der Tiefe des geätzten Loches (5) zur Tiefe des geätzten Grabens (6) umfasst.

Description

  • Die Erfindung betrifft eine Halbleiterstruktur mit einer tiefen Grabenisolierung und einem tiefen Grabenkontakt zu einer vergrabenen Schicht und ein Verfahren zur Herstellung dieser Struktur. Des Weiteren betrifft die Erfindung eine Halbleiterstruktur mit einer tiefen Grabenisolierung, einem Kontakt zum Substrat, der innerhalb der tiefen Grabenisolierung angeordnet ist, und einem tiefen Grabenkontakt zu einer vergrabenen Schicht und ein Verfahren zur Herstellung dieser Struktur.
  • Integrierte Schaltungen weisen eine Vielzahl von Schaltungselementen auf, die elektrisch voneinander isoliert werden müssen. Einige in integrierten Schaltungen vorkommende aktive Bauelemente, wie etwa Bipolar- und DMOS-Transistoren, nutzen eine hochdotierte vergrabene Schicht (Buried Layer) als Kollektor- oder Drain-Gebiet.
  • Beispielsweise vereinigen die heute gängigen Smart Power Technologie-(SPT-)Produkte Elemente von Bipolar-, CMOS- und DMOS-Schaltungselementen (auch BCD-Technologien genannt) auf einem Chip. Dabei werden hohe Anforderungen an die Spannungsfestigkeit, die Stromtragfähigkeit und den Einschaltwiderstand Ron gestellt. Die Isolierung der einzelnen Schaltungselemente voneinander muss eine hohe Durchbruchsspannung UBD aufweisen. Für den Kontakt zur vergrabenen Schicht (Buried Layer) sind eine homogene Leistungsverteilung und ein niedriger Einschaltwiderstand Ron wichtige Parameter. Gleichzeitig sollen die Isolierung und der Kontakt zur vergrabenen Schicht platzsparend ausgeführt werden.
  • Anfänglich wurden die Isolierung und der Kontakt durch Diffusionsgebiete realisiert, die aber einen hohen Platzbedarf aufweisen und durch die notwendigen Temperaturschritte zu einem hohen thermischen Budget führen, das unerwünschte Diffusionsprozesse in anderen Schichten bewirken kann.
  • Um diese Nachteile zu eliminieren, werden die Isolierung und teilweise auch der Kontakt zur vergrabenen Schicht in Form von Gräben realisiert.
  • In der US 5,614,750 sind eine Isolierung und ein Kontakt in räumlich voneinander getrennten Gräben beschrieben, die beide ringförmig das Basis-Gebiet umgeben. Dabei werden die Isolierung und der Kontakt unabhängig voneinander prozessiert, was sehr teuer und aufwändig ist.
  • Auch in der US 4,910,572 sowie der US 6,121,102 werden Isolationsgräben und Kontaktlöcher zeitlich getrennt voneinander erzeugt.
  • In der EP 1 353 368 A1 und in der EP 0 112 489 A1 wird ein Kontakt zur vergrabenen Schicht beschrieben, der durch eine an den Isolierungsgraben angrenzende Diffusionszone realisiert wird.
  • In der EP 0 499 403 A2 ist ein Bipolar-Transistor beschrieben, dessen Kollektor mittels eines dotierten Gebietes oder eines in einem Loch angeordneten Kontaktes mit einer vergrabenen Schicht elektrisch verbunden ist.
  • Auch aus der US 6,114,768 ist eine Struktur mit einem in einem Graben ausgebildeten Kontakt zu einer vergrabenen Schicht bekannt.
  • In der US 4 792 834 A ist eine Speicherzelle mit einem Grabenkondensator beschrieben.
  • In der US 5 021 852 A ist eine Halbleiterstruktur beschrieben, bei der im Speicherbereich Gräben als Grabenkondensatoren und im Bipolarbereich Gräben als Isolationsgräben ausgebildet sind. Eine vergrabene Schicht ist durch ein diffundiertes Gebiet kontaktiert.
  • In der US 4,320,411 ist ein Verfahren beschrieben, bei dem ein anisotroper Nassätzprozess mit einer von der kristallographischen Orientierung abhängigen Ätzrate genutzt wird, um Isolationsgräben mit unterschiedlichen Tiefen zu erzeugen.
  • In der JP 63-024672 A ist eine Halbleiterstruktur und ein Verfahren zur Herstellung der Struktur beschrieben, bei denen Gräben für die Isolierung und den Kontakt zur vergrabenen Schicht gleichzeitig mittels eines Trockenätzverfahrens geätzt werden, wobei eine geringere Ätztiefe des Kontaktes gegenüber der Isolierung durch eine zusätzliche Ätzstoppschicht erzielt wird.
  • Ein weiteres Problem stellt die Kontaktierung des Substrates dar. Diese kann beispielsweise über eine Diffusions-Isolation (Junction Isolation), wie vorstehend beschrieben, erzeugt werden. Bei Nutzung einer Graben-Isolation, kann die Kontaktierung des Substrates beispielsweise mittels eines zusätzlichen Diffusionsgebietes oder über einen Rückseitenkontakt erzeugt werden.
  • In der US 4,688,069 ist ein Substratkontakt beschrieben, der in einem Isolationsgraben realisiert ist.
  • Daher ist es Aufgabe der Erfindung, ein verbessertes Verfahren zur Herstellung einer Halbleiter-Struktur mit einer tiefen Grabenisolierung und einem Deep Trench Buried-Layer Kontakt sowie eine daraus resultierende Halbleiter-Struktur zur Verfügung zu stellen, bei dem zum Erreichen unterschiedlicher Ätztiefen für die Isolierung und den Kontakt zur vergrabenen Schicht ein vereinfachtes Verfahren zur Anwendung kommt.
  • Des Weiteren ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung einer Halbleiterstruktur mit einer tiefen Grabenisolierung, einem Kontakt zum Substrat, der in der tiefen Grabenisolierung angeordnet ist, und einem tiefen Grabenkontakt zu einer vergrabenen Schicht sowie eine daraus resultierende Halbleiterstruktur zur Verfügung zu stellen.
  • Diese Aufgabe wird erfindungsgemäß durch die in den Patentansprüchen 1, 19, 20 und 31 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich jeweils aus den Unteransprüchen.
  • Das erfindungsgemässe Verfahren zur Herstellung einer Halbleiter-Struktur mit einer Deep-Trench Isolierung und einem Deep-Trench Buried-Layer-Kontakt umfasst die Schritte:
    • – Bereitstellen eines Halbleiter-Schichtstapels, der ein Halbleiter-Substrat von einem ersten Leitungstyp, eine hochdotierte vergrabene Schicht (Buried Layer) von einem zweiten Leitungstyp zumindest in einigen lateralen Bereichen des Halbleiter-Substrates und eine darauf angeordnete einkristalline Halbleiter-Schicht von einem dritten Leitungstyp umfasst;
    • – Herstellen einer vertikalen Isolierung zwischen verschiedenen lateralen Bereichen der Halbleiter-Struktur durch Ätzen eines Grabens in die Oberfläche der einkristallinen Schicht und
    • – Herstellen eines niederohmigen Kontaktes zur vergrabenen Schicht durch Ätzen eines Loches in die Oberfläche der einkristallinen Schicht.
  • Die vergrabene Schicht kann ganzflächig oder nur in einigen lateralen Bereichen des Halbleiter-Substrates durch Nutzung einer Maske erzeugt worden sein.
  • Der erste Leitungstyp ist zumindest dem zweiten oder dritten Leitungstyp entgegengesetzt.
  • Der Graben für die Isolierung wird vorzugsweise bis in das Halbleiter-Substrat geätzt. Das Loch für den Kontakt zur vergrabenen Schicht reicht vorzugsweise mindestens bis zur Oberfläche der vergrabenen Schicht.
  • Sowohl die Abmessungen, wie Länge, Öffnungsweite und Tiefe, als auch die Platzierung der Isolierung und des Kontaktes zur vergrabenen Schicht können dem Layout der gesamten Halbleiter-Struktur angepasst werden. Dabei ist die laterale Abmessung des Loches, die senkrecht zur Öffnungsweite des Loches definiert ist, mindestens halb so gross und höchstens doppelt so gross wie die Öffnungsweite des Loches. Die Länge des Isolierungsgrabens, das heisst die laterale Abmessung des Grabens, die senkrecht zur Öffnungsweite des Grabens definiert ist, ist dagegen mehr als doppelt so gross wie die Öffnungsweite des Grabens.
  • In einer bevorzugten Ausführungsform des erfindungsgemässen Verfahrens werden der Graben für die Isolierung und das Loch für den Kontakt zur vergrabenen Schicht in einem gemeinsamen Ätzschritt erzeugt. Dabei ergeben sich aus den Volumenunterschieden des Loches und des Grabens und den damit verbundenen Unterschieden in der Zuführung der Ätzgase und im Abtransport der Reaktionsprodukte verschiedene Ätztiefen für das Loch und den Graben bei gleichen Prozessbedingungen. Damit ist nur noch ein Ätzschritt notwendig, um ein Kontaktloch zur vergrabenen Schicht und einen wesentlich tiefer reichenden Isolationsgraben herzustellen.
  • Es ist selbstverständlich aber auch möglich, das Loch für den Kontakt zur vergrabenen Schicht und den Isolierungsgraben nacheinander in beliebiger Reihenfolge zu ätzen.
  • Das Verfahren ist hier für Silizium als Halbleiter-Material für Substrat und einkristalline Schicht beschrieben, gilt aber für andere Halbleiter-Materialien in gleicher Weise.
  • Zur besseren Einstellung des Verhältnisses der Tiefen von Loch zu Graben ist in einer besonderen Ausführungsform des erfindungsgemässen Verfahrens ein Schritt zur Auswahl eines geeigneten Verhältnisses der Öffnungsweiten des Loches und des Grabens enthalten. In Versuchen können die Ätztiefen für verschiedene Öffnungsweiten von Löchern und Gräben in einem Ätzschritt bestimmt werden. Wird beispielsweise die Öffnungsweite des Grabens gegenüber der des Loches vergrößert, so vergrößert sich die Ätztiefe des Grabens bei gleichbleibender Ätztiefe des Loches. So kann die Tiefe des Isolierungsgrabens, und damit ein Parameter der Isolierungseigenschaften, an die Erfordernisse der Halbleiter-Struktur angepasst werden.
  • Vorzugsweise ist die Öffnungsweite des Grabens grösser als die des Loches. Damit kann eine wesentlich grössere Ätztiefe des Grabens gegenüber der des Loches erreicht werden, was bessere Isolierungseigenschaften ermöglicht. Weiterhin kann die grössere Öffnungsweite vorteilhaft bei der Abscheidung von Schichten im weiteren Verfahrensablauf sein. Beispielsweise ist es möglich, in einem Abscheidungsprozess das Loch vollständig zu füllen, im Graben aber nur die Oberfläche konform zu bedecken.
  • Im weiteren Verlauf des erfindungsgemässen Verfahrens werden das Loch für den Kontakt zur vergrabenen Schicht und der Graben für die Isolierung gefüllt und eine planare Oberfläche der Halbleiter-Struktur erzeugt.
  • In einer besonderen Ausführungsform des erfindungsgemässen Verfahrens wird das Kontaktloch mit Poly-Silizium vom zweiten Leitungstyp gefüllt. Dies kann je nach Verfahrensvariante sowohl in einem Prozessschritt vor als auch nach dem Füllen des Isolierungsgrabens oder in einem gemeinsamen Abscheidungsprozess erfolgen.
  • In einer weiteren besonderen Ausführungsform des erfindungsgemässen Verfahrens wird angrenzend an das Kontaktloch ein hochdotiertes Diffusionsgebiet vom zweiten Leitungstyp erzeugt. Dies kann sowohl durch thermische Diffusion von Dotierstoffen aus der Gasphase oder von Dotierstoffen aus einer vorher abgeschiedenen hochdotierten Oxidschicht erfolgen. Das Diffusionsgebiet wird immer vor dem Füllen des Kontaktloches erzeugt und dient der Verbesserung des Kontaktes zur vergrabenen Schicht, wenn das Kontaktloch direkt mit Poly-Silizium gefüllt wird, oder zur Herstellung des Kontaktes zur vergrabenen Schicht, wenn im Kontaktloch zuerst eine dielektrische Schicht abgeschieden und das Loch danach mit Poly-Silizium gefüllt wird. Durch die Erzeugung des Diffusionsgebietes kann auch ein Kontakt zur vergrabenen Schicht hergestellt werden, wenn das geätzte Kontaktloch nicht die vergrabene Schicht erreicht. Dabei muss der Abstand des Bodens des geätzten Kontaktloches von der Oberfläche der vergrabenen Schicht kleiner als die Breite der Diffusionszone sein, um einen niederohmigen Kontakt zu garantieren.
  • In einer besonderen Ausführungsform des erfindungsgemässen Verfahrens wird im Kontaktloch vor dem Füllen des Loches mit Poly-Silizium eine dielektrische Schicht konform abgeschieden. Dadurch kann ein Grabenkondensator erzeugt werden, dessen erste Elektrode das Poly-Silizium im Loch und dessen zweite Elektrode das hochdotierte Diffusionsgebiet, das das Loch umgibt und den Kontakt zur vergrabenen Schicht herstellt, ist.
  • In besonderen Varianten des erfindungsgemässen Verfahrens wird der Graben für die Isolierung mit einem Dielektrikum gefüllt, bevor das Loch für den Kontakt zur vergrabenen Schicht gefüllt wird. Diese dielektrische Füllung des Isolierungsgrabens kann je nach Verfahrensvariante erhalten bleiben oder in einem späteren Prozessschritt wieder entfernt werden.
  • In einer weiteren besonderen Ausführungsform wird eine dielektrische Schicht an der Oberfläche des Grabens für die Isolierung abgeschieden und der Graben dann mit Poly-Silizium gefüllt. Vorteilhaft an dieser Verfahrensvariante ist das bessere Füllverhalten von Poly-Silizium in tiefen Gräben gegenüber dem Füllverhalten von abgeschiedenen Dielektrika. Wird das Poly-Silizium im weiteren Verfahrensablauf kontaktiert und mit einem definierten Potential verbunden, so werden das Floaten des Poly-Siliziums im Isolierungsgraben und damit unkontrollierbare parasitäre Effekte vermieden, was einen weiteren Vorteil dieser Ausführungsform darstellt.
  • In einer besonderen Ausführungsform des erfindungsgemässen Verfahrens können Prozessschritte zum Füllen des Isolierungsgrabens und des Kontaktloches, wie beispielsweise die Abscheidung einer dielektrischen Schicht oder des Poly-Siliziums, gemeinsam durchgeführt werden. Damit lässt sich die Anzahl der notwendigen Prozessschritte reduzieren, was zu einer Kostenreduktion führt.
  • In allen bisher genannten Verfahrensvarianten ist nach dem Ätzen des Kontaktloches und des Isolierungsgrabens ein Lithografieschritt notwendig, um das Kontaktloch für die Herstellung der Diffusionszone oder das Füllen mit Poly-Silizium zu öffnen.
  • In einer weiteren Ausführungsform des erfindungsgemässen Verfahrens kann auf diesen Lithografieschritt verzichtet werden. Dabei wird zunächst Poly-Silizium vom zweiten Leitungstyp abgeschieden, bis das Kontaktloch vollständig gefüllt ist. Durch die Unterschiede in Tiefe und Öffnungsweite von Kontaktloch und Isolierungsgraben wird der Isolierungsgraben nicht vollständig gefüllt. In einem anschliessenden isotropen Ätzschritt wird das Poly-Silizium aus dem Isolierungsgraben und von der Oberfläche der Halbleiter-Struktur entfernt, so dass es sich nur noch im Kontaktloch befindet. Danach wird eine dielektrische Schicht konform auf der Oberfläche der Halbleiter-Struktur und im Isolierungsgraben abgeschieden, worauf eine zweite Poly-Silizium-Abscheidung folgt. In diesem Schritt wird der Isolierungsgraben vollständig mit Poly-Silizium aufgefüllt. Abschliessend wird die zweite Poly-Silizium-Schicht und die darunterliegende dielektrische Schicht durch anisotropes Ätzen von der Oberfläche der Halbleiter-Struktur entfernt. Vorteile dieser Verfahrensvariante sind die minimale Anzahl der Prozessschritte, die Poly-Silizium-Füllung des Isolierungsgrabens und die Einsparung einer Lithografieebene.
  • In einer weiteren Ausführungsform umfasst das erfindungsgemäße Verfahren die Ausbildung eines niederohmigen Kontaktes zum Substrat innerhalb des Isolierungsgrabens.
  • In einer besonderen Ausführungsform des erfindungsgemäßen Verfahrens wird der Kontakt zum Substrat nach Abscheiden einer dielektrischen Schicht an den Seitenwänden des Isolationsgrabens, wobei der Boden des Grabens unbedeckt bleibt, durch das Abscheiden einer polykristallinen halbleitenden Schicht des ersten Leitungstyps innerhalb des Isolationsgrabens erreicht.
  • In einer weiteren besonderen Ausführungsform des erfindungsgemäßen Verfahrens wird eine isolierende Schicht an den Seitenwänden des Isolationsgrabens und des Kontaktloches ausgebildet, wobei der Boden des Grabens und der Boden des Kontaktloches unbedeckt bleiben. Danach wird eine metallische Schicht zumindest auf dem Boden des Grabens und des Kontaktloches aufgebracht und eine Metall-Halbleiterverbindung am Boden des Grabens und des Loches ausgebildet. Anschließend wird eine polykristalline halbleitende Schicht innerhalb des Isolationsgrabens und innerhalb des Kontaktloches ausgebildet.
  • In einer besonderen Ausführungsform dieses Verfahrens umfasst die metallische Schicht Ti, W, Co, Ta, Hf, andere Übergangsmetalle oder Graphit.
  • In einer anderen besonderen Ausführungsform des erfindungsgemäßen Verfahrens wird der Kontakt zum Halbleitersubstrat und der Kontakt zur vergrabenen Schicht durch die Abscheidung eines leitenden Materials innerhalb der Isolationsstruktur und innerhalb der Kontaktstruktur hergestellt. Dazu wird eine isolierende Schicht an den Seitenwänden des Isolationsgrabens und des Kontaktloches ausgebildet, wobei der Boden des Grabens und der Boden des Kontaktloches unbedeckt bleiben. Anschliessend wird ein elektrisch leitendes Material zum Füllen des Grabens und des Kontaktloches abgeschieden.
  • Insbesondere umfasst das leitende Material Ti, W, Co, Al, Cu, Graphit, elektrisch leitende Nitride, Carbide, Silizide oder Übergangsmetallverbindungen. Ebenfalls möglich ist es, Schichten verschiedener Materialien zu kombinieren, um das Kontaktloch und den Isolationsgraben komplett zu füllen.
  • Es sind mehrere Kombinationsmöglichkeiten der oben beschriebenen Ausführungsformen des erfindungsgemässen Verfahrens möglich, die alle spezifische Eigenschaften haben. Damit kann in Abhängigkeit vom Anwendungsfall und den möglichen Prozessvorgaben eine geeigneter Verfahrensablauf zusammengestellt werden.
  • Das erfindungsgemäße Verfahren zur Herstellung einer Halbleiterstruktur mit einer tiefen Grabenisolierung, einem Kontakt zum Substrat, der in der tiefen Grabenisolierung angeordnet ist, und einem tiefen Grabenkontakt zu einer vergrabenen Schicht umfasst die Schritte:
    • – Bereitstellen eines Halbleiterschichtstapels, der ein Halbleitersubstrat von einem ersten Leitungstyp, eine hochdotierte vergrabene Schicht (Buried Layer) von einem zweiten Leitungstyp zumindest in einigen lateralen Bereichen des Halbleitersubstrats und eine darauf angeordnete einkristalline Halbleiterschicht von einem dritten Leitungstyp umfasst,
    • – Herstellen einer lateralen Isolierung zwischen verschiedenen lateralen Bereichen der Halbleiterstruktur durch Ausbilden eines Grabens in der Oberfläche der einkristallinen Schicht, wobei der Graben bis in das Halbleitersubstrat reicht, und Ausbilden einer isolierenden Schicht an den Seitenwänden des Grabens, wobei zumindest der Boden des Grabens unbedeckt bleibt,
    • – Herstellen eines niederohmigen Kontakts zum Halbleitersubstrat innerhalb des Isolationsgrabens,
    • – Ausbilden einer Kontaktstruktur in der Oberfläche der einkristallinen Schicht, wobei die Kontaktstruktur bis in die vergrabene Schicht reicht, und
    • – Herstellen eines niederohmigen Kontakts zur vergrabenen Schicht innerhalb der Kontaktstruktur.
  • Sowohl die Abmessungen, wie Länge, Öffnungsweite und Tiefe, als auch die Platzierung der Isolierung und des Kontakts zur vergrabenen Schicht können dem Layout der gesamten Halbleiterstruktur angepasst werden. Dabei sind die lateralen Abmessungen der Kontaktstruktur zur vergrabenen Schicht nicht begrenzt. Das heißt: die Kontaktstruktur kann als Loch oder Graben oder in jeder beliebigen anderen Form ausgebildet sein.
  • Der erste Leitungstyp ist zumindest dem zweiten oder dritten Leitungstyp entgegengesetzt.
  • In einer besonderen Ausführungsform des erfindungsgemäßen Verfahrens wird der Kontakt zum Substrat durch das Abscheiden einer polykristallinen halbleitenden Schicht des ersten Leitungstyps innerhalb des Isolationsgrabens erzeugt. Der Kontakt zur vergrabenen Schicht wird durch das Abscheiden einer polykristallinen halbleitenden Schicht des zweiten Leitungstyps innerhalb der Kontaktstruktur hergestellt.
  • In einer weiteren besonderen Ausführungsform des erfindungsgemäßen Verfahrens wird innerhalb der Kontaktstruktur zur vergrabenen Schicht eine isolierende Schicht an den Seitenwänden der Kontaktstruktur ausgebildet, wobei der Boden der Kontaktstruktur unbedeckt bleibt. Danach wird eine metallische Schicht zumindest auf dem Boden der Kontaktstruktur aufgebracht und eine Metall-Halbleiterverbindung am Boden der Kontaktstruktur ausgebildet. Anschließend wird eine polykristalline halbleitende Schicht des ersten Leitungstyps innerhalb des Isolationsgrabens und innerhalb der Kontaktstruktur ausgebildet.
  • In einer besonderen Ausführungsform dieses Verfahrens umfasst die metallische Schicht Ti, W, Co, Ta, Hf, andere Übergangsmetalle oder Graphit.
  • In einer anderen besonderen Ausführungsform des erfindungsgemäßen Verfahrens wird der Kontakt zum Halbleitersubstrat und der Kontakt zur vergrabenen Schicht durch die Abscheidung eines leitenden Materials innerhalb des Isolationsgrabens und innerhalb der Kontaktstruktur hergestellt.
  • Insbesondere umfasst das leitende Material Ti, W, Co, Al, Cu, Graphit, elektrisch leitende Nitride, Carbide, Silizide oder Übergangsmetallverbindungen. Ebenfalls möglich ist es, Schichten verschiedener Materialien zu kombinieren, um das Kontaktloch und den Isolationsgraben komplett zu füllen.
  • Die die Aufgabe lösende erfindungsgemässe Halbleiter-Struktur umfasst
    • – einen Halbleiter-Schichtstapel, der ein Halbleiter-Substrat von einem ersten Leitungstyp, eine hochdotierte vergrabene Schicht (Buried Layer) von einem zweiten Leitungstyp zumindest in einigen lateralen Bereichen des Halbleiter-Substrates und eine darauf angeordnete einkristalline Halbleiter-Schicht von einem dritten Leitungstyp umfasst,
    • – eine vertikalen Isolation zwischen verschiedenen lateralen Bereichen der Halbleiter-Struktur und
    • – einen niederohmigen Kontakt zur vergrabenen Schicht, wobei die Isolation durch einen Graben und der Kontakt zur vergrabenen Schicht durch ein geätztes Loch ausgeführt sind.
  • Der erste Leitungstyp ist zumindest dem zweiten oder dritten Leitungstyp entgegengesetzt.
  • Dabei können der Isolationsgraben und das Kontaktloch im Layout der Halbleiter-Struktur unabhängig voneinander platziert und in den Öffnungsweiten und Tiefen den Anforderungen an die Halbleiter-Struktur, wie beispielsweise Platzbedarf, Isolierungs- und Kontakteigenschaften, angepasst werden.
  • Vorzugsweise reicht der Isolierungsgraben bis in das Halbleiter-Substrat und das Kontaktloch bis zur Oberfläche der vergrabenen Schicht.
  • In besonderen Ausführungsformen der erfindungsgemässen Halbleiter-Struktur ist das Kontaktloch mit Poly-Silizium gefüllt und von einem Diffusionsgebiet umgeben, das den Kontakt des Poly-Siliziums vom zweiten Leitungstyp zur vergrabenen Schicht verbessert oder im Falle des Vorhandenseins einer dielektrischen Schicht an den Seitenwänden und dem Boden des Kontaktloches den Kontakt zur vergrabenen Schicht herstellt.
  • In einer besonderen Ausführungsform sind die Seitenwände und der Boden des Kontaktloches mit einer dielektrischen Schicht bedeckt und das Loch mit Poly-Silizium gefüllt. In dieser Ausführungsform stellt das Diffusionsgebiet den Kontakt zur vergrabenen Schicht her. Die entstandene Struktur kann als Grabenkondensator genutzt werden, wobei das Poly-Silizium die erste Elektrode und das Diffusionsgebiet die zweite Elektrode darstellt.
  • In einer weiteren besonderen Ausführungsform sind die Seitenwände des Kontaktloches mit einer dielektrischen Schicht bedeckt, am Boden des Loches ist ein Silizid ausgebildet und das Loch ist mit Poly-Silizium gefüllt.
  • Insbesondere umfasst das Silizid TiSi, WSi, CoSi, TaSi, HfSi, HfSiOx, andere Übergangsmetall-Halbleiterverbindungen, elektrisch leitende Nitride oder Carbide oder Graphit.
  • In einer anderen besonderen Ausführungsform der Halbleiterstruktur ist eine isolierende Schicht an den Seitenwänden des Kontaktloches ausgebildet. Das Kontaktloch ist mit einem leitenden Material gefüllt.
  • Insbesondere umfasst das leitende Material Ti, W, Co, Al, Cu, Graphit, elektrisch leitende Nitride, Carbide, Silizide oder Übergangsmetallverbindungen.
  • In einer besonderen Ausführungsform der erfindungsgemäßen Halbleiter-Struktur ist der Isolationsgraben mit einem Dielektrikum gefüllt.
  • In einer weiteren besonderen Ausführungsform sind die Seitenwände und der Boden des Isolationsgrabens mit einer dielektrischen Schicht bedeckt und der Graben mit Poly-Silizium gefüllt, das später mit einem definierten Potential verbunden werden kann, um unkontrollierbare parasitäre Effekte durch das Floaten des Poly-Siliziums zu vermeiden.
  • In einer besonderen Ausführungsform der erfindungsgemäßen Halbleiter-Struktur ist innerhalb des Isolationsgrabens ein elektrisch leitender Kontakt zum Substrat ausgebildet.
  • In einer besonderen Ausführungsform der Halbleiterstruktur ist eine isolierende Schicht auf den Seitenwänden des Isolationsgrabens ausgebildet und der Isolationsgraben ist mit einer polykristallinen halbleitenden Schicht des ersten Leitungstyps gefüllt.
  • In einer weiteren besonderen Ausführungsform der Halbleiterstruktur ist eine isolierende Schicht an den Seitenwänden des Isolationsgrabens ausgebildet. Eine Metall-Halbleiterverbindung ist zumindest am Boden des Isolationsgrabens ausgebildet. Der Isolationsgraben ist mit einer polykristallinen halbleitenden Schicht aufgefüllt.
  • Insbesondere umfasst die Metall-Halbleiterverbindung TiSi, WSi, CoSi, TaSi, HfSi, HfSiOx, andere Übergangsmetall-Halbleiterverbindungen, elektrisch leitende Nitride oder Carbide oder Graphit.
  • In einer anderen besonderen Ausführungsform der Halbleiterstruktur ist eine isolierende Schicht an den Seitenwänden des Isolationsgrabens ausgebildet. Der Isolationsgraben ist mit einem leitenden Material gefüllt.
  • Insbesondere umfasst das leitende Material Ti, W, Co, Al, Cu, Graphit, elektrisch leitende Nitride, Carbide, Silizide oder Übergangsmetallverbindungen.
  • Eine weitere die Aufgaben lösende erfindungsgemäße Halbleiterstruktur umfasst:
    • – einen Halbleiterschichtstapel, der ein Halbleitersubstrat von einem ersten Leitungstyp, eine hochdotierte vergrabene Schicht (Buried Layer) von einem zweiten Leitungstyp zumindest in einigen lateralen Bereichen des Halbleitersubstrats und eine darauf angeordnete einkristalline Halbleiterschicht von einem dritten Leitungstyp umfasst,
    • – eine vertikale Isolation zwischen verschiedenen lateralen Bereichen der Halbleiterstruktur,
    • – einen niederohmigen Kontakt zum Substrat und
    • – einen niederohmigen Kontakt zur vergrabenen Schicht,
    wobei die Isolation als ein Graben, der sich von der Oberfläche der Halbleiter-Struktur bis in das Substrat erstreckt, ausgeführt ist, der Kontakt zur vergrabenen Schicht als eine in die Oberfläche des Halbleiterschichtstapels eingebrachte Struktur ausgeführt ist und der Kontakt zum Halbleitersubstrat innerhalb des Isolationsgrabens ausgebildet ist.
  • Sowohl die Abmessungen, wie Länge, Öffnungsweite und Tiefe, als auch die Platzierung der Isolierung und des Kontakts zur vergrabenen Schicht können dem Layout der gesamten Halbleiterstruktur angepasst werden. Dabei sind die lateralen Abmessungen der Kontaktstruktur zur vergrabenen Schicht nicht begrenzt. Das heißt: die Kontaktstruktur kann als Loch oder Graben oder in jeder beliebigen Form ausgebildet sein.
  • In einer besonderen Ausführungsform der Halbleiterstruktur ist eine isolierende Schicht auf den Seitenwänden des Isolationsgrabens ausgebildet und der Isolationsgraben ist mit einer polykristallinen halbleitenden Schicht des ersten Leitungstyps gefüllt. Die Kontaktstruktur ist mit einer polykristallinen halbleitenden Schicht des zweiten Leitungstyps gefüllt.
  • In einer weiteren besonderen Ausführungsform der Halbleiterstruktur ist eine isolierende Schicht an den Seitenwänden des Isolationsgrabens und der Kontaktstruktur ausgebildet. Eine Metall-Halbleiterverbindung ist zumindest am Boden der Kontaktstruktur ausgebildet. Der Isolationsgraben und die Kontaktstruktur sind mit einer polykristallinen halbleitenden Schicht des ersten Leitungstyps aufgefüllt.
  • Insbesondere kann die Metall-Halbleiterverbindung TiSi, WSi, CoSi, TaSi, HfSi, HfSiOx, elektrisch leitende Nitride oder Carbide oder Graphit umfassen.
  • In einer anderen besonderen Ausführungsform der Halbleiterstruktur ist eine isolierende Schicht an den Seitenwänden des Isolationsgrabens und der Kontaktstruktur ausgebildet. Der Isolationsgraben und die Kontaktstruktur sind mit einem leitenden Material gefüllt.
  • Insbesondere kann das leitende Material Ti, W, Co, Al, Cu, Graphit, elektrisch leitende Nitride, Carbide, Silizide oder Übergangsmetallverbindungen umfassen. Ebenfalls möglich ist es, dass das leitende Material Schichten verschiedener Materialien umfasst.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert, wobei füreinander entsprechende Bauteile und Schichten die gleichen Bezugszeichen verwendet werden. Es zeigen:
  • 1 einen schematischen Querschnitt durch eine erste Ausführungsform der erfindungsgemässen Halbleiterstruktur
  • 2 eine Draufsicht auf eine erfindungsgemässe Halbleiter-Struktur
  • 3 eine graphische Darstellung der Abhängigkeit der geätzten Tiefe von der Öffnungsweite für Kontaktlöcher und Isolierungsgräben bei gleichen Prozessbedingungen
  • 4A eine schematischen Querschnitt durch die Halbleiterstruktur der 1 vor dem Ätzen des Kontaktlochs und des Isolationsgrabens gemäß einer Ausführungsform der Erfindung,
  • 4B einen schematischen Querschnitt durch die Halbleiterstruktur der 1 nach dem Ätzen des Kontaktlochs und des Isolationsgrabens gemäß einer Ausführungsform der Erfindung,
  • 5A einen schematischen Querschnitt durch eine zweite Ausführungsform der Halbleiterstruktur in einem ersten Prozessschritt gemäß einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 5B einen schematischen Querschnitt der zweiten Ausführungsform der Halbleiterstruktur in einem zweiten Prozessschritt gemäß der ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 5C einen schematischen Querschnitt der zweiten Ausführungsform der Halbleiterstruktur in einem dritten Prozessschritt gemäß der ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 5D einen schematischen Querschnitt der zweiten Ausführungsform der erfindungsgemäßen Halbleiterstruktur
  • 6A einen schematischen Querschnitt durch die zweite Ausführungsform der Halbleiterstruktur in einem ersten Prozessschritt gemäß einer zweiten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 6B einen schematischen Querschnitt der zweiten Ausführungsform der Halbleiterstruktur in einem zweiten Prozessschritt gemäß der zweiten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 7A einen schematischen Querschnitt der ersten Ausführungsform der Halbleiterstruktur in einem ersten Prozessschritt gemäß einer dritten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 7B einen schematischen Querschnitt der ersten Ausführungsform der Halbleiterstruktur in einem zweiten Prozessschritt gemäß der dritten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 8A einen schematischen Querschnitt durch eine dritte Ausführungsform der Halbleiterstruktur in einem ersten Prozessschritt gemäß einer vierten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 8B einen schematischen Querschnitt der dritten Ausführungsform der Halbleiterstruktur in einem zweiten Prozessschritt gemäß der vierten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 8C einen schematischen Querschnitt der dritten Ausführungsform der Halbleiterstruktur in einem dritten Prozessschritt gemäß der vierten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 8D einen schematischen Querschnitt der dritten Ausführungsform der Halbleiterstruktur,
  • 9A einen schematischen Querschnitt durch eine vierte Ausführungsform der Halbleiterstruktur in einem ersten Prozessschritt gemäß einer fünften Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 9B einen schematischen Querschnitt der vierten Ausführungsform der Halbleiterstruktur in einem zweiten Prozessschritt gemäß der fünften Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 9C einen schematischen Querschnitt der vierten Ausführungsform der Halbleiterstruktur in einem dritten Prozessschritt gemäß der fünften Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 9D einen schematischen Querschnitt der vierten Ausführungsform der Halbleiterstruktur,
  • 10A einen schematischen Querschnitt durch eine fünfte Ausführungsform der Halbleiterstruktur in einem ersten Prozessschritt gemäß einer sechsten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 10B einen schematischen Querschnitt der fünften Ausführungsform der Halbleiterstruktur in einem zweiten Prozessschritt gemäß der sechsten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 10C einen schematischen Querschnitt der fünften Ausführungsform der Halbleiterstruktur in einem dritten Prozessschritt gemäß der sechsten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 10D einen schematischen Querschnitt der fünften Ausführungsform der Halbleiterstruktur,
  • 11A einen schematischen Querschnitt der dritten Ausführungsform der Halbleiterstruktur in einem ersten Prozessschritt gemäß einer siebten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 11B einen schematischen Querschnitt der dritten Ausführungsform der Halbleiterstruktur in einem zweiten Prozessschritt gemäß der siebten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 11C einen schematischen Querschnitt durch die dritte Ausführungsform der Halbleiterstruktur
  • 12 einen schematischen Querschnitt durch eine sechste Ausführungsform der Halbleiterstruktur,
  • 13 einen schematischen Querschnitt der sechsten Ausführungsform der Halbleiterstruktur in einem ersten Prozessschritt gemäß einer achten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 14 einen schematischen Querschnitt durch eine siebte Ausführungsform der Halbleiterstruktur,
  • 15A einen schematischen Querschnitt der siebten Ausführungsform der Halbleiterstruktur in einem ersten Prozessschritt gemäß einer neunten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 15B einen schematischen Querschnitt der siebten Ausführungsform der Halbleiterstruktur in einem zweiten Prozessschritt gemäß der neunten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 15C einen schematischen Querschnitt der siebten Ausführungsform der Halbleiterstruktur in einem dritten Prozessschritt gemäß der neunten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 16 einen schematischen Querschnitt durch eine neunte Ausführungsform der Halbleiterstruktur.
  • Bezug nehmend auf die 1 bis 16 wird Silizium als halbleitendes Material für das Substrat, die vergrabene Schicht und die halbleitende Schicht genutzt, und Polysilizium wird als polykristallines halbleitendes Material genutzt. Die Nutzung anderer halbleitender Materialien liegt im Rahmen der Erfindung, sofern geeignete Materialkombinationen für die elektrische Isolation und elektrische Kontaktierung verfügbar sind.
  • In 1 ist ein schematischer Querschnitt durch eine erste Ausführungsform der erfindungsgemässen Halbleiterstruktur mit einer tiefen Grabenisolierung und einem Deep Trench Buried-Layer Kontakt dargestellt. In einem Halbleitersubstrat 1 von einem ersten Leitungstyp ist eine hoch dotierte vergrabene Schicht (Buried Layer) 2 von einem zweiten Leitungstyp ausgebildet. Darauf ist mittels Epitaxie eine zweite Halbleiterschicht 3 von einem dritten Leitungstyp abgeschieden. Der Bereich der einkristallinen Schicht 3 oberhalb der vergrabenen Schicht 2 bildet das aktive Gebiet 31, in dem die Bauelemente ausgebildet werden, die die vergrabene Schicht nutzen. Die Schritte zum Ausbilden der Bauelemente können sowohl vor als auch nach den Schritten des erfindungsgemässen Verfahrens erfolgen.
  • Die Halbleiterstruktur ist durch eine tiefen Grabenisolierung 62 (im Folgenden auch Isolation genannt) begrenzt, die verschiedene Schaltungselemente voneinander isoliert. Der Graben 6 (im Folgenden auch Isolationsstruktur, Isolierungs- oder Isolationsgraben genannt) hat eine Öffnungsweite bG und eine Tiefe dG, gemessen von der Oberfläche 32 der einkristallinen Halbleiter-Schicht 3. In der in 1 dargestellten Ausführungsform der erfindungsgemässen Halbleiter-Struktur sind die Seitenwände und der Boden des Grabens 6 mit einer dünnen dielektrischen Schicht 7 (im Folgenden auch dielektrische oder isolierende Schicht genannt) bedeckt, und der Graben 6 ist mit Poly-Silizium 11 (im Folgenden auch Poly-Silizium-Füllung oder Poly-Silizium-Schicht genannt) gefüllt.
  • Innerhalb eines Schaltungselementes ist der Kontakt zur vergrabenen Schicht 2 mittels eines Deep Trench Kontaktes 52 hergestellt, wobei das Loch 5 (im Folgenden auch Kontaktloch oder Kontaktstruktur genannt) eine Öffnungsweite bL und eine von der Oberfläche 32 der einkristallinen Halbleiter-Schicht 3 gemessene Tiefe dL aufweist und in der in 1 dargestellten Ausführungsform mit Poly-Silizium 11 vom zweiten Leitungstyp gefüllt ist. Die Tiefe des Kontaktloches 5 muss dabei so bemessen sein, dass das Kontaktloch 5 mindestens bis an die an die Halbleiterschicht 3 angrenzende Oberfläche der vergrabenen Schicht 2 heranreicht. Der Isolierungsgraben 6 soll dagegen wesentlich tiefer in das Halbleitersubstrat 1 reichen, um eine ausreichende Isolierung von benachbarten Schaltungselementen zu gewährleisten. Für den Fall, dass die vergrabene Halbleiterschicht auf der ganzen Oberfläche des Halbleitersubstrats ausgebildet ist, muss die Tiefe dG so ausgewählt sein, dass der Isolationsgraben die vergrabene Schicht vollständig unterbricht. Mit anderen Worten: der Isolationsgraben muss sich bis unterhalb der unteren Oberfläche der vergrabenen Schicht erstrecken.
  • Typische Werte für die Öffnungsweiten und die Tiefen des Kontaktlochs 5 und der Isolationsstruktur 6 sind: 0,1 bis 3 μm für die Weite bL des Lochs 5, 1 bis 20 μm für die Tiefe dL des Lochs 5, 0,5 bis 3 μm für die Weite bG des Grabens 6, und 5 bis 50 μm für die Tiefe dG des Grabens 6.
  • Bevorzugte Werte für die Öffnungsweiten und Tiefen des Kontaktlochs 5 und des Isolationsgrabens 6 sind: 1,0 bis 1,5 μm für die Öffnungsweite bL des Loches 5, 4 bis 8 μm für die Tiefe dL des Loches 5, 1,5 bis 2,5 μm für die Öffnungsweite bG des Grabens 6, und 10 bis 25 μm für die Tiefe dG des Grabens 6.
  • Besonders bevorzugte Werte für die Öffnungsweiten und Tiefen des Kontaktlochs 5 und des Isolationsgrabens 6 sind: ca. 1,5 μm für die Weite bL des Lochs 5, ca. 6 μm für die Tiefe dL des Lochs 5, ca. 2 μm für die Weite bG des Grabens 6, und ca. 20 μm für die Tiefe dG des Grabens 6.
  • Ein Vorteil der in 1 dargestellten erfindungsgemässen Halbleiter-Struktur ist die Poly-Silizium-Füllung 11 des Isolierungsgrabens 6, die mit einem definierten Potential verbunden werden kann.
  • In der 2 ist ausschnittsweise eine Draufsicht auf eine erfindungsgemässe Halbleiter-Struktur dargestellt. In der Halbleiter-Struktur, die das Halbleiter-Substrat 1, die vergrabene Schicht 2 und die einkristalline Halbleiter-Schicht 3 umfasst, befinden sich der Isolierungsgraben 6 und das Loch 5 für den Kontakt zur vergrabenen Schicht 2. Die vergrabene Schicht 2 kann sich auch bis zum Graben 6 oder darüber hinaus erstrecken, so dass der Graben 6 die vergrabene Schicht 2 begrenzt bzw. durchtrennt. Das Loch 5 weist eine Öffnungsweite bL und der Graben 6 eine Öffnungsweite (Breite) bG auf. Die Öffnungsweiten werden in Richtung 41 gemessen. Dabei ist die laterale Abmessung des Loches 5, die senkrecht zur Öffnungsweite bL des Loches 5 definiert ist, das heißt in Richtung 42 gemessen wird, mindestens halb so gross und höchstens doppelt so gross wie die Öffnungsweite bL des Loches 5. Die Länge des Isolierungsgrabens 6, das heisst die laterale Abmessung des Grabens 6, die senkrecht zur Öffnungsweite bG des Grabens 6 definiert ist, das heißt in Richtung 42 gemessen wird, ist dagegen mehr als doppelt so gross wie die Öffnungsweite bG des Grabens 6.
  • Zur Herstellung der in 1 dargestellten Halbleiter-Struktur ist insbesondere bevorzugt, dass das Kontaktloch 5 und der Isolierungsgraben 6 in einem gemeinsamen Ätzschritt erzeugt werden. In 3 ist die Abhängigkeit der in einer versuchsweisen Ausführung mit typischen Prozessparametern gemessenen geätzten Tiefen d des Kontaktloches 5 bzw. des Isolierungsgrabens 6 von den jeweiligen Öffnungsweiten b dargestellt. Dabei ergeben sich durch die unterschiedlichen Volumen verschiedene Tiefen für die Löcher und Gräben. Bei einer Breite des Loches 5 und des Grabens 6 von jeweils 2 μm wurde dabei ein Verhältnis der Tiefe des Loches 5 zur Tiefe des Grabens 6 von circa 0,7 gemessen. Durch eine geeignete Auswahl von Öffnungsweiten für das Kontaktloch 5 und den Isolierungsgraben 6 können die Tiefe des Loches 5 und des Grabens 6 und ihr Verhältnis zueinander den Erfordernissen der Halbleiter-Struktur angepasst werden. Insbesondere kann das Verhältnis weiter verringert werden. Die Absolut-Werte der Atztiefen werden dabei durch die Ätzzeit bestimmt.
  • In 4 sind anhand von schematischen Querschnitten durch die Halbleiterstruktur die ersten, für alle weiteren Ausführungsformen des erfindungsgemässen Verfahrens gleichen, Schritte des Herstellungsverfahrens dargestellt. 4A zeigt ein Halbleitersubstrat 1, in das eine hoch dotierte vergrabene Schicht 2 eingebracht ist. Darauf ist eine einkristalline Halbleiterschicht 3 abgeschieden. Auf der Halbleiterschicht 3 ist eine Hartmaske 4 aufgebracht, die beispielsweise eine Siliziumnitrid-, eine Oxid- und eine Polysiliziumschicht umfasst. Die Siliziumnitridschicht wird als Ätzstopp für das Entfernen der oberen Oxidmaske verwendet. Die Oxid- und Polysilizium-Schichten der Hartmaske 4 bieten bei der späteren Ätzung des Isolierungsgrabens 6 und des Kontaktloches 5 Vorteile bezüglich der Seitenwandschädigung. In die Hartmaske 4 werden mittels eines ersten Lithographieschrittes und einer anisotropen Ätzung das Loch 51 und der Graben 61 eingebracht.
  • Danach erfolgt die Übertragung der Strukturen in der Hartmaske 4 in die Halbleiterschicht 3 durch einen anisotropen Ätzschritt, wie in 4B dargestellt. Dabei wird auch die Hartmaske 4 zum Teil geätzt, so dass nach dem Ätzschritt nur noch beispielsweise die Siliziumnitridschicht vorhanden ist.
  • In den 5 bis 16 sind anhand von schematischen Querschnitten durch die Halbleiterstruktur weitere Schritte von Ausführungsformen des erfindungsgemäßen Verfahrens zur Herstellung der Halbleiterstruktur in verschiedenen Ausführungsformen dargestellt.
  • Dabei werden dicke oder dünne dielektrische Schichten abgeschieden, wobei nachfolgend unter einer dicken dielektrischen Schicht eine Schicht mit einer typischen Dicke von 1 bis 3 μm und unter einer dünnen dielektrischen Schicht eine Schicht mit einer typischen Dicke von 50 bis 1000 nm verstanden werden soll. Eine besonders bevorzugte Dicke einer dünnen dielektrischen Schicht beträgt 700 nm.
  • Isolierende (dielektrische) Schichten umfassen thermisches Siliziumoxid, beispielsweise mit einem TEOS-Verfahren abgeschiedes Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, AlOx, ZrOx, TiOx und andere oder Kombinationen daraus.
  • In 5 wird anschliessend an den Ätzschritt eine dicke dielektrische Schicht 8, beispielsweise aus Siliziumoxid, abgeschieden in der Art, dass das Loch 5 und der Graben 6 damit gefüllt sind (5A). Dabei kann es aufgrund des Abscheideverhaltens und des Aspektverhältnisses des Grabens 6 (Verhältnis von Tiefe dG zu Öffnungsweite bG) zur Bildung von Löchern in der abgeschiedenen dielektrischen Schicht 8 kommen, deren Auswirkungen bei der weiteren Prozessierung beachtet werden müssen.
  • Danach erfolgt ein Lithographieschritt und ein isotroper Ätzschritt zur Öffnung des Kontaktloches 5. Nach Entfernen der Fotoresistmaske werden Dotierstoffe vom zweiten Leitungstyp, beispielsweise durch das konforme Abscheiden einer hochdotierten Oxid-Schicht 9, bereitgestellt und thermisch eingetrieben. Vor dem Temperaturschritt wird üblicherweise auf der hochdotierten Schicht noch ein undotiertes Hilfsoxid (nicht dargestellt) abgeschieden, das die Ausdiffusion der Dotierstoffe in die Gasphase beim Temperaturschritt verhindert. Dieses Hilfsoxid wird später gemeinsam mit der hochdotierten Oxid-Schicht 9 entfernt. Das hier beschriebene Hilfsoxid wird in der gleichen Weise auch bei anderen, nachfolgend beschriebenen Ausführungsformen des erfindungsgemässen Verfahrens angewandt. Durch das thermische Eintreiben der Dotierstoffe entsteht in der einkristallinen Schicht 3 eine Diffusionszone 10, die das Kontaktloch 5 umgibt (5B). Die Bereitstellung der Dotierstoffe kann auch aus der Gasphase erfolgen.
  • Anschliessend werden die hochdotierte Oxid-Schicht 9 und die dicke dielektrische Schicht 8 isotrop entfernt. Nun wird eine dünne dielektrische Schicht 7, beispielsweise aus Siliziumoxid, konform abgeschieden, so dass sie die Oberflächen des Kontaktloches 5 und des Isolierungsgrabens 6 bedeckt, das Loch 5 und den Graben 6 jedoch nicht auffüllt. Das Loch 5 und der Graben 6 werden mit einer Poly-Silizium-Schicht 11 aufgefüllt, wobei das Füllverhalten von Poly-Silizium besser ist als das von beispielsweise mittels dem TEOS-Verfahren abgeschiedenem Siliziumoxid, so dass auch im Graben 6 eine geschlossene Poly-Silizium-Füllung ohne Löcher entsteht (5C).
  • In einem letzten Schritt werden die Poly-Silizium-Schicht 11, die dielektrische Schicht 7 sowie die restliche Hardmaske 4 anisotrop zurückgeätzt (Recess-Ätzung), so dass eine Halbleiter-Struktur entsteht, wie sie in 5D dargestellt ist.
  • Vorteile dieser Ausführungsform des erfindungsgemässen Verfahrens sind:
    • – Zu keiner Zeit der Prozessierung befindet sich Fotoresist innerhalb des Grabens 6. Das ist insoweit von Vorteil, da die Entfernung eines solchen Fotolackes aus tiefen Gräben mit kleiner Öffnungsweite aufwändig ist und verbleibende Reste die weitere Prozessierung und die erreichbaren Parameter der tiefen Grabenisolierung 62 ungünstig beeinflussen können.
    • – Es ist nur eine Poly-Silizium-Abscheidung notwendig.
  • Vorteile der entstandenen erfindungsgemässen Halbleiter-Struktur sind:
    • – Innerhalb des Isolierungsgrabens 6 befindet sich am Ende eine Poly-Silizium-Füllung 11, die mit einem definierten Potential verbunden werden kann.
    • – Die dielektrische Schicht 7 innerhalb des Kontaktloches 5 ermöglicht die Bereitstellung eines Grabenkondensators mit der Poly-Silizium-Schicht 11 im Kontaktloch 5 als erster Elektrode und dem Diffusionsgebiet 10 als zweiter Elektrode.
  • Eine weitere Ausführungsform des erfindungsgemässen Verfahrens ist in 6 dargestellt. Anschließend an die Ätzung des Loches 5 und des Isolierungsgrabens 6 wird eine dünne dielektrische Schicht 7, beispielsweise aus Siliziumoxid, auf der Oberfläche der noch vorhandenen Hartmaske 4 sowie konform im Kontaktloch 5 und im Isolierungsgraben 6 abgeschieden (6A). Damit bedeckt die Schicht 7 die Seitenwände und die Böden des Kontaktloches 5 und des Isolierungsgrabens 6.
  • Danach wird in einem Lithographieschritt und einem isotropen Ätzschritt die dielektrische Schicht 7 im Loch 5 entfernt. Nach Entfernen der Fotoresistmaske werden Dotierstoffe, beispielsweise durch das konforme Abscheiden einer hochdotierten Oxid-Schicht 9, bereitgestellt und thermisch eingetrieben. Dabei entsteht in der einkristallinen Schicht 3 eine Diffusionszone 10, die das Kontaktloch 5 umgibt (6B). Die Bereitstellung der Dotierstoffe kann auch aus der Gasphase erfolgen.
  • Anschliessend werden die hochdotierte Oxid-Schicht 9 und die dünne dielektrische Schicht 7 isotrop entfernt. Die weitere Prozessierung erfolgt wie bei dem oben beschriebenen Ausführungsbeispiel (vergleiche 5C und 5D). Es entsteht eine Halbleiter-Struktur, wie sie in 5D dargestellt ist.
  • Vorteilhaft gegenüber der in 5A dargestellten Verfahrensvariante ist, dass anfänglich nur eine dünne dielektrische Schicht 7 anstelle einer dicken dielektrischen Schicht 8 abgeschieden wird. Damit werden Probleme, die durch das Auftreten von Löchern in der dicken Schicht 8 entstehen können, vermieden. Die Dicke der Schicht 7 muss so bemessen sein, dass keine Dotierstoffe durch die Schicht 7 im Graben 6 während des thermischen Eintreibens hindurchdringen können.
  • In 7 ist eine weitere Ausführungsform des erfindungsgemässen Verfahrens dargestellt. Nach dem Ätzen des Loches 5 und des Grabens 6 wird eine dünne dielektrische Schicht 7, beispielsweise aus Siliziumoxid, konform abgeschieden. Sie befindet sich damit an den Oberflächen des Loches 5 und des Grabens 6 (7A).
  • In einem Lithographieschritt und einem isotropen Ätzschritt wird die Schicht 7 aus dem Loch 5 entfernt. Nach Entfernen der Fotoresistmaske wird eine Poly-Silizium-Schicht 11 vom zweiten Leitungstyp abgeschieden, die sowohl das Loch 5 als auch den Graben 6 füllt (7B). Nach dem anisotropen Recess-Ätzen der Poly-Silizium-Schicht 11, der dielektrischen Schicht 7 und der Hardmaske 4 erhält man die in 1 dargestellte Halbleiter-Struktur.
  • Ein Vorteil dieser Verfahrensvariante ist die geringe Anzahl von notwendigen Prozessschritten, insbesondere ist jeweils nur eine Abscheidung eines. Dielektrikums und von Poly-Silizium notwendig.
  • Anhand der 8 wird eine weitere Ausführungsform des erfindungsgemässen Verfahrens dargestellt. Dabei wird nach dem Ätzen des Loches 5 und des Grabens 6 eine dicke dielektrische Schicht 8, beispielsweise aus Siliziumoxid, abgeschieden, so dass das Loch 5 und der Graben 6 damit gefüllt sind (8A). Dabei kann es aufgrund des Abscheideverhaltens und des Aspektverhätnisses des Grabens 6 (Verhältnis von Tiefe dG zu Öffnungsweite bG) zur Bildung von Löchern in der abgeschiedenen dielektrischen Schicht 8 kommen, deren Auswirkungen bei der weiteren Prozessierung beachtet werden müssen.
  • Danach erfolgt ein Lithographieschritt und ein isotroper Ätzschritt zur Öffnung des Kontaktloches 5. Nach Entfernen des Fotoresistes wird eine Poly-Silizium-Schicht 11 vom zweiten Leitungstyp abgeschieden, die das Loch 5 vollständig füllt (8B).
  • Danach wird das Poly-Silizium 11 anisotrop und die dielektrische Schicht 8 isotrop zurückgeätzt. In dem nun wieder geöffneten Graben 6 wird konform eine dünne dielektrische Schicht 7 abgeschieden und anschliessend der restliche Graben mit einer Poly-Silizium-Schicht 11' von einem beliebigen Leitungstyp gefüllt (8C).
  • Nach dem anisotropen Recess-Ätzen der Poly-Silizium-Schicht 11', der dielektrischen Schicht 7 und der Hardmaske 4 erhält man die Halbleiter-Struktur wie in 1 dargestellt.
  • Vorteil dieser Ausführungsform des erfindungsgemässen Verfahrens ist das Vermeiden von Fotoresist im Graben 6.
  • In einer weiteren Ausführungsform des Verfahrens werden das Kontaktloch 5 und der Isolierungsgraben 6 nach der Ätzung mit einer dicken dielektrischen Schicht 8, beispielsweise aus Siliziumoxid, aufgefüllt (9A), wobei die oben beschriebenen Löcher in der Schicht 8 innerhalb des Grabens 6 auftreten können.
  • Mit einem Lithographieschritt und einer isotropen Ätzung wird das Kontaktloch 5 wieder geöffnet. Nach Entfernen der Fotolackmaske werden Dotierstoffe vom zweiten Leitungstyp bereitgestellt, beispielsweise indem eine hoch dotierte Oxidschicht 9 konform auf der Oberfläche und im Kontaktloch 5 abgeschieden wird. Auch hier können die Dotierstoffe aus der Gasphase bereitgestellt werden. Durch thermisches Eintreiben der Dotierstoffe entsteht in der Halbleiterschicht 3 ein hoch dotiertes Diffusionsgebiet 10 vom zweiten Leitungstyp, das das Kontaktloch 5 umgibt, wie in 9B dargestellt.
  • Anschließend wird die Oxidschicht 9 wieder von der Oberfläche der Halbleiterstruktur und aus dem Kontaktloch 5 entfernt und eine Poly-Silizium-Schicht 11 vom zweiten Leitungstyp abgeschieden, so dass das Kontaktloch 5 aufgefüllt wird (9C). Danach wird die Poly-Silizium-Schicht 11, die dielektrische Schicht 8 sowie die Hardmaske 4 anisotrop zurückgeätzt, so dass man die Halbleiter-Struktur in 9D erhält.
  • Vorteile dieser Verfahrensvariante sind das Vermeiden von Fotolack im Graben 6 und die nur einmalige Poly-Silizium-Abscheidung.
  • Ein Vorteil der sich ergebenden Halbleiter-Struktur ist der durch das Diffusionsgebiet 10 bedingte besonders gute Kontakt der Poly-Silizium-Schicht 11 im Kontaktloch 5 zur vergrabenen Schicht 2 und daraus folgend ein kleiner Einschaltwiderstand Ron.
  • In einer weiteren Ausführungsform des erfindungsgemässen Verfahrens wird nach der Ätzung des Loches 5 und des Grabens 6 zunächst konform eine dünne dielektrische Schicht 7, beispielsweise aus TEOS, sowie eine Poly-Silizium-Schicht 11 so abgeschieden, dass das Loch 5 und der Graben 6 vollständig gefüllt sind (10A). Da das Füllverhalten von Poly-Silizium besser als das von beispielsweise mittels dem TEOS-Verfahren abgeschiedenem Siliziumoxid ist, treten keine Probleme mit Löchern innerhalb des gefüllten Grabens 6 auf.
  • Durch einen Lithographieschritt und die anschliessende isotrope Ätzung der Poly-Silizium-Schicht 11 und der dielektrischen Schicht 7 wird das Kontaktloch 5 wieder geöffnet. Danach wird ein Diffusionsgebiet 10 vom zweiten Leitungstyp, das das Loch 5 umgibt, durch das thermische Eintreiben von Dotierstoffen aus beispielsweise einer konform abgeschiedenen hochdotierten Oxidschicht 9 erzeugt (10B). Die Bereitstellung der Dotierstoffe kann auch aus der Gasphase erfolgen.
  • Nach der isotropen Ätzung der Oxidschicht 9 wird eine zweite Poly-Silizium-Schicht 11' vom zweiten Leitungstyp abgeschieden und damit das Loch 5 gefüllt (10C). Abschliessend werden die beiden Poly-Silizium-Schichten 11' und 11 sowie die dielektrische Schicht 7 und die Reste der Hardmaske 4 anisotrop zurückgeätzt, so dass man die Halbleiter-Struktur, wie in 10D dargestellt, erhält.
  • Vorteilhaft gegenüber der anhand der 9 dargestellten Verfahrensvariante ist das Füllen des Grabens 6 mit einer konformen dielektrischen Schicht 7 und einer Poly-Silizium-Schicht 11, so dass Löcher in der Grabenfüllung vermieden werden.
  • Vorteile der so erhaltenen Halbleiter-Struktur sind der durch das Diffusionsgebiet 10 bedingte besonders gute Kontakt der Poly-Silizium-Schicht 11' im Kontaktloch 5 und die Poly-Silizium-Füllung 11 des Isolierungsgraben 6, die mit einem definierten Potential verbunden werden kann.
  • Alle der anhand der 5 bis 10 beschriebenen Verfahrensvarianten erfordern einen Lithographieschritt zum Öffnen des Kontaktloches 5. Anhand der 11 wird eine besondere Ausführungsform des erfindungsgemässen Verfahrens erläutert, bei der dieser Lithographieschritt entfällt.
  • Nach dem Ätzen des Loches 5 und des Grabens 6 wird zunächst eine Poly-Silizium-Schicht 11 vom zweiten Leitungstyp abgeschieden in der Art, dass das Loch 5 vollständig gefüllt, die Schicht 11 aber im Graben 6 nur die Oberfläche bedeckt, wie in 11A dargestellt. Dieser Unterschied im Abscheideverhalten ist durch die grössere Öffnungsweiten des Grabens 6 gegenüber der Öffnungsweite des Loches 5 begründet.
  • Bei einem anschliessenden isotropen Ätzen der Schicht 11 wird diese im Graben 6 vollständig entfernt, bleibt aber im Loch 5 erhalten. Danach wird konform eine dünne dielektrische Schicht 7, beispielsweise aus Siliziumoxid, sowie eine zweite Poly-Silizium-Schicht 11' abgeschieden, so dass der Graben 6 vollständig gefüllt ist (11B). Nach dem anisotropen Recess-Ätzen der Poly-Silizium-Schicht 11', der dielektrischen Schicht 7 und der Hardmaske 4 erhält man die Halbleiter-Struktur, wie in 11C dargestellt.
  • Vorteile dieser Verfahrensvariante sind die Einsparung einer Lithographieebene und eine minimale Anzahl von Prozessschritten.
  • Ein Vorteil der erhaltenen Halbleiter-Struktur ist die Poly-Silizium-Schicht 11' im Graben 6, die mit einem definierten Potential verbunden werden kann.
  • 12 ist ein schematischer Querschnitt durch eine andere Ausführungsform der Halbleiterstruktur gemäß der Erfindung.
  • 12 zeigt eine tiefe Grabenisolierung 62, einen Kontakt 72 zum Substrat (im Folgenden auch Substratkontakt oder tiefer Grabenkontakt genannt) und einen Kontakt 52 zur vergrabenen Schicht. Eine hochdotierte vergrabene Schicht 2 vom zweiten Leitungstyp ist in einem Halbleitersubstrat 1 von einem ersten Leitungstyp ausgebildet. Die vergrabene Schicht kann auf der gesamten Oberfläche des Halbleitersubstrats oder durch Nutzung einer Maske nur in bestimmten lateralen Bereichen des Halbleitersubstrats ausgebildet sein. Eine zweite halbleitende Schicht 3 von einem dritten Leitungstyp ist auf der Oberfläche des Halbleitersubstrats 1 und der vergrabenen Schicht 2 mittels Epitaxie ausgebildet. Der Bereich der einkristallinen Schicht 33 oberhalb der vergrabenen Schicht 2 bildet ein aktives Gebiet 31, in dem Schaltungselemente, die die vergrabene Schicht nutzen, ausgebildet sind. Diese Elemente oder Bauteile können bevor oder nach dem das erfindungsgemäße Herstellungsverfahren ausgeführt wurde, ausgebildet werden.
  • Die Halbleiterstruktur umfasst eine tiefe Grabenisolierung 62, die verschiedene Schaltungselemente lateral voneinander isoliert. Die Isolation 62 ist in einem Isolationsgraben 6 ausgebildet. Der Isolationsgraben 6 hat eine Öffnungsweite bG und eine Tiefe dG, wobei die Tiefe von der Oberfläche 32 der einkristallinen Halbleiterschicht 3 gemessen wird. Die Seitenwände des Grabens 6 sind mit einer isolierenden Schicht 7 bedeckt. Der Graben 6 ist mit einer Polysiliziumschicht 11' vom ersten Leitungstyp gefüllt, wodurch der Kontakt 72 zum Halbleitersubstrat 1 ausgebildet ist.
  • Der Kontakt zur vergrabenen Schicht 2 innerhalb eines Schaltungselements ist durch den Kontakt 52 realisiert. Der Kontakt 52 ist in einer Kontaktstruktur 5 ausgebildet. Die Kontaktstruktur 5 hat eine Öffnungsweite bK und eine Tiefe dK, wobei die Tiefe dK von der Oberfläche 32 aus gemessen ist. In der in der 12 dargestellten Ausführungsform ist die Kontaktstruktur 5 mit einer Polysiliziumschicht 11 vom zweiten Leitungstyp gefüllt.
  • Die Kontaktstruktur 5 kann eine beliebige Form aufweisen, beispielsweise die Form eines Loches oder die Form eines Grabens.
  • Vorteile der Halbleiterstruktur, die in 12 dargestellt ist, sind der geringe Platzbedarf, der für den Kontakt zum Substrat 1 und zur vergrabenen Schicht 2 und für die laterale Isolation verschiedener Bereiche der Halbleiterstruktur benötigt wird. Ein anderer Vorteil ist der niedrige Widerstand des Substratkontakts 72 und des Kontakts 52 zur vergrabenen Schicht.
  • In 13 ist eine Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung der in 12 dargestellten Halbleiterstruktur dargestellt. Der Graben 6 und die Kontaktstruktur 5 sind in der Oberfläche der Halbleiterstruktur ausgebildet. Dies kann beispielsweise durch das Ausführen der Prozessschritte, die mit Bezug auf 4 erläutert wurden, realisiert werden. Jedoch können auch andere Verfahren zur Herstellung des Grabens 6 und der Kontaktstruktur 5 möglich sein. Die Kontaktstruktur 5 wird vollständig mit einer Polysiliziumschicht vom zweiten Leitungstyp aufgefüllt. Eine dünne dielektrische Schicht 7 wird konform abgeschieden. Im Ergebnis sind die Oberfläche der Polysiliziumschicht 11, die die Kontaktstruktur 5 füllt, die Oberfläche der Hartmaske 4 und die Oberflächen des Grabens 6, das heißt die Seitenwände und der Boden des Grabens 6, von der Schicht 7 bedeckt. Die dielektrische Schicht 7 wird vom Boden des Grabens 6 mittels eines isotropen Ätzprozesses entfernt. Die sich ergebende Struktur ist in 13 dargestellt.
  • Nachfolgend wird eine Polysiliziumschicht 11' vom ersten Leitungstyp abgeschieden, die den Graben 6 vollständig auffüllt. Die Polysiliziumschicht 11', die dielektrische Schicht 7 und die Hartmaske 4 werden anisotrop zurückgeätzt, wodurch man die in 12 dargestellte Halbleiterstruktur erhält.
  • 14 ist ein schematischer Querschnitt durch eine weitere Ausführungsform der erfindungsgemäßen Halbleiterstruktur. 14 zeigt eine tiefe Grabenisolierung 62, einen tiefen Grabenkontakt 72 zum Substrat und einen Kontakt 52 zur vergrabenen Schicht. Die Halbleiter-Struktur umfasst einen Halbleiterschichtstapel aus einem Substrat 1, einer vergrabenen Schicht 2 und einer halbleitenden Schicht 3, wie er bereits unter Bezug auf 12 beschrieben wurde.
  • Die Halbleiterstruktur umfasst eine tiefe Grabenisolierung 62, die verschiedene Schaltungselemente lateral voneinander isoliert. Die Isolation 62 ist in einem Isolationsgraben 6 ausgebildet. Der Isolationsgraben 6 hat eine Weite bG und eine Tiefe dG, wobei die Tiefe von der Oberfläche 32 der einkristallinen halbleitenden Schicht 3 gemessen ist. Die Seitenwände des Grabens 6 sind von einer dielektrischen Schicht 7 bedeckt. Der Graben 6 ist vollständig mit einer Polysiliziumschicht 11 vom ersten Leitungstyp aufgefüllt, wodurch ein Kontakt 72 zum Halbleitersubstrat 1 ausgebildet ist.
  • Der Kontakt zur vergrabenen Schicht 2 innerhalb eines Schaltungselements ist durch den Kontakt 52 ausgebildet. Der Kontakt 52 ist in einer Kontaktstruktur 5 ausgebildet. Die Kontaktstruktur 5 hat ein Weite bK und eine Tiefe dK, wobei die Tiefe dK von der Oberfläche 32 aus gemessen wird. Eine dielektrische Schicht 7 bedeckt die Seitenwände der Kontaktstruktur 5. Am Boden der Kontaktstruktur 5 ist eine Metall-Halbleiter-Verbindung 12 (im Folgenden auch Silizid genannt) ausgebildet, um den Kontakt zur vergrabenen Schicht 2 herzustellen. Die Kontaktstruktur 5 ist mit Polysilizium 11 gefüllt. Das Silizid 12 kann TiSi, WSi, CoSi, TaSi, HfSi, HfSiOx oder andere Übergangsmetall-Halbleiter-Verbindungen umfassen. Des Weiteren können auch Verbindungen von Silizium mit anderen Übergangsmetallen oder elektrisch leitfähige Nitride oder Carbide, wie z. B. TiN, WN, TanN, TaSiN, TiSiN, WC und TiC, sowie Graphit als oder anstelle des Silizides 12 verwendet werden.
  • Für den Fall dass das halbleitende Material des Substrats 1, der vergrabenen Schicht 2 oder der halbleitenden Schicht 3 nicht Silizium ist, kann das Silizid 12 eine Verbindung des genutzten halbleitenden Materials eines Metalls oder ein elektrisch leitfähiges Nitrid oder Carbid sein.
  • Die Kontaktstruktur 5 kann jede Form aufweisen, z. B. die Form eines Loches oder die Form eines Grabens.
  • Ein Verfahren zur Herstellung der in 14 dargestellten Halbleiterstruktur wird mit Bezug auf 15 erläutert. Die Kontaktstruktur 5 und der Isolationsgraben 6 sind in der Oberfläche der Halbleiterstruktur ausgebildet, beispielsweise wie mit Bezug auf 4 erläutert. Eine dünne dielektrische Schicht 7, z. B. TEOS, wird konform abgeschieden. Im Ergebnis bedeckt die Schicht 7 die Oberfläche der Hartmaske 4 und die Oberflächen der Kontaktstruktur 5 und des Grabens 6, d. h. die Seitenwände und den Boden der Kontaktstruktur 5 und des Grabens 6. Die Schicht 7 wird von der Oberfläche der Hartmaske 4 und von den Böden des Grabens 6 und der Kontaktstruktur 5 mittels eines anisotropen Ätzprozesses entfernt. Die daraus resultierende Struktur ist in 15A dargestellt.
  • Nachfolgend wird eine metallische Schicht 13 auf der Oberfläche der Hartmaske 4 und der Oberfläche der Kontaktstruktur 5 und des Grabens 6 abgeschieden. Die metallische Schicht 13 umfasst Ti, W, Co, Ta, Hf oder andere oder Nitride oder Carbide dieser Metalle oder Graphit. Da die Abscheidung von metallischen Schichten innerhalb tiefer Gräben mit einem hohen Aspektverhältnis (das heißt einem großen Verhältnis der Tiefe zur Öffnungsweite) schwierig ist, kann die metallische Schicht 13 auch nur teilweise auf den Seitenwänden des Grabens 6 abgeschieden werden. Im Ergebnis ist nur ein oberer Teil der Seitenwände des Grabens 6 durch die metallische Schicht 13 bedeckt, so dass der Boden des Grabens 6 unbedeckt bleibt, wie in 15 gezeigt. Die metallische Schicht 13 ist an den Seitenwänden und dem Boden der Kontaktstruktur abgeschieden. Ein Silizid wird in den Bereichen, in denen die metallische Schicht 13 halbleitendes Material kontaktiert, beispielsweise am Boden der Kontaktstruktur 5, ausgebildet. Die sich daraus ergebende Struktur ist in 15B dargestellt.
  • Nachfolgend wird die metallische Schicht 13 entfernt, wobei das Silizid 12 am Boden der Kontaktstruktur 5 verbleibt. Eine Polysiliziumschicht 11 vom ersten Leitungstyp wird auf der Oberfläche der Hartmaske 4 und den Oberflächen der Kontaktstruktur 5 und des Grabens 6 abgeschieden, wobei die Kontaktstruktur 5 und der Graben 6 aufgefüllt werden (15C). Die Polysiliziumschicht 11 und die verbliebene Hartmaske 4 werden anisotrop zurückgeätzt, so dass man die in 14 dargestellte Halbleiterstruktur erhält.
  • Für kleine Aspektverhältnisse des Grabens 6 (kleiner als 6) kann die metallische Schicht 13 den Boden des Grabens 6 bedecken. Es ist jedoch auch möglich, mittels CVD-Verfahren die metallische Schicht 13 auch auf dem Boden von tiefen Gräben mit einem hohen Aspektverhältnis abzuscheiden. Bedeckt die metallische Schicht 13 auch den Boden des Grabens 6, so wird das Silizid 12 auch am Boden des Grabens 6 ausgebildet. In diesem Falle kann der Leitungstyp der Polysiliziumschicht 11 frei gewählt werden.
  • Vorteile des mit Bezug auf 15 beschriebenen Verfahrens sind die kleine Anzahl der Prozessschritte und die Möglichkeit der Kontaktierung von halbleitenden Schichten mit unterschiedlichem Leitungstyp mit nur einer Polysiliziumschicht. Damit können Prozessschritte und Kosten eingespart werden, während man eine Halbleiterstruktur, die einen niedrigen Kontaktwiderstand zum Substrat 1 und zur vergrabenen Schicht 2 aufweist und nur einen geringen Platzbedarf hat, erhält.
  • Der Substratkontakt 72 und der Kontakt 52 zur vergrabenen Schicht, die ein Silizid 12 umfassen, können auch nach der Fertigstellung der Frontendprozesse (FEOL), d. h. nach Beendigung der Halbleiterprozesse, ausgebildet werden. Dies kann von Vorteil sein, da das Silizid 12 möglicherweise für längere Hochtemperaturschritte, die ein Teil der FEOL Prozesse bilden, wie beispielsweise Hochtemperaturwärmebehandlungen, nicht stabil genug ist.
  • 16 ist ein schematischer Querschnitt durch eine andere Ausführungsform der erfindungsgemäßen Halbleiterstruktur. 16 zeigt eine tiefe Grabenisolierung 62, einen tiefen Grabenkontakt 72 zum Substrat und einen Kontakt 52 zur vergrabenen Schicht. Die Halbleiter-Struktur umfasst einen Halbleiterschichtstapel aus einem Substrat 1, einer vergrabenen Schicht 2 und einer halbleitenden Schicht 3, wie er bereits unter Bezug auf 12 beschrieben wurde.
  • Die Halbleiterstruktur umfasst eine tiefe Grabenisolierung 62, die verschiedene Schaltungselemente lateral voneinander isoliert. Die Isolation 62 ist in einem Isolierungsgraben 6 ausgebildet. Der Isolationsgraben 6 hat eine Öffnungsweite bG und eine Tiefe dG, wobei die Tiefe von der Oberfläche 32 der einkristallinen halbleitenden Schicht 3 aus gemessen wird. Die Seitenwände des Grabens 6 sind mit einer dielektrischen Schicht 7 (isolierende Schicht) bedeckt. Der Graben 6 ist vollständig mit einem leitenden Material 14 gefüllt, wodurch der Kontakt 72 zum Halbleitersubstrat 1 ausgebildet ist.
  • Der Kontakt zur vergrabenen Schicht 2 innerhalb eines Schaltungselements wird durch den Kontakt 52 gebildet. Der Kontakt 52 ist in einer Kontaktstruktur 5 ausgebildet. Die Kontaktstruktur 5 hat eine Öffnungsweise bK und eine Tiefe dK, wobei die Tiefe dK von der Oberfläche 32 aus gemessen wird. Eine dielektrische Schicht 7 bedeckt die Seitenwände der Kontaktstruktur, die vollständig mit dem leitenden Material 14 gefüllt ist.
  • Das leitende Material 14 kann Ti, W, Co, Al, Cu, Graphit, elektrisch leitende Nitride oder Carbide und andere umfassen. Es ist ebenso möglich, Schichten aus verschiedenen leitenden Materialien 14 zu kombinieren, um die Kontaktstruktur 5 oder den Graben 6 vollständig zu füllen.
  • Ein Verfahren zur Herstellung der in 16 dargestellten Halbleiterstruktur wird nachfolgend erläutert. Die Kontaktstruktur 5 und der Isolationsgraben 6 werden in der Oberfläche der Halbleiterstruktur ausgebildet, beispielsweise wie mit Bezug auf 4 erläutert. Eine dünne dielektrische Schicht 7, z. B. aus TEOS, wird konform auf der Oberfläche der Hartmaske 4 und den Oberflächen der Kontaktstruktur 5 und des Grabens 6 abgeschieden. Die Schicht 7 bedeckt die Seitenwände und den Boden der Kontaktstruktur 5 und des Grabens 6. Die Schicht 7 wird von der Oberfläche der Hartmaske 4 und von den Böden des Grabens 6 und der Kontaktstruktur 5 mittels eines anisotropen Ätzprozesses entfernt. Die resultierende Struktur ist in 15A dargestellt.
  • Nachfolgend wird ein leitendes Material 14 abgeschieden. Das leitende Material 14 bedeckt die Oberfläche der Hartmaske 4 und füllt vollständig die Kontaktstruktur 5 und den Graben 6. Für den Fall, dass das Aspektverhältnis des Grabens 6 hoch ist (höher als 6), kann das leitende Material 14 mittels CVD Verfahren abgeschieden werden. Das leitende Material 14 und die verbleibende Hartmaske 4 werden anisotrop zurückgeätzt, wodurch man die in 16 dargestellte Halbleiterstruktur erhält.
  • Vorteile des vorstehend beschriebenen Verfahrens sind die kleine Anzahl der Prozessschritte und die Möglichkeit der Kontaktierung von Halbleiterschichten mit verschiedenem Leitungstyp mit nur einem leitenden Material. Damit können Prozessschritte und Kosten eingespart werden, während man eine Halbleiterstruktur erhält, die einen niedrigen Kontaktwiderstand zum Substrat 1 und zur vergrabenen Schicht 2 aufweist und nur einen geringen Platzbedarf hat.
  • Die vorstehend beschriebenen Verfahren zur Herstellung eines Substratkontakts und eines Kontakts zur vergrabenen Schicht können für Halbleiterstrukturen, die einen Isolationsgraben und ein Kontaktloch umfassen, ausgeführt werden. Beispielsweise kann die Öffnungsweite des Kontaktlochs kleiner als die Öffnungsweite des Isolationsgrabens sein. Des Weiteren kann die Tiefe des Kontaktlochs kleiner als die Tiefe des Isolationsgrabens sein.
  • Jedoch können die Verfahren zur Herstellung eines Substratkontakts und eines Kontakts zur vergrabenen Schicht auch für Halbleiterstrukturen, die einen Isolationsgraben und eine Kontaktstruktur mit einer anderen Form und/oder mit anderen Dimensionen umfassen, ausgeführt werden. Damit kann eine unbegrenzte Zahl von Kontakten zu verschiedenen halbleitenden Schichten mit verschiedenen Leitungstypen und/oder mit verschiedenen Tiefen, gemessen von der Oberfläche der Halbleiterstruktur aus, zur Verfügung gestellt werden, wobei nur ein elektrisch leitendes Material verwendet wird.
  • Verschiedene Möglichkeiten zur Kombination der Verfahrensschritte der vorstehend beschriebenen Ausführungsformen des erfindungsgemäßen Verfahrens sind möglich. Damit kann ein Verfahren zur Herstellung einer Halbleiterstruktur, das geeignete Verfahrensschritte umfasst, in Übereinstimmung mit den gewünschten Eigenschaften der Halbleiterstruktur und in Übereinstimmung mit anderen Erfordernissen des Prozesses zur Verfügung gestellt werden. Damit können optimale Variationen des Herstellungsverfahrens der Halbleiterstruktur und der Halbleiterstruktur selbst ausgewählt werden.
  • Insbesondere können einige Abscheideprozesse, wie beispielsweise die Abscheidung der dielektrischen Schichten und der Polysiliziumschichten oder anderer leitender Schichten, während der Herstellung der Isolation 62, des Kontaktes 72 zum Substrat und des Kontaktes 52 zur vergrabenen Schicht gleichzeitig ausgeführt werden.
  • Jede der beschriebenen Ausführungsformen des erfindungsgemässen Verfahrens sowie der damit herstellbaren erfindungsgemässen Halbleiter-Struktur weist spezifische Eigenschaften auf. Je nach Anforderungen an die herzustellende Halbleiter-Struktur und den verfügbaren Prozessbedingungen sowie weiteren Randbedingungen kann damit aus den beschriebenen Ausführungsformen die optimale Variante gewählt werden. Selbstverständlich sind auch weitere Verfahrensvarianten möglich und liegen im Rahmen der vorliegenden Erfindung.
  • Halbleiterstruktur und Verfahren zur Herstellung der Struktur
  • Bezugszeichenliste
    • 1
    Halbleiter-Substrat
    2
    vergrabene Schicht (Buried Layer)
    3
    einkristalline Halbleiter-Schicht
    4
    Hartmaske
    5
    Loch
    6
    Graben
    7
    dünne dielektrische Schicht
    8
    dicke dielektrische Schicht
    9
    hochdotierte Oxid-Schicht
    10
    Diffusionsgebiet
    11
    Poly-Silizium
    11'
    zweite Poly-Silizium-Schicht
    12
    Metall-Halbleiter-Verbindung
    13
    metallische Schicht
    14
    elektrisch leitendes Material
    31
    aktives Gebiet
    32
    Oberfläche der einkristallinen Halbleiter-Schicht
    41
    erste laterale Richtung
    42
    zweite laterale Richtung
    51
    Loch in der Hartmaske
    52
    Kontakt zur vergrabenen Schicht
    61
    Graben in der Hartmaske
    62
    tiefe Grabenisolierung
    72
    Kontakt zum Substrat
    bL
    Öffnungsweite des Kontaktloches
    bG
    Öffnungsweite des Isolierungsgrabens
    bK
    Öffnungsweite der Kontaktstruktur
    dL
    Tiefe des Kontaktloches
    dG
    Tiefe des Isolierungsgrabens
    dK
    Tiefe der Kontaktstruktur

Claims (31)

  1. Verfahren zur Herstellung einer Halbleiter-Struktur mit den Schritten: – Bereitstellen eines Halbleiter-Schichtstapels, der ein Halbleiter-Substrat (1) von einem ersten Leitungstyp, eine hochdotierte vergrabene Schicht (2) von einem zweiten Leitungstyp und eine darauf angeordnete einkristalline Halbleiter-Schicht (3) von einem dritten Leitungstyp umfasst, – Herstellen einer tiefen Grabenisolierung (62) zwischen verschiedenen lateralen Bereichen der Halbleiter-Struktur und – Herstellen eines niederohmigen Kontaktes (52) zu der vergrabenen Schicht (2), dadurch gekennzeichnet, dass der Schritt zur Herstellung der Grabenisolierung die Ätzung eines Grabens (6) und der Schritt zur Herstellung des Kontaktes zur vergrabenen Schicht (2) die Ätzung eines Loches (5) in die Oberfläche (32) der einkristallinen Halbleiter-Schicht (3) umfassen, wobei die Öffnungsweite des Grabens (6) größer als die Öffnungsweite des Loches (5) ist und die Tiefe des Grabens (6) größer als die Tiefe des Loches (5) ist, der Graben (6) und das Loch (5) in einem gemeinsamen Trockenätzschritt erzeugt werden und das Verfahren einen Schritt zum Auswählen eines Verhältnisses der Öffnungsweiten des Grabens (6) und des Loches (5) entsprechend des gewünschten Verhältnisses der Tiefe des geätzten Loches (5) zur Tiefe des geätzten Grabens (6) umfasst.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleiter-Substrat (1) und die einkristalline Halbleiter-Schicht (3) Silizium umfassen.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das Verhältnis der Tiefe des Loches (5) zur Tiefe des Grabens (6) kleiner als 0,8 ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Loch (5) mit Poly-Silizium (11) vom zweiten Leitungstyp gefüllt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, gekennzeichnet durch die Schritte: – Bereitstellen von Dotierstoffen aus einem Gas oder durch das Abscheiden einer hochdotierten Oxid-Schicht (9) im Loch (5), und – Herstellen eines das Loch (5) umgebenden Diffusionsgebietes (10) durch thermisches Eintreiben der Dotierstoffe.
  6. Verfahren nach Anspruch 5, gekennzeichnet durch die Schritte: – Abscheiden einer dielektrischen Schicht im Loch (5), und – Auffüllen des Loches (5) mit Poly-Silizium (11), wobei der Kontakt zur vergrabenen Schicht (2) durch das Diffusionsgebiet (10) realisiert wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Graben (6) mit einer dicken dielektrischen Schicht (8) gefüllt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 6, gekennzeichnet durch die Schritte: – Abscheiden einer dünnen dielektrischen Schicht (7) im Graben (6), und – Auffüllen des Grabens (6) mit Poly-Silizium (11).
  9. Verfahren nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, dass das Füllen des Grabens (6) und des Loches (5) in einem gemeinsamen Prozessschritt erfolgt.
  10. Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die Schritte: – Abscheiden eines Poly-Siliziums (11) vom zweiten Leitungstyp in dem Graben (6) und in dem Loch (5), – Isotropes Ätzen des Poly-Siliziums (11), so dass das Poly-Silizium (11) im Loch (5) erhalten bleibt, im Graben (6) jedoch entfernt wird, – Abscheiden einer dünnen dielektrischen Schicht (7), – Abscheiden einer zweiten Poly-Silizium-Schicht (11') zum Füllen des Grabens (6), – anisotropes Ätzen der zweiten Poly-Silizium-Schicht (11') und der dünnen dielektrischen Schicht (7).
  11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass innerhalb des Grabens (6) ein niederohmiger Kontakt (72) zum Substrat (1) hergestellt wird.
  12. Verfahren nach Anspruch 11, gekennzeichnet durch die Schritte: – Abscheiden einer dünnen dielektrischen Schicht (7) an den Seitenwänden des Grabens (6), wobei der Boden des Grabens (6) unbedeckt bleibt, und – Abscheiden eines Poly-Siliziums (11) vom ersten Leitungstyp zum Füllen des Grabens (6).
  13. Verfahren nach Anspruch 11, gekennzeichnet durch die Schritte: – Abscheiden einer dünnen dielektrischen Schicht (7) an den Seitenwänden des Grabens (6) und des Loches (5), wobei der Boden des Grabens (6) und der Boden des Loches (5) unbedeckt bleiben, – Abscheiden einer metallischen Schicht (13) zumindest am Boden des Grabens (6) und des Loches (5), – Ausbilden einer Metall-Halbleiterverbindung (12) am Boden des Grabens (6) und des Loches (5) und – Abscheiden eines Poly-Siliziums (11) zum Füllen des Grabens (6) und des Loches (5).
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das Abscheiden der dünnen dielektrischen Schicht (7) und der metallischen Schicht (13), das Ausbilden der Metall-Halbleiterverbindung (12) und das Abscheiden des Poly-Siliziums (11) im Graben (6) und im Loch (5) in einem gemeinsamen Prozessschritt erfolgt.
  15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die metallische Schicht (13) Ti, W, Co, Ta, Hf, andere Übergangsmetalle oder Graphit umfasst.
  16. Verfahren nach Anspruch 11, gekennzeichnet durch die Schritte: – Abscheiden einer dünnen dielektrischen Schicht (7) an den Seitenwänden des Grabens (6) und des Loches (5), wobei der Boden des Grabens (6) und der Boden des Loches (5) unbedeckt bleiben, und – Abscheiden eines elektrisch leitenden Materials (14) zum Füllen des Grabens (6) und des Loches (5).
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass das Abscheiden der dünnen dielektrischen Schicht (7) und des elektrisch leitenden Materials (14) im Graben (6) und im Loch (5) in einem gemeinsamen Prozessschritt erfolgt.
  18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass das elektrisch leitende Material (14) Ti, W, Co, Al, Cu, Graphit, elektrisch leitfähige Nitride, Carbide, Silizide oder Übergangsmetall-Verbindungen umfasst.
  19. Verfahren zur Herstellung einer Halbleiter-Struktur mit den Schritten: – Bereitstellen eines Halbleiter-Schichtstapels, der ein Halbleiter-Substrat (1) von einem ersten Leitungstyp, eine hochdotierte vergrabene Schicht (2) von einem zweiten Leitungstyp und eine darauf angeordnete einkristalline Halbleiter-Schicht (3) von einem dritten Leitungstyp umfasst, – Ausbilden eines Grabens (6) in der Oberfläche (32) der Halbleiter-Struktur zur lateralen Isolation verschiedener Bereiche der Halbleiter-Struktur, wobei sich der Graben (6) bis in das Substrat (1) erstreckt, – Abscheiden einer dünnen dielektrischen Schicht (7) an den Seitenwänden des Grabens (6), wobei der Boden des Grabens (6) unbedeckt bleibt, – Herstellen eines niederohmigen Kontaktes (72) zum Substrat (1) innerhalb des Grabens (6), – Ausbilden eines Loches (5) in der Oberfläche (32) der Halbleiter-Struktur, – Ausbilden eines das Loch (5) umgebenden Diffusionsgebietes (10) zum Kontaktieren der vergrabenen Schicht (2), wobei sich das Diffusionsgebiet (10) bis zur vergrabenen Schicht (2) erstreckt, – Abscheiden einer dielektrischen Schicht im Loch (5), und – Auffüllen des Loches (5) mit Polysilizium (11).
  20. Halbleiter-Struktur, umfassend – ein Halbleiter-Substrat (1) von einem ersten Leitungstyp, – eine hochdotierte vergrabene Schicht (2) von einem zweiten Leitungstyp, die zumindest in Teilen des Halbleiter-Substrates (1) ausgebildet ist, – eine einkristalline Halbleiter-Schicht (3) von einem dritten Leitungstyp, die auf dem Halbleiter-Substrat (1) und der vergrabenen Schicht (2) angeordnet ist, – eine tiefe Grabenisolierung (62) zwischen verschiedenen lateralen Bereichen der Halbleiter-Struktur und – einen niederohmigen Kontakt (52) zur vergrabenen Schicht (2), dadurch gekennzeichnet, dass die tiefe Grabenisolierung (62) durch einen Graben (6) ausgeführt ist, der niederohmige Kontakt (52) zur vergrabenen Schicht (2) durch ein Diffusionsgebiet (10), das ein in der Oberfläche der Halbleiterstruktur ausgebildetes Loch (5) umgibt, realisiert ist, wobei die Öffnungsweite des Grabens (6) größer als die Öffnungsweite des Loches (5) ist und die Tiefe des Grabens (6) größer als die Tiefe des Loches (5) ist, und dass die Seitenwände und der Boden des Loches (5) mit einer dielektrischen Schicht bedeckt sind und das Loch (5) mit Poly-Silizium (11) gefüllt ist.
  21. Halbleiter-Struktur nach Anspruch 20, dadurch gekennzeichnet, dass das Halbleiter-Material Silizium umfasst.
  22. Halbleiter-Struktur nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass das Verhältnis der Tiefe des Loches (5) zur Tiefe des Grabens (6) kleiner als 0,8 ist.
  23. Halbleiter-Struktur nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass der Graben (6) mit einer dicken dielektrischen Schicht (8) gefüllt ist.
  24. Halbleiter-Struktur nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass die Seitenwände und der Boden des Grabens (6) mit einer dünnen dielektrischen Schicht (7) bedeckt sind und der Graben (6) mit Poly-Silizium (11) gefüllt ist.
  25. Halbleiter-Struktur nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass die Halbleiter-Struktur einen Kontakt (72) zum Substrat (1) umfasst, der innerhalb des Grabens (6) ausgebildet ist.
  26. Halbleiter-Struktur nach Anspruch 25, dadurch gekennzeichnet, dass die Seitenwände des Grabens (6) mit einer dünnen dielektrischen Schicht (7) bedeckt sind und der Graben (6) mit Poly-Silizium (11) vom ersten Leitungstyp gefüllt ist.
  27. Halbleiter-Struktur nach Anspruch 25, dadurch gekennzeichnet, dass die Seitenwände des Grabens (6) mit einer dünnen dielektrischen Schicht (7) bedeckt sind, am Boden des Grabens (6) eine Metall-Halbleiter-Verbindung (12) ausgebildet ist und der Graben (6) mit Poly-Silizium (11) gefüllt ist.
  28. Halbleiter-Struktur nach Anspruch 27, dadurch gekennzeichnet, dass die Metall-Halbleiter-Verbindung (12) TiSi, WSi, CoSi, TaSi, HfSi, HfSiOx, andere Übergangsmetall-Halbleiter-Verbindungen, elektrisch leitfähige Nitride oder Carbide umfasst.
  29. Halbleiter-Struktur nach Anspruch 25, dadurch gekennzeichnet, dass die Seitenwände des Grabens (6) mit einer dünnen dielektrischen Schicht (7) bedeckt sind und der Graben (6) mit einem elektrisch leitenden Material (14) gefüllt ist.
  30. Halbleiter-Struktur nach Anspruch 29, dadurch gekennzeichnet, dass das elektrisch leitende Material (14) Ti, W, Co, Al, Cu, Graphit, elektrisch leitfähige Nitride, Carbide, Silizide oder Übergangsmetall-Verbindungen umfasst.
  31. Halbleiter-Struktur, umfassend – ein Halbleiter-Substrat (1) von einem ersten Leitungstyp, – eine hochdotierte vergrabene Schicht (2) von einem zweiten Leitungstyp, die zumindest in Teilen des Halbleiter-Substrates (1) ausgebildet ist, – eine einkristalline Halbleiter-Schicht (3) von einem dritten Leitungstyp, die auf dem Halbleiter-Substrat (1) und der vergrabenen Schicht (2) angeordnet ist, – eine tiefe Grabenisolierung (62) zwischen verschiedenen lateralen Bereichen der Halbleiter-Struktur, – einen niederohmigen Kontakt (72) zum Substrat (1) und – einen niederohmigen Kontakt (52) zur vergrabenen Schicht (2), dadurch gekennzeichnet, dass die tiefe Grabenisolierung (62) als ein Graben (6), der sich von der Oberfläche (32) der Halbleiter-Struktur bis in das Substrat (1) erstreckt, ausgeführt ist, der Kontakt (72) zum Substrat (1) innerhalb des Grabens (6) ausgebildet ist und der Kontakt (52) zur vergrabenen Schicht (2) durch ein Diffusionsgebiet (10), das ein in der Oberfläche der Halbleiterstruktur ausgebildetes Loch (5) umgibt und sich von der Oberfläche (32) der Halbleiter-Struktur bis zur vergrabenen Schicht (2) erstreckt, realisiert ist, wobei die Seitenwände und der Boden des Loches (5) mit einer dielektrischen Schicht bedeckt sind und das Loch (5) mit Poly-Silizium (11) gefüllt ist.
DE102006029682.6A 2005-06-29 2006-06-28 Halbleiterstruktur und Verfahren zur Herstellung der Struktur Expired - Fee Related DE102006029682B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006029682.6A DE102006029682B4 (de) 2005-06-29 2006-06-28 Halbleiterstruktur und Verfahren zur Herstellung der Struktur

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005030363 2005-06-29
DE102005030363.3 2005-06-29
DE102006029682.6A DE102006029682B4 (de) 2005-06-29 2006-06-28 Halbleiterstruktur und Verfahren zur Herstellung der Struktur

Publications (2)

Publication Number Publication Date
DE102006029682A1 DE102006029682A1 (de) 2007-01-11
DE102006029682B4 true DE102006029682B4 (de) 2015-01-08

Family

ID=37562736

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006029682.6A Expired - Fee Related DE102006029682B4 (de) 2005-06-29 2006-06-28 Halbleiterstruktur und Verfahren zur Herstellung der Struktur

Country Status (1)

Country Link
DE (1) DE102006029682B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010006996B4 (de) 2010-02-05 2017-08-24 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelements
US9401355B2 (en) 2011-12-16 2016-07-26 Infineon Technologies Ag Semiconductor device including a diode arranged in a trench
CN118016593A (zh) * 2024-04-09 2024-05-10 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320411A (en) * 1978-08-25 1982-03-16 Fujitsu Limited Integrated circuit with double dielectric isolation walls
EP0112489A1 (de) * 1982-11-18 1984-07-04 Kabushiki Kaisha Toshiba Halbleiterbauelement mit kompakter Isolation und Verfahren zu seiner Herstellung
US4688069A (en) * 1984-03-22 1987-08-18 International Business Machines Corporation Isolation for high density integrated circuits
JPS6324672A (ja) * 1986-07-16 1988-02-02 Nec Corp 半導体装置の製造方法
US4792834A (en) * 1984-01-20 1988-12-20 Kabushiki Kaisha Toshiba Semiconductor memory device with buried layer under groove capacitor
US4910572A (en) * 1985-07-19 1990-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US5021852A (en) * 1989-05-18 1991-06-04 Texas Instruments Incorporated Semiconductor integrated circuit device
EP0499403A2 (de) * 1991-02-13 1992-08-19 Nec Corporation Siliziumbipolartransistor und Herstellungsverfahren
US5614750A (en) * 1995-06-29 1997-03-25 Northern Telecom Limited Buried layer contact for an integrated circuit structure
US6114768A (en) * 1996-10-07 2000-09-05 Intersil Corporation Surface mount die by handle replacement
US6121102A (en) * 1997-03-18 2000-09-19 Telfonaktiebolaget Lm Ericsson Method of electrical connection through an isolation trench to form trench-isolated bipolar devices
EP1353368A1 (de) * 2002-04-11 2003-10-15 AMI Semiconductor Belgium BVBA Halbleiterstruktur und Herstellungsverfahren

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320411A (en) * 1978-08-25 1982-03-16 Fujitsu Limited Integrated circuit with double dielectric isolation walls
EP0112489A1 (de) * 1982-11-18 1984-07-04 Kabushiki Kaisha Toshiba Halbleiterbauelement mit kompakter Isolation und Verfahren zu seiner Herstellung
US4792834A (en) * 1984-01-20 1988-12-20 Kabushiki Kaisha Toshiba Semiconductor memory device with buried layer under groove capacitor
US4688069A (en) * 1984-03-22 1987-08-18 International Business Machines Corporation Isolation for high density integrated circuits
US4910572A (en) * 1985-07-19 1990-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
JPS6324672A (ja) * 1986-07-16 1988-02-02 Nec Corp 半導体装置の製造方法
US5021852A (en) * 1989-05-18 1991-06-04 Texas Instruments Incorporated Semiconductor integrated circuit device
EP0499403A2 (de) * 1991-02-13 1992-08-19 Nec Corporation Siliziumbipolartransistor und Herstellungsverfahren
US5614750A (en) * 1995-06-29 1997-03-25 Northern Telecom Limited Buried layer contact for an integrated circuit structure
US6114768A (en) * 1996-10-07 2000-09-05 Intersil Corporation Surface mount die by handle replacement
US6121102A (en) * 1997-03-18 2000-09-19 Telfonaktiebolaget Lm Ericsson Method of electrical connection through an isolation trench to form trench-isolated bipolar devices
EP1353368A1 (de) * 2002-04-11 2003-10-15 AMI Semiconductor Belgium BVBA Halbleiterstruktur und Herstellungsverfahren

Also Published As

Publication number Publication date
DE102006029682A1 (de) 2007-01-11

Similar Documents

Publication Publication Date Title
DE10107125B4 (de) Verfahren zum Ausbilden von Kontaktlöchern in einer integrierten Schaltungsvorrichtung durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildeter Kontakt in einer integrierten Schaltungsvorrichtung
DE102004005506B4 (de) Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
DE102005022306B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Fin-Feldeffekttransistor (FinFET)
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE112008002270B4 (de) Verfahren zur Herstellung von MOS-Strukturen mit einem geringeren Kontaktwiderstand
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005025951B4 (de) Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE102005063092B3 (de) Halbleiterbauelement mit einer Kontaktstruktur mit erhöhter Ätzselektivität
DE10328577A1 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE102008006960B4 (de) Halbleiterbauelement mit selbstjustierter Kontaktstruktur und Verfahren zur Herstellung
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
EP0993049A1 (de) Vertikaler Feldeffekttransistor mit ringförmigem Graben-Gate und Verfahren zu dessen Herstellung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE102005048036B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen
DE3855889T2 (de) Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
DE10120053A1 (de) Stressreduziertes Schichtsystem
DE102009039421A1 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102006025364B4 (de) Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens
DE10205077A1 (de) Halbleiterspeicherzelle mit einem Graben und einem planaren Auswahltransistor und Verfahren zu ihrer Herstellung
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE102006029682B4 (de) Halbleiterstruktur und Verfahren zur Herstellung der Struktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee