DE10229653A1

DE10229653A1 - Halbleitervorrichtung und Verfahren zu ihrer Harstellung

Info

Publication number: DE10229653A1
Application number: DE10229653A
Authority: DE
Inventors: Takashi Nakashima
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-11-22
Filing date: 2002-07-02
Publication date: 2003-06-12
Also published as: CN1421914A; US20030094669A1; JP2003158178A; KR20030043592A; TW546837B; US6750526B2

Abstract

Auf einem P·-·-Siliciumsubstrat (1) wird eine N·-·-Epitaxieschicht (3) ausgebildet. Es werden Gräben (6a, 6b) erzeugt, die die N·-·-Epitaxieschicht (3) durchdringen und bis zu einer vorgegebenen Tiefe des P·-·-Siliciumsubstrats (1) reichen. An den Seitenwänden der Gräben (6a, 6b) werden thermische Oxidfilme (9a, 9b) ausgebildet. Es werden vergrabene Polysiliciumfilme (10a, 10b) ausgebildet, die die Gräben (6a, 6b) ausfüllen. Um die N·-·-Epitaxieschichten (3a bis 3c) keiner Belastung auszusetzen, werden thermische Oxidfilme (9a, 9b) mit einer etwa konstanten Filmdicke, die von den Böden bis zu den Rändern der Öffnungen der Gräben (6a, 6b) reichen, ausgebildet. Dadurch kann eine Halbleitervorrichtung erhalten werden, in der ein Leckstrom verhindert wird.

Description

Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und der Verfahren zu ihrer Herstellung und insbesondere eine Halbleitervorrichtung mit einem Graben zur Isolation und ein Verfahren zu deren Herstellung.
Wenn mehrere vorgegebene Elemente wie etwa Bipolartransistoren, Register oder Kondensatoren in einer (im folgenden als IC bezeichneten) integrierten Halbleiterschaltung angebracht sind, werden derzeit eine Vielzahl von Isolationsstrukturen verwendet, um die Elemente elektrisch gegeneinander zu isolieren. Die am umfassendsten verwendete Isolationsstruktur beruht auf einem PN-Übergang.
In dieser Isolationsstruktur wird zwischen einem Gebiet, in dem Elemente ausgebildet sind (Elementausbildungsgebiet), und einem Isolationsgebiet, dessen Leitungstyp entgegengesetzt zu dem des Elementausbildungsgebiets ist, ein PN-Übergang ausgebildet. Daraufhin werden angrenzende Elementausbildungsgebiete durch Anlegen einer Sperrspannung an diesen PN-Übergang elektrisch gegeneinander isoliert.
In einer Bipolar-IC wird auf einem P^--Halbleitersubstrat eine N^--Epitaxieschicht wachsen gelassen. In diesem Fall muß eine P-Diffusionsschicht in Tiefenrichtung durch die Filmdicke der N^--Epitaxieschicht wachsen gelassen werden, um ein Isolationsgebiet auszubilden. Zu diesem Zeitpunkt breitet sich die P-Diffusionsschicht in Querrichtung etwa im gleichen Grad wie die Filmdicke der N^-Epitaxieschicht aus.
Somit muß durch Berücksichtigung des Betrages der Ausbreitung der obigen Diffusionsschicht in Querrichtung zwischen einem Elementausbildungsgebiet und einem Isolationsgebiet ein zusätzlicher Abstand sichergestellt werden. Insbesondere, da die N^-Epitaxieschicht in einem Transistor mit hoher Haltespannung dick gemacht werden muß, breitet sich das Isolationsgebiet weiter in Querrichtung aus, so daß die Fläche der Halbleitervorrichtung, die das Elementausbildungsgebiet und das Isolationsgebiet enthält, groß wird.
Um diesen Nachteil zu überwinden, wird in den vergangenen Jahren eine Grabenisolationsstruktur realisiert. In einer Grabenisolationsstruktur wird durch Eindringen in die N^- -Epitaxieschicht ein tiefer Graben erzeugt, der eine vorgegebene Tiefe in dem P^--Halbleitersubstrat erreicht, wobei dieser Graben mit einem Isolator ausgefüllt wird. Dementsprechend breitet sich eine Grabenisolationsstruktur anders als im Fall einer Isolationsstruktur, die auf einem PN-Übergang beruht, nicht in Querrichtung aus, so daß ein Grabenisolationsgebiet in der Weise ausgebildet wird, daß die vorgegebenen Abmessungen etwa erreicht werden, wobei die Integrationsdichte einer Halbleitervorrichtung stark erhöht werden kann.
Im folgenden wird als Herstellungsverfahren für eine Halbleitervorrichtung ein Herstellungsverfahren für eine Bipolar-IC mit einer Grabenisolationsstruktur, die einen NPN-Bipolartransistor enthält, beschrieben.
Wie in Fig. 60 gezeigt ist, wird zunächst auf einem P^- -Siliciumsubstrat 101 eine vergrabene N⁺-Schicht 102 ausgebildet. Nachfolgend wird in Übereinstimmung mit einem Epitaxieverfahren eine N^--Epitaxieschicht ausgebildet. Die Gräben 106a und 106b werden durch Ausführen vorgegebener photomechanischer und anderer Prozesse in der Weise erzeugt, daß sie die N^-- Epitaxieschicht durchdringen und somit bis zu einer vorgegebenen Tiefe im P^--Siliciumsubstrat 101 reichen. Dadurch wird die N^--Epitaxieschicht 103 in drei Gebiete, d. h. in die N^- Epitaxieschichten 103a bis 103c, unterteilt.
Nachfolgend werden während des Ätzens zur Zeit der Erzeugung der Gräben 106a und 106b erzeugte Reaktionsprodukte durch Ausführen eines vorgegebenen Naßätz- oder Reinigungsprozesses entfernt. Anschließend wird auf der Oberfläche der Gräben 106a und 106b ein (nicht gezeigter) thermischer Oxidfilm ausgebildet, der zu einem Opferoxidfilm wird.
Nachfolgend wird durch diesen thermischen Oxidfilm mit einer Beschleunigungsspannung von 50 keV und einem Dosierungsbetrag von 1 × 10¹⁴ cm^-2 Bor implantiert, wobei in den am Boden der Gräben 106a und 106b liegenden Gebieten des P^- -Siliciumsubstrats 101 die Kanalschnittschichten 108a und 108b ausgebildet werden. Anschließend wird der thermische Oxidfilm durch Naßätzen entfernt und ein thermischer Oxidfilm 109 ausgebildet.
Wie in Fig. 61 gezeigt ist, wird nachfolgend auf dem thermischen Oxidfilm 109 ein Polysiliciumfilm 110 ausgebildet, der die Gräben 106a und 106b ausfüllt. Wie in Fig. 62 gezeigt ist, werden nachfolgend durch Ausführen eines Ätzens auf der gesamten Oberfläche des Polysiliciumfilms 110 die vergrabenen Polysiliciumfilme 110a und 110b ausgebildet, so daß der Polysiliciumfilm 110 lediglich in den Gräben 106a und 106b verbleibt.
Wie in Fig. 63 gezeigt ist, wird nachfolgend der thermische Oxidfilm 109 durch Ausführen eines Naßätzens, um den auf den N^--Epitaxieschichten 103a bis 103c liegenden thermischen Oxidfilm 109 zu entfernen, lediglich in den Gräben 106a bis 106b zurückgelassen. Zu diesem Zeitpunkt wird das Ätzen auch auf den an den Seitenwänden in der Umgebung der Ränder der Öffnungen der Gräben 106a und 106b liegenden Abschnitten des thermischen Oxidfilms 109 ausgeführt, so daß entlang der Seitenwände in der Umgebung der Ränder der Öffnungen der Gräben 106a und 106b die Aussparungen 111a bis 111d erzeugt werden.
Wie in Fig. 64 gezeigt ist, wird nachfolgend durch Anwenden eines thermischen Oxidationsprozesses auf den N^- -Epitaxieschichten 103a bis 103c ein thermischer Oxidfilm 112 ausgebildet. Durch diesen thermischen Oxidationsprozeß wird auch die freiliegende Oberfläche der vergrabenen Polysiliciumfilme 110a und 110b oxidiert.
Dementsprechend wird die Oberfläche der vergrabenen Polysiliciumfilme 110a und 110b und der N^--Epitaxieschichten 103a bis 103c, die in den Aussparungen 111a bis 111d freiliegen, in den oberen Abschnitten der Gräben 106a und 106b ebenfalls oxidiert, so daß zwischen den vergrabenen Polysiliciumfilmen 110a, 110b und den N^--Epitaxieschichten 103a bis 103c die dicken Oxidfilme 109a und 109b ausgebildet werden. Daraufhin werden durch die Ausbildung der dicken Oxidfilme 109a und 109b im thermischen Oxidfilm 112 die Aussparungen 113a bis 113d erzeugt.
Wie in Fig. 65 gezeigt ist, werden nachfolgend mittels eines vorgegebenen Gasdiffusionsverfahrens eine Kollektor-Herausführungsschicht 114 und eine Basis-Herausführungsschicht 116 ausgebildet. Anschließend wird der thermische Oxidfilm 112 entfernt und ein neuer thermischer Oxidfilm 118 ausgebildet. Falls der thermische Oxidfilm 112 übermäßig geätzt wird, breiten sich die Aussparungen 113a bis 113d zu diesem Zeitpunkt aus, so daß während der thermischen Oxidation zum Zeitpunkt der Ausbildung des thermischen Oxidfilms 118 auf den Abschnitten dieser Aussparungen 113a bis 113d ein dickerer thermischer Oxidfilm ausgebildet wird.
Wie in Fig. 66 gezeigt ist, wird nachfolgend durch Implantieren beispielsweise von Bor-Ionen in die N^--Epitaxieschicht 103b mittels Ionenimplantationsverfahren eine Basis-Diffusionsschicht 121 ausgebildet. Zu diesem Zeitpunkt wird auch dann ein thermischer Oxidationsprozeß ausgeführt, wenn das Bor mittels thermischer Behandlung (Bor-Treiben) diffundieren gelassen wird, so daß die Filmdicke des thermischen Oxidfilms 118 größer wird.
Wie in Fig. 67 gezeigt ist, werden nachfolgend auf der N^-- Epitaxieschicht 103b eine Emitter-Diffusionsschicht 124a und eine Kollektor-Diffusionsschicht 124b ausgebildet. Anschließend werden beispielsweise die Metallsilicidschichten 127a bis 127c wie etwa aus TiSi₂, die Metallsperrschichten 128a bis 128c wie etwa aus TiN und die Metalldrähte 129a bis 129c wie etwa aus AlCu ausgebildet. Dadurch ist ein NPN-Transistor T fertiggestellt.
Allerdings wird festgestellt, daß in dem obenbeschriebenen Herstellungsverfahren für eine Halbleitervorrichtung das folgende Problem besteht. Das heißt, wenn zwischen der N^- -Epitaxieschicht 103a und der N^--Epitaxieschicht 103b oder zwischen der Epitaxieschicht 103b und der N^-Epitaxieschicht 103c jeweils vorgegebene Spannungen angelegt werden, wird festgestellt, daß ein verhältnismäßig großer Betrag des Leckstroms auftritt, mit dem Ergebnis, daß die in den jeweiligen N^- -Epitaxieschichten 103a bis 103c ausgebildeten Elemente nicht ausreichend elektrisch gegeneinander isoliert sein können.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung, in der ein Leckstrom verhindert wird, sowie ein Verfahren zu deren Herstellung zu schaffen, so daß die Halbleitervorrichtung die obenerwähnten Nachteile nicht besitzt.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleitervorrichtung nach Anspruch 1 bzw. durch ein Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 12 oder 18. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Die Erfinder haben Experimente zur Suche nach den Ursachen des Leckstroms wiederholt, wobei sie festgestellt haben, daß der Leckstrom dadurch stark verringert werden kann, daß verhindert wird, daß die in den Seitenwandabschnitten in der Umgebung der Ränder der Öffnungen der Gräben 106a und 106b zur Isolation erzeugten Aussparungen 113a bis 113d groß werden, und daß verhindert wird, daß die Filmdicke des thermischen Oxidfilms in diesen Abschnitten groß wird.

Daraufhin haben die Erfinder ermittelt, daß der Leckstrom durch eine lokale Belastung verursacht wird, die die N^- -Epitaxieschichten 113a bis 113c wegen der in den Aussparungen 113a bis 113d entlang der Seitenwände in der Umgebung der Ränder der Öffnungen der Gräben ausgebildeten verhältnismäßig dicken Siliciumoxidfilme erhalten.

Im folgenden werden eine Halbleitervorrichtung gemäß der Erfindung und ein Herstellungsverfahren für sie beschrieben.

Gemäß einem Aspekt der Erfindung ist die Halbleitervorrichtung mit einem Halbleitersubstrat von einem ersten Leitungstyp mit einer Hauptoberfläche, einer Schicht von einem zweiten Leitungstyp, einem Grabenabschnitt, einem Isolierfilm und einem vergrabenen Halbleitergebiet versehen. Die Schicht vom zweiten Leitungstyp ist auf der Hauptoberfläche des Halbleitersubstrats vom ersten Leitungstyp ausgebildet. Der Grabenabschnitt ist in der Weise erzeugt, daß er die Schicht vom zweiten Leitungstyp durchdringt und ein Gebiet des Halbleitersubstrats erreicht und die Schicht vom zweiten Leitungstyp in ein Elementausbildungsgebiet und in ein weiteres Elementausbildungsgebiet trennt. An den Seitenwänden des Grabenabschnitts ist der Isolierfilm ausgebildet. Auf dem Isolierfilm ist das vergrabene Halbleitergebiet in der Weise ausgebildet, daß es den Grabenabschnitt ausfüllt. Daraufhin ist der Isolierfilm in der Weise vom Boden des Grabenabschnitts bis zu den Rändern der Öffnung mit etwa gleichförmiger Filmdicke ausgebildet, so daß er für die Schicht vom zweiten Leitungstyp keine Belastung erzeugt.

Wegen dieser Struktur ist der Isolierfilm mit einer etwa gleichförmigen Dicke, der an den Seitenwänden des Grabenabschnitts ausgebildet ist, vom Boden des Grabenabschnitts bis zu den Rändern der Öffnung ausgebildet, so daß er für die Schicht vom zweiten Leitungstyp keine Belastung erzeugt, wodurch verhindert wird, daß die Schicht vom zweiten Leitungstyp von einer Belastung beeinflußt wird. Im Ergebnis kann der Leckstrom, der zwischen einem Elementausbildungsgebiet und einem weiteren Elementausbildungsgebiet auftritt, verringert werden, so daß die in den jeweiligen Elementausbildungsgebieten ausgebildeten Elemente elektrisch isoliert sein können.

Gemäß einem weiteren Aspekt der Erfindung wird ein Herstellungsverfahren für eine Halbleitervorrichtung mit den folgenden Schritten geschaffen. Auf einer Hauptoberfläche eines Halbleitersubstrats von einem ersten Leitungstyp wird eine Schicht von einem zweiten Leitungstyp ausgebildet. Es wird ein Grabenabschnitt erzeugt, der die Schicht vom zweiten Leitungstyp in ein Elementausbildungsgebiet und in ein weiteres Elementausbildungsgebiet trennt. Auf der Schicht vom zweiten Leitungstyp, die die in dem Grabenabschnitt freiliegenden Seitenwände enthält, wird ein erster Isolierfilm ausgebildet. Auf dem ersten Isolierfilm wird ein Halbleiterfilm ausgebildet, der den Grabenabschnitt ausfüllt. Es wird ein vergrabenes Halbleitergebiet ausgebildet, so daß der Halbleiterfilm in dem Grabenabschnitt verbleibt. Auf dem ersten Isolierfilm, der auf der Oberseite der Schicht vom zweiten Leitungstyp liegt, wird eine Wärmebehandlung ausgeführt und dadurch ein zweiter Isolierfilm ausgebildet, der dicker als der erste Isolierfilm ist.

Wegen dieses Herstellungsverfahrens wird auf dem ersten Isolierfilm, der auf der Schicht vom zweiten Leitungstyp ausgebildet ist, die die in dem Grabenabschnitt freiliegenden Seitenwände enthält, eine Wärmebehandlung ausgeführt, so daß im Vergleich zu dem in der Einleitung erwähnten Verfahren, in dem der zweite Isolierfilm nach Entfernen des ersten Isolierfilms, der auf der Schicht vom zweiten Leitungstyp liegt, ausgebildet wird, durch die Wärmebehandlung entlang der Seitenwände der Ränder der Öffnungen des Grabenabschnitts keine Aussparungen ausgebildet werden, so daß verhindert wird, daß ein Abschnitt des ersten Isolierfilms, der in diesem Abschnitt liegt, dicker wird. Dadurch wird vom Boden des Grabenabschnitts bis zu den Rändern der Öffnung ein Isolierfilm mit etwa gleichförmiger Dicke ausgebildet, so daß verhindert werden kann, daß eine Belastung die Schicht vom zweiten Leitungstyp beeinflußt. Im Ergebnis kann der zwischen einem Elementausbildungsgebiet und einem weiteren Elementausbildungsgebiet auftretende Leckstrom verringert werden, wodurch eine Halbleitervorrichtung erhalten wird, die die in den jeweiligen Elementausbildungsgebieten ausgebildeten Elemente fehlerfrei elektrisch isolieren kann.

Gemäß einem weiteren Aspekt der Erfindung wird ein weiteres Herstellungsverfahren für eine Halbleitervorrichtung mit den folgenden Schritten geschaffen. Auf einer Hauptoberfläche eines zweiten Halbleitersubstrats von einem ersten Leitungstyp wird eine Schicht von einem zweiten Leitungstyp ausgebildet. Es wird ein Grabenabschnitt erzeugt, der die Schicht vom zweiten Leitungstyp in ein Elementausbildungsgebiet und in ein weiteres Elementausbildungsgebiet teilt. Auf den in dem Grabenabschnitt freiliegenden Seitenwänden wird ein Oxidationssperrfilm ausgebildet. Auf dem Oxidationssperrfilm wird ein Halbleiterfilm ausgebildet, der den Grabenabschnitt ausfüllt. Es wird ein vergrabenes Halbleitergebiet ausgebildet, so daß der Halbleiterfilm in dem Grabenabschnitt verbleibt. Auf der Schicht vom zweiten Leitungstyp wird durch Ausführen einer Wärmebehandlung ein Isolierfilm ausgebildet.

Wegen dieses Herstellungsverfahrens wird auf den in dem Grabenabschnitt freiliegenden Seitenwänden ein Oxidationssperrfilm ausgebildet, so daß verhindert wird, daß der Abschnitt des Grabenabschnitts im oberen Abschnitt der Seitenwände zur Zeit der Wärmebehandlung oxidiert wird, so daß verhindert wird, daß die Schicht vom zweiten Leitungstyp durch die Belastung beeinflußt wird. Im Ergebnis wird eine Halbleitervorrichtung erhalten, bei der der zwischen einem Elementausbildungsgebiet und einem weiteren Elementausbildungsgebiet auftretende Leckstrom verringert werden kann, so daß die in den jeweiligen Elementausbildungsgebieten ausgebildeten Elemente fehlerfrei elektrisch isoliert sein können.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
Fig. 1-15 Querschnittsansichten aufeinanderfolgender Schritte eines Herstellungsverfahrens für eine Halbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung;
Fig. 16 ein schematisches Diagramm eines Weges eines Leckstroms in der ersten Ausführungsform;
Fig. 17 einen Graphen der Beziehung zwischen der zwischen den Epitaxieschichten angelegten Spannung und dem Leckstrom in der ersten Ausführungsform;
Fig. 18-25 Querschnittsansichten aufeinanderfolgender Schritte eines Herstellungsverfahrens für eine Halbleitervorrichtung gemäß der zweiten Ausführungsform der Erfindung;
Fig. 26-29 Querschnittsansichten aufeinanderfolgender Schritte eines Herstellungsverfahrens für eine Halbleitervorrichtung gemäß der dritten Ausführungsform der Erfindung;
Fig. 30-33 Querschnittsansichten aufeinanderfolgender Schritte eines Herstellungsverfahrens für eine Halbleitervorrichtung gemäß der vierten Ausführungsform der Erfindung;
Fig. 34-37 Querschnittsansichten aufeinanderfolgender Schritte eines Herstellungsverfahrens für eine Halbleitervorrichtung gemäß der fünften Ausführungsform der Erfindung;
Fig. 38-46 Querschnittsansichten aufeinanderfolgender Schritte eines Herstellungsverfahrens für eine Halbleitervorrichtung gemäß der sechsten Ausführungsform der Erfindung;
Fig. 47-58 Querschnittsansichten aufeinanderfolgender Schritte eines Herstellungsverfahrens für eine Halbleitervorrichtung gemäß einer siebenten Ausführungsform der Erfindung;
Fig. 59 eine Querschnittsansicht eines PN-Isolationstransistors im Vergleich zur Beschreibung der Wirkungen der in Fig. 58 gezeigten Halbleitervorrichtung gemäß der siebenten Ausführungsform; und
Fig. 60-67 die bereits erwähnten Querschnittsansichten aufeinanderfolgender Schritte eines Herstellungsverfahrens für eine Halbleitervorrichtung.

Erste Ausführungsform

Im folgenden werden ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung und eine in Übereinstimmung mit diesem Herstellungsverfahren erhaltene Halbleitervorrichtung beschrieben. Wie in Fig. 1 gezeigt ist, wird zunächst auf einem P^- -Siliciumsubstrat 1 eine vergrabene N⁺-Schicht 2 ausgebildet. Die vergrabene N⁺-Schicht 2 wird zu dem niederohmigen Abschnitt des Kollektors in einem NPN-Transistor. Die Tiefenausdehnung dieser vergrabenen N⁺-Schicht 2 beträgt etwa 5 µm.
Nachfolgend wird in Übereinstimmung mit einem Epitaxieverfahren eine N^--Epitaxieschicht 3 ausgebildet. Die vergrabene N⁺- Schicht 2 diffundiert während des Epitaxiewachstums nach oben, so daß sie das P^--Siliciumsubstrat 1 übersteigt. Die Filmdicke dieser N^--Epitaxieschicht 3 beträgt etwa 6 µm. Auf dieser N^--Epitaxieschicht 3 wird in Übereinstimmung mit einem Verfahren zur thermischen Oxidation ein thermischer Oxidfilm 4 ausgebildet, dessen Filmdicke etwa 0,5 µm beträgt. Auf diesem thermischen Oxidfilm 4 wird in Übereinstimmung mit einem CVD-Verfahren (Gasphasenabscheidung nach chemischem Verfahren) ein Siliciumoxidfilm 5 mit einer Filmdicke von etwa 1 µm ausgebildet.
Anschließend wird ein (nicht gezeigter) Photoresist aufgetragen und eine Strukturierung ausgeführt, so daß in dem Photoresist Öffnungen erzeugt werden, die über dem Gebiet liegen, in dem die Gräben zur Isolation erzeugt werden. Nachfolgend wird unter Verwendung des Photoresists als Maske ein reaktives anisotropes Ätzen ausgeführt, wodurch diejenigen Abschnitte des Siliciumoxidfilms 5 und des thermischen Oxidfilms 4, die über den Gebieten liegen, in denen die Gräben erzeugt werden, entfernt werden, so daß die Siliciumoxidfilme 5a bis 5c und 4a bis 4c ausgebildet werden, die zu einer Maske werden (siehe Fig. 2). Anschließend wird der Photoresist entfernt.
Wie in Fig. 2 gezeigt ist, wird nachfolgend unter Verwendung der Siliciumoxidfilme 5a bis 5c und 4a bis 4c als Maske ein reaktives anisotropes Ätzen ausgeführt, wodurch die Gräben 6a und 6c erzeugt werden, die die N^--Epitaxieschicht 3 durchdringen und somit bis in eine vorgegebene Tiefe in das P^- -Siliciumsubstrat 1 reichen. Die Tiefe dieser Gräben 6a und 6b beträgt etwa 15 µm.
Diese Gräben 6a und 6b werden zu Isolationsgebieten, die die N^-Epitaxieschicht 3 in drei N^--Epitaxieschichten 3a bis 3c trennen. Da das Ätzen an der Oberfläche der Seitenwandabschnitte der Öffnungen in den Siliciumoxidfilmen 5a bis 5c und 4a bis 4c während des Siliciumätzens zur Zeit der Erzeugung der Gräben 6a und 6b allmählich ausgeführt wird, besitzen diese Seitenwandabschnitte, die als Maske dienen, hier eine verjüngte Form. Anschließend werden ein Naßätzen und ein Reinigungsprozeß ausgeführt, wodurch die während des Siliciumätzens zur Zeit der Erzeugung der Gräben 6a und 6b erzeugten Reaktionsprodukte entfernt werden.
Wie in Fig. 3 gezeigt ist, werden nachfolgend in Übereinstimmung mit einem thermischen Oxidationsverfahren die Oxidfilme 7a und 7b ausgebildet, deren Filmdicke etwa 50 nm beträgt. Diese thermischen Oxidfilme 7a und 7b sind sogenannte Opferoxidfilme. Die Siliciumoberflächen der Seitenwände und der Böden der Gräben 6a und 6b, die während des Siliciumätzens beschädigt worden sind, werden oxidiert, so daß diese oxidierten Abschnitte nachfolgend entfernt werden.
Wie in Fig. 4 gezeigt ist, wird nachfolgend unter Verwendung der Siliciumoxidfilme 5a bis 5c und 4a bis 4c als Maske mit der Beschleunigungsspannung von 50 keV und dem Dosierungsbetrag von 1 × 10¹⁴ cm^-2 Bor implantiert, so daß in den an den Böden der Gräben 6a und 6b liegenden Gebieten des P^- -Siliciumsubstrats 1 die Kanalschnittschichten 8a und 8b ausgebildet werden.
Diese Kanalschnittschichten 8a und 8b werden deshalb ausgebildet, um die Ausbildung eines Leckstromwegs zwischen der N^-- Epitaxieschicht 3a und der N^--Epitaxieschicht 3b oder zwischen der N^--Epitaxieschicht 3b und der N^--Epitaxieschicht 3c zu verhindern. Nachfolgend wird ein Naßätzen ausgeführt, um die Siliciumoxidfilme 5a bis 5c, 4a bis 4c, 7a und 7b zu entfernen. Nachfolgend wird in Übereinstimmung mit einem thermischen Oxidationsverfahren ein thermischer Oxidfilm 9ausgebildet, dessen Filmdicke etwa 0,1 µm beträgt.
Wie in Fig. 5 gezeigt ist, wird nachfolgend auf dem thermischen Oxidfilm 9 ein Polysiliciumfilm 10 ausgebildet, dessen Filmdicke etwa 2 µm beträgt und der die Gräben 6a und 6b ausfüllt. Wie in Fig. 6 gezeigt ist, wird nachfolgend auf der gesamten Oberfläche des Polysiliciumfilms 10 ein Ätzen ausgeführt, wodurch die vergrabenen Polysiliciumfilme 10a und 10b ausgebildet werden, so daß die Polysiliciumfilme in den Gräben 6a und 6b verbleiben.
Das Ätzen wird auf der gesamten Oberfläche des Polysiliciumfilms 10 und dadurch auf ähnliche Weise auf dem freiliegenden thermischen Oxidfilm 9 ausgeführt, so daß die Filmdicke (die Dicke des verbleibenden Films) des thermischen Oxidfilms 9, der auf den N^--Epitaxieschichten 3a bis 3c verblieben ist, etwa 90 nm beträgt. Die Oberseiten der N^--Epitaxieschichten 3a bis 3c werden aber nicht freigelegt.
Falls zu einem Polysiliciumfilm Störstellen von einem vorgegebenen Leitungstyp hinzugefügt werden, steigt hier im Vergleich zu dem Fall, daß die Störstellen zu dem Polysiliciumfilm nicht hinzugefügt werden, der Betrag (die Filmdicke) des Polysiliciumfilms, der in einem nachfolgenden Oxidationsprozeß oxidiert wird. Wie unten beschrieben wird somit als Polysiliciumfilm 10 vorzugsweise ein Polysiliciumfilm verwendet, zu dem keine Störstellen hinzugefügt werden, um den Leckstrom dadurch zu verringern, daß verhindert wird, daß die Filmdicke des thermischen Oxidfilms in den oberen Abschnitten der Seitenwände der Gräben 6a und 6b steigt.
Wie in Fig. 7 gezeigt ist, wird nachfolgend durch Ausführen eines thermischen Oxidationsprozesses ein thermischer Oxidfilm 31 ausgebildet, um so die Dicke des thermischen Oxidfilms 9 zu erhöhen. Dieser thermische Oxidfilm 31 wird in der Weise ausgebildet, daß seine Filmdicke etwa 0,6 µm beträgt. Dieser thermische Oxidfilm 31 entspricht dem in der Einleitung erwähnten thermischen Oxidfilm 112.
Wie in Fig. 8 gezeigt ist, wird nachfolgend in Übereinstimmung mit einem Gasdiffusionsverfahren Phosphor in einen Kollektor-Herausführungsabschnitt 15 eingeführt, um eine Kollektor-Herausführungsschicht 14 auszubilden. Außerdem wird während der Zeit, während der der Phosphor diffundieren gelassen wird (Phosphor-Treiben), in Übereinstimmung mit einer Wärmebehandlung ein thermischer Oxidationsprozeß ausgeführt und dadurch in dem Kollektor-Herausführungsabschnitt 15 ein thermischer Oxidfilm mit einer Filmdicke von etwa 0,4 µm ausgebildet.
Die Phosphorgas-Diffusion wird hier dadurch realisiert, daß beispielsweise 10 bis 30 Minuten lang an dem Siliciumsubstrat (Wafer) eine Wärmebehandlung ausgeführt wird, während in einen Diffusionsofen bei einer Temperatur von beispielsweise etwa 1000°C ein kleiner Betrag (bis zu 1 l/min) PH₃-Gas, ein kleiner Betrag (bis zu 1 l/min) O₂-Gas und ein großer Betrag (bis zu 50 l/min) N₂-Gas einströmen gelassen werden.
Wie in Fig. 9 gezeigt ist, wird nachfolgend in Übereinstimmung mit einem Gasdiffusionsverfahren in einen Basis-Herausführungsabschnitt 17 Bor eingeführt, um eine Basis-Herausführungsschicht 16 auszubilden. Mittels Wärmebehandlung wird während der Zeitdauer, während der das Bor mittels Wärmebehandlung diffundieren gelassen wird (Bor-Treiben), ebenfalls ein thermischer Oxidprozeß ausgeführt und dadurch in einem Basis-Herausführungsabschnitt 17 ein thermischer Oxidfilm ausgebildet.
Die Bor-Gas-Diffusion wird hier dadurch realisiert, daß beispielsweise 10 bis 30 Minuten lang an dem Siliciumsubstrat (Wafer) eine Wärmebehandlung ausgeführt wird, während in einem Diffusionsofen bei einer Temperatur von beispielsweise 1000°C ein kleiner Betrag (bis zu 1 l/min) B₂H₆-Gas, ein kleiner Betrag (bis zu 1 l/min) O₂-Gas und ein großer Betrag (bis zu 50 l/min) N₂-Gas fließen gelassen werden.
Nachfolgend wird der thermische Oxidfilm 31 durch Ausführen des Ätzens an der gesamten Oberfläche des thermischen Oxidfilms 31 entfernt. Zu diesem Zeitpunkt ist sorgfältig darauf zu achten, daß durch Beschränken des Ätzens des thermischen Oxidfilms 31 auf den wenigstens erforderlichen Betrag die Aussparungen 32a bis 32b in den oberen Abschnitten der Seitenwände der Gräben 6a und 6b nicht zu groß werden dürfen. Somit müssen Ätzbedingungen angenommen werden, bei denen, falls die Abschnitte des thermischen Oxidfilms 31, die über einer in einem nachfolgenden Prozeß ausgebildeten Basis-Diefusionsschicht 21 liegen, entfernt werden können, die verbleibenden Abschnitte des thermischen Oxidfilms 31 in den anderen Gebieten vorhanden sein können.
Konkret wird vor dem Ätzen die Filmdicke des über der Basis- Diffusionsschicht 21 liegenden thermischen Oxidfilms 31 gemessen und aus deren Filmdicke und der Ätzrate die zum Entfernen des thermischen Oxidfilms 31 benötigte Ätzzeitdauer ermittelt und daraufhin das Ätzen in der Weise ausgeführt, daß keine über dieser Basis-Diffusionsschicht 21 liegenden Abschnitte des thermischen Oxidfilms 31 verbleiben, wodurch das Überätzen auf das Minimum verringert werden kann.
Wie in Fig. 10 gezeigt ist, wird anschließend durch Ausführen eines thermischen Oxidationsprozesses ein thermischer Oxidfilm 33 ausgebildet, dessen Filmdicke etwa 0,1 µm beträgt. Wie in Fig. 11 gezeigt ist, wird nachfolgend auf dem thermischen Oxidfilm 33 ein vorgegebener Photoresist 19 ausgebildet. Dieser Photoresist 19 wird als Maske zum Implantieren von Bor verwendet, wodurch in die Oberfläche der N^- -Epitaxieschicht 3b Bor-Ionen eingeführt werden.
Wie in Fig. 12 gezeigt ist, wird nachfolgend durch Diffundierenlassen des Bors (Bor-Treiben) mittels Wärmebehandlung der Photoresist 19 entfernt und eine Basisdiffusionsschicht 21 ausgebildet. Wie in Fig. 13 gezeigt ist, wird nachfolgend auf dem thermischen Oxidfilm 33 ein Photoresist 22 ausgebildet. Dieser Photoresist 22 wird als Maske zum Ausführen des vorgegebenen anisotropen Ätzens verwendet, wodurch die thermischen Oxidfilme 33 über den Gebieten, die zu einem Emitter-Gebiet und zu einem Kollektor-Gebiet werden, entfernt werden, so daß die Öffnungen 33a bzw. 33b erzeugt werden.
Nachfolgend werden durch Implantieren von Arsenionen 23 Arsenionen in die Oberfläche der N^--Epitaxieschicht 3b eingeführt. Nachfolgend wird der Photoresist 22 entfernt. Wie in Fig. 14 gezeigt ist, werden daraufhin durch Diffundierenlassen des Arsens (Arsentreiben) mittels Wärmebehandlung eine Emitter-Diffusionsschicht 24a und eine Kollektor-Kontaktschicht 24b ausgebildet.
Anschließend wird auf dem thermischen Oxidfilm 33 mittels CVD-Verfahren ein Siliciumoxidfilm 25 ausgebildet. Auf dem Siliciumoxidfilm 25 und auf dem thermischen Oxidfilm 33 werden ein vorgegebener photomechanischer Prozeß und ein Ätzen ausgeführt, wodurch ein Emitter-Kontaktloch 26a, ein Basis- Kontaktloch 26b bzw. ein Kollektor-Kontaktloch 26c erzeugt werden.
Wie in Fig. 15 gezeigt ist, werden nachfolgend die Metallsilicidschichten 27a bis 27c wie etwa aus TiSi₂, die Metallsperrschichten 28a bis 28c wie etwa aus TiN und die Metalldrähte 29a bis 29c wie etwa aus AlCu ausgebildet, womit ein NPN-Transistor T fertiggestellt wird.
Im Gegensatz zu dem in der Einleitung erwähnten Herstellungsverfahren für eine Halbleitervorrichtung, bei dem der auf den N^--Epitaxieschichten 103a bis 103c liegende thermische Oxidfilm 109 in dem in Fig. 63 gezeigten Schritt durch Ätzen entfernt wird, wird in den in den Fig. 6 und 7 gezeigten Schritten gemäß dem obenbeschriebenen Herstellungsverfahren an dem auf den N^--Epitaxieschichten 3a bis 3c liegenden thermischen Oxidfilm 9 keinerlei Ätzen ausgeführt.
Dadurch werden entlang der Seitenwände in der Umgebung der Ränder der Öffnungen der Grabenabschnitte 6a und 6b in dem in Fig. 6 gezeigten Schritt die in Fig. 63 gezeigten Aussparungen 111a bis 111d nicht erzeugt. Anders als in dem in der Einleitung erwähnten Herstellungsverfahren wird dadurch zum Zeitpunkt der thermischen Oxidationsverarbeitung, die in dem in Fig. 7 gezeigten Schritt zum Ausbilden des thermischen Oxidfilms 31 ausgeführt wird, verhindert, daß diejenigen Abschnitte der thermischen Oxidfilme 109a und 109b, die in der Umgebung der Öffnungen der Gräben 106a und 106b an den Seitenwänden liegen, wegen der Oxidation der Abschnitte der N^-- Epitaxieschichten 103a bis 103c und der Abschnitte der vergrabenen Polysiliciumfilme 110a und 110b, die in den Aussparungen 111a bis 111d freiliegen, dicker werden.
Dementsprechend werden die in dem an den Seitenwänden in der Umgebung der Ränder der Öffnungen der Gräben 6a und 6b liegenden thermischen Oxidfilm 31 ausgebildeten Aussparungen 32a bis 32d im Vergleich zu jenen in dem in der Einleitung erwähnten Herstellungsverfahren klein.
Daraufhin wird gemäß diesem Herstellungsverfahren für eine Halbleitervorrichtung das Ätzen an dem thermischen Oxidfilm 31 bis zu dem geforderten Mindestbetrag weiter ausgeführt, so daß der über der Basis-Diffusionsschicht 21 liegende Abschnitt des thermischen Oxidfilms 31 sofort nach dem in Fig. 9 gezeigten Schritt entfernt werden kann, während anschließend in dem in Fig. 10 gezeigten Schritt eine Wärmebehandlung zur Ausbildung des thermischen Oxidfilms 33 ausgeführt wird.
Dadurch wird in den im thermischen Oxidfilm 31 ausgebildeten Aussparungen 32a bis 32d kein übermäßiges Ätzen ausgeführt, so daß verhindert wird, daß die Aussparungen 32a bis 32d groß werden. Da verhindert wird, daß die Aussparungen 32a bis 32d groß werden, werden die im thermischen Oxidfilm 33 erzeugten Aussparungen 32a bis 32d ebenfalls klein.
Somit wird gemäß dem vorliegenden Herstellungsverfahren für eine Halbleitervorrichtung an dem auf den N^- -Epitaxieschichten 3a bis 3c liegenden thermischen Oxidfilm 9 keinerlei Ätzen ausgeführt, wodurch verhindert wird, daß entlang der Seitenwände in der Umgebung der Ränder der Öffnungen der Gräben 6a und 6b große Aussparungen erzeugt werden.
Dadurch wird verhindert, daß die an den Seitenwänden in der Umgebung der Ränder der Öffnungen liegenden Abschnitte des thermischen Oxidfilms 9a und 9b zum Zeitpunkt der Ausbildung des thermischen Oxidfilms 31 dick werden, so daß die Abschnitte 32a bis 32d, die in den an diesen Seitenwänden liegenden Abschnitten des thermischen Oxidfilms 31 auftreten, ebenfalls kleiner werden.
Da das vorgegebene Ätzen an dem thermischen Oxidfilm 31 bis zu dem geforderten Mindestbetrag ausgeführt wird, wird außerdem verhindert, daß die Aussparungen 32a bis 32d groß werden, so daß die in dem nachfolgend ausgebildeten thermischen Oxidfilm 33 auftretenden Aussparungen 32a bis 32d ebenfalls klein werden.
Dadurch werden die von den Böden der Gräben 6a und 6b bis zu den Rändern der Öffnungen verlaufenden thermischen Oxidfilme 9a und 9b in der Weise ausgebildet, daß sie in der fertigen Halbleitervorrichtung im wesentlichen eine gleichförmige Filmdicke besitzen.
Es wird eine Bewertung des Leckstroms in der auf die obenbeschriebenen Weise ausgebildeten Halbleitervorrichtung sowie in der in der Einleitung erwähnten Halbleitervorrichtung ausgeführt. Deren Ergebnis ist in den Fig. 16 und 17 gezeigt. Fig. 16 zeigt einen Weg (Pfeil) eines Leckstroms Icc, falls zwischen der N^--Epitaxieschicht 3a und der N^--Epitaxieschicht 3b, die elektrisch durch den Graben 6a isoliert sind, eine Spannung Vcc angelegt ist. Wie in Fig. 16 gezeigt ist, ist in der in der Einleitung erwähnten Halbleitervorrichtung eine Komponente L des Leckstroms, die durch den in der Umgebung der Ränder der Öffnung des Grabens 6a liegenden Abschnitt der N^--Epitaxieschicht 3a fließt, zu erkennen.
Wie in B aus Fig. 15 gezeigt ist, wird demgegenüber in der gemäß dem vorliegenden Herstellungsverfahren erhaltenen Halbleitervorrichtung verhindert, daß die Filmdicke des an den Seitenwänden in der Umgebung der Ränder der Öffnung der Gräben 6a liegenden thermischen Oxidfilms groß wird. Dadurch wird die Belastung auf die N^--Epitaxieschicht 3a in diesem Abschnitt verringert.
Im Ergebnis wird festgestellt, daß die Komponente L des über die N^--Epitaxieschicht in der Umgebung des Randes der Öffnung fließenden obenbeschriebenen Leckstroms verringert wird, wobei der Leckstrom Icc, wie in Fig. 17 gezeigt ist, in der vorliegenden Halbleitervorrichtung im Vergleich zu der in der Einleitung erwähnten Halbleitervorrichtung bei der gleichen angelegten Spannung Vcc verringert wird.
In Übereinstimmung mit der obigen Beschreibung wird erwartet, daß die von den Böden der Gräben 6a und 6b bis zu den Rändern der Öffnung verlaufenden thermischen Oxidfilme 9a und 9b mit etwa konstanter Filmdicke ausgebildet werden, so daß auf die N^--Epitaxieschichten 3a bis 3c keine Belastung ausgeübt wird.

Zweite Ausführungsform

Es werden ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß der zweiten Ausführungsform der Erfindung und eine in Übereinstimmung mit diesem Herstellungsverfahren erhaltene Halbleitervorrichtung beschrieben. Zunächst sind die Schritte bis zu dem in Fig. 18 gezeigten Schritt die gleichen wie die in den Fig. 1 bis 6 gezeigten, die in der ersten Ausführungsform beschrieben wurden. In dem in Fig. 18 gezeigten Schritt beträgt die Filmdicke des thermischen Oxidfilms 9 etwa 90 nm.
Wie in Fig. 19 gezeigt ist, wird nachfolgend auf dem thermischen Oxidfilm 9 ein Photoresist 41 ausgebildet. Dieser Photoresist 41 wird als Maske zum Einführen von Phosphor-Ionen 42 in einen Kollektor-Herausführungsabschnitt 43 verwendet. Durch Ausführen einer Wärmebehandlung zum Diffundierenlassen des Phosphors (Phosphor-Treiben) wird eine Kollektor-Herausführungsschicht ausgebildet. Hierbei ist es wünschenswert, diese Wärmebehandlung für das Phosphor-Treiben unter der Bedingung auszuführen, daß keine Oxidation stattfindet. Anschließend wird wie in Fig. 20 gezeigt eine Kollektor-Herausführungsschicht 43 ausgebildet.
Wie in Fig. 21 gezeigt ist, wird nachfolgend auf dem thermischen Oxidfilm 9 ein Photoresist 44 ausgebildet. Dieser Photoresist 44 wird als Maske zum Einführen von Bor-Ionen 45 in einen Basis-Herausführungsabschnitt 46 verwendet. Wie in Fig. 22 gezeigt ist, wird die Basis-Herausführungsschicht 46durch Ausführen einer Wärmebehandlung zum Diffundierenlassen des Bors (Bor-Treiben) ausgebildet. Hierbei wird die Wärmebehandlung für das Bor-Treiben vorzugsweise unter der Bedingung ausgeführt, daß keine Oxidation stattfindet.
Da der thermische Oxidfilm 9 verhältnismäßig dünn ist und nicht als Diffusionsmaske in einem Gasdiffusionsverfahren verwendet werden kann, werden die Kollektor-Herausführungsschicht 43 und die Basis-Herausführungsschicht 46 hier mittels Ionenimplantationsverfahren ausgebildet.
Wie in Fig. 23 gezeigt ist, wird nachfolgend der thermische Oxidfilm 9 durch Ausführen eines thermischen Oxidationsprozesses dicker gemacht und dadurch ein thermischer Oxidfilm 48 ausgebildet. Die Dicke dieses thermischen Oxidfilms 48 beträgt etwa 0,1 µm. Dieser in Fig. 23 gezeigte Schritt entspricht dem in Fig. 10 gezeigten Schritt, der in der ersten Ausführungsform beschrieben worden ist.
Anschließend werden der in Fig. 11 gezeigte Schritt und der in Fig. 12 gezeigte Schritt, die in der ersten Ausführungsform beschrieben wurden, ausgeführt, um die in Fig. 24 gezeigte Struktur zu erhalten. Ferner werden anschließend die gleichen Schritte wie von dem in Fig. 13 gezeigten Schritt bis zu dem in Fig. 15 gezeigten Schritt, die in der ersten Ausführungsform beschrieben wurden, befolgt, um einen wie in Fig. 25 gezeigten NPN-Transistor T fertigzustellen.
Gemäß dem obenbeschriebenen Herstellungsverfahren für eine Halbleitervorrichtung wird an dem thermischen Oxidfilm 9, der auf den in der ersten Ausführungsform beschriebenen N^- -Epitaxieschichten 3a bis 3c liegt, keinerlei Ätzen ausgeführt, so daß verhindert wird, daß die in der Umgebung der Ränder der Öffnungen der Gräben 6a und 6b an den Seitenwänden liegenden Abschnitte des thermischen Oxidfilms 9a bis 9b zum Zeitpunkt der Ausbildung des thermischen Oxidfilms 31 dicker werden.
Außerdem wird gemäß dem obenbeschriebenen Herstellungsverfahren das Ätzen, das dem Ätzen des thermischen Oxidfilms 31 entspricht, das zwischen dem in Fig. 9 gezeigten Schritt und dem in Fig. 10 gezeigten Schritt, die in der ersten Ausführungsform beschrieben wurden, ausgeführt wird, nicht ausgeführt, so daß in dem in Fig. 24 gezeigten Schritt auf dem thermischen Oxidfilm 48 ein weiterer thermischer Oxidationsprozeß ausgeführt wird, so daß der thermische Oxidfilm 48 während der Ausbildung dicker wird.
Dadurch werden die Aussparungen 47a bis 47d, die in dem thermischen Oxidfilm 48 auftreten, der in der Umgebung der Ränder der Öffnungen der Gräben 6a und 6b in den und an den Seitenwänden liegt, im Vergleich zum Fall der ersten Ausführungsform kleiner, so daß verhindert werden kann, daß die Filmdicke des thermischen Oxidfilms 48 in diesen Abschnitten größer wird.
Im Ergebnis wird der Leckstrom zwischen den N^- -Epitaxieschichten 3a bis 3c wie in der ersten Ausführungsform beschrieben verringert, so daß die in jeder N^--Epitaxieschicht 3a bis 3c ausgebildeten Elemente wie etwa Transistoren fehlerfrei elektrisch gegeneinander isoliert sein können.

Dritte Ausführungsform

Im folgenden werden ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß der dritten Ausführungsform der Erfindung und eine in Übereinstimmung mit diesem Herstellungsverfahren erhaltene Halbleitervorrichtung beschrieben. Zunächst sind die Schritte bis zu dem in Fig. 26 gezeigten Schritt die gleichen wie die in den Fig. 1 bis 5 gezeigten und in der ersten Ausführungsform beschriebenen Schritte.
Wie in Fig. 27 gezeigt ist, wird nachfolgend die gesamte Oberfläche eines Polysiliciumfilms 10 bis zu einem Grad geätzt, daß auf dem thermischen Oxidfilm 9 ein niedriger Betrag des Polysiliciumfilms 10 verbleibt. Die Filmdicke des verbleibenden Polysiliciumfilms 10 beträgt zu diesem Zeitpunkt 50 nm oder weniger. Wie in Fig. 28 gezeigt ist, wird nachfolgend durch Ausführen eines thermischen Oxidationsprozesses unter der Bedingung ein thermischer Oxidfilm 51 ausgebildet, wobei der Polysiliciumfilm 10 verbleibt. Die Dicke des thermischen Oxidfilms 51 beträgt etwa 0,6 µm.
Wie in der ersten Ausführungsform beschrieben wurde, werden hier vorzugsweise zu dem vergrabenen Polysiliciumfilm 10a oder 10b keine Störstellen hinzugefügt.
Anschließend werden die gleichen Schritte wie von dem in Fig. 8 gezeigten Schritt bis zu dem in Fig. 15 gezeigten Schritt, die in der ersten Ausführungsform beschrieben wurden, befolgt, wodurch ein wie in Fig. 29 gezeigter NPN-Transistor T fertiggestellt wird.
Gemäß dem obenbeschriebenen Herstellungsverfahren für eine Halbleitervorrichtung wird die gesamte Oberfläche des Polysiliciumfilms 10 in dem in Fig. 27 gezeigten Schritt bis zu dem Grad geätzt, daß auf dem thermischen Oxidfilm 9 der Polysiliclumfilm 10 verbleibt. Daraufhin wird unter der Bedingung, daß in dem in Fig. 28 gezeigten Schritt ein solcher Polysiliciumfilm 10 verbleibt, ein thermischer Oxidationsprozeß ausgeführt und dadurch ein thermischer Oxidfilm 51 ausgebildet. Dadurch werden die im thermischen Oxidfilm 51 auftretenden Aussparungen 52a bis 52d kleiner.
Außerdem wird an diesem thermischen Oxidfilm 51 im gleichen Schritt wie dem in Fig. 9 gezeigten Schritt, der in der ersten Ausführungsform beschrieben wurde, ein vorgegebenes Ätzen bis zu dem geforderten Mindestbetrag ausgeführt und anschließend ein thermischer Oxidationsprozeß ausgeführt.
Außerdem wird verhindert, daß die Aussparungen 13a bis 13d, die in den an den Seitenwänden in der Umgebung der Ränder der Öffnungen der Gräben 6a und 6b liegenden Abschnitten des thermischen Oxidfilms 51 auftreten, größer werden, so daß verhindert werden kann, daß die Filmdicke der thermischen Oxidfilme 9a und 9b in diesen Abschnitten größer wird.
Im Ergebnis ist der Leckstrom zwischen den jeweiligen It-Epitaxieschichten 3a, 3b und 3c äußerst klein, so daß die in jeder der N^--Epitaxieschichten 3a bis 3c ausgebildeten Elemente wie etwa Transistoren ausreichend elektrisch isoliert sein können.

Vierte Ausführungsform

Im folgenden werden ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß der vierten Ausführungsform der Erfindung und eine in Übereinstimmung mit diesem Herstellungsverfahren erhaltene Halbleitervorrichtung beschrieben. Zunächst sind die Schritte bis zu dem in Fig. 30 gezeigten Schritt die gleichen wie die in Fig. 1 bis 5 gezeigten Schritte, die in der ersten Ausführungsform beschrieben worden sind.
Wie in Fig. 31 gezeigt ist, wird nachfolgend auf dem Polysiliciumfilm 10 ein CMP-Polierprozeß (chemisch-mechanischer Polierprozeß) ausgeführt. Gemäß diesem CMP-Polierprozeß liegen die Oberseiten der vergrabenen Polysiliciumfilme 10a und 10b und die Oberfläche des thermischen Oxidfilms 9 etwa in der gleichen Ebene. Wie in Fig. 32 gezeigt ist, wird nachfolgend durch Ausführen eines thermischen Oxidationsprozesses ein thermischer Oxidfilm 61 ausgebildet, dessen Filmdicke etwa 0,6 µm beträgt.
Wie in der ersten Ausführungsform beschrieben wurde, wird gleichzeitig an dem auf den N^--Epitaxieschichten 3a bis 3c liegenden thermischen Oxidfilm 9 keinerlei Ätzen ausgeführt, wodurch verhindert wird, daß die an den Seitenwänden in der Umgebung der Ränder der Öffnung der Gräben 6a und 6b liegenden thermischen Oxidfilme 9a und 9b zum Zeitpunkt der Ausbildung des thermischen Oxidfilms 31 dick werden. Dadurch sind die im thermischen Oxidfilm 61 auftretenden Aussparungen 62a bis 62d verhältnismäßig klein. Wie in der ersten Ausführungsform beschrieben wurde, werden hier vorzugsweise keine Störstellen zu dem vergrabenen Polysiliciumfilm 10a oder 10b hinzugefügt.
Anschließend werden die gleichen Schritte wie von dem in Fig. 8 gezeigten Schritt bis zu dem in Fig. 15 gezeigten Schritt, die in der ersten Ausführungsform beschrieben wurden, befolgt, um einen wie in Fig. 33 gezeigten NPN-Transistor T fertigzustellen.
Gemäß dem obenbeschriebenen Herstellungsverfahren für eine Halbleitervorrichtung wird an dem wie in der ersten Ausführungsform beschrieben auf den N^--Epitaxieschichten 3a bis 3c liegenden thermischen Oxidfilm 9 keinerlei Ätzen ausgeführt, so daß verhindert wird, daß die an den Seitenwänden in der Umgebung der Ränder der Öffnungen der Gräben 6a und 6b liegenden Abschnitte der thermischen Oxidfilme 9a und 9b zu dem Zeitpunkt, zu dem der thermische Oxidfilm 61 ausgebildet wird, dick werden.
Außerdem wird in einem ähnlichen Schritt wie dem in Fig. 9 gezeigten Schritt, der in der ersten Ausführungsform beschrieben wurde, ein an diesem thermischen Oxidfilm 61vorgegebenes Ätzen bis zu dem geforderten Mindestbetrag ausgeführt und anschließend ein thermischer Oxidationsprozeß ausgeführt.
Dadurch wird verhindert, daß die Aussparungen 62a bis 62d, die in den an den Seitenwänden in der Nähe der Ränder der Öffnungen der Gräben 6a und 6b liegenden Abschnitten des thermischen Oxidfilms 61 auftreten, groß werden, so daß verhindert werden kann, daß die Filmdicke der an den Seitenwänden in der Umgebung der Ränder der Öffnungen der Gräben 6a und 6b liegenden thermischen Oxidfilme 9a und 9b groß wird.
Im Ergebnis ist der Leckstrom zwischen den jeweiligen N^- -Epitaxieschichten 3a, 3b und 3c äußerst klein, so daß die in jeder N^--Epitaxieschicht 3a bis 3c ausgebildeten Elemente wie etwa Transistoren ausreichend elektrisch isoliert sein können.
Außerdem wird gemäß diesem Herstellungsverfahren insbesondere auf dem Polysiliciumfilm 10 ein CMP-Polierprozeß ausgeführt, so daß die Oberseiten der vergrabenen Polysiliciumfilme 10a und 10b und die Oberfläche des thermischen Oxidfilms 9 etwa in der gleichen Ebene liegen. Dadurch wird die Ebenheit des nachfolgend ausgebildeten thermischen Oxidfilms oder des Zwischenschicht-Isolierfilms in den Abschnitten über den Gräben 6a und 6b stark erhöht, was die Ausführung eines mikroskopischen Prozesses ermöglicht.

Fünfte Ausführungsform

Im folgenden werden ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß der fünften Ausführungsform der Erfindung und eine in Übereinstimmung mit diesem Herstellungsverfahren erhaltene Halbleitervorrichtung beschrieben. Zunächst sind die Schritte bis zu dem in Fig. 34 gezeigten Schritt die gleichen wie die in den Fig. 1 und 5 gezeigten Schritte, die in der ersten Ausführungsform beschrieben wurden.
Wie in Fig. 35 gezeigt ist, wird nachfolgend auf dem Polysiliciumfilm 10 ein CMP-Polierprozeß ausgeführt. Zu diesem Zeitpunkt wird der CMP-Polierprozeß bis zu dem Grad ausgeführt, daß auf dem thermischen Oxidfilm 9 ein dünner Polysiliciumfilm 10 verbleibt. Vorzugsweise beträgt die Filmdicke des verbleibenden Polysiliciumfilms 10 bis 50 nm oder weniger.
Wie in Fig. 36 gezeigt ist, wird nachfolgend durch Ausführen eines thermischen Oxidationsprozesses unter der Bedingung, daß der Polysiliciumfilm 10 auf dem thermischen Oxidfilm 9 verbleibt, ein thermischer Oxidfilm 63 ausgebildet, dessen Filmdicke etwa 0,6 µm beträgt. Anschließend werden die gleichen Schritte wie von dem in Fig. 8 gezeigten Schritt bis zu dem in Fig. 15 gezeigten Schritt, die in der ersten Ausführungsform beschrieben wurden, befolgt, um einen wie in Fig. 37 gezeigten NPN-Transistor T fertigzustellen.
Gemäß dem obenbeschriebenen Herstellungsverfahren für eine Halbleitervorrichtung wird das Polieren in dem Zustand abgeschlossen, in dem der Polysiliciumfilm 10 in dem in Fig. 35 gezeigten Schritt auf dem thermischen Oxidfilm 9 verbleibt, und daraufhin durch thermische Oxidation der thermische Oxidfilm 63 ausgebildet. Dadurch wird verhindert, daß die an den Seitenwänden in der Umgebung der Ränder der Öffnungen der Gräben 6a und 6b liegenden Abschnitte der thermischen Oxidfilme 9a und 9b zum Zeitpunkt der Ausbildung des thermischen Oxidfilms 63 dick werden.
In einem ähnlichen Schritt wie dem in Fig. 9 gezeigten Schritt, der in der ersten Ausführungsform beschrieben wurde, wird an diesem thermischen Oxidfilm 63 ein vorgegebenes Ätzen bis auf den geforderten Mindestbetrag ausgeführt, während anschließend ein thermischer Oxidationsprozeß ausgeführt wird.
Dadurch werden die Aussparungen 64a bis 64d, die in den an den Seitenwänden in der Umgebung der Ränder der Öffnungen der Gräben 6a und 6b liegenden Abschnitten des thermischen Oxidfilms 61 auftreten, verhältnismäßig klein, so daß verhindert werden kann, daß die Filmdicke der Abschnitte der thermischen Oxidfilme 9a und 9b, die an den Seitenwänden in der Nähe der Ränder der Öffnungen der Gräben 6a und 6b liegen, groß wird.
Im Ergebnis ist der Leckstrom zwischen den jeweiligen N^- -Epitaxieschichten 3a, 3b und 3c äußerst klein, so daß die in jeder N^--Epitaxieschicht 3a bis 3c ausgebildeten Elemente wie etwa Transistoren ausreichend elektrisch isoliert sein können.
Außerdem wird am Polysiliciumfilm 10, wie in der vierten Ausführungsform beschrieben wurde, ein CMP-Polierprozeß ausgeführt, so daß die Oberseite des Polysiliciumfilms 10 etwa in der gleichen Ebene liegt. Dadurch wird die Ebenheit des nachfolgend ausgebildeten thermischen Oxidfilms oder des Zwischenschicht-Isolierfilms in den Abschnitten über den Gräben 6a und 6b stark erhöht, so daß ein mikroskopischer Prozeß ausgeführt werden kann.

Sechste Ausführungsform

Im folgenden werden ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß der sechsten Ausführungsform der Erfindung und eine in Übereinstimmung mit diesem Herstellungsverfahren erhaltene Halbleitervorrichtung beschrieben. Zunächst sind die Schritte bis zu dem in Fig. 38 gezeigten Schritt die gleichen wie die von dem in Fig. 1 gezeigten Schritt bis zu dem in Fig. 3 gezeigten Schritt, die in der ersten Ausführungsform beschrieben wurden.
Wie in Fig. 39 gezeigt ist, wird nachfolgend gemäß einem CVD- Verfahren ein Siliciumnitridfilm 71 ausgebildet. Vorzugsweise beträgt die Filmdicke dieses Siliciumnitridfilms 71 etwa 50 nm oder weniger. Dies liegt daran, daß, falls die Filmdicke des Siliciumnitridfilms 71 groß wird, die Belastung wegen des Siliciumnitridfilms 71 die N^--Epitaxieschichten 3a bis 3c beeinflußt, so daß die Leckstrom-Verhinderungswirkung verringert wird.
Wie in Fig. 40 gezeigt ist, werden nachfolgend durch Ausführen eines Ätzens auf der gesamten Oberfläche des Siliciumnitridfilms 71 in Übereinstimmung mit dem reaktiven anisotropen Ätzen (RIE) die Siliciumnitridfilme 71a bis 71d in der Weise hergestellt, daß sie lediglich an den Seitenwänden der Gräben 6a und 6b verbleiben.
Nachfolgend werden die thermischen Oxidfilme 5a bis 5c und 4a bis 4c als Maske verwendet, so daß durch die thermischen Oxidfilme 7a und 7b Bor in das P^--Siliciumsubstrat 1 implantiert wird, wodurch, wie in Fig. 41 gezeigt ist, die Kanalschnittschichten 8a und 8b ausgebildet werden. Anschließend werden die thermischen Oxidfilme 5a bis 5c, 4a bis 4c, 7a und 7b durch Naßätzen entfernt und durch Ausführen eines thermischen Oxidationsprozesses die thermischen Oxidfilme 9a bis 9d ausgebildet, deren Filmdicke etwa 0,1 µm beträgt.
Wie in Fig. 42 gezeigt ist, wird nachfolgend ein Polysiliciumfilm 10 ausgebildet, dessen Filmdicke etwa 2 µm beträgt. Wie in Fig. 43 ist, wird nachfolgend auf der gesamten Oberfläche des Polysiliciumfilms 10 ein Ätzen ausgeführt, wodurch die vergrabenen Polysiliciumfilme 10a und 10b ausgebildet werden, so daß die Polysiliciumfilme lediglich in den Gräben 6a und 6b verbleiben.
Wie in Fig. 44 gezeigt ist, wird nachfolgend der thermische Oxidfilm 9 durch Ausführen eines thermischen Oxidationsprozesses dicker gemacht, so daß ein thermischer Oxidfilm 31 ausgebildet wird, dessen Filmdicke etwa 0,6 µm beträgt. Dieser thermische Oxidfilm 31 entspricht dem in der Einleitung erwähnten thermischen Oxidfilm 112.
Anschließend werden die gleichen Schritte wie die von dem in Fig. 8 gezeigten Schritt bis zu dem in Fig. 10 gezeigten Schritt, die in der ersten Ausführungsform beschrieben wurden, befolgt, so daß die in Fig. 45 gezeigte Struktur erhalten wird. Das heißt, nach Ausbildung einer Kollektor-Herausführungsschicht 14 und einer Basis-Herausführungsschicht 16 mittels Gasdiffusionsverfahren wird der thermische Oxidfilm 31 durch Ätzen der gesamten Oberfläche des Oxidfilms bis auf den geforderten Mindestbetrag entfernt und daraufhin in Übereinstimmung mit einem thermischen Oxidationsprozeß ein thermischer Oxidfilm 33 ausgebildet, dessen Filmdicke etwa 0,1 µm beträgt.
Anschließend werden die gleichen Schritte wie die von dem in Fig. 11 gezeigten Schritt bis zu dem in Fig. 15 gezeigten Schritt, die in der ersten Ausführungsform beschrieben wurden, befolgt, um einen wie in Fig. 46 gezeigten NPN-Transistor T fertigzustellen.
Gemäß dem obenbeschriebenen Herstellungsverfahren für eine Halbleitervorrichtung werden die Siliciumnitridfilme 71a bis 71d, die die Fähigkeit zum Verhindern der Oxidation besitzen, dadurch ausgebildet, daß zwischen den Seitenwänden der Gräben 6a und 6b und den Siliciumnitridfilmen die thermischen Oxidfilme 7a bis 7d liegen dürfen. Außerdem wird an dem auf den N^--Epitaxieschichten 3a bis 3c liegenden thermischen Oxidfilm 9 keinerlei Ätzen ausgeführt.
Dadurch wird in dem in Fig. 43 gezeigten Schritt verhindert, daß entlang der Seitenwände in der Umgebung der Ränder der Öffnungen der Grabenabschnitte 6a und 6b die in Fig. 63 gezeigten Aussparungen 111a bis 111d erzeugt werden. Daraufhin werden zwischen den vergrabenen Polysiliciumfilmen 10a und 10b und dem thermischen Oxidfilm 7 die Siliciumnitridfilme 71a bis 71d als Oxidationsverhinderungsfilme ausgebildet, wodurch insbesondere verhindert wird, daß während der Wärmebehandlung zum Zeitpunkt der Ausbildung des thermischen Oxidfilms 31 die an den Seitenwänden in der Umgebung der Ränder der Öffnungen der Gräben 6a und 6b liegenden Abschnitte der dicken Oxidfilme 7a und 7b oxidiert werden, so daß fehlerfrei verhindert werden kann, daß die Filmdicke dieser Abschnitte im Vergleich zum Fall der ersten Ausführungsform größer wird.
Im Ergebnis wird der Leckstrom zwischen den N^- -Epitaxieschichten 3a bis 3c weiter verringert, so daß die in jeder N^-- Epitaxieschicht 3a bis 3c ausgebildeten Elemente wie etwa Transistoren fehlerfrei elektrisch gegeneinander isoliert sein können.

Siebte Ausführungsform

Im folgenden werden ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß der siebenten Ausführungsform der Erfindung und eine in Übereinstimmung mit diesem Herstellungsverfahren erhaltene Halbleitervorrichtung beschrieben. Zunächst sind die Schritte bis zu dem in Fig. 47 gezeigten Schritt die gleichen wie die von dem in Fig. 1 gezeigten Schritt bis zu dem in Fig. 2 gezeigten Schritt, die in der ersten Ausführungsform beschrieben wurden. Anschließend wird ein Naßätzen der Oxidfilme oder ein Reinigungsprozeß ausgeführt, um die zur Zeit der Erzeugung der Gräben 6a und 6b erzeugten Reaktionsprodukte zu entfernen.
Wie in Fig. 48 gezeigt ist, wird anschließend ein thermischer Oxidationsprozeß ausgeführt, wodurch an den Seitenwänden der Gräben 6a und 6b und dergleichen die Opferoxidschichten 7a und 7b ausgebildet werden, deren Filmdicke etwa 50 nm beträgt. Wie in Fig. 49 gezeigt ist, werden nachfolgend die Siliciumoxidfilme 5a bis 5c und 4a bis 4c als Maske verwendet, so daß durch die thermischen Oxidfilme 7a und 7b Bor implantiert wird, wodurch in den Abschnitten des P^- -Siliciumsubstrats 1 die Kanalschnittschichten 8a und 8b ausgebildet werden.
Wie in Fig. 50 ist, werden die Opferoxidschichten 7a und 7b durch Ausführen des Ätzens entfernt. Da das Ätzen zu diesem Zeitpunkt an den Siliciumoxidfilmen 5a bis 5c ausgeführt wird, wird deren Filmdicke dünner. Wie in Fig. 51 gezeigt ist, wird nachfolgend mittels CVD-Verfahren ein Siliciumnitridfilm 75 ausgebildet. Unter Berücksichtigung der Belastung des Siliciumnitridfilms selbst beträgt die Filmdicke des Siliciumnitridfilms 75 vorzugsweise etwa 50 nm oder weniger.
Wie in Fig. 52 gezeigt ist, wird an dem Siliciumnitridfilm 75 ein anisotropes Ätzen ausgeführt, so daß die Siliciumnitridfilme 75a bis 75d jeweils lediglich an den Seitenwänden der Gräben 6a und 6b verbleiben. Wie in Fig. 53 gezeigt ist, werden die Siliciumoxidfilme 5a bis 5c und 4a bis 4c nachfolgend durch Ausführen eines Trockenätzens entfernt.
Wie in Fig. 54 gezeigt ist, wird nachfolgend durch Ausführen eines thermischen Oxidationsprozesses ein thermischer Oxidfilm 9 ausgebildet, dessen Filmdicke etwa 0,1 µm beträgt. Anschließend werden die an den Böden der Gräben 6a und 6b liegenden Abschnitte des thermischen Oxidfilms 9 entfernt, um die Abschnitte des P^--Siliciumsubstrats 1 freizulegen. Nachfolgend wird auf dem thermischen Oxidfilm 9 ein Polysiliciumfilm 10 ausgebildet, dessen Filmdicke etwa 2 µm beträgt.
Zu diesem Zeitpunkt stehen der Polysiliciumfilm 10 und die Abschnitte des P^--Siliciumsubstrats 1 an den Böden der Gräben 6a und 6b in Kontakt. Insbesondere im Polysiliciumfilm 10 in dieser Ausführungsform ist es wünschenswert, daß beispielsweise Bor hinzugefügt wird, um eine elektrische Verbindung mit den Abschnitten des P^--Siliciumsubstrats 1 herzustellen.
Wie in Fig. 55 gezeigt ist, wird nachfolgend auf der gesamten Oberfläche des Polysiliciumfilms 10 ein Ätzen ausgeführt, wodurch die vergrabenen Polysiliciumfilme 10a und 10b ausgebildet werden, so daß die Polysiliciumfilme lediglich in den Gräben 6a und 6b verbleiben. Zu diesem Zeitpunkt wird das Ätzen an dem Polysiliciumfilm 10 unter den Bedingungen ausgeführt, daß die Ätzraten der Siliciumnitridfilme 75a bis 75d und des Polysiliciumfilms 10 im wesentlichen gleich werden, wodurch die Oberseite der vergrabenen Polysiliciumfilme 10a und 10b und die Oberseite der Siliciumnitridfilme 75a bis 75d etwa in der gleichen Ebene liegen.
Wie in Fig. 56 gezeigt ist, wird nachfolgend die Filmdicke des thermischen Oxidfilms 9 durch Ausführen eines thermischen Oxidationsprozesses erhöht, um einen thermischen Oxidfilm 76 mit einer Filmdicke von etwa 0,6 µm auszubilden. Dieser thermische Oxidfilm 76 entspricht dem thermischen Oxidfilm 112 gemäß dem Herstellungsverfahren der Einleitung.
Anschließend werden die gleichen Schritte wie von dem in Fig. 8 gezeigten Schritt bis zu dem in Fig. 10 gezeigten Schritt, die in der ersten Ausführungsform beschrieben wurden, befolgt, so daß die in Fig. 57 gezeigte Struktur erhalten wird. Das heißt, nach Ausbildung einer Kollektor-Herausführungsschicht 14 und einer Basis-Herausführungsschicht 16mittels Gasdiffusionsverfahren wird der thermische Oxidfilm 76 durch Ätzen der gesamten Oberfläche des Oxidfilms bis auf den geforderten Mindestbetrag entfernt, woraufhin gemäß einem thermischen Oxidationsprozeß ein thermischer Oxidfilm 78 ausgebildet wird, dessen Filmdicke etwa 0,1 µm beträgt.
Anschließend werden die gleichen Schritte wie die von dem in Fig. 11 gezeigten Schritt bis zu dem in Fig. 15 gezeigten Schritt, die in der ersten Ausführungsform beschrieben wurden, befolgt, um den wie in Fig. 58 gezeigten NPN-Transistor T fertigzustellen. Insbesondere ist in der Halbleitervorrichtung ein Isolationskontakt 26d ausgebildet, der elektrisch mit dem P^--Siliciumsubstrat 1 verbunden ist.
Gemäß dem obenbeschriebenen Herstellungsverfahren für eine Halbleitervorrichtung sind die Seitenwände der Gräben 6a und 6b jeweils mit den Siliciumnitridfilmen 75a bis 75d, die die Fähigkeit zum Verhindern der Oxidation besitzen, bedeckt. Außerdem wird an dem auf den N^--Epitaxieschichten 3a bis 3c liegenden thermischen Oxidfilm 9 keinerlei Ätzen ausgeführt.
Dadurch werden die in Fig. 63 gezeigten Aussparungen 111a bis 111d entlang der Seitenwände in der Umgebung der Ränder der Öffnungen der Grabenabschnitte 6a und 6b in dem in Fig. 55 gezeigten Schritt nicht erzeugt. Daraufhin werden zwischen den vergrabenen Polysiliciumfilmen 10a, 10b und dem thermischen Oxidfilm 7 die Siliciumnitridfilme 75a bis 75d als Oxidationsverhinderungsfilme ausgebildet, wodurch insbesondere während einer Wärmebehandlung zur Zeit der Ausbildung des thermischen Oxidfilms 76 verhindert wird, daß diejenigen Abschnitte der thermischen Oxidfilme 7a und 7b, die entlang der Seitenwände in der Umgebung der Ränder der Öffnungen der Grabenabschnitte 6a und 6b liegen, oxidiert werden, so daß fehlerfrei verhindert werden kann, daß die Filmdicke dieser Abschnitte im Vergleich zum Fall der ersten Ausführungsform größer wird.
Im Ergebnis wird der Leckstrom zwischen den N^- -Epitaxieschichten 3a bis 3c weiter verringert, so daß die in jeder N^-- Epitaxieschicht 3a bis 3c ausgebildeten Elemente wie etwa Transistoren fehlerfrei elektrisch gegeneinander isoliert sein können.
Ferner ist der im Graben 6b ausgebildete vergrabene Polysiliciumfilm 10b in einer gemäß diesem Herstellungsverfahren erhaltenen Halbleitervorrichtung mit dem Abschnitt des P^- -Siliciumsubstrats 1 am Boden des Grabens 6b elektrisch verbunden.
Dadurch wird das Potential des Isolationskontakts 26d gleich dem Potential des P^--Siliciumsubstrats 1, so daß das Potential des P^--Siliciumsubstrats 1 über den Isolationskontakt 26d sichergestellt werden kann.
Demgegenüber sind in den jeweiligen Zwischenräumen zwischen den Epitaxieschichten 3a bis 3c zur Isolation, wie in Fig. 59 gezeigt ist, in einem NPN-Transistor gemäß einer Isolationsstruktur, die auf dem in der Einleitung erwähnten PN-Übergang beruht, die P⁺-Isolationsdiffusionsschichten 80a bzw. 80b ausgebildet.
Somit müssen an den P⁺-Isolationsdiffusionsschichten 80a und 80b Kontakte ausgebildet werden, um das Potential sicherzustellen, indem an diesen Abschnitten Aluminiumelektroden vorgesehen werden, die das Potential des P^--Siliciumsubstrats 1 sicherstellen. Außerdem müssen diese P⁺ -Isolationsdiffusionsschichten über dem gesamten Substrat vorgesehen sein, um das Potential des P^--Siliciumsubstrats 1 mit Bezug auf die gesamte Halbleitervorrichtung sicherzustellen.
In der vorliegenden Halbleitervorrichtung kann das Potential des P^--Siliciumsubstrats 1 über dem in den Gräben 6a und 6b ausgebildeten vergrabenen Polysiliciumfilm 10b direkt sichergestellt werden, so daß die Halbleitervorrichtung leicht auf das Potential des P^--Siliciumsubstrats 1 festgesetzt werden kann.
Obgleich in jeder der obenbeschriebenen Ausführungsformen Polysiliciumfilme in den Gräben vergraben sind, kann hier neben dem obenstehenden ein Halbleitermaterial wie etwa Si, Ge oder dergleichen verwendet werden, solange der Wärmeausdehnungskoeffizient des Materials in der Nähe des Wärmeausdehnungskoeffizienten eines Siliciumsubstrats liegt.
In dem obenbeschriebenen Herstellungsverfahren für eine in jeder der Ausführungsformen beschriebene Halbleitervorrichtung ist hier ein NPN-Transistor als Beispiel eines Elements der Beschreibung angegeben. Die Erfindung kann aber nicht nur auf einen NPN-Transistor, sondern auch auf einen PNP-Transistor angewendet werden. Außerdem kann die Erfindung nicht nur auf einen Bipolartransistor, sondern auch auf einen MOS-Transistor angewendet werden. Außerdem ist klar, daß die Erfindung nicht nur auf einen Transistor, sondern auch auf ein anderes Element angewendet werden kann.
Die hier offenbarten Ausführungsformen sind unter allen Gesichtspunkten als erläuternd und nicht einschränkend zu verstehen. Die Erfindung ist nicht durch die obige Beschreibung, sondern durch die Ansprüche definiert und soll den Ansprüchen entsprechende Bedeutungen sowie sämtliche Abwandlungen innerhalb des Umfangs umfassen.
Obgleich die Erfindung ausführlich beschrieben und gezeigt worden ist, dient dies selbstverständlich lediglich als Erläuterung und als Beispiel und soll nicht als Beschränkung verstanden werden, wobei der Erfindungsgedanke und der Umfang der Erfindung lediglich durch die beigefügten Ansprüche beschränkt sind.

Claims

1. Halbleitervorrichtung, mit:
einem Halbleitersubstrat (1) eines ersten Leitungstyps mit einer Hauptoberfläche;
einer Schicht (3) eines zweiten Leitungstyps, die auf der Hauptoberfläche des Halbleitersubstrats (1) ausgebildet ist;
einem Grabenabschnitt (6a oder 6b), der in der Weise erzeugt ist, daß er die Schicht (3) des zweiten Leitungstyps durchdringt und ein Gebiet in dem Halbleitersubstrat (1) erreicht, um die Schicht (3) des zweiten Leitungstyps in ein Elementausbildungsgebiet (3a, 3b oder 3c) und in ein weiteres Elementausbildungsgebiet (3a, 3b oder 3c) zu trennen;
einem Isolierfilm (7a, 7b, 9a, 9b, 71a, 71b, 75a oder 75b), der an den Seitenwänden des Grabens (6a oder 6b) ausgebildet ist; und
einem vergrabenen Halbleitergebiet (10a oder 10b), das auf dem Isolierfilm (7a, 7b, 9a, 9b, 71a, 71b, 75a oder 75b) ausgebildet ist und den Grabenabschnitt (6a oder 6b) ausfüllt;
wobei der Isolierfilm (7a, 7b, 9a, 9b, 71a, 71b, 75a oder 75b) vom Boden bis zu den Rändern der Öffnung des Grabenabschnitts (6a oder 6b) mit etwa gleichförmiger Filmdicke ausgebildet ist, so daß er auf die Schicht (3) des zweiten Leitungstyps keine Belastung ausübt.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Isolierfilm (7a, 7b, 9a, 9b) einen Siliciumoxidfilm enthält.

3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Isolierfilm (71a, 71b, 75a oder 75b) einen Oxidationsverhinderungsfilm (71a, 71b, 75a oder 75b) enthält, der zwischen dem Siliciumoxidfilm und dem vergrabenen Halbleitergebiet (10a oder 10b) ausgebildet ist.

4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß das vergrabene Halbleitergebiet (10a oder 10b) mit dem Gebiet des Halbleitersubstrats (1) des ersten Leitungstyps am Boden des Grabenabschnitts (6a oder 6b) elektrisch verbunden ist.

5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das vergrabene Halbleitergebiet (10a oder 10b) Störstellen des ersten Leitungstyps enthält.

6. Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der Oxidationsverhinderungsfilm (71a, 71b, 75a oder 75b) ein Siliciumnitridfilm ist.

7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Isolierfilm (75a oder 75b) einen Oxidationsverhinderungsfilm (75a oder 75b) umfaßt.

8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß das vergrabene Halbleitergebiet (10a oder 10b) mit dem Gebiet des Halbleitersubstrats (1) des ersten Leitungstyps am Boden des Grabenabschnitts (6a oder 6b) elektrisch verbunden ist.

9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß das vergrabene Halbleitergebiet (10a oder 10b) Störstellen des ersten Leitungstyps enthält.

10. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der Oxidationsverhinderungsfilm (71a, 71b, 75a oder 75b) ein Siliciumnitridfilm ist.

11. Halbleitervorrichtung nach einem vorangehenden Anspruch, dadurch gekennzeichnet, daß eine Oberseite der Schicht (3) des zweiten Leitungstyps, ein oberer Rand des Isolierfilms (7a, 7b, 9a, 9b, 71a, 71b, 75a oder 75b) und eine Oberseite des vergrabenen Halbleitergebiets (10a oder 10b) etwa in der gleichen Ebene liegen.

12. Verfahren für die Herstellung einer Halbleitervorrichtung, das die folgenden Schritte umfaßt:
Ausbilden einer Schicht (3) eines zweiten Leitungstyps auf einer Hauptoberfläche eines Halbleitersubstrats (1) eines ersten Leitungstyp;
Erzeugen eines Grabenabschnitts (6a oder 6b) zum Trennen der Schicht (3) des zweiten Leitungstyps in ein Elementausbildungsgebiet (3a, 3b oder 3c) und in ein weiteres Elementausbildungsgebiet (3a, 3b oder 3c);
Ausbilden eines ersten Isolierfilms (9) auf der Schicht (3) des zweiten Leitungstyps einschließlich ihrer Seitenwand, die in dem Grabenabschnitt (6a oder 6b) freiliegt;
Ausbilden eines Halbleiterfilms (10) auf dem ersten Isolierfilm (9), so daß er den Grabenabschnitt (6a oder 6b) ausfüllt;
Ausbilden eines vergrabenen Halbleitergebiets (10a oder 10b) dadurch, daß der Halbleiterfilm (10) in dem Grabenabschnitt (6a oder 6b) verbleiben kann; und
Ausbilden eines zweiten Isolierfilms (33, 63 oder 61), der dicker als der erste Isolierfilm (9) ist, durch Ausführen einer Wärmebehandlung an dem ersten Isolierfilm (9), der auf einer Oberseite der Schicht (3) des zweiten Leitungstyps liegt.

13. Verfahren für die Herstellung einer Halbleitervorrichtung nach Anspruch 12, gekennzeichnet durch den folgenden Schritt nach der Ausbildung des zweiten Isolierfilms (33, 63 oder 61):
Ausführen eines Prozesses an dem zweiten Isolierfilm (33, 63 oder 61) zum Freilegen einer Oberfläche eines Gebietes, wobei in der Schicht (3) des zweiten Leitungstyps wenigstens ein vorgegebenes Element ausgebildet wird; und
Ausbilden eines dritten Isolierfilms (25) auf der Schicht (3) des zweiten Leitungstyps, so daß er das freiliegende Gebiet der Schicht (3) des zweiten Leitungstyps bedeckt.

14. Verfahren für die Herstellung einer Halbleitervorrichtung nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß
an dem Halbleiterfilm (10) ein Prozeß ausgeführt wird, bei dem der Halbleiterfilm (10) in dem Schritt des Ausbildens eines vergrabenen Halbleitergebiets (10a oder 10b) auf dem ersten Isolierfilm (9) verbleibt; und
die Wärmebehandlung in dem Schritt des Ausbildens eines zweiten Isolierfilms (63) an einem Abschnitt ausgeführt wirdr der den auf dem ersten Isolierfilm (9) verbleibenden Halbleiterfilm (10) enthält.

15. Verfahren für die Herstellung einer Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß der Prozeß eines Halbleiterfilms (10) in dem Schritt des Ausbildens eines vergrabenen Halbleitergebiets (10a oder 10b) durch Polieren ausgeführt wird.

16. Verfahren für die Herstellung einer Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß
in dem Schritt des Ausbildens eines vergrabenen Halbleitergebiets (10a oder 10b) an dem Halbleiterfilm (10) ein Prozeß ausgeführt wird, um eine Oberfläche des ersten Isolierfilms (9) freizulegen, die auf einer Oberseite der Schicht (3) des zweiten Leitungstyps liegt; und
die Wärmebehandlung in dem Schritt des Ausbildens eines zweiten Isolierfilms (61) unter der Bedingung ausgeführt wird, daß eine Oberfläche des ersten Isolierfilms (9) freiliegt.

17. Verfahren für die Herstellung einer Halbleitervorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß der Prozeß eines Halbleiterfilms (10) in dem Schritt des Ausbildens eines vergrabenen Halbleitergebiets (10a oder 10b) durch Polieren ausgeführt wird.

18. Verfahren für die Herstellung einer Halbleitervorrichtung, das die folgenden Schritte umfaßt:
Ausbilden einer Schicht (3) eines zweiten Leitungstyps auf einer Hauptoberfläche eines Halbleitersubstrats (1) eines ersten Leitungstyps;
Erzeugen eines Grabenabschnitts (6a oder 6b) zum Trennen der Schicht (3) des zweiten Leitungstyps in ein Elementausbildungsgebiet (3a, 3b oder 3c) und in ein weiteres Elementausbildungsgebiet (3a, 3b oder 3c);
Ausbilden eines Oxidationsverhinderungsfilms (71 oder 75) auf einer in dem Grabenabschnitt (6a oder 6b) freiliegenden Seitenwand;
Ausbilden eines Halbleiterfilms (10) auf dem Oxidationsverhinderungsfilm (71a, 71b, 75a oder 75b), so daß er den Grabenabschnitt (6a oder 6b) ausfüllt;
Ausbilden eines vergrabenen Halbleitergebiets (10a oder 10b) dadurch, daß zugelassen wird, daß der Halbleiterfilm (10) in dem Grabenabschnitt (6a oder 6b) verbleibt; und
Ausbilden eines Isolierfilms (31) auf der Schicht (3) des zweiten Leitungstyps durch Ausführen einer Wärmebehandlung.

19. Verfahren für die Herstellung einer Halbleitervorrichtung nach Anspruch 18, gekennzeichnet durch den Schritt des Freilegens eines Gebietes des Halbleitersubstrats (1), das am Boden des Grabenabschnitts (6a oder 6b) liegt, nach der Ausbildung des Oxidationsverhinderungsfilms (75) und vor der Ausbildung des Halbleiterfilms (10), wobei der Halbleiterfilm (10) in dem Schritt des Ausbildens eines Halbleiterfilms (10) mit dem freiliegenden Gebiet des Halbleitersubstrats (1) elektrisch verbunden wird.

20. Verfahren für die Herstellung einer Halbleitervorrichtung nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß der Oxidationsverhinderungsfilm (71 oder 75) einen Siliciumnitridfilm enthält.