DE19727264A1 - Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung

Info

Publication number
DE19727264A1
DE19727264A1 DE19727264A DE19727264A DE19727264A1 DE 19727264 A1 DE19727264 A1 DE 19727264A1 DE 19727264 A DE19727264 A DE 19727264A DE 19727264 A DE19727264 A DE 19727264A DE 19727264 A1 DE19727264 A1 DE 19727264A1
Authority
DE
Germany
Prior art keywords
layer
silicon
oxide layer
trench
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19727264A
Other languages
English (en)
Other versions
DE19727264B4 (de
Inventor
Yo Hwan Koh
Jin Hyeok Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19727264A1 publication Critical patent/DE19727264A1/de
Application granted granted Critical
Publication of DE19727264B4 publication Critical patent/DE19727264B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/116—Primary casings; Jackets or wrappings characterised by the material
    • H01M50/124—Primary casings; Jackets or wrappings characterised by the material having a layered structure
    • H01M50/1243—Primary casings; Jackets or wrappings characterised by the material having a layered structure characterised by the internal coating on the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00—Primary cells; Manufacture thereof
    • H01M6/04—Cells with aqueous electrolyte
    • H01M6/06—Dry cells, i.e. cells wherein the electrolyte is rendered non-fluid
    • H01M6/08—Dry cells, i.e. cells wherein the electrolyte is rendered non-fluid with cup-shaped electrodes
    • H01M6/085—Dry cells, i.e. cells wherein the electrolyte is rendered non-fluid with cup-shaped electrodes of the reversed type, i.e. anode in the centre
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2300/00—Electrolytes
    • H01M2300/0002—Aqueous electrolytes
    • H01M2300/0014—Alkaline electrolytes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00—Primary cells; Manufacture thereof
    • H01M6/04—Cells with aqueous electrolyte
    • H01M6/06—Dry cells, i.e. cells wherein the electrolyte is rendered non-fluid

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, beispielsweise einen komplementären Metalloxidhalbleitertran­ sistor (CMOS-Transistor), der einen P-Graben und einen N-Gra­ ben auf einem Substrat mit Silizium auf einem Isolator (nach­ stehend als SOI bezeichnet) aufweist, und betrifft insbesonde­ re eine Halbleitervorrichtung, welche das latch-up-Problem in­ folge der vollständigen Isolierung zwischen den Gräben besei­ tigen kann, und betrifft ein Verfahren zu deren Herstellung.
Im allgemeinen wird eine Hochgeschwindigkeits-Speichervorrich­ tung auf einem SOI-Substrat ausgebildet. Das SOI-Substrat be­ steht aus einer vergrabenen Oxidschicht, die auf einem Sili­ ziumsubstrat vorgesehen ist, und einer Einkristall-Silizium­ schicht, die auf der vergrabenen Oxidschicht ausgebildet ist. Bei einem SOI-Substrat ist die parasitäre Kapazität der Vor­ richtung infolge der vergrabenen Oxidschicht verringert, und daher kann die Schaltgeschwindigkeit der Vorrichtung höher werden.
Der auf der SOI-Substrat vorgesehene Transistor weist jedoch keine Masseelektrode (Masseanschlußklemme) in der Einkristall­ schicht auf, so daß ein parasitärer Bipolareffekt auftritt, wodurch ein hoher Kriechstrom zwischen den benachbarten PNP- und NPN-Bipolartransistoren hervorgerufen wird. Dies wird als latch-up bezeichnet. Die Durchbruchspannung des Transistors wird daher verringert, und die Eigenschaften des Transistors werden durch "heiße" Elektronen beeinträchtigt. Dies führt zu einer Beeinträchtigung der Verläßlichkeit der Vorrichtung.
Ein konventionelles Verfahren zur Lösung des voranstehend an­ gegebenen Problems wird unter Bezugnahme auf Fig. 2 geschil­ dert. Wie aus Fig. 2 hervorgeht, werden eine vergrabene Oxid­ schicht 11 und eine Einkristall-Siliziumschicht 12 auf einem vorbestimmten Bereich eines Siliziumsubstrats 10 hergestellt. Man läßt Verunreinigungen in die Einkristall-Siliziumschicht 12 eindiffundieren, um Gräben auszubilden. Daraufhin wird eine Feldoxidschicht 13 auf der Einkristall-Siliziumschicht 12 durch ein thermisches Oxidationsverfahren ausgebildet, und wird eine Feldstop-Ionenimplantierungsschicht 14 unterhalb der Feldoxidschicht 13 hergestellt, um zu verhindern, daß der Kriechstrom durch die Einkristall-Siliziumschicht 12 geht. Eine Gate-Oxidschicht 15 und eine Polysiliziumschicht 16 für ein Gate werden auf jedem Graben ausgebildet, und dann werden Verunreinigungen in die Einkristall-Siliziumschicht 12 implan­ tiert, um Source/Drain-Bereiche (nicht gezeigt) auszubilden. Eine Oxidschicht wird auf der sich ergebenden Anordnung aus­ gebildet, und ohne eine Ätzmaske geätzt, um Abstandsstücke 17 auf den Seitenwänden der Gate-Elektrode herzustellen.
Hierbei wird die Feldoxidschicht 13 durch lokale Oxidation von Silizium (LOCOS-Verfahren) hergestellt, wobei die Ein­ kristall-Siliziumschicht 12 mit einer Dicke von 100 Å bis 1000 Å (10 Å = 1 nm) zwischen der Feldoxidschicht 13 und der vergrabenen Oxidschicht 11 übrigbleibt. Die übrigbleibende Einkristall-Siliziumschicht 12 wird dotiert, um so die Feld­ stop-Ionenimplantierungsschicht 14 auszubilden, welche die Rolle einer Grabenelektrode spielt. Von dem Graben in dem Bereich unterhalb des Gates wird daher durch die verbleiben­ de Siliziumschicht eine Spannung induziert, was dazu führt, daß die Spannung in dem Bereich unterhalb des Gates nicht ansteigt. Die Gräben werden jedoch nicht vollständig durch die Feldoxidschicht isoliert, die bei dem voranstehend ge­ schilderten, konventionellen Verfahren erzeugt wird, und da­ her wird das latch-up-Problem nicht wirksam verhindert.
Ein Vorteil der vorliegenden Erfindung besteht daher in der Bereitstellung einer Halbleitervorrichtung, welche das latch-up-Problem durch Verringerung des Kriechstroms verhindert, und in der Bereitstellung eines Verfahrens zur Herstellung einer derartigen Vorrichtung.
Gemäß einer Zielrichtung der vorliegenden Erfindung wird ei­ ne Halbleitervorrichtung vorgeschlagen, welche aufweist: ein Halbleitersubstrat; eine auf dem Halbleitersubstrat vorgese­ hene Isolierschicht; eine auf der Isolierschicht vorgesehen Halbleiterschicht, mit einem N-Graben und einem P-Graben; und eine T-förmige Vorrichtungsisolierschicht, die zwischen dem N-Graben und dem P-Graben vorgesehen ist, wobei ein Bodenab­ schnitt der T-förmigen Vorrichtungsisolierschicht mit der Isolierschicht verbunden ist.
Gemäß einer weiteren Zielrichtung der vorliegenden Erfindung wird eine Halbleitervorrichtung zur Verfügung gestellt, wel­ che aufweist: ein Halbleitersubstrat; eine auf dem Halblei­ tersubstrat vorgesehene Isolierschicht; eine auf der Isolier­ schicht vorgesehene Halbleiterschicht, mit einem N-Graben und einem P-Graben; und eine erste Vorrichtungsisolierschicht, die vertikal auf der Isolierschicht zwischen dem N-Graben und dem P-Graben vorgesehen ist; sowie eine zweite Vorrichtungs­ isolierschicht, die horizontal in der Halbleiterschicht zwi­ schen dem N-Graben und dem P-Graben vorgesehen ist, wodurch eine T-förmige Vorrichtungsisolierschicht mit der ersten Vor­ richtungsisolierschicht ausgebildet wird.
Gemäß einer weiteren Zielrichtung der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrich­ tung mit mehreren Gräben zur Verfügung gestellt, welches fol­ gende Schritte aufweist: Ausbildung von Gräben in einer Sili­ ziumschicht auf einem SOI-Wafer, der eine vergrabene Oxid­ schicht und eine Siliziumschicht auf einem Siliziumsubstrat aufweist; Herstellung einer Siliziumnitridschicht auf der Siliziumschicht; selektives Ätzen der Siliziumnitridschicht zur Ausbildung einer ersten Öffnung auf einem Grenzbereich zwischen den Gräben; Herstellung von Photolackmustern auf der sich ergebenden Anordnung, wobei die erste Öffnung nicht vollständig abgedeckt wird; Ätzen der Siliziumschicht zur Ausbildung einer zweiten Öffnung unter Verwendung der Photo­ lackmuster als Ätzmaske, Freilegen eines Abschnitts der ver­ grabenen Oxidschicht, so daß die Breite der zweiten Öffnung kleiner ist als jene der ersten Öffnung; Entfernen der Pho­ tolackmuster; und Ausbildung einer Feldoxidschicht in der ersten und zweiten Öffnung, wobei ein Abschnitt der Feldoxid­ schicht mit der vergrabenen Oxidschicht verbunden wird.
Gemäß einer weiteren Zielrichtung der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrich­ tung mit mehreren Gräben zur Verfügung gestellt, welches fol­ gende Schritte aufweist: Ausbildung von Gräben in der Sili­ ziumschicht auf einem SOI-Wafer, der eine vergrabene Oxid­ schicht und eine Siliziumschicht auf einem Siliziumsubstrat aufweist; Herstellung einer Siliziumnitridschicht auf der Siliziumschicht; selektives Ätzen der Siliziumnitridschicht zur Ausbildung einer ersten Öffnung auf dem Grenzbereich zwischen den Gräben; Herstellung einer Feldoxidschicht in der ersten Öffnung; Ätzen eines Abschnitts der Feldoxidschicht und der Siliziumschicht zur Ausbildung einer zweiten Öffnung; und Füllen der zweiten Öffnung mit einer dielektrischen Schicht.
Die Erfindung wird nachstehend anhand zeichnerisch dargestell­ ter Ausführungsbeispiele näher erläutert, aus welchen weitere Ziele, Vorteile und Merkmale hervorgehen. Es zeigt:
Fig. 2 eine Querschnittsansicht einer Halbleitervorrichtung mit benachbarten P- und N-Gräben gemäß einem konven­ tionellen Verfahren;
Fig. 1A bis 1C Querschnittsansichten einer Halbleitervorrich­ tung mit benachbarten P- und N-Gräben gemäß einer Ausführungsform der vorliegenden Erfindung; und
Fig. 3A bis 3C Querschnittsansichten einer Halbleitervorrich­ tung mit benachbarten P- und N-Gräben gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
Nachstehend wird unter Bezugnahme auf die Fig. 1A bis 1C eine Ausführungsform der vorliegenden Erfindung geschildert.
Zuerst werden, wie in Fig. 1A gezeigt, eine vergrabene Oxid­ schicht 21 und eine Einkristall-Siliziumschicht 22 auf einem Siliziumsubstrat 20 ausgebildet. Man läßt Verunreinigungen in die Einkristall-Siliziumschicht 22 eindiffundieren, um Gräben auszubilden. Daraufhin werden eine Anschlußflächenoxidschicht 23 und eine Siliziumnitridschicht 24 hintereinander auf der sich ergebenden Anordnung hergestellt. Die Siliziumnitrid­ schicht 24 wird selektiv geätzt, um eine Öffnung zur Ausbil­ dung einer Feldoxidschicht in dem Grenzbereich zwischen den Gräben herzustellen.
Wie in Fig. 1B gezeigt, wird auf der sich ergebenden Anord­ nung ein Photolackmuster 25 ausgebildet, welches den Grenz­ bereich zwischen den Gräben öffnet. Die Anschlußflächenoxid­ schicht 23 und die Einkristall-Siliziumschicht 22 werden so geätzt, daß ein vorbestimmter Bereich der vergrabenen Oxid­ schicht 21 freigelegt wird, unter Verwendung des Photolack­ musters 25 als Ätzmaske. Gemäß Fig. 1C wird eine Feldoxid­ schicht 26 auf der vergrabenen Oxidschicht 21 durch das LOCOS-Ver­ fahren (lokale Oxidation von Silizium) hergestellt. Hier­ bei ist die durch das Photolackmuster 2 gebildete Öffnung kleiner als jene Öffnung, die beim Ätzen der Siliziumnitrid­ schicht 24 erzeugt wird. Da der obere Abschnitt der Feldoxid­ schicht 26 schmal und deren unterer Abschnitt breit ist, weist daher die Feldoxidschicht 26 eine T-Form auf. Daher wird der Bodenabschnitt der Feldoxidschicht 26 mit der freigelegten vergrabenen Oxidschicht 21 verbunden. Diese T-förmige Feld­ oxidschicht 26, die durch einen thermischen Oxidationsvor­ gang ausgebildet wird, kann Beschädigungen kompensieren, die bei ihrem Ätzvorgang erzeugt wurden. Daraufhin werden in die Feldoxidschicht 26 Ionen implantiert, so daß eine mit Ionen dotierte Schicht 27 unterhalb der Feldoxidschicht ausgebildet wird. Bei der bevorzugten Ausführungsform der vorliegenden Erfindung kann die mit Ionen dotierte Schicht 27 zwischen dem Boden der Feldoxidschicht 26 und einer Seite des Grabens aus­ gebildet werden. Die mit Ionen dotierte Schicht 27 verringert den Kriechstrom, und die Feldoxidschicht 26, die mit der ver­ grabenen Oxidschicht 21 verbunden ist, isoliert wirksam die Gräben gegeneinander, wodurch das latch-up-Problem beseitigt wird.
Nachstehend wird unter Bezugnahme auf die Fig. 3A bis 3C eine andere Ausführungsform der vorliegenden Erfindung beschrie­ ben.
Zuerst werden, wie in Fig. 3A gezeigt, eine vergrabene Oxid­ schicht 31 und eine undotierte Einkristallschicht 32 auf ei­ nem Siliziumsubstrat 30 ausgebildet. Daraufhin werden Ver­ unreinigungen in die Einkristall-Siliziumschicht 32 eindif­ fundiert, um Gräben herzustellen. Eine Anschlußflächenoxid­ schicht 33 und eine Siliziumnitridschicht 34 werden in die­ ser Reihenfolge auf der sich ergebenden Anordnung ausgebil­ det. Die Siliziumnitridschicht 34 wird selektiv geätzt, um eine Öffnung zur Herstellung einer Feldoxidschicht in dem Grenzbereich zwischen den Gräben herzustellen.
Gemäß Fig. 3B wird die Feldoxidschicht 35 in der Öffnung des Grenzbereichs zwischen den Gräben hergestellt. In die Feldoxidschicht 35 werden Ionen implantiert, so daß eine mit Ionen dotierte Schicht 36 unterhalb der Feldoxidschicht 35 entsteht. Die Feldoxidschicht 35 gemäß dieser anderen Ausfüh­ rungsform der vorliegenden Erfindung weist daher dieselbe T-förmige Oxidschicht auf wie die Feldoxidschicht 24 gemäß der ersten Ausführungsform der vorliegenden Erfindung. Die mit Ionen dotierte Schicht 36 verringert den Kriechstrom. Daraufhin werden die Feldoxidschicht 35 und die Einkristall-Si­ liziumschicht 32 selektiv so geätzt, daß eine Öffnung ent­ steht, welche die vergrabene Oxidschicht 31 in dem Grenzbe­ reich zwischen den Gräben freilegt.
Wie in Fig. 3C gezeigt, wird eine Oxidschicht 37 durch einen thermischen Oxidationsvorgang in einem Abschnitt der Öffnung ausgebildet, um so Beschädigungen zu kompensieren, die bei dem Ätzvorgang erzeugt wurden. Daraufhin wird die Öffnung mit einer dielektrischen Schicht 38 gefüllt, beispielsweise einer Siliziumoxidschicht oder einer Siliziumnitridschicht. Die dielektrische Schicht 38 ist mit der vergrabenen Oxidschicht verbunden, so daß die Gräben vollständig isoliert werden, und so kann das latch-up-Problem beseitigt werden.
Zwar wurden zum Zwecke der Erläuterung bevorzugte Ausführungs­ formen der vorliegenden Erfindung beschrieben, jedoch wird Fachleuten auf diesem Gebiet deutlich werden, daß sich ver­ schiedene Modifikationen, Hinzufügungen und Substitutionen vornehmen lassen, ohne vom Wesen und Umfang der vorliegenden Erfindung abzuweichen, die sich aus der Gesamtheit der vor­ liegenden Anmeldeunterlagen ergeben und von den beigefügten Patentansprüchen umfaßt sein sollen.

Claims (21)

1. Halbleitervorrichtung, welche aufweist:
ein Halbleitersubstrat;
eine auf dem Halbleitersubstrat vorgesehene Isolierschicht;
eine auf der Isolierschicht vorgesehene Halbleiterschicht, welche einen N-Graben und einen P-Graben aufweist; und
eine T-förmige Vorrichtungsisolierschicht, die zwischen dem N-Graben und dem P-Graben vorgesehen ist, wobei ein Bodenabschnitt der T-förmigen Vorrichtungsisolierschicht mit der Isolierschicht verbunden ist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Halbleitervorrichtung weiterhin eine mit Ionen dotierte Schicht aufweist, die zwischen der Isolierschicht und der Vorrichtungsisolierschicht vor­ gesehen ist, und nicht mit der Isolierschicht verbunden ist.
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Isolierschicht eine Oxidschicht ist.
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Halbleiterschicht eine Einkristall­ siliziumschicht ist.
5. Halbleitervorrichtung, welche aufweist:
ein Halbleitersubstrat;
eine auf dem Halbleitersubstrat vorgesehene Isolierschicht;
eine auf der Isolierschicht vorgesehene Halbleiterschicht, welche einen N-Graben und einen P-Graben aufweist; und
eine erste Vorrichtungsisolierschicht, die vertikal auf der Isolierschicht zwischen dem N-Graben und dem P-Graben vorgesehen ist; und
eine zweite Vorrichtungsisolierschicht, die horizontal in der Halbleiterschicht zwischen dem N-Graben und dem P-Gra­ ben vorgesehen ist, wodurch eine T-förmige Vorrichtungs­ isolierschicht mit der ersten Vorrichtungsisolierschicht ausgebildet wird.
6. Halbleitervorrichtung nach Anspruch 5, dadurch gekenn­ zeichnet, daß die Halbleitervorrichtung weiterhin eine mit Ionen dotierte Schicht aufweist, die zwischen der Isolierschicht und der zweiten Vorrichtungsisolierschicht vorgesehen ist, die nicht mit der Isolierschicht verbun­ den ist.
7. Halbleitervorrichtung nach Anspruch 5, dadurch gekenn­ zeichnet, daß die erste Vorrichtungsisolierschicht eine Oxidschicht ist.
8. Halbleitervorrichtung nach Anspruch 5, dadurch gekenn­ zeichnet, daß die zweite Vorrichtungsisolierschicht eine Oxidschicht oder eine Nitridschicht ist.
9. Halbleitervorrichtung nach Anspruch 5, dadurch gekenn­ zeichnet, daß die Halbleiterschicht eine Einkristall-Si­ liziumschicht ist.
10. Verfahren zur Herstellung einer Halbleitervorrichtung mit mehreren Gräben, mit folgenden Schritten:
Ausbildung einer vergrabenen Oxidschicht und einer Sili­ ziumschicht auf einem Siliziumsubstrats
Ausbildung von Gräben in der Siliziumschicht;
Ausbildung einer Siliziumnitridschicht auf der Silizium­ nitridschicht;
selektives Ätzen der Siliziumnitridschicht zur Ausbil­ dung einer ersten Öffnung in einem Grenzbereich zwischen den Gräben;
Ausbildung von Photolackmustern auf der sich ergebenden Anordnung, wobei die erste Öffnung nicht vollständig ab­ gedeckt wird;
Ätzen der Siliziumschicht zur Ausbildung einer zweiten Öffnung unter Verwendung der Photolackmuster als Ätz­ maske, und Freilegen eines Abschnitts der vergrabenen Oxidschicht, so daß die Breite der zweiten Öffnung klei­ ner als die Breite der ersten Öffnung ist;
Entfernen der Photolackmuster; und
Ausbildung einer Feldoxidschicht in der ersten und zwei­ ten Öffnung, wobei ein Abschnitt der ersten Feldoxid­ schicht mit der vergrabenen Oxidschicht verbunden wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der weitere Schritt der Ausbildung von mit Ionen dotier­ ten Schichten zwischen der Feldoxidschicht und der ver­ grabenen Oxidschicht vorgesehen ist.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Siliziumschicht eine Einkristall-Siliziumschicht ist.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die mit Ionen dotierte Schicht durch Implantieren von Ionen in die Siliziumschicht unterhalb der Feldoxidschicht hergestellt wird.
14. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der weitere Schritt der Ausbildung einer Anschlußflächen­ oxidschicht auf der Siliziumschicht vorgesehen ist.
15. Verfahren zur Herstellung einer Halbleitervorrichtung mit mehreren Gräben, mit folgenden Schritten:
Ausbildung einer vergrabenen Oxidschicht und einer Sili­ ziumschicht auf einem Siliziumsubstrat;
Ausbildung von Gräben in der Siliziumschicht;
Ausbildung einer Siliziumnitridschicht auf der Silizium­ schicht;
selektives Ätzen der Siliziumnitridschicht zur Ausbildung einer ersten Öffnung auf dem Grenzbereich zwischen den Gräben;
Ausbildung einer Feldoxidschicht in der ersten Öffnung;
Ätzen eines Abschnitts der Feldoxidschicht und der Sili­ ziumschicht zur Ausbildung einer zweiten Öffnung; und
Füllen der zweiten Öffnung mit einer dielektrischen Schicht.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der Schritt des Füllens der zweiten Öffnung mit der di­ elektrischen Schicht den Schritt der Ausbildung einer Oxidschicht auf Seitenwänden der freiliegenden Gräben umfaßt.
17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die dielektrische Schicht entweder eine Siliziumnitrid­ schicht oder eine Siliziumoxidschicht ist.
18. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Siliziumschicht eine Einkristall-Siliziumschicht ist.
19. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß weiterhin der Schritt der Ausbildung einer Anschlußflä­ chenoxidschicht auf der Siliziumschicht vorgesehen ist.
20. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß weiterhin der Schritt der Ausbildung mit Ionen dotierter Schichten zwischen der Feldoxidschicht und der vergrabe­ nen Oxidschicht vorgesehen ist.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß die mit Ionen dotierte Schicht eine dotierte Silizium­ schicht ist, die durch Implantieren von Ionen in die Siliziumschicht unterhalb der Feldoxidschicht hergestellt wird.
DE19727264A 1996-06-29 1997-06-26 Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung Expired - Fee Related DE19727264B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR96-26534 1996-06-29
KR1019960026534A KR100233286B1 (ko) 1996-06-29 1996-06-29 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE19727264A1 true DE19727264A1 (de) 1998-01-02
DE19727264B4 DE19727264B4 (de) 2005-12-08

Family

ID=19465198

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19727264A Expired - Fee Related DE19727264B4 (de) 1996-06-29 1997-06-26 Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung

Country Status (7)

Country Link
US (1) US5985733A (de)
JP (1) JPH1074954A (de)
KR (1) KR100233286B1 (de)
CN (1) CN1090383C (de)
DE (1) DE19727264B4 (de)
GB (1) GB2314970B (de)
TW (1) TW457645B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012865A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP4540146B2 (ja) 1998-12-24 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2001230315A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6358820B1 (en) * 2000-04-17 2002-03-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
KR100390903B1 (ko) * 2000-12-29 2003-07-12 주식회사 하이닉스반도체 반도체 장치의 에스램 셀 제조방법
JP4676069B2 (ja) * 2001-02-07 2011-04-27 パナソニック株式会社 半導体装置の製造方法
JP2002246600A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6900501B2 (en) * 2001-11-02 2005-05-31 Cree Microwave, Inc. Silicon on insulator device with improved heat removal
JP3595818B2 (ja) * 2002-10-11 2004-12-02 沖電気工業株式会社 Ｓｏｉ−ｍｏｓｆｅｔ装置
CN1299337C (zh) * 2003-04-29 2007-02-07 旺宏电子股份有限公司 用于非易失性存储器的氧－氮－氧介电层制造方法
US7666735B1 (en) * 2005-02-10 2010-02-23 Advanced Micro Devices, Inc. Method for forming semiconductor devices with active silicon height variation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159820A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 半導体装置の製造方法
US4903108A (en) * 1988-06-21 1990-02-20 Harris Corporation Radiation hardened complementary transistor integrated circuits
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
US5137837A (en) * 1990-08-20 1992-08-11 Hughes Aircraft Company Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate
JPH04263467A (ja) * 1991-02-19 1992-09-18 Fujitsu Ltd 半導体装置
US5344785A (en) * 1992-03-13 1994-09-06 United Technologies Corporation Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate
JPH07122627A (ja) * 1993-10-22 1995-05-12 Sony Corp 半導体装置の製造方法
JP3033412B2 (ja) * 1993-11-26 2000-04-17 株式会社デンソー 半導体装置の製造方法
DE4341171C2 (de) * 1993-12-02 1997-04-17 Siemens Ag Verfahren zur Herstellung einer integrierten Schaltungsanordnung
JP3249892B2 (ja) * 1994-11-28 2002-01-21 三菱電機株式会社 Ｓｏｉ構造を有する半導体装置の製造方法
US5807771A (en) * 1996-06-04 1998-09-15 Raytheon Company Radiation-hard, low power, sub-micron CMOS on a SOI substrate

Also Published As

Publication number Publication date
JPH1074954A (ja) 1998-03-17
TW457645B (en) 2001-10-01
US5985733A (en) 1999-11-16
KR980005383A (ko) 1998-03-30
GB2314970B (en) 2001-03-28
CN1171629A (zh) 1998-01-28
DE19727264B4 (de) 2005-12-08
KR100233286B1 (ko) 1999-12-01
CN1090383C (zh) 2002-09-04
GB9713427D0 (en) 1997-08-27
GB2314970A (en) 1998-01-14

Similar Documents

Publication Publication Date Title
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE3844388C2 (de)
DE69431867T2 (de) Selbstausgerichtes vergrabenes Band für DRAM Grabenzellen
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE69634764T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE4239142A1 (de)
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE19605235A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3785317T2 (de) Matrix hoher Packungsdichte aus dynamischen VMOS RAM.
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE69331077T2 (de) Verfahren zur Herstellung einer MOSFET-Struktur mit planarem Oberfläche
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE10330070A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4113962C2 (de) Halbleitereinrichtung mit selbstausgerichteter Kontaktstruktur für Feldeffekttransistoren und Herstellungsverfahren für diese
DE19705302A1 (de) Verfahren zum Bilden von MOS- und Bipolartransistoren
DE10134444A1 (de) Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben
DE102008062488A1 (de) Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE4444686A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19727264A1 (de) Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung
DE3931127A1 (de) Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101