CN1171629A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1171629A
CN1171629A CN97111873A CN97111873A CN1171629A CN 1171629 A CN1171629 A CN 1171629A CN 97111873 A CN97111873 A CN 97111873A CN 97111873 A CN97111873 A CN 97111873A CN 1171629 A CN1171629 A CN 1171629A
Authority
CN
China
Prior art keywords
mentioned
film
semiconductor device
silicon layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97111873A
Other languages
English (en)
Other versions
CN1090383C (zh
Inventor
高尧焕
崔珍赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1171629A publication Critical patent/CN1171629A/zh
Application granted granted Critical
Publication of CN1090383C publication Critical patent/CN1090383C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/116—Primary casings; Jackets or wrappings characterised by the material
    • H01M50/124—Primary casings; Jackets or wrappings characterised by the material having a layered structure
    • H01M50/1243—Primary casings; Jackets or wrappings characterised by the material having a layered structure characterised by the internal coating on the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00—Primary cells; Manufacture thereof
    • H01M6/04—Cells with aqueous electrolyte
    • H01M6/06—Dry cells, i.e. cells wherein the electrolyte is rendered non-fluid
    • H01M6/08—Dry cells, i.e. cells wherein the electrolyte is rendered non-fluid with cup-shaped electrodes
    • H01M6/085—Dry cells, i.e. cells wherein the electrolyte is rendered non-fluid with cup-shaped electrodes of the reversed type, i.e. anode in the centre
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2300/00—Electrolytes
    • H01M2300/0002—Aqueous electrolytes
    • H01M2300/0014—Alkaline electrolytes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00—Primary cells; Manufacture thereof
    • H01M6/04—Cells with aqueous electrolyte
    • H01M6/06—Dry cells, i.e. cells wherein the electrolyte is rendered non-fluid

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种在SOI(Silicon On Insulator)衬底上的互补金属氧化物半导体(CMOS)晶体管这样的具有两个相邻阱的半导体器件,特别是,涉及为了消除闩锁(Latch－up)问题而具有完全绝缘的多个阱的半导体器件及其方法,达到能够减小泄漏电流而防止半导体器件的闩锁现象的效果。

Description

半导体器件及其制造方法
本发明涉及一种SOI(Silicon On Insulator)衬底上的互补金属氧化物半导体(CMOS)晶体管这样的具有两个相邻阱的半导体器件，特别是，涉及具有为了消除闩锁(Latch-up)问题而完全绝缘的多个阱的半导体器件及其方法。
在现有技术中，为了制造高速存储器器件而使用SOI衬底。上述SOI衬底，由于在硅衬底的一定深度上整体形成的埋入氧化膜和在上述埋入氧化膜上所形成的单晶硅层为SOI结构，当作为存储器元件时，由埋入氧化膜层使寄生电容(Parasitic Capacitance)减小，而首先从存储器元件开始而使全部的半导体元件的工作速度加快。
但是，由于形成在上述SOI衬底上的晶体管作为在硅衬底的预定区域中形成埋入氧化膜的结构而不具有作为一般的金属氧化物晶体管的电极端子的体块端子(接地端子)，因此，引发寄生双极效应而降低上述晶体管的击穿电压，则引起由热电子(Hot electron)所产生的元件特性恶化(Degradation)，降低了可靠性。
图1表示出了用于解决上述问题的现有技术。如图所示，在硅衬底(10)的预定区域中依次形成埋入氧化膜(11)和单晶硅膜(12)，为了形成阱而在单晶硅膜(12)中掺杂。接着通过热氧化工序而形成用于元件隔离的场氧化膜(13)，然后，为了防止流过场氧化膜下的上述单晶硅膜(12)的泄漏电流，而在上述单晶硅膜(12)中形成掺杂区(14)。接着，在上述有源区域上形成栅极氧化膜(15)和栅极电极用多晶硅膜(16)，并刻图成为预定大小而形成栅极电极，然后，离子注入低浓度杂质而形成源、漏区域(未图示)，在衬底的全体结构上蒸发附着氧化膜，然后进行全面蚀刻，而在栅极电极的侧壁上形成侧壁氧化膜(17)。
此时，当一般在掺杂了的单晶硅层中形成由热氧化工序所产生的场氧化膜时，通过在上述场氧化膜和埋入氧化膜之间形成100A至1000A的厚度的掺杂硅膜以使埋入氧化膜和上述场氧化膜不会接触，由此通过上述硅膜使阱电极的电压作用于栅极下部区域中，而抑制栅极下部区域的电压的上升，由此，而改善SOI晶体管的可靠性。
但是，上述这样的方法存在下列缺点：由于用于分离元件的上述场氧化膜不能完全分离阱，则在N阱和P阱之间通过寄生双极效应，就不能有效地阻断发生高泄漏电流的闩锁现象。
为了解决上述问题，本发明的目的在于提供一种SOI晶体管及其制造方法，该SOI晶体管能够减小泄漏电流而防止元件的闩锁现象。
为了解决上述问题，本发明的一种半导体器件，其特征在于，包括：半导体衬底；形成在上述半导体衬底上的绝缘膜；形成在上述绝缘膜上的预定区域中的作为N阱和P阱区域的半导体层；形成在上述半导体层的N阱和P阱区域之间的，其上部的宽度宽于下部的宽度而形成并且其底面同上述绝缘膜相连接的T字形元件隔离膜。
本发明的一种半导体器件，其特征在于，包括：半导体衬底；形成在上述半导体衬底上的绝缘膜；形成在上述绝缘膜上的预定区域中的作为N阱和P阱区域的半导体层；垂直形成在上述半导体层的N阱和P阱区域之间并形成在上述绝缘膜上的第一元件隔离膜；水平形成在上述半导体层的N阱和P阱区域之间并形成上述第一元件隔离膜和T字形元件隔离膜的第二元件隔离膜。
一种具有多个阱的半导体器件制造方法，包括：依次在硅衬底上淀积埋入氧化膜和硅层的步骤；在上述硅层上形成多个阱的步骤；在上述硅层上形成氮化膜的步骤；有选择地蚀刻上述阱的边界面上的氮化膜而形成第一开口的步骤；形成露出上述第一开口的一部分的光致抗蚀剂图形的步骤；把上述光致抗蚀剂图形作为抗蚀膜来蚀刻上述硅层以露出上述埋入氧化膜而形成小于上述第一开口的第二开口的步骤；除去上述光致抗蚀剂的步骤；形成上述第一开口和第二开口的预定部分与上述埋入氧化膜连接的元件隔离膜的步骤。
本发明的这些和其他的目的、优点及特征将通过结合附图对本发明的实施例的描述而得到进一步说明。在这些附图中：
图1是具有形成在SOI衬底上的相邻的P阱和N阱的半导体器件的现有技术中的元件隔离膜的形成工序的断面图；
图2A至图2C是具有形成在SOI衬底上的相邻的P阱和N阱的半导体器件的本发明的一个实施例的元件隔离膜的形成工序的断面图；
图3A至图3C是具有形成在SOI衬底上的相邻的P阱和N阱的半导体器件的本发明的另一个实施例的元件隔离膜的形成工序的断面图。
下面参照图2A～图2C来对本发明的实施例进行说明。在各个实施例中相同的部分使用相同的标号。而省略重复的说明。
如图2A所示，由任意的方法在硅衬底(20)的预定区域中形成埋入氧化膜(21)和非掺杂的单晶硅层(22)，在整体构造上形成衬垫氧化膜(23)和氮化膜(24)，再选择蚀刻而除去待形成场氧化膜的部分的氮化膜(24)。
接着，如图2B所示，形成光致抗蚀剂(25)图形，以上述光致抗蚀剂图形(25)作为抗蚀膜来有选择地蚀刻单晶硅层(22)以便露出上述N阱和P阱的接合区域的边界面上的衬垫氧化膜(23)的预定部位。
最后，如图2C所示，除去上述光致抗蚀剂图形(25)，通过LOCOS(local oxidation of silicon)工序这样的热氧化膜工序来形成场氧化膜(26)。此时，通过用于形成场氧化膜的热氧化工序来补偿在上述单晶硅蚀刻过程中产生的硅的损伤(damage)。接着，以高能量来在场氧化膜(26)上离子注入杂质，而形成用于防止流过场氧化膜下的单晶硅薄膜的泄漏电流的掺杂区域(27)。
这样，如上述那样，通过形成场氧化膜(26)，使之与单晶硅层(22)相连，而将相邻的阱之间完全隔离，就能消除阱间的寄生双极现象而防止元件间的不完全电气隔离所产生的闩锁现象。
下面参照附图3A至3C来详细说明本发明的另一个实施例。
首先，如图3A所示，在硅衬底(30)的预定区域中形成埋入氧化膜(31)和非掺杂的单晶硅层(32)，实施离子注入工序以在上述单晶硅层(32)中形成多个阱。当在整体结构上依次形成衬垫氧化膜(33)和氮化膜(34)后，对上述阱的边界区域上的氮化膜(34)进行选择蚀刻。
接着，如图3B所示，通过LOCOS工序这样的热氧化工序来形成场氧化膜(35)，在上述场氧化膜(35)中离子注入杂质，以形成用于防止流过场氧化膜下的单晶硅薄膜的泄漏电流的掺杂区域(36)，然后，对上述场氧化膜(35)和单晶硅层(32)的预定区域进行蚀刻。
接着，如图3C所示的那样，为了补偿在上述单晶硅蚀刻过程中产生的硅的损伤区域而形成氧化膜(37)并对场氧化膜进行蚀刻，就能完全阻止在除去的区域内对硅氧化膜或氮化膜(38)进行充电而形成作为阱间的电气通路，而防止闩锁问题。
上述那样的本发明能够起到减小泄漏电流而防止元件的闩锁现象的效果。
本发明并不仅限于上述实施例和附图所限定的方案，当然可以在不脱离本发明的技术构思的范围内进行各种置换和变更。

Claims (21)

1.一种半导体器件，其特征在于，包括：
半导体衬底；
形成在上述半导体衬底上的绝缘膜；
形成在上述绝缘膜上的预定区域中的作为N阱和P阱区域的半导体层；
形成在上述半导体层的N阱和P阱区域之间的，其上部的宽度宽于下部的宽度而形成并且其底面同上述绝缘膜相连接的T字形元件隔离膜。
2.根据权利要求1所述的半导体器件，其特征在于，上述半导体器件包括形成在上述绝缘膜和不与上述绝缘膜相连接的元件隔离膜之间的杂质注入层。
3.根据权利要求1所述的半导体器件，其特征在于，上述绝缘膜是氧化膜。
4.根据权利要求1所述的半导体器件，其特征在于，上述半导体层是单晶硅层。
5.一种半导体器件，其特征在于，包括：
半导体衬底；
形成在上述半导体衬底上的绝缘膜；
形成在上述绝缘膜上的预定区域中的作为N阱和P阱区域的半导体层；
垂直形成在上述半导体层的N阱和P阱区域之间并形成在上述绝缘膜上的第一元件隔离膜；
水平形成在上述半导体层的N阱和P阱区域之间并形成上述第一元件隔离膜和T字形元件隔离膜的第二元件隔离膜。
6.根据权利要求5所述的半导体器件，其特征在于，上述半导体器件包括形成在上述绝缘膜和上述第二元件隔离膜之间的杂质注入层。
7.根据权利要求5所述的半导体器件，其特征在于，上述第一元件隔离膜是氧化膜。
8.根据权利要求5所述的半导体器件，其特征在于，上述第二元件隔离膜是氧化膜或氮化膜。
9.根据权利要求5所述的半导体器件，其特征在于，上述半导体层是单晶硅层。
10.一种具有多个阱的半导体器件的制造方法，包括：
依次在硅衬底上淀积埋入氧化膜和硅层的步骤；
在上述硅层上形成多个阱的步骤；
在上述硅层上形成氮化膜的步骤；
有选择地蚀刻上述阱的边界面上的氮化膜而形成第一开口的步骤；
形成露出上述第一开口的一部分的光致抗蚀剂图形的步骤；
把上述光致抗蚀剂图形作为抗蚀膜来蚀刻上述硅层以露出上述埋入氧化膜而形成小于上述第一开口的第二开口的步骤；
除去上述光致抗蚀剂的步骤；
形成上述第一开口和第二开口的预定部分与上述埋入氧化膜连接的元件隔离膜的步骤。
11.根据权利要求10所述的半导体器件的制造方法，其特征在于，在形成上述元件隔离膜的步骤之后，包括在上述元件隔离膜与上述埋入氧化膜之间形成杂质注入区域的步骤。
12.根据权利要求10所述的半导体器件的制造方法，其特征在于，上述半导体层是单晶硅层。
13.根据权利要求11所述的半导体器件的制造方法，其特征在于，上述形成杂质注入区域的步骤在上述元件隔离膜的下部的硅层中实施离子注入。
14.根据权利要求10所述的半导体器件的制造方法，其特征在于，包括在上述硅层上形成衬垫氧化膜的步骤。
15.一种具有多个阱的半导体器件制造方法，包括：
依次在硅衬底上淀积埋入氧化膜和硅层的步骤；
在上述硅层上形成多个阱的步骤；
在上述硅层上形成氮化膜的步骤；
有选择地蚀刻上述阱的边界面上的氮化膜而形成第一开口的步骤；
在上述第一开口形成元件隔离膜的步骤；
蚀刻上述元件隔离膜的预定区域和上述硅层而形成第二开口以露出上述埋入氧化膜的预定部分的步骤；
在上述第二开口内形成绝缘膜的步骤。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于，包括在上述第二开口内形成绝缘膜的步骤和在上述阱的所露出的侧面上形成氧化膜的步骤。
17.根据权利要求15所述的半导体器件的制造方法，其特征在于，在上述第二开口内形成的绝缘膜是氮化膜和氧化硅膜中的任一种。
18.根据权利要求15所述的半导体器件的制造方法，其特征在于，上述硅层是单晶硅层。
19.根据权利要求15所述的半导体器件的制造方法，其特征在于，包括在上述硅层上形成衬垫氧化膜的步骤。
20.根据权利要求15所述的半导体器件的制造方法，其特征在于，在上述第一开口中形成元件隔离膜的步骤之后，包括在上述元件隔离膜与上述埋入氧化膜之间形成杂质注入区域的步骤。
21.根据权利要求15所述的半导体器件的制造方法，其特征在于，上述形成杂质注入区域的步骤在上述元件隔离膜的下部的硅层中实施离子注入。
CN97111873A 1996-06-29 1997-06-27 半导体器件及其制造方法 Expired - Fee Related CN1090383C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR26534/96 1996-06-29
KR1019960026534A KR100233286B1 (ko) 1996-06-29 1996-06-29 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1171629A true CN1171629A (zh) 1998-01-28
CN1090383C CN1090383C (zh) 2002-09-04

Family

ID=19465198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97111873A Expired - Fee Related CN1090383C (zh) 1996-06-29 1997-06-27 半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US5985733A (zh)
JP (1) JPH1074954A (zh)
KR (1) KR100233286B1 (zh)
CN (1) CN1090383C (zh)
DE (1) DE19727264B4 (zh)
GB (1) GB2314970B (zh)
TW (1) TW457645B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299337C (zh) * 2003-04-29 2007-02-07 旺宏电子股份有限公司 用于非易失性存储器的氧－氮－氧介电层制造方法
CN100370615C (zh) * 2001-02-13 2008-02-20 三菱电机株式会社 半导体装置
CN101188216B (zh) * 2001-11-02 2010-06-09 克里微波有限责任公司 半导体器件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012865A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP4540146B2 (ja) 1998-12-24 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2001230315A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6358820B1 (en) * 2000-04-17 2002-03-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
KR100390903B1 (ko) * 2000-12-29 2003-07-12 주식회사 하이닉스반도체 반도체 장치의 에스램 셀 제조방법
JP4676069B2 (ja) * 2001-02-07 2011-04-27 パナソニック株式会社 半導体装置の製造方法
JP3595818B2 (ja) * 2002-10-11 2004-12-02 沖電気工業株式会社 Ｓｏｉ−ｍｏｓｆｅｔ装置
US7666735B1 (en) 2005-02-10 2010-02-23 Advanced Micro Devices, Inc. Method for forming semiconductor devices with active silicon height variation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159820A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 半導体装置の製造方法
US4903108A (en) * 1988-06-21 1990-02-20 Harris Corporation Radiation hardened complementary transistor integrated circuits
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
US5137837A (en) * 1990-08-20 1992-08-11 Hughes Aircraft Company Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate
JPH04263467A (ja) * 1991-02-19 1992-09-18 Fujitsu Ltd 半導体装置
US5344785A (en) * 1992-03-13 1994-09-06 United Technologies Corporation Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate
JPH07122627A (ja) * 1993-10-22 1995-05-12 Sony Corp 半導体装置の製造方法
JP3033412B2 (ja) * 1993-11-26 2000-04-17 株式会社デンソー 半導体装置の製造方法
DE4341171C2 (de) * 1993-12-02 1997-04-17 Siemens Ag Verfahren zur Herstellung einer integrierten Schaltungsanordnung
JP3249892B2 (ja) * 1994-11-28 2002-01-21 三菱電機株式会社 Ｓｏｉ構造を有する半導体装置の製造方法
US5807771A (en) * 1996-06-04 1998-09-15 Raytheon Company Radiation-hard, low power, sub-micron CMOS on a SOI substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100370615C (zh) * 2001-02-13 2008-02-20 三菱电机株式会社 半导体装置
CN101188216B (zh) * 2001-11-02 2010-06-09 克里微波有限责任公司 半导体器件
CN1299337C (zh) * 2003-04-29 2007-02-07 旺宏电子股份有限公司 用于非易失性存储器的氧－氮－氧介电层制造方法

Also Published As

Publication number Publication date
GB9713427D0 (en) 1997-08-27
DE19727264B4 (de) 2005-12-08
TW457645B (en) 2001-10-01
DE19727264A1 (de) 1998-01-02
KR100233286B1 (ko) 1999-12-01
JPH1074954A (ja) 1998-03-17
US5985733A (en) 1999-11-16
KR980005383A (ko) 1998-03-30
CN1090383C (zh) 2002-09-04
GB2314970A (en) 1998-01-14
GB2314970B (en) 2001-03-28

Similar Documents

Publication Publication Date Title
US6455362B1 (en) Double LDD devices for improved dram refresh
US5471081A (en) Semiconductor device with reduced time-dependent dielectric failures
US6927452B2 (en) Semiconductor device having dual isolation structure and method of fabricating the same
JP3513212B2 (ja) 半導体装置の製法
CN100399583C (zh) 具有静电放电保护的齐纳二极管的双扩散金属氧化物半导体场效应晶体管
US6204138B1 (en) Method for fabricating a MOSFET device structure which facilitates mitigation of junction capacitance and floating body effects
US4536947A (en) CMOS process for fabricating integrated circuits, particularly dynamic memory cells with storage capacitors
US6329225B1 (en) Tight pitch gate devices with enlarged contact areas for deep source and drain terminals and method
US6177346B1 (en) Integrated circuitry and method of forming a field effect transistor
CN1090383C (zh) 半导体器件及其制造方法
US4505026A (en) CMOS Process for fabricating integrated circuits, particularly dynamic memory cells
US5786265A (en) Methods of forming integrated semiconductor devices having improved channel-stop regions therein, and devices formed thereby
KR19990068200A (ko) 디커플링 캐패시턴스 형성 방법 및 반도체 소자
US6911715B2 (en) Bipolar transistors and methods of manufacturing the same
JP3424091B2 (ja) 半導体素子の製造方法
KR100273496B1 (ko) 반도체장치의 제조방법
KR19980079356A (ko) 반도체 장치 및 그 제조 방법
US5707721A (en) Methods of forming field effect transistors having oxidation-controlled gate lengths
US5453387A (en) Fabrication method of semiconductor device with neighboring n- and p-type regions
KR100293618B1 (ko) 수직형및수평형바이폴라트랜지스터를구비한반도체장치및그제조방법
JPH02148852A (ja) 半導体装置およびその製造方法
CN1224084C (zh) 一种不同厚度栅极氧化层的制造方法
US20240030357A1 (en) Method for manufacturing a schottky diode and corresponding integrated circuit
KR100434712B1 (ko) Soi모스트랜지스터제조방법.
KR100444772B1 (ko) 상보형 모스 트랜지스터의 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020904

Termination date: 20130627