KR980005383A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR980005383A KR980005383A KR1019960026534A KR19960026534A KR980005383A KR 980005383 A KR980005383 A KR 980005383A KR 1019960026534 A KR1019960026534 A KR 1019960026534A KR 19960026534 A KR19960026534 A KR 19960026534A KR 980005383 A KR980005383 A KR 980005383A
- Authority
- KR
- South Korea
- Prior art keywords
- well
- layer
- silicon layer
- forming
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
- H01M50/10—Primary casings, jackets or wrappings of a single cell or a single battery
- H01M50/116—Primary casings, jackets or wrappings of a single cell or a single battery characterised by the material
- H01M50/124—Primary casings, jackets or wrappings of a single cell or a single battery characterised by the material having a layered structure
- H01M50/1243—Primary casings, jackets or wrappings of a single cell or a single battery characterised by the material having a layered structure characterised by the internal coating on the casing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M6/00—Primary cells; Manufacture thereof
- H01M6/04—Cells with aqueous electrolyte
- H01M6/06—Dry cells, i.e. cells wherein the electrolyte is rendered non-fluid
- H01M6/08—Dry cells, i.e. cells wherein the electrolyte is rendered non-fluid with cup-shaped electrodes
- H01M6/085—Dry cells, i.e. cells wherein the electrolyte is rendered non-fluid with cup-shaped electrodes of the reversed type, i.e. anode in the centre
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M2300/00—Electrolytes
- H01M2300/0002—Aqueous electrolytes
- H01M2300/0014—Alkaline electrolytes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M6/00—Primary cells; Manufacture thereof
- H01M6/04—Cells with aqueous electrolyte
- H01M6/06—Dry cells, i.e. cells wherein the electrolyte is rendered non-fluid
Abstract
본 발명은 메몰산화층과 비도핑 단결정실리콘층이 형성되는 SOI트랜지스터 제조방법에 있어서, 전체구조 상에 식각방지막을 형성하는 단계; 상기 식각방지막 상에 소자분리 마스크를 형성하고 단결정실리콘층을 식각하여 노출하는 단계; 반도체 기판의 소정영역에 메몰산화층과 비도핑 단결정실리콘층을 상기 활성화영역 위면에 형성하는 단계; 전체구조상에 패드산화막 및 질화막 형성하며 필드산화막이 형성될 부분의 질화막을 선택식각하여 제거하는 단계를 특징으로 하는 SOI 트랜지스터에 관한 것으로 N-웰과 P-웰사이에 전기적인 통로가 형성되는 것을 완전히 차단하여 래치엎에 의한 누설전류를 완벽하게 방지한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2c도는 본 발명의 일실시예에 따른 SOI트랜지스터의 제조공정 단면도.
제3a도 내지 제3c도는 본 발명의 다른 일실시예에 따른 SOI트랜지스터의 공정 단면도.
Claims (8)
- 제 1 실리콘층, 산화층 및 제 2 실리콘층에 차례로 적층된 SOI 기판 상에 형성되는 반도체 장치에 있어서; 상기 제 2 실리콘층에 불순물시 도핑된 N웰 및 P웰; 상기 N웰과 P웰을 전기적으로 격리시키기 위해 상기 N웰과 P웰의 경제 지역에 형성되되 그 일부 하부가 상기 산화층과 접하는 소자분리막을 포함하여 이루어진 반도체 장치.
- 제 1 실리콘층, 메몰 산화층, 제 2 실리콘층이 차례로 적층된 SOI기판을 사용하는 반도체 장치 제조 방법에 있어서; 상기 제 2 실리콘층에 불순물을 도핑시켜 N웰과 P웰을 형성하는 단계; 상기 제 2 실리콘층상에 상기 N웰과 P웰의 경제지역이 노출되는 산화방지층을 형성하는 단계; 상기 N웰과 P웰의 경계 지역이 노출되는 산화방지층을 형성하는 단계; 상기 N웰과 P웰의 경계지역이 노출되되 상기 산화방지층에 의해 노출되는 부위의 폭이 좁아지도록 전체구조 상부에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각장벽으로 상기 제 2 실리콘층의 N웰과 P웰 경계 지역을 식각하는 단계; 및 상기 포토레지스트 패턴을 제거하고 노출된 상기 제 2 실리콘층을 산화시켜 상기 메몰산화층과 일부 하부가 맞닿는 소자분리 산화막을 형성 하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 장치 제조방법.
- 제 2 항에 있어서, 상기 제 2 실리콘층의 N웰과 P웰 경계지역을 식각하는 단계에서 상기 메몰 산화층이 도출되도록 식각하는 것을 특징으로하는 반도체 장치 제조방법.
- 제 2 항에 있어서; 상기 제 2 실리콘층이 N웰과 P웰 경계지역 식각하는 단계에서 상기 제 2 실리콘층의 일부두께를 잔류시키는 것을 특징으로 하는 반도체 장치 제조방법.
- 제 2 항에 있어서; 상기 메몰산화층과 맞닿지 않는 상기 소자분리산화막 하부지역의 상기 제 2 실리콘층에 채널 스톱 이온주입을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
- 제 1 실리콘층, 메몰산화층, 제 2 산화층이 차례로 적층된 SOI기판을 사용하는 반도체 장치 제조방법에 있어서; 상기 제 2 실리콘층에 불순물을 도핑시켜 N웰과 P웰을 각각 형성하는 단계; 상기 N웰과 P웰 경계지역 상기 제 2 실리콘층 일부깊이를 선택산화시켜 소자분리 산화막을 형성하는 단계; 상기 잔류 제 2 실리콘층의 N웰과 P웰 경계지역을 선택 식각하기 위해 상기 소자분리산화막의 소정부위가 노출되도록 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 식각 장벽으로 상기 소자분리산화막과 사이 잔류 제 2 실리콘을 차례로 식각하여 상기 메몰산화층의 소정부위를 노출되는 홈을 형성하는 단계; 상기 마스크 패턴을 제거하는 단계; 및 상기 홈 내부에 소자분리용 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
- 제 6 항에 있어서, 상기 홈 내부에 형성되는 소자분리용 절연막을 실리콘질화막인 것을 특징으로 하는 반도체 장치 제조방법.
- 제 6 항에 있어서; 상기 소자분리산화막 하부의 상기 잔류 제 2 실리콘층에 채널스탑 이온중입을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026534A KR100233286B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 장치 및 그 제조방법 |
TW086108500A TW457645B (en) | 1996-06-29 | 1997-06-18 | A semiconductor device and method for fabricating the same |
JP9167683A JPH1074954A (ja) | 1996-06-29 | 1997-06-24 | 半導体装置とその製造方法 |
GB9713427A GB2314970B (en) | 1996-06-29 | 1997-06-25 | Semiconductor device having a t-shaped field oxide layer and a method for fabricating the same |
DE19727264A DE19727264B4 (de) | 1996-06-29 | 1997-06-26 | Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung |
US08/883,242 US5985733A (en) | 1996-06-29 | 1997-06-26 | Semiconductor device having a T-shaped field oxide layer and a method for fabricating the same |
CN97111873A CN1090383C (zh) | 1996-06-29 | 1997-06-27 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026534A KR100233286B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980005383A true KR980005383A (ko) | 1998-03-30 |
KR100233286B1 KR100233286B1 (ko) | 1999-12-01 |
Family
ID=19465198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960026534A KR100233286B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 장치 및 그 제조방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5985733A (ko) |
JP (1) | JPH1074954A (ko) |
KR (1) | KR100233286B1 (ko) |
CN (1) | CN1090383C (ko) |
DE (1) | DE19727264B4 (ko) |
GB (1) | GB2314970B (ko) |
TW (1) | TW457645B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6953979B1 (en) | 1998-12-24 | 2005-10-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, method of manufacturing same and method of designing same |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012865A (ja) * | 1998-06-22 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
JP2001230315A (ja) * | 2000-02-17 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6358820B1 (en) * | 2000-04-17 | 2002-03-19 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
KR100390903B1 (ko) * | 2000-12-29 | 2003-07-12 | 주식회사 하이닉스반도체 | 반도체 장치의 에스램 셀 제조방법 |
JP4676069B2 (ja) * | 2001-02-07 | 2011-04-27 | パナソニック株式会社 | 半導体装置の製造方法 |
JP2002246600A (ja) * | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6900501B2 (en) * | 2001-11-02 | 2005-05-31 | Cree Microwave, Inc. | Silicon on insulator device with improved heat removal |
JP3595818B2 (ja) * | 2002-10-11 | 2004-12-02 | 沖電気工業株式会社 | Soi−mosfet装置 |
CN1299337C (zh) * | 2003-04-29 | 2007-02-07 | 旺宏电子股份有限公司 | 用于非易失性存储器的氧-氮-氧介电层制造方法 |
US7666735B1 (en) * | 2005-02-10 | 2010-02-23 | Advanced Micro Devices, Inc. | Method for forming semiconductor devices with active silicon height variation |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159820A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | 半導体装置の製造方法 |
US4903108A (en) * | 1988-06-21 | 1990-02-20 | Harris Corporation | Radiation hardened complementary transistor integrated circuits |
US5362667A (en) * | 1992-07-28 | 1994-11-08 | Harris Corporation | Bonded wafer processing |
US5137837A (en) * | 1990-08-20 | 1992-08-11 | Hughes Aircraft Company | Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate |
JPH04263467A (ja) * | 1991-02-19 | 1992-09-18 | Fujitsu Ltd | 半導体装置 |
US5344785A (en) * | 1992-03-13 | 1994-09-06 | United Technologies Corporation | Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate |
JPH07122627A (ja) * | 1993-10-22 | 1995-05-12 | Sony Corp | 半導体装置の製造方法 |
JP3033412B2 (ja) * | 1993-11-26 | 2000-04-17 | 株式会社デンソー | 半導体装置の製造方法 |
DE4341171C2 (de) * | 1993-12-02 | 1997-04-17 | Siemens Ag | Verfahren zur Herstellung einer integrierten Schaltungsanordnung |
JP3249892B2 (ja) * | 1994-11-28 | 2002-01-21 | 三菱電機株式会社 | Soi構造を有する半導体装置の製造方法 |
US5807771A (en) * | 1996-06-04 | 1998-09-15 | Raytheon Company | Radiation-hard, low power, sub-micron CMOS on a SOI substrate |
-
1996
- 1996-06-29 KR KR1019960026534A patent/KR100233286B1/ko not_active IP Right Cessation
-
1997
- 1997-06-18 TW TW086108500A patent/TW457645B/zh not_active IP Right Cessation
- 1997-06-24 JP JP9167683A patent/JPH1074954A/ja active Pending
- 1997-06-25 GB GB9713427A patent/GB2314970B/en not_active Expired - Fee Related
- 1997-06-26 US US08/883,242 patent/US5985733A/en not_active Expired - Lifetime
- 1997-06-26 DE DE19727264A patent/DE19727264B4/de not_active Expired - Fee Related
- 1997-06-27 CN CN97111873A patent/CN1090383C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6953979B1 (en) | 1998-12-24 | 2005-10-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, method of manufacturing same and method of designing same |
US6958266B2 (en) | 1998-12-24 | 2005-10-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, method of manufacturing same and method of designing same |
US7303950B2 (en) | 1998-12-24 | 2007-12-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, method of manufacturing same and method of designing same |
US7741679B2 (en) | 1998-12-24 | 2010-06-22 | Renesas Technology Corp. | Semiconductor device, method of manufacturing same and method of designing same |
Also Published As
Publication number | Publication date |
---|---|
KR100233286B1 (ko) | 1999-12-01 |
CN1171629A (zh) | 1998-01-28 |
DE19727264A1 (de) | 1998-01-02 |
DE19727264B4 (de) | 2005-12-08 |
GB9713427D0 (en) | 1997-08-27 |
CN1090383C (zh) | 2002-09-04 |
JPH1074954A (ja) | 1998-03-17 |
GB2314970A (en) | 1998-01-14 |
US5985733A (en) | 1999-11-16 |
TW457645B (en) | 2001-10-01 |
GB2314970B (en) | 2001-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
KR0159075B1 (ko) | 트렌치 dmos장치 및 그의 제조방법 | |
KR20040102052A (ko) | 다중-두께 매립 산화물층 위에 형성된 반도체 디바이스 및그 제조 방법 | |
KR980005383A (ko) | 반도체 장치 및 그 제조방법 | |
JP4579512B2 (ja) | 半導体装置およびその製造方法 | |
KR19990002942A (ko) | 에스오 아이(soi) 소자의 제조방법 | |
KR960042931A (ko) | Soi 구조를 갖는 반도체장치의 제조방법 | |
US6255147B1 (en) | Silicon on insulator circuit structure with extra narrow field transistors and method of forming same | |
JP2001160623A (ja) | 半導体装置とその製造方法 | |
KR100305018B1 (ko) | 반도체소자의 소자분리방법 | |
KR970072295A (ko) | 반도체 소자의 격리막 형성방법 | |
KR100292152B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
KR100305641B1 (ko) | 에스오아이기판에형성되는반도체소자및그제조방법 | |
KR100569570B1 (ko) | 반도체소자의 모스전계효과 트렌지스터 제조방법 | |
KR100679833B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100226256B1 (ko) | 반도체 디바이스의 소자 분리 방법 | |
KR0172545B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
KR100332473B1 (ko) | 반도체소자및그를이용한소자분리방법 | |
KR100331559B1 (ko) | 소이 구조의 반도체 소자 및 그 제조방법 | |
KR0168198B1 (ko) | 반도체 장치의 트렌치형 소자분리방법 | |
KR20020002706A (ko) | 트랜지스터 및 그의 제조 방법 | |
KR20000027791A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR960002471A (ko) | 실리콘-온-인슐레이터(soi) 소자의 제조방법 및 그 구조 | |
KR20050071089A (ko) | 반도체 소자 및 그의 제조 방법 | |
KR960002740A (ko) | 반도체소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120824 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |