DE19605235A1 - Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung - Google Patents

Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung

Info

Publication number
DE19605235A1
DE19605235A1 DE19605235A DE19605235A DE19605235A1 DE 19605235 A1 DE19605235 A1 DE 19605235A1 DE 19605235 A DE19605235 A DE 19605235A DE 19605235 A DE19605235 A DE 19605235A DE 19605235 A1 DE19605235 A1 DE 19605235A1
Authority
DE
Germany
Prior art keywords
layer
ions
source
drain regions
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19605235A
Other languages
English (en)
Inventor
Masatoshi Kimura
Masao Sugiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19605235A1 publication Critical patent/DE19605235A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Description

Die vorliegende Erfindung bezieht sich auf Halbleitereinrich­ tungen und insbesondere auf integrierte Halbleiterschaltungs­ einrichtungen, die die Salicide-Technologie (SELF-ALIGNED SILICIDE = selbstausgerichtetes Silizid) verwenden und ein Ver­ fahren zum Herstellen einer solchen Halbleitereinrichtung.
Während sich LSI-Schaltungen auf eine höhere Flächendichte bzw. Integration hin entwickelten, wird die Salicide-Technologie seit kurzem weitverbreitet zum Bilden einer selbst ausgerichteten silifizierten Schicht auf einem Silizium-Material verwendet um so den Kontaktwiderstand zu reduzieren und eine Elektrode wie z. B. ein Gate, eine Source und eine Drain mit niedrigem spezi­ fischem Widerstand zu bilden.
Ein Beispiel, in welchem ein Verfahren zur Herstellung einer Halbleitereinrichtung unter Verwendung der Salicide-Technologie auf einem NMOS-Transistor angewendet wird, wird mit Bezug auf die Fig. 10 bis 18 beschrieben.
Zuerst werden in einem, aus einem einkristallinem Siliziummate­ rial vom p-Typ gebildeten Halbleitersubstrat 1 (in weiterem als das Substrat 1 bezeichnet) p-Wannenbereiche 2 (in weiterem als p-Wannen 2 bezeichnet) gebildet. Nachdem unter Verwendung eines LOCOS-Verfahrens Feldisolierfilme 3 zur Isolation gebildet wur­ den, wird ein Gateoxidfilm 4 auf der gesamten Oberfläche des Substrats gebildet. Danach wird ein dotierter Polysiliziumfilm (oder dotierter amorpher Siliziumfilm) 5a auf die gesamte Ober­ fläche des Gateoxidfilms aufgebracht. Nachdem ein Photoresist­ film 6 auf der gesamten Oberfläche des dotierten Polysilizium­ films abgeschieden ist, wird zum Strukturieren des Resistfilms eine photolithographische Masken- und Ätztechnik angewendet (siehe Fig. 10).
Anschließend wird das Photoresistmuster 6 als Maske zum Ätzen des darunterliegenden Polysiliziumfilms 5a verwendet, wodurch Gateelektroden 5 gebildet werden, die als leitende Schichten verwendet werden (siehe Fig. 11).
Anschließend, nachdem der Photoresistfilm 6 entfernt wurde, (siehe Fig. 12) werden Dotierstoffe wie z. B. As und P durch eine Ionenimplantationsverfahren mit schrägem Einfallwinkel und unter Rotation von oberhalb des Substrats 1 zum Bilden von n⁻-Typ LDD-Bereichen 7 eingebracht (siehe Fig. 13).
Daran anschließend wird ein TEOS-Film 8 auf der gesamten Ober­ fläche des Substrats mit einer Filmdicke von ca. 0,05-0,02 µm aufgebracht (siehe Fig. 14). Der TEOS-Film wird durch aniso­ tropes Trocken-Ätzen so geätzt, daß Seiten-Spacer 9 auf den Seitenwänden der Gateelektroden zurückbleiben (siehe Fig. 16).
Anschließend werden zum Bilden von n⁺-Typ Source-/Drainbereichen 10 als leitende Schichten Dotierstoffe wie z. B. As und P von oberhalb des Substrats 1 unter Verwendung eines Ionen-Implanta­ tionsverfahrens eingebracht (siehe Fig. 16).
Im folgenden wird ein Verfahren zum Bilden silifizierter Schich­ ten auf den Gateelektroden 5 und auf den Source-/Drainbereichen 10 unter Verwendung der Salicide-Technologie erklärt.
Unter Verwendung z. B. eines Sputter-Verfahrens wird eine Ti- Schicht 11 als metallische Schicht auf der gesamten Oberfläche des Substrats 1 aufgebracht, welches die wie oben erwähnt ge­ bildeten Soure-/Drainbereiche 10 aufweist (siehe Fig. 17).
Anschließend wird das Substrat 1 einer Wärmebehandlung wie z. B. einem Ausglühen durch Lampen unterzogen, um so die Ti-Schicht 11 in eine TiSi₂-Schicht 12 als silifizierte Schicht mit einem geringen spezifischen Widerstand durch die Reaktion der Ti- Schicht 11 mit dem darunterliegenden Silizium-Material umzuwan­ deln. Dann werden die Abschnitte der Ti-Schicht 11, die nicht reagierten, unter Verwendung einer Lösung, wie z. B. H₂SO₄/H₂O₂ entfernt. Auf diese Weise werden die TiSi₂-Schichten 12 nur auf dem Silizium-Material gebildet, d. h. in selbst-ausgerichteter Art und Weise auf den Gateelektroden 5 und den Source-/Drain­ bereichen 10 (siehe Fig. 18).
Anschließend wird der NMOS-Transistor durch das Bilden eines Zwischenschicht-Isolierfilms und Verbindungsschichten und durch das Durchführen einer vorbestimmten Behandlung fertiggestellt (nicht gezeigt).
LSI-Schaltungen sind im allgemeinen mit Ein-/Ausgabe-Schutz­ schaltungen zum Schutz einer internen Schaltung vor durch elek­ trostatische Entladungen verursachte Ausfälle (im weiteren als ESD = electrostatic discharge failure bezeichnet) etc. versehen. Wenn die oben erwähnte Salicide-Technologie zum Bilden silifi­ zierter Schichten mit niedrigem spezifischen Widerstand wie z. B. der TiSi₂-Schicht 12 auf einem Gate 5 und Source-/Drain­ bereichen eines Transistors, der die Ein-/Ausgabe-Schutzschal­ tung bildet, verwendet wird, so wird dieser dafür anfällig, durch einen von einer externen Kontaktanschlußfläche einge­ gebenen Spannungsstoß bzw. einer Übersteuerung beschädigt zu werden. Insbesondere die Ecken 13 des in Fig. 19 gezeigten Source-/Drainbereiches sind für eine Konvergenz, d. h. das Zu­ sammenlaufen des elektrischen Feldes anfällig. Der Spannungsstoß erreicht die Ecken 13 über den Widerstand in der silifizierten Schicht (spezifischer Widerstand der TiSi₂-Schicht 12: ca. 13-18 µΩ × cm), und es besteht eine hohe Anfälligkeit dafür, daß ein Übergangsdurchbruch an den Ecken stattfindet. Der spezifische Widerstand der silifizierten Schicht stellt nicht mehr als ein zehntel des spezifischen Widerstands der diffundierten Schicht in dem Source-/Drainbereich 10 dar.
Um diesen Problem zu begegnen wurde ein Herstellungsverfahren vorgeschlagen, welches die Bildung einer solchen silifizierten Schicht an einem Transistor, der eine Ein-/Ausgabe-Schutzschal­ tung bildet, verhindert, wenn LSI-Schaltungen unter Verwendung der Salicide-Technologie verwendet werden.
Ein solches Verfahren zur Herstellung von Halbleitereinrich­ tungen, welches z. B. in der US 5,021,852 offenbart wurde, wird mit Bezug auf die Fig. 20a bis 20c beschrieben.
Zuerst werden mit Verfahrensschritten ähnlich denen, die in den Fig. 10-13 gezeigt sind, n⁻-Typ LDD-Bereiche 7 nach der Bil­ dung von Gateelektroden 5 eingebracht. Nach dem Aufbringen eines TEOS-Films auf der gesamten Oberfläche des Substrats wird durch anisotropes Trockenätzen unter Verwendung einer Photo­ resistmaske ein selektives Ätzen durchgeführt, wodurch der TEOS- Film 8a auf einem Bereich mit einem darin gebildeten NMOS-Tran­ sistorbereich A zurückbleibt und auf den Seitenwänden der Gate­ elektroden 5, auf einem Bereich mit einem darin gebildeten NMOS- Transistorbereich B, Seiten-Spacer 9 bildet (siehe Fig. 10(a)).
Anschließend wird zum Bilden von n⁺-Typ Source-/Drainbereichen 10 ein Ionenimplantationsverfahren zum Implantieren von Dotier­ stoffen in die z. B. As und P von oberhalb des Substrats 1 ange­ wendet (siehe Fig. 20(b).
Anschließend wird eine Ti-Schicht auf der gesamten Oberfläche des Substrats durch z. B. ein Sputterverfahren aufgebracht und eine Wärmebehandlung wie z. B. Ausglühen mit Lampen wird zur Um­ wandlung der Ti-Schicht 11 auf dem Silizium-Material in eine TiSi₂-Schicht 12 durchgeführt. Anschließend werden Abschnitte der Ti-Schicht, die nicht reagierten, entfernt. Auf diese Weise wird auf dem NMOS-Transistorbereich A mit dem darauf gebildeten TEOS-Film 8a keine TiSi₂-Schicht 12 gebildet und die TiSi- Schichten 12 werden ausschließlich auf der Gateelektrode 5 und den Source-/Drainbereichen 10 des NMOS-Transistorbereiches B gebildet (siehe Fig. 20(c)).
Als Ergebnis hiervon wird auf dem gemeinsamen Substrat 1 bei der Bildung der silifizierten Schichten mit einem geringen spezifischen Widerstand unter Verwendung der Salicide-Techno­ logie selektiv ein Bereich gebildet, in dem keine silifizierte Schicht gebildet ist.
Bei dem oben erwähnten Herstellungsverfahren empfängt der NMOS- Transistorbereich A bei der Ionenimplantation zur Bildung der Source-/Drainbereiche 10 die Implantation von oberhalb des TEOS-Films 8a und der NMOS-Transistorbereiche B empfängt die Implantation von oberhalb des Siliziumsubstrats 1, von welchem der TEOS-Film 8 entfernt wurde. Als Ergebnis hiervon weisen der NMOS-Transistor A und der NMOS-Transistor B in ihren Source-/ Drainbereichen 10 unterschiedliche Dotierstoffverteilungen auf. Obwohl es möglich ist, die Dotierstoffverteilungen in den Source-/Drainbereichen 10 durch einen zusätzlichen Ionenimplan­ tationsschritt auszugleichen, wird der Herstellungsprozeß kom­ plizierter.
Ein Herstellungsverfahren für eine Halbleitereinrichtung nach einem weiteren Vorschlag, der zur Verbesserung dieses Problems vorgeschlagen wurde, wird mit Bezug auf die Fig. 21(a) bis 21(e) erklärt.
Zuerst werden mit ähnlichen Schritten wie die, die in den Fig. 10-16 gezeigt sind, n⁻-LDD-Bereiche 7 nach der Bildung von Gatelektroden 5 gebildet. Nachdem ein TEOS-Film auf der gesamten Oberfläche des Substrats aufgebracht ist, wird die gesamte Ober­ fläche einem Ätzen zum Bilden von Seiten-Spacern 9 unterzogen.
Anschließend werden n⁺-Source-/Drainbereiche 10 gebildet.
Anschließend wird ein zweiter TEOS-Film auf der gesamten Ober­ fläche des Substrats aufgebracht (siehe Fig. 21(a)). Nachdem ein Photoresistfilm 15 auf der gesamten Oberfläche des zweiten TEOS-Films gebildet ist, wird ein photolithographisches Verfah­ ren zur Strukturierung des Photoresistfilms angewendet. Durch anisotropes Trockenätzen unter Verwendung des strukturierten Photoresistfilms 15 als eine Maske wird das Ätzen ausgeführt, wodurch der zweite TEOS-Film 14a auf dem NMOS-Transistorbereich A zurückbleibt und zweite Seiten-Spacer 16 auf den Gateelek­ troden 5 auf dem NMOS-Transistorbereich B gebildet werden. Da die Gateelektroden 5 bereits mit den ersten Seiten-Spacern 9 gebildet wurden, werden die zweiten Seiten-Spacer 16 auf den äußeren Oberflächen der ersten Seiten-Spacer 9 gebildet (siehe Fig. 21(b)).
Anschließend wird der Photoresistfilm 15 entfernt. Siehe Fig. 21(c) und eine Ti-Schicht wird auf der gesamten Oberfläche des Substrats durch z. B. ein Sputterverfahren aufgebracht (Fig. 21 (b)). Anschließend wird eine Wärmebehandlung wie z. B. ein Lampenglühen zur Umwandlung der Ti-Schicht auf dem Silizium- Material in TiSi₂-Schichten 12 durchgeführt. Abschnitte der Ti-Schicht 11, die nicht reagierten, werden entfernt. Auf diese Weise wird auf dem NMOS-Transistorbereich A mit dem darauf ge­ bildeten zweiten TEOS-Film 14a keine TiSi₂-Schicht 12 gebildet und die TiSi₂-Schichten 12 werden selektiv auf den Gateelektro­ den 5 und den Source-/Drainbereichen 10 des NMOS-Transistorbe­ reichs B gebildet (Fig. 21(e)).
Das Problem der Bildung verschiedener Dotierstoffverteilungen in den Source-/Drainbereichen durch das Anwenden der Salicide- Technologie unter Verwendung des zweiten TEOS-Films 14a als Maske nach der Bildung der Source-/Drainbereiche 10 gelöst werden kann, werden die zweiten Seiten-Spacer 16 auf den Sei­ tenwänden der Gateelektroden 5 gebildet, wenn der zweite TEOS- Film 14a strukturiert wird. Als ein Ergebnis hiervon verkleinert sich die Fläche der TiSi₂-Schicht 12 auf den Source-/Drainbe­ reichen in dem NMOS-Transistorbereich B um den zweiten Seiten- Spacer 16 und der Widerstand der diffundierten Schicht unter dem zweiten Spacer 16 zwischen den paarweise angeordneten Source- und Drainbereichen wirkt wie ein serieller Widerstand und verschlechtert die Betriebsgeschwindigkeit des Bauelements.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine sehr verläßliche Halbleitereinrichtung mit hoher Betriebsgeschwind­ keit bereitzustellen und ein Verfahren zum Herstellen einer solchen Halbleitereinrichtung anzugeben.
Diese Aufgabe wird durch eine Halbleitereinrichtung nach An­ spruch 1, 11, 12 oder 13 und ein Verfahren nach Anspruch 2 oder 8 gelöst.
Diese Aufgabe wird durch eine Halbleitereinrichtung gelöst, in der eine Salicide-Technologie zur Bildung einer silifizierten Schicht mit geringem spezifischen Widerstand auf einer aus Sili­ zium gebildeten leitenden Schicht verwendet wird, in der ein Be­ reich mit hohem spezifischen Widerstand ohne eine solche silifi­ zierte Schicht selektiv und ohne unterschiedliche Dotierstoff­ verteilung in den Source-/Drainbereichen des Bereichs mit der silifizierten Schicht und des Bereichs mit hohem spezifischen Widerstand vorgesehen ist und in der verhindert werden kann, daß sich die Betriebsgeschwindigkeit eines Elements in dem Be­ reich der Bildung der silifizierten Schicht aufgrund eines An­ stiegs eines Widerstands, der durch eine Verkleinerung der Fläche der silifizierten Schicht verursacht wird, geringer wird.
Diese Aufgabe wird durch eine Halbleitereinrichtung gelöst, mit: einem Halbleitersubstrat, einer aus Silizium-Material gebildeten leitenden Schicht aus dem Substrat und einer silifizierten Schicht auf der leitenden Schicht, die durch Salicide-Technolo­ gie gebildet wird, wobei die silifizierte Schicht teilweise aus einer silifizierten Schicht mit hohem spezifischen Widerstand mit in diese eingebrachten N-Ionen oder O-Ionen besteht.
Die Aufgabe wird ferner durch ein Verfahren zur Herstellung einer Halbleitereinrichtung gelöst. Dieses Verfahren weist folgende Schritte auf. Eine Gateelektrode wird als leitende Schicht auf einem Halbleitersubstrat gebildet. Dieses Substrat besteht aus einkristallinen Silizium-Material. Die Gateelektrode ist aus Polysilizium-Material gebildet. Ein Seiten-Spacer wird auf einer Seitenwand der Gateelektrode nach der Bildung eines LDD-Bereiches durch Ionenimplantation gebildet. Dann werden Source-/Drainbereiche als leitende Schichten durch Ionenimplan­ tation gebildet. N-Ionen oder O-Ionen werden in einen vorbe­ stimmten Bereich unter Verwendung einer Resistmaske implantiert. Eine metallische Schicht wird auf der gesamten Oberfläche des Substrats aufgebracht. Das Substrat wird einer Wärmebehandlung unterzogen, damit Abschnitte der metallischen Schicht, die auf der Gateelektrode und den Source-/Drainbereichen angeordnet sind, in selbst ausgerichteter Weise silifizieren. Dann werden die Abschnitte der metallischen Schicht, die nicht reagierten, entfernt.
Bevorzugter Weise wird die Implantation der N-Ionen oder O-Ionen in den vorbestimmten Bereich nach der Bildung der Gateelektroden und der Source-/Drainbereiche durchgeführt. Die metallische Schicht wird auf der gesamten Oberfläche des Substrats abge­ schieden bzw. aufgebracht. Die Wärmebehandlung verursacht dann die Silifizierung der Metallschicht in einer selbst-abgleichen­ den bzw. selbst-ausgerichteten Art und Weise, wodurch eine silifizierte Schicht mit einem hohen spezifischen Widerstand auf der Gateelektrode und den Source-/Drainbereichen in den N- Ionen implantierten Bereich oder dem O-Ionen implantierten Be­ reich gebildet werden. Eine silifizierte Schicht mit niedrigem spezifischen Widerstand ist auf der Gateelektrode und den Source-/Drainbereichen in einem Bereich gebildet, der nicht den N-Ionen implantierten oder O-Ionen implantierten Bereichen ent­ spricht.
Es ist weiterhin bevorzugt, daß nach der Bildung der Gateelek­ troden und der Source-/Drainbereiche die metallische Schicht auf der gesamten Oberfläche des Substrats aufgebracht wird und die Implantation von N-Ionen oder O-Ionen in dem vorbestimmten Bereich durchgeführt wird und dann die Wärmebehandlung die Silifizierung der Metallschicht in selbst-ausgerichteter Art und Weise verursacht. Hierdurch wird eine silifizierte Schicht mit einem hohen spezifischen Widerstand der Gateelektrode und den Source-/Drainbereichen in den N-Ionen implantierten Bereich oder den O-Ionen implantierten Bereich gebildet. Eine silifi­ zierte Schicht mit niedrigem spezifischen Widerstand ist auf der Gateelektrode und den Source-/Drainbereichen in einem Be­ reich gebildet, der nicht dem N-Ionen implantierten Bereich oder den O-Ionen implantierten Bereich entspricht.
Es ist weiterhin bevorzugt, daß nach der Bildung der Gateelek­ troden und der Source-/Drainbereiche die Metallschicht auf der gesamten Oberfläche des Substrats aufgebracht wird und die Wärmebehandlung die Silifizierung der metallischen Schicht in selbst-ausgerichteter Art und Weise verursacht. Anschließend wird die Implantation der N-Ionen oder O-Ionen in den vorbe­ stimmten Bereichen durchgeführt, wodurch auf der Gateelektrode und den Source-/Drainbereichen in dem N-Ionen implantierten Be­ reich oder dem O-Ionen implantierten Bereich eine silifizierte Schicht mit hohem spezifischen Widerstand gebildet wird. Eine silifizierte Schicht mit niedrigem spezifischen Widerstand wird auf der Gateelektrode und den Source-/Drainbereichen in einem Bereich gebildet, der nicht der N-Ionen implantierte Bereich oder der O-Ionen implantierte Bereich ist.
Weiterhin bevorzugt wird nach der Bildung der Gateelektroden und der Source-/Drainbereiche eine epitaxische Schicht selektiv auf die Gateelektroden und die Source-/Drainbereiche aufgewachsen. Anschließend wird die Implantation der N-Ionen oder der O-Ionen und die Abscheidung bzw. das Aufbringen der metallischen Schicht durchgeführt.
Bevorzugter Weise ist die metallische Schicht eine Ti-Schicht. Die Ti-Schicht wird auf der gesamten Oberfläche des Substrats abgeschieden. Ein Schutzfilm, der H₂SO₄/H₂O₂ widerstehen kann, wird auf der gesamten Oberfläche der Ti-Schicht gebildet. Die Implantation der N-Ionen oder O-Ionen in den vorbestimmten Be­ reich wird unter Verwendung der Resistmaske durchgeführt. Die Resistmaske wird entfernt und die Überreste der Resistmaske werden unter Verwendung von H₂SO₄/H₂O₂ entfernt. Anschließend wird der Schutzfilm entfernt.
Die vorliegende Erfindung stellt ferner ein Verfahren zur Her­ stellung einer Halbleitereinrichtung bereit, welches die folgen­ den Schritte aufweist. Eine Gateelektrode wird auf einem Halb­ leitersubstrat gebildet. Das Substrat besteht aus einkristal­ linem Siliziummaterial. Die Gateelektrode besteht aus Polysili­ ziummaterial. Nach der Bildung eines LDD-Bereichs durch Ionen­ implantation wird ein Seiten-Spacer auf einer Seitenwand der Gateelektrode gebildet. Anschließend werden die Source-/Drain­ bereiche durch Ionenimplanation gebildet. Eine metallische Schicht wird in einem vorbestimmten Bereich selektiv auf dem Substrat gebildet. Das Substrat wird einer Wärmebehandlung zur selbst-ausgerichteten Silifizierung der metallischen Schicht auf den Gateelektroden und den Source-/Drainbereichen unter­ zogen. Anschließend werden die Abschnitte der metallischen Schicht entfernt, die nicht reagierten. Hierdurch wird ein Be­ reich mit einer silifizierten Schicht mit niedrigem spezifischen Widerstand und ein Bereich ohne eine silifizierte Schicht mit niedrigem spezifischen Widerstand auf den Gateelektroden und den Source-/Drainbereichen vorgesehen.
Bevorzugter Weise stellt die metallische Schicht eine Ti-Schicht dar. Die Ti-Schicht wird auf der gesamten Oberfläche des Sub­ strats abgeschieden. Ein Schutzfilm, der H₂SO₄/H₂O₂ widersteht ist auf der gesamten Oberfläche der Ti-Schicht gebildet. Der Schutzfilm wird unter Verwendung einer Resistmaske geätzt, so daß er nur in dem vorbestimmten Bereich verbleibt. Nach dem Entfernen der Resistmaske werden die Überreste der Resistmaske unter Verwendung von H₂SO₄/H₂O₂ entfernt. Die Ti-Schicht, die unter dem Schutzfilm liegt, wird unter Verwendung des Schutz­ films als Maske geätzt. Anschließend wird der Schutzfilm ent­ fernt. Hierdurch wird die metallische Schicht selektiv in dem vorbestimmten Bereich auf dem Substrat gebildet.
Bevorzugter Weise besteht der Schutzfilm aus einer Si₃N₄- Schicht.
Die Aufgabe wird ferner durch eine Halbleitereinrichtung ge­ löst, die ein Halbleitersubstrat aufweist, eine aus Sili­ zium-Material gebildete leitende Schicht auf dem Substrat und eine durch Salicide-Technologie auf der leitenden Schicht ge­ bildete silifizierte Schicht. Ein Bereich mit hohem spezifischen Widerstand wird dadurch vorgesehen, daß auf der leitenden Schicht zur Verbindung mit einer externen Kontaktanschlußfläche eine silifizierte Schicht mit hohem spezifischen Widerstand mit darin eingebrachten N-Ionen oder O-Ionen so gebildet ist, daß ein Kontaktloch zum Anschluß bzw. Verbinden mit der externen Anschlußfläche ringförmig umschlossen ist. Ein Bereich mit hohem spezifischen Widerstand kann ebenfalls dadurch vorge­ sehen werden, daß auf der leitenden Schicht zum Anschluß mit der externen Anschlußfläche keine silifizierte Schicht so ge­ bildet wird, daß das Kontaktloch zum Anschluß an die externe Anschlußfläche in ringförmiger Art und Weise gegeben ist.
Die Aufgabe wird ferner durch eine Halbleitereinrichtung ge­ löst, in der silifizierte Schichten auf einer Eingabesteuerungs- Gateelektrode und auf einer Ausgabesteuerungs-Gateelektrode ge­ bildet sind. Ferner sind silifizierte Schichten auf den Source-/ Drainbereichen auf einem Halbleitersubstrat durch Salicide- Technologie gebildet. Die Source-/Drainbereiche liegen in einer Ausgabesteuerung bzw. einen Ausgabetreiber und sind mit einer externen Anschlußkontaktfläche und der Eingabesteuerungs-Gate­ elektrode bzw. Eingabetreiber-Gateelektrode verbunden. Ferner weist diese Halbleitereinrichtung ein Kontaktloch A zum An­ schluß an die externe Anschlußkontaktfläche auf. Ferner weist die Halbleitereinrichtung ein Kontaktloch B zum Anschluß mit der Eingabesteuerungs-Gateelektrode auf. Das Kontaktloch A ist auf einer Seite angeordnet, die näher an der Ausgabesteuerungs-Gate­ elektrode angeordnet ist, als das Kontaktloch B. Ein Bereich mit hohem spezifischen Widerstand wird durch das Bilden einer sili­ fizierten Schicht mit hohem spezifischen Widerstand mit darin eingebrachten N-Ionen oder O-Ionen an Positionen vorgesehen, die sich zwischen bzw. um das Kontaktloch A und das Kontaktloch B herum befinden. Alternativ kann ein Bereich mit hohem spezi­ fischen Widerstand dadurch vorgesehen werden, daß an diesen Positionen keine silifizierte Schicht gebildet wird.
Die Aufgabe wird ferner durch eine Halbleitereinrichtung ge­ löst, die silifizierte Schichten, die auf einer Eingabe­ steuerungs-Gateelektrode mit einer Ausgabesteuerungs-Gateelek­ trode sowie auf Source-/Drainbereichen auf einem Halbleiter­ substrat durch Salicide-Technologie gebildet sind, aufweisen. Die Halbleitereinrichtung weist ferner eine externe Anschluß­ kontaktfläche auf. Die Source-/Drainbereiche befinden sich in einem Ausgabetreiber bzw. einer Ausgabesteuerung. Die externe Anschlußkontaktfläche, die Source-/Drainbereiche des Ausgabe­ treibers und die Eingabesteuerungs-Gatelektrode sind durch ge­ koppelte Zwischenverbindungsschichten miteinander verbunden. Dabei wird ein Bereich mit hohem spezifischen Widerstand da­ durch vorgesehen, daß eine silifizierte Schicht mit hohem spe­ zifischen Widerstand mit darin eingebrachten N-Ionen oder O- Ionen an Positionen vorgesehen sind, die sich um ein Kontakt­ loch herum in der Zwischenverbindungsschicht auf dem Ausgabe­ steuerungs- Souce-/Drainbereich und der Eingabesteuerungs-Gate­ elektrode zur Verbindung mit der Verbindungsschicht befinden. Alternativ kann ein Bereich mit hohem spezifischen Widerstand dadurch vorgesehen werden, daß an diesen Positionen bzw. Orten keine silifizierte Schicht gebildet ist.
Wenn eine silifizierte Schicht mit darin eingebrachten N-Ionen oder O-Ionen mit hohem spezifischen Widerstand vorgesehen ist, so wird bevorzugter Weise an Orten, die sich nahe einem Grenz­ abschnitt zwischen den Source-/Drainbereichen und einem feld­ isolierenden Film befinden, keine silifizierte Schicht mit hohem spezifischen Widerstand gebildet.
In der erfindungsgemäßen Halbleitereinrichtung besteht die auf dem Halbleitersubstrat durch Salicide-Technologie gebildete silifizierte Schicht teilweise aus der silifizierten Schicht mit hohem spezifischen Widerstand, in die N-Ionen oder O-Ionen eingebracht worden sind. Dies bedeutet, daß sowohl ein sili­ fizierter Schichtbereich mit niedrigem spezifischen Widerstand als auch der silifizierte Schichtbereich mit hohen spezifischen Widerstand beide auf der aus Siliziummaterial gebildeten lei­ tenden Schicht auf dem Halbleitersubstrat gebildet sind. Als Ergebnis hiervon kann die silifizierte Schicht mit hohem spezi­ fischen Widerstand auf einem Abschnitt der leitenden Schicht z. B. einer Eingabe-/Ausgabe-Schutzschaltung gebildet werden, die in Abhängigkeit von ihrer Anwendung für die Bildung eines Widerstands mit geringem Wert nicht geeignet ist. Diese Anord­ nung kann die Freiheit gerade beim Entwurf bzw. Design von Schaltungen verbessern. Hierdurch kann eine sehr zuverlässige Halbleitereinrichtung erzielt werden.
Ein Verfahren zur Herstellung einer Halbleitereinrichtung gemäß der vorliegenden Erfindung schließt den Schritt zur Bildung der silifizierten Schicht durch Salicide-Technologie nach der Bil­ dung der Gateelektrode und der Source-/Drainbereiche sowie die Schritte der Implantation von N-Ionen oder O-Ionen in den vor­ bestimmten Bereich zur Verwendung der Resistmaske ein. Als Er­ gebnis hiervon weist der N-(O-)Ionen implantierte Bereich eine in diesen gebildete silifizierte Schicht mit hohem spezifischen Widerstand auf, während in anderen Bereichen die silifizierte Schicht mit niedrigem spezifischen Widerstand gebildet ist. Hierdurch erhöht sich die Freiheit bei dem Entwurf der Schal­ tungen und erleichtert die Herstellung einer sehr zuverlässigen Halbleitereinrichtung.
Ein solches Verfahren kann verhindern, daß Dotierstoffvertei­ lungen in den Source-/Drainbereichen in dem N-Ionen (oder O- Ionen) implantierten Bereich von denen der anderen Bereiche verschieden sind und den Anstieg eines Widerstands und einer Flächenverringerung der silifizierten Schicht mit niedrigem spezifischen Widerstand durch die Bildung zusätzlicher Seiten- Spacer verhindern. Hierdurch wird eine sehr zuverlässige Halb­ leitereinrichtung mit hoher Betriebsgeschwindigkeit erhalten.
Gemäß einer Ausgestaltung der vorliegenden Erfindung werden N-Ionen oder O-Ionen nach der Bildung der Gateelektroden und der Source-/Drainbereiche in den vorbestimmten Bereich implan­ tiert und anschließend wird die zu silifizierende metallische Schicht aufgebracht. Als Ergebnis hiervon wird verhindert, daß Metallatome eine tiefe Position nahe eines pn-Übergangs er­ reichen, im Gegensatz zu einem Fall, in welchem N-Ionen (oder O-Ionen) nach der Deposition der metallischen Schicht implan­ tiert werden. Demgemäß ist eine Verschlechterung der Zuverläs­ sigkeit wie z. B. ein Übergangsleck vermeidbar.
Nach einer weiteren Ausführungsform der vorliegenden Erfindung werden N-Ionen oder O-Ionen nach dem Aufbringen der metallischen Schicht in dem vorbestimmten Bereich implantiert und anschließend wird die Metallschicht silifiziert. Da die N-Ionen (oder O- Ionen) von oberhalb der metallischen Schicht silifiziert werden, werden sie davor bewahrt in eine tiefe Position in dem Halblei­ tersubstrat zu diffundieren und eine Variation des Widerstands aufgrund von "heißen" Ladungsträgern in dem Element zu beschrän­ ken.
Nach einer weiteren Ausgestaltung der vorliegenden Erfindung werden N-Ionen oder O-Ionen in den vorbestimmten Bereich implan­ tiert, nach dem die metallische Schicht, die auf der gesamten Oberfläche des Substrats gebildet wurde in selbst-ausgerichteter Art und Weise silifiziert wird. Als Ergebnis hiervon verringert sich die Anzahl der Schritte, die dem Hauptschritt folgen. Hierdurch wird die Effizienz der Herstellung verbessert. Gemäß einer weiteren Ausgestaltung der vorliegenden Erfindung weisen die Gateelektrode und die Source-/Drainbereiche eine selektiv auf diese aufgewachsene epitaktische Schicht auf. Anschließend wird die Implantation der N-Ionen oder der O-Ionen und die Dis­ position einer metallischen Schicht durchgeführt. Als ein Ergeb­ nis hiervon wird die silifizierte Schicht durch die Dicke der epitaktischen Schicht an einer höheren Position gebildet, wo­ durch die Source-/Drainbereiche an einer weniger tiefen Position des Halbleitersubstrats gebildet werden können. Hierdurch wird zur Verringerung des Kapazitätsüberganges beigetragen.
Gemäß einer weiteren Ausgestaltung der vorliegenden Erfindung wird die Ti-Schicht als metallische Schicht verwendet, der Schutzfilm, der H₂SO₄/H₂O₂ widersteht, wird auf der Ti-Schicht gebildet und N-Ionen oder O-Ionen werden zur Verwendung der Re­ sistmaske implantiert. Die Überreste der Resistmaske, die nach dem Entfernen der Resistmaske zurückbleiben werden mit H₂SO₄/ H₂O₂ entfernt. Obwohl die Ti-Schicht die Eigenschaft aufweist, daß sie durch H₂SO₄/H₂O₂ angegriffen wird, verhindert die Bildung des Schutzfilms auf der Ti-Schicht, daß die Ti-Schicht dem H₂SO₄/H₂O₂, zum Zeitpunkt des Entfernens der verbleibenden Abschnitte der Resistmaske, ausgesetzt ist. Hierdurch wird die Erosion der Ti-Schicht verhindert. Als Ergebnis hiervon kann die aus Ti gebildete silifizierte Schicht selbst dann in zuver­ lässiger Art und Weise gebildet werden, wenn H₂SO₄/H₂O₂ zum Ent­ fernen der Resistmaske verwendet wird.
Nach einem Verfahren zur Herstellung einer Halbleitereinrichtung gemäß der vorliegenden Erfindung wird die metallische Schicht nach der Bildung der Gateelektrode und der Source-/Drainbereiche selektiv auf dem vorbestimmten Bereich gebildet und die metal­ lische Schicht wird silifiziert, um auf der Gateelektrode und den Source-/Drainbereichen den Bereich mit der silifizierten Schicht mit niedrigem spezifischen Widerstand und den Bereich ohne die silifizierte Schicht mit niedrigem spezifischen Wider­ stand zu bilden. Als Ergebnis hiervon ist es leicht den Bereich ohne eine darin gebildete silifizierte Schicht mit niedrigem spezifischen Widerstand auf einer Gateelektrode und auf Source-/ Drainbereichen für z. B. eine Eingabe-/Ausgabe-Schutzschaltung vorzusehen, die in Abhängigkeit ihrer Anwendung für die Bildung eines Widerstands mit geringem Wert ungeeignet ist. Diese Anord­ nung kann die Freiheit beim Entwurf der Schaltung erhöhen und das Herstellen einer sehr zuverlässigen Halbleitereinrichtung erleichtern.
Ein solches Verfahren kann verhindern, daß Dotierstoffvertei­ lungen in den Source-Drainbereichen in den Bereich mit einer darin gebildeten silifizierten Schicht mit niedrigem Widerstand von der in dem Bereich ohne diese silifizierte Schicht unter­ schiedlich ist. Damit unterscheidet sich dieses Verfahren von dem in der Beschreibungseinleitung genannten Beispiel und ein Ansteigen des elektrischen Widerstandes aufgrund einer Verrin­ gerung der Fläche der silifizierten Schicht mit niedrigem spe­ zifischen Widerstand aufgrund der Bildung zusätzlicher Seiten­ wand-Spacer wird vermieden. Hierdurch kann eine Halbleiterein­ richtung mit hoher Zuverlässigkeit und hoher Betriebsgeschwindig­ keit erhalten werden.
Nach einer weiteren Ausgestaltung der vorliegenden Erfindung besteht die verwendete metallische Schicht aus Titan. Der Schutzfilm, der H₂SO₄/H₂O₂ widersteht, ist auf der Ti-Schicht gebildet. Der Schutzfilm wird unter Verwendung der Resistmaske strukturiert. Nach dem Entfernen der Resistmaske werden die ver­ bleibenden Abschnitte bzw. Teile der Resistmaske unter Verwen­ dung von H₂SO₄/H₂O₂ entfernt. Die Ti-Schicht wird unter Verwen­ dung des verbleibenden Schutzfilms als Maske selektiv zur Bil­ dung der Ti-Schicht in einem vorbestimmten Bereich geätzt. Als Ergebnis hiervon wird die Titan-Schicht, die für die nachfolgen­ den Schritte zurückbleibt, zum Zeitpunkt des Entfernens der Re­ sistmaske durch den Schutzfilm überdeckt, wodurch Erosion der Ti-Schicht dadurch, daß diese Schicht dem H₂SO₄/H₂O₂ ausgesetzt wäre, vermieden werden kann. Auf diese Weise kann die aus dem Titan gebildete silifizierte Schicht mit niedrigem spezifischen Widerstand selbst dann auf zuverlässige und reproduzierbare Art und Weise hergestellt werden, wenn H₂SO₄/H₂O₂ zum Entfernen der Resistmaske verwendet wird.
Gemäß einer weitern Ausgestaltung der vorliegenden Erfindung kann eine Si₃N₄-Schicht als Schutzfilm verwendet werden. Hier­ durch kann der oben beschriebene Vorteil des Schutzfilms zuver­ lässig und leicht realisiert werden.
In einer Halbleitereinrichtung gemäß der vorliegenden Erfindung wird der Bereich mit hohem spezifischen Widerstand auf der Lei­ terschicht gebildet, die zum Anschluß an eine externe Anschluß­ kontaktfläche dient. Die silifizierte Schicht mit hohem spezi­ fischen Widerstand wird mit darin eingebrachten N-Ionen oder O- Ionen so gebildet, daß sie einen Kontaktlochabschnitt, der zum Anschluß an eine externe Anschlußkontaktfläche dient, umgibt. Ein Bereich mit hohem spezifischen Widerstand kann ferner da­ durch gebildet werden, daß keine silifizierte Schicht gebildet wird. Eine solche Anordnung kann verhindern, daß ein von der externen Kontaktanschlußfläche eingegebener Stromstoß bzw. Spannungsstoß eine interne Schaltung oder eine Ecke eines Source-/Drainbereiches (leitende Schicht) erreicht. Dadurch kann das Entstehen eines Durchschlags der Übergänge verhin­ dert werden und ebenfalls eine nachteilige Beeinflussung der Einrichtung verhindert werden. Auf diese Weise kann ein Über­ gangsdurchschlag aufgrund eines Strom- bzw. Spannungsstoßes (Übersteuerung) verhindert werden und so eine Eingabeschutz­ funktion gegen die Übersteuerung verbessert werden.
Nach einer weiteren Ausgestaltung der vorliegenden Erfindung ist das Kontaktloch A in dem Ausgabetreiber zum Anschluß an die externe Anschlußkontaktfläche an einer Seite angeordnet, die sich näher an der Gateelektrode befindet als das Kontaktloch B zum Anschluß an die Gateelektrode für den Eingabetreiber der gemeinsamen Source-/Drainbereiche. Der Bereich mit hohem spe­ zifischen Widerstand wird dadurch gebildet, daß die silifizierte Schicht mit hohem spezifischen Widerstand mit darin eingebrach­ ten bzw. implantierten N-Ionen oder O-Ionen gebildet wird und zwar derart, daß der Kontaktlochabschnitt A umschlossen ist und sie sich zwischen dem Kontaktlochabschnitt A und dem Kon­ taktlochabschnitt B befindet. Der Bereich mit hohem spezifischen Widerstand kann ferner dadurch gebildet werden, daß keine sili­ fizierte Schicht gebildet ist. Die Bildung des Bereichs mit hohem spezifischen Widerstand kann verhindern, daß ein über die externe Kontaktanschlußfläche eingegebener Strom- bzw. Span­ nungsstrom eine Ecke bzw. die Source-/Drainbereiche des Tran­ sistors und die Gateelektrode des Eingabetreibers erreicht. Hierdurch wird ein Übergangsdurchbruch aufgrund des Strom-/ Spannungsstoßes vermieden und die Eingabeschutzfunktion gegen eine Übersteuerung verbessert.
Da sich das Kontaktloch A zum Anschluß an die externe Kontakt­ anschlußfläche an einer Position befindet, die näher an der Gateelektrode liegt als das Kontaktloch B zum Anschluß an den Eingabetreiber, kann eine Verzögerung des Ausgabesignals ver­ ringert werden.
Gemäß einer weitern Ausgestaltung der vorliegenden Erfindung sind die externe Kontaktanschlußfläche, die Source-/Drainbe­ reiche des Ausgabetreibers und die Gateelektrode des Eingabe­ treibers sequentiell miteinander über die gekoppelten Verbin­ dungsschichten verbunden. Als ein Ergebnis hiervon vereinigen sich das Kontaktloch zum Anschluß mit dem externen Anschlußpad bzw. der externen Anschlußfläche und zum Kontaktloch zum An­ schluß mit der Gateelektrode des Eingabetreibers an den Source-/ Drainbereichen des Ausgabetreibers. Hierdurch können nicht nur die Flächen der Source-/Drainbereiche verringert werden sondern gleichzeitig die Übergangskapazität verringert werden.
Da der Bereich mit hohem spezifischen Widerstand um den Kontakt­ lochabschnitt zum Anschluß mit der externen Kontaktanschluß­ fläche auf den Source-/Drainbereichen und auf der Gateelektrode in dem Eingabetreiber zum Anschluß mit der Zwischenverbindungs­ schicht gebildet ist, kann verhindert werden, daß ein von der externen Anschlußfläche eingegebener Strom-/Spannungsstoß eine Ecke in den Source-/Drainbereichen oder in dem Eingabetreiber erreicht, wodurch der Durchschlag des Übergangs verhindert wird und eine Eingabeschutzfunktion verbessert wird.
Gemäß einer weiteren Ausgestaltung der vorliegenden Erfindung kann, da die silifizierte Schicht mit hohem spezifischen Wider­ stand mit darin eingebrachten N-Ionen oder O-Ionen nicht in der Nähe eines Grenzabschnitts mit dem feldisolierenden Film auf den Source-/Drainbereichen gebildet ist, das Auftreten von Ver­ schleiß bzw. Verschlechterungen wie z. B. einem Übergangsleck aufgrund einer Beschädigung durch die Implantation von N-Ionen (bzw. O-Ionen) in der Nähe des Grenzabschnitts, in welchem ein dünner Oxidfilm als "bird′s beak" zum Zeitpunkt des Bildens des feldisolierenden Films gebildet ist, verhindert werden.
Weitere Merkmale und Zweckmäßigkeiten der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbei­ spielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1(a)-(c) Querschnitte, die den Aufbau und das Herstellungs­ verfahren der Halbleitereinrichtung gemäß einer ersten Ausführungsform der Erfindung zeigen;
Fig. 2(a)-(c) Querschnitte, die das Herstellungsverfahren der Halbleitereinrichtung gemäß einer zweiten Ausführungs­ form der vorliegenden Erfindung zeigen;
Fig. 3(a)-(d) Querschnitte, die das Herstellungsverfahren der Halbleitereinrichtung gemäß einer dritten Ausführungs­ form der vorliegenden Erfindung zeigen;
Fig. 4(a)-(d) Querschnitte, die das Herstellungsverfahren der Halbleitereinrichtung gemäß einer vierten Ausführungs­ form der vorliegenden Erfindung zeigen;
Fig. 5(a)-(d) Querschnitte, die das Herstellungsverfahren der Halbleitereinrichtung gemäß einer fünften Ausführungs­ form der vorliegenden Erfindung zeigen;
Fig. 6(a)-(e) Querschnitte, die den Aufbau und das Herstellungs­ verfahren der Halbleitereinrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 7(a)-(b) ein Äquivalentschaltbild und ein Layout-Muster- Schaubild der Halbleitereinrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung;
Fig. 8 ein Layout-Muster-Schaubild der Halbleitereinrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung;
Fig. 9 ein Layout-Muster-Schaubild der Halbleitereinrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung;
Fig. 10 einen Querschnitt, der einen Schritt eines herkömmlichen Verfahrens zur Herstellung einer Halbleitereinrichtung zeigt;
Fig. 11 einen Querschnitt, der einen Schritt des herkömmlichen Herstellungsverfahrens zeigt;
Fig. 12 einen Querschnitt, der einen Schritt des herkömmlichen Herstellungsverfahrens zeigt;
Fig. 13 einen Querschnitt, der einen Schritt des herkömmlichen Herstellungsverfahrens zeigt;
Fig. 14 einen Querschnitt, der einen Schritt des herkömmlichen Herstellungsverfahrens zeigt;
Fig. 15 einen Querschnitt, der einen Schritt des herkömmlichen Herstellungsverfahrens zeigt;
Fig. 16 einen Querschnitt, der einen Schritt des herkömmlichen Herstellungsverfahrens zeigt;
Fig. 17 einen Querschnitt, der einen Schritt des herkömmlichen Herstellungsverfahrens zeigt;
Fig. 18 einen Querschnitt, der einen Schritt eines herkömmlichen Herstellungsverfahrens zeigt;
Fig. 19 einen Querschnitt zur Unterstützung der Erklärung des Problems in der herkömmlichen Halbleitereinrichtung;
Fig. 20(a)-(c) Querschnitte, die ein anderes herkömmliches Ver­ fahren zur Herstellung einer Halbleitereinrichtung zeigen, und
Fig. 21(a)-(e) Querschnitte, die ein weiteres herkömmliches Verfahren zur Herstellung einer Halbleitereinrichtung zeigen.
Wenn sich die folgende Beschreibung der bevorzugten Ausführungs­ formen mit der Beschreibung der in der Beschreibungseinleitung beschriebenen Beispiele überschneidet, so wird bei den Ausfüh­ rungsformen auf diesen Teil der Beschreibung verzichtet.
Fig. 1(a)-(c) stellen Querschnitte dar, die den Aufbau und das Herstellungsverfahren der Halbleitereinrichtung nach einer ersten Ausführungsform der vorliegenden Erfindung zeigen.
Mit den selben Schritten, wie sie in den Fig. 10 bis 16 gezeigt sind, werden n⁻-Typ LDD-Bereiche 7 nach der Bildung der Gate­ elektroden 5 gebildet, ein TEOS-Film 8 wird auf der gesamten Oberfläche eines Substrats aufgebracht und der TEOS-Film 8 wird zur Bildung von Seiten-Spacern 9 geätzt. Anschließend werden n⁺-Typ Source-/Drainbereiche 10 eingebracht.
Anschließend wird ein Photoresistfilm 17 auf der gesamten Ober­ fläche des Substrats so aufgebracht, daß er wie eine Resistmaske wirkt. Der Photoresistfilm wird unter Verwendung photolitho­ graphischer Techniken strukturiert. Unter Verwendung des Photo­ resistmusters 17 wird zur Implantation von N-Ionen (oder O- Ionen) von einer Position oberhalb des Substrats 1 eine Ionen­ implantationstechnik mit einer Implantationsenergie von ca. 20kev-90kev und einer Implantationsmenge von ca. 4 10¹⁵ bis 5 10¹⁶ Ionen/cm-2 verwendet. Auf diese Weise werden die N- (bzw. O-)ionenimplantierte Siliziumschichten 18 an einer Gate­ elektrode 5 und an Source-/Drainbereichen 10 in einem NMOS- Transistorbereich A gebildet (siehe Fig. 1(a)).
Nach dem anschließenden Entfernen des Photoresistfilms 17 wird das Substrat einer Wärmebehandlung wie z. B. Ausglühen (durch Lampen) unterzogen, wenn es notwendig ist Beschädigungen auf­ grund der Ionenimplantation in dem vorangegangenen Schritt aus­ zuheilen und/oder eine Diffusion zu erreichen. Anschließend wird eine Ti-Schicht 11 auf der gesamten Oberfläche des Sub­ strats durch z. B. ein Sputterverfahren aufgebracht (Fig. 1(b)).
Als nächstes wird das Substrat 1 einer Wärmebehandlung wie z. B. einem Ausglühen mit Lampen unterzogen, um die Ti-Schicht 11 auf dem Siliziumsubstrat mit dem darunterliegenden Siliziummaterial zur Silifizierung der Ti-Schicht reagieren zu lassen. Als Er­ gebnis hiervon wandelt sich die Ti-Schicht 11 auf der N- (oder O-)ionenimplantierten Siliziumschicht 18 in Mischschichten 19 aus TixNySiz (oder TixOySiz) in dem NMOS-Transistorbereich A um. Die Ti-Schicht auf dem Siliziumsubstrat wandelt sich in eine TiSi₂-Schicht 12 in dem NMOS-Transistorbereich B um. An­ schließend werden die Abschnitte der Ti-Schicht 11, die nicht reagierten, unter Verwendung einer Lösung wie z. B. H₂SO₄/H₂O₂ entfernt. Auf diese Weise werden die TiSi₂-Schichten 12 als silifizierte Schichten mit niederigem spezifischen Widerstand auf der Gateelektrode 5 und den Source-/Drainbereichen 10 in dem NMOS-Transistorbereich B gebildet, während die TixNySiz (oder TixOxSiz)-Mischschichten 19 als silifizierte Schichten mit hohem spezifischen Widerstand auf der Gateelektrode 5 und den Source-/Drainbereichen 10 in dem NMOS-Bereich A gebildet werden (Fig. 1(c)).
Anschließend wird die Halbleitereinrichtung durch das Bilden von Zwischenschicht-Isolierfilmen und Zwischenverbindungs­ schichten und durch das Anwenden einer vorbestimmten Behandlung (nicht gezeigt) fertiggestellt.
Die in der ersten Ausführungsform gebildeten TixNySiz (bzw. TixOySiz)-Mischschichten 19 stellen silifizierte Schichten dar, die einen signifikant größeren Widerstand aufweisen als die TiSi₂-Schichten 12.
Gemäß der ersten Ausführungsform werden N-Ionen (bzw. O-Ionen) vor der Verwendung der Salicide-Technologie selektiv in den NMOS-Transistorbereich A eingebracht, wodurch die TixNySiz (bzw. TixOySiz)-Mischschichten 19 mit großem Widerstand auf der Gateelektrode 5 und auf den Source-/Drainbereichen 10 in den ionenimplanierten Bereich (des NMOS-Transistorbereichs A) gebildet werden, während die TiSi₂-Schichten mit geringem Widerstand auf den Gateelektroden 5 und auf den Source-/Drain­ bereichen in den anderen Bereichen (dem NMOS-Transistorbereich B) gebildet werden.
Hieraus ergibt sich, daß der Bereich mit den darin gebildeten TiSi₂-Schichten 12 mit niedrigem Widerstand und der Bereich mit den darin gebildeten TixNySiz (oder TixOySiz)-Mischschichten 19 mit hohem Widerstand selektiv und sehr leicht auf dem gemein­ samen Substrat 1 gebildet werden können. Beide Bildungsbereiche entsprechen einander mit Bezug auf die in den Source-/Drainbe­ reichen 10 vorhandenen Dotierstoffverteilungen. Eine Verringe­ rung der Fläche der TiSi₂-Schichten 12 auf den Source-/Drain­ bereichen 10 in den Bereichen, in denen die TiSi₂-Schicht 12 gebildet ist, ist im Gegensatz zu den in der Beschreibungsein­ leitung genannten Beispielen vermeidbar.
Zusätzlich kann die Implantation der N-Ionen (bzw. O-Ionen) vor der Bildung der Ti-Schicht 11 verhindern, das Ti-Atome durch Herauskicken (Anstoßen) in die Nähe des pn-Übergangs gelangen und so Verschlechterungen der zur Verläßlichkeit wie z. B. ein Übergangsleck vermeiden.
Bei der Implantation können anstelle der N-Ionen oder O-Ionen N₂-Ionen oder O₂-Ionen verwendet werden. Die Terminologie "N-Ionen" und "O-Ionen" in der Beschreibung schließt jeweils N₂-Ionen und O₂-Ionen mit ein. Implantationsbedingungen für N-Ionen oder O-Ionen unterscheiden sich in Abhängigkeit von der Filmdicke der TiSi₂-Schicht 12 und stellen den Widerstands­ wert ein.
Die Fig. 2(a)-2(d) stellen Querschnitte dar, die ein Herstel­ lungsverfahren der Halbleitereinrichtung gemäß der zweiten Aus­ führungsform der vorliegenden Erfindung zeigen.
Mit ähnlichen Schritten wie denen, die in den Fig. 10 bis 16 gezeigt sind, werden nach der Bildung der Gateelektroden 5 n⁻- Typ LDD-Bereiche 7 gebildet. Ein TEOS-Film 8 wird auf der ge­ samten Oberfläche eines Substrats aufgebracht und der TEOS-Film 8 wird geätzt. Anschließend werden die N⁺-Source-/Drainbereiche 10 eingebracht.
Anschließend wird eine Ti-Schicht 11 auf der gesamten Oberfläche des Substrats unter Verwendung von z. B. einem Sputterverfahren aufgebracht (Fig. 2(a)).
Anschließend wird ein Photoresistfilm 17 auf der gesamten Ober­ fläche der Ti-Schicht aufgebracht und der Photoresistfilm wird unter Verwendung eines photolithographischen Verfahrens struktu­ riert. Unter Verwendung des Photoresistmusters 17 als Maske wird ein Ionenimplantationsverfahren zur Implantation von N- Ionen (oder O-Ionen) von einer Position von oberhalb des Sub­ strats 1 angewendet. Auf diese Weise werden die N-Ionen (O- Ionen) in die Ti-Schicht in einem NMOS-Transistorbereich A zur Bildung einer N- (oder O-) ionenimplantierten Ti-Schicht 20 implantiert (Fig. 2(b)).
Nach dem Entfernen des Photoresistfilms 17 (Fig. 2(c)) wird das Substrat 1 anschließend einer Wärmebehandlung wie z. B. einem Ausglühen mit Lampen unterzogen, so daß die Ti-Schicht 11 und die N-Ionen (oder O-Ionen) implantierte Ti-Schicht 20 auf dem Siliziumsubstrat mit dem darunterliegenden Siliziummaterial zur Silifizierung der beiden Schichten reagiert. Als Ergebnis hier­ von wird die N- (oder O-)ionenimplantierte Ti-Schicht 20 in eine TixNySiz (oder TixOySiz)-Mischschicht 19 in dem NMOS-Tran­ sistorbereich A umgewandelt, während die Ti-Schicht 11 in dem NMOS-Transistorbereich B in eine TiSi₂-Schicht 12 umgewandelt wird. Die Abschnitte der Ti-Schichten 11 und 20, die nicht rea­ gierten, werden unter Verwendung einer Lösung wie z. B. H₂SO₄ /H₂O₂ entfernt (Fig. 2(d)).
Anschließend wird die Halbleitereinrichtung durch dieselbe Be­ handlung wie in der ersten Ausführungsform fertiggestellt.
In der zweiten Ausführungsform kann der Bereich mit den darin gebildeten TiSi₂-Schichten 12 mit niedrigem spezifischen Wider­ stand und der Bereich mit den darin gebildeten TixNySiz (TixOySiz)-Mischschichten 19 selektiv und leicht auf dem ge­ meinsamen Substrat wie in der ersten Ausführungsform gebildet werden. Beide Bildungsbereiche entsprechen einander mit Bezug auf die Dotierstoffverteilungen in den Source-/Drainbereichen 10. Eine Verkleinerung der Fläche der TiSi₂-Schichten 12 auf den Source-/Drainbereichen 10 in dem Bereich mit den darauf ge­ bildeten TiSi₂-Schichten 12 ist im Gegensatz zu den in der Be­ schreibungseinleitung genannten Beispielen vermeidbar.
Zusätzlich kann in der zweiten Ausführungsform aufgrund der Im­ plantation von N-Ionen (O-Ionen) nach der Bildung der Ti-Schicht 11 verhindert werden, daß N-Ionen (oder O-Ionen) tief in das Substrat 1 diffundieren und so eine Veränderung des Widerstands aufgrund heißer Ladungsträger in dem Bauelement behindern.
Im folgenden wird ein Herstellungsverfahren der Halbleiterein­ richtung gemäß der dritten Ausführungsform der vorliegenden Er­ findung mit Bezug auf die Fig. 3(a)-(d) beschrieben.
Mit ähnlichen Schritten wie denen, die in den Fig. 10 bis 16 gezeigt sind, werden nach der Bildung der Gateelektroden 5 n⁻- Typ LDD-Bereiche 7 gebildet, ein TEOS-Film 8 auf der gesamten Oberfläche eines Substrats aufgebracht und geätzt und anschließ­ end N⁺-Typ Sorce-/Drainbereiche 10 eingebracht.
Anschließend wird eine Ti-Schicht 11 auf der gesamten Oberfläche des Substrats durch z. B. ein Sputterverfahren aufgebracht (Fig. 3(a)).
Das Substrat 1 wird einer Wärmebehandlung wie z. B. einem Aus­ glühen mit Lampen zum Silifizieren der Ti-Schicht 11 auf dem Siliziumsubstrat unterzogen, um diese in TiSi₂-Schichten 12 umzuwandeln. Anschließend werden Abschnitte der Ti-Schicht 11, die nicht reagierten unter Verwendung einer Lösung wie z. B. H₂SO₄/H₂O₂ entfernt (Fig. 3(b)).
Anschließend wird ein Photoresistfilm 17 auf der gesamten Ober­ fläche des Substrats aufgebracht und unter Verwendung eines photolithographischen Verfahrens strukturiert. Unter Verwendung des Photoresistmusters 17 als Maske werden N-Ionen (O-Ionen) von einer Position oberhalb des Substrats 1 implantiert. Auf diese Weise werden N-Ionen (oder O-Ionen) in die TiSi₂-Schicht 12 in den NMOS-Transistorbereich A implantiert um so die N- (oder O-)Ionen implantierte TiSi₂-Schicht 21 vorzusehen (Fig. 3(c)).
Anschließend wird nach dem Entfernen des Photoresistfilms 17 das Substrat 1 einer Wärmebehandlung zum Umwandeln der N- (oder O-) implantierten TiSi₂-Schicht 21 in eine TixNySiz (oder TixOySiz)-Mischschicht 19 unterzogen (Fig. 3(d)).
Anschließend wird die Halbleitereinrichtung durch das Bilden eines Zwischenschicht-Isolierfilms und durch Zwischenverbin­ dungsschichten und einer anschließend vorbestimmten Behandlung (nicht gezeigt) fertiggestellt.
In der dritten Ausführungsform können der Bereich mit den darin gebildeten TiSi₂-Schichten 12 mit niedrigem spezifischen Wider­ stand und der Bereich mit den darin gebildeten TixNySiz (TixOySiz)-Mischschichten 19 mit hohem spezifischen Widerstand selektiv und leicht wie in der ersten und zweiten Ausführungs­ form auf dem gemeinsamen Substrat 1 gebildet werden. Beide Bil­ dungsbereiche entsprechen einander mit Bezug auf die in den Source-/Drainbereichen 10 vorhandenen Dotierstoffverteilungen. Eine Verringerung der Fläche TiSi₂-Schichten 12 auf den Source-/ Drainbereichen 10 in den Bereichen mit den darauf gebildeten TiSi₂-Schichten 12 ist im Gegensatz zu den in der Beschreibungs­ einleitung genannten Beispielen vermeidbar.
Da zusätzlich die TiSi₂-Schichten 12 nach der Bildung der TiSi₂- Schichten 12 auf dem Siliziummaterial unter Verwendung eines normalen Salicide-Verfahren in TixNySiz (oder TixOySiz)-Misch­ schichten 19 umgewandelt werden, können die Schritte bis zur Bildung der TiSi₂-Schichten 12 durch ein einziges Hauptverfahren (master process) durchgeführt werden. Anschließend genügt es zu bestimmen, in welchen Bereichen der Bereich mit der darin ge­ bildeten TixNySiz (oder TixOySiz)-Mischschichten 19 vorgesehen werden. Dadurch kann die Anzahl der Schritte nach dem Hauptver­ fahren zur Verbesserung der Herstellungseffizienz verringert werden.
Die Wärmebehandlung nach der Implantation der N-Ionen (oder O- Ionen) kann zusammen mit z. B. dem Aufschmelzen zum Zeitpunkt des Bildens des Zwischenschicht-Isolierfilms durchgeführt werden.
Im folgenden wird nun das Herstellungsverfahren der Halbleiter­ einrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung mit Bezug auf die Fig. 4(a)-(d) beschrieben.
Mit ähnlichen Schritten wie denen, die in den Fig. 10 bis 16 gezeigt sind, werden nach der Bildung der Gateelektroden 5 n⁻- Typ LDD-Bereiche 7 gebildet, ein TEOS-Film 8 auf der gesamten Oberfläche eines Substrats aufgebracht und geätzt und an­ schließend n⁺-Typ Source-/Drainbereiche 10 eingebracht.
Anschließend werden aus Siliziummaterial bestehende epitaktische Schichten selektiv auf die Gateelektroden 5 und die Source-/ Drainbereiche 10 aufgewachsen um so selektive epitaktisch ge­ wachsene Schichten 22 als epitaktische Schichten vorzusehen (Fig. 4(a)).
Anschließend wird ein Photoresistfilm 17 auf der gesamten Ober­ fläche des Substrats aufgebracht und durch ein photolithogra­ phisches Verfahren strukturiert. Unter Verwendung des Photo­ resistmusters 17 als Maske werden N-Ionen (oder O-Ionen) von oberhalb des Substrats 1 durch ein Ionenimplantationsverfahren implantiert. Auf diese Weise werden die N-Ionen (oder O-Ionen) in die selektiv epitaktisch gewachsenen Schichten 22 auf dem NMOS-Transistorbereich A zur Bildung von N- (oder O-) ionen­ implantierten selektiv gewachsenen epitaktischen Schichten 23 implantiert (Fig. 4(b)).
Falls es notwendig ist, eventuell durch die Ionenimplantation in dem vorherigen Schritt entstandene Schäden auszuheilen und/ oder eine Diffusion durchzuführen, wird das Substrat einer Wärmebehandlung wie z. B. einem Ausglühen mit Lampen nach dem Entfernen des Photoresistfilms 17 unterzogen.
Anschließend werden mit Schritten, die denen der ersten Aus­ führungsform entsprechen, eine Ti-Schicht 11 gebildet (Fig. 4(c)), die Ti-Schicht durch eine Wärmebehandlung silifiziert und Abschnitte der Ti-Schicht 11, die nicht reagierten, ent­ fernt. Auf diese Weise wird die Ti-Schicht 11 auf der N- (oder O-)ionenimplantierten selektiven epitaktisch gewachsenen Schicht 23 in dem NMOS-Transistorbereich A in eine TixNySiz (oder TixOxSiz)-Mischschicht 19 umgewandelt, während die Ti- Schicht 11 auf der selektiv epitaktisch gewachsenen Schicht 22 in den NMOS-Transistorbereich B in eine TiSi₂-Schicht 12 umge­ wandelt wird (Fig. 4(d)).
Anschließend wird die Halbleitereinrichtung durch dieselbe Be­ handlung wie die der ersten Ausführungsform fertiggestellt.
In der vierten Ausführungsform wird nach der Bildung der Source-/Drainbereiche 10 die selektiv epitaktisch gewachsene Schicht 22 gebildet und die Ti-Schicht 11 auf der epitaktisch gewachsenen Schicht unter Verwendung des in der epitaktisch gewachsenen Schicht enthaltenen Siliziummaterial silifiziert. Als Ergebnis hiervon werden die silifizierten Schichten 12 und 19 an einer um die Höhe der selektiven epitaktisch gewachsenen Schicht 22 höheren Positionen gebildet. Dieses Verfahren er­ laubt, daß Source-/Drainbereiche 10 in einem weniger tiefen Abschnitt gebildet werden können und die Übergangskapazität verringert werden kann. Obwohl die N-Ionen (oder O-Ionen) in der vierten Ausführungsform in die selektive epitaktisch ge­ wachsene Schicht 22 implantiert werden, können die N-Ionen (oder O-Ionen) nach der Bildung der Ti-Schicht 11 oder nach der Bildung der TiSi₂-Schicht 12 wie in der zweiten oder dritten Ausführungsform implantiert werden.
Obwohl in der ersten bis vierten Ausführungsform die Ti-Schicht 11 als metallische Schicht zum Silifizieren verwendet wird, können andere Refraktärmetalle (schwer schmelzbare Metalle) wie z. B. W, Ni und Co oder Halbedelmetalle (near-noble metals wie z. B. Sb, As, Cu, Bi oder Sn) verwendet werden, solange sie sili­ fizierbar sind.
Im folgenden wird das Herstellungsverfahren der Halbleiterein­ richtung gemäß der fünften Ausführungsform der vorliegenden Erfindung mit Bezug auf die Fig. 5(a)-(d) beschrieben.
Nachdem die Schritte bis zur Bildung der Ti-Schicht 11 wie in der zweiten Ausführungsform ausgeführt wurden, wird ein Si₃N₄- Schicht 24 auf der gesamten Oberfläche der Ti-Schicht 11 aufge­ bracht, die als Schutzfilm wirkt (Fig. 5(a)).
Anschließend wird ein Photoresistfilm 17 auf der gesamten Ober­ fläche des Schutzfilms aufgebracht und der Photoresistfilm wird unter Verwendung eines photolithographischen Verfahrens struktu­ riert. Unter Verwendung des Photresistmusters 17 als Maske wer­ den N-Ionen (oder O-Ionen) in die Ti-Schicht 11 von einer Posi­ tion oberhalb des Substrats 1 durch die Si₃N₄-Schicht 24 durch ein Ionenimplantationsverfahren zur Bildung einer N- (oder O-) ionenimplantierten Ti-Schicht 20 implantiert (Fig. 5(b)).
Anschließend wird der Photoresistfilm 17 durch z. B. ein Ver­ aschungsverfahren entfernt und die verbleibenden Abschnitte des Photoresistfilms 17 unter Verwendung einer Lösung wie z. B. H₂SO₄/H₂O₂ entfernt (Fig. 5(c)).
Anschließend wird das Substrat 1 nach dem Entfernen der Si₃N₄- Schicht 24 unter Verwendung einer Lösung wie z. B. H₃PO₄ einer Wärmebehandlung wie z. B. einem Ausglühen mit Lampen wie in der zweiten Ausführungsform unterzogen und anschließend die Ab­ schnitte der Ti-Schichten 11 und 20, die nicht reagierten, unter Verwendung einer Lösung wie z. B. H₂SO₄/H₂O₂ entfernt (Fig. 5(d)).
Gemäß der fünften Ausführungsform wird die Si₃N₄-Schicht 24 auf der gesamten Oberfläche der Ti-Schicht 11 aufgebracht bevor der Photoresistfilm 17, der als Implantationsmaske für die N-Ionen (O-Ionen) in der zweiten Ausführungsform wirkt, aufgebracht wird. Nach dem Entfernen des Photoresistfilms 17 wird die Si₃N₄- Schicht 24 entfernt.
Obwohl im allgemeinen das Entfernen des Photoresistfilms durch z. B. ein Veraschungsverfahren ausgeführt wird und dann an­ schließend die verbleibenden Abschnitte des Photoresistfilms durch Naßbehandlung entfernt werden, erfolgt das Entfernen der verbleibenden Abschnitte in der fünften Ausführungsform durch eine Lösung aus H₂SO₄/H₂O₂ in Abhängigkeit von der Art des Photoresistfilms. Die H₂SO₄/H₂O₂-Lösung wird ebenfalls zum Ent­ fernen der nicht-ragierenden Abschnitte der Ti-Schichten 11 und 20 verwendet und kann die Ti-Schicht 11 angreifen.
In der fünften Ausführungsform kann die Bildung der Si₃N₄- Schicht 24 auf der gesamten Oberfläche der Ti-Schicht 11 ver­ hindern, daß die Ti-Schichten 11 und 20 zu der Zeit des Entfer­ nens des Photoresistfilms 17 der H₂SO₄/H₂O₂-Lösung ausgesetzt sind wodurch Erosion der Ti-Schichten 11 und 20 vermieden wird. Als Ergebnis hiervon kann sogar dann wenn H₂SO₄/H₂O₂ zum Ent­ fernen des Photoresistfilms 17 verwendet wird die aus Ti- gebil­ deten Schichten 12 und 19 auf zuverläßliche Art und Weise herge­ stellt werden.
Als Schutzfilm können andere Materialien verwendet werden, die H₂SO₄/H₂O₂ widerstehen und leicht gebildet und entfernt werden können.
Im folgenden wird mit Bezug auf die Fig. 6(a)-(e) der Aufbau des Herstellungsverfahren der Halbleitereinrichtung nach der dritten Ausführungsform der vorliegenden Erfindung beschrieben.
Zuerst wird mit Schritten, die denen, die in den Fig. 10 bis 16 gezeigt sind, ähnlich sind, n⁻-Typ LDD-Bereiche 7 nach der Bil­ dung von Gateelektroden 5 gebildet. Ein TEOS-Film 8 wird auf der gesamten Oberfläche eines Substrats aufgebracht und geätzt und anschließend werden n⁺-Typ Source-/Drainbereiche 10 eingebracht.
Anschließend wird eine Ti-Schicht 11 auf der gesamten Oberfläche des Substrats durch z. B. ein Sputterverfahren aufgebracht und eine Si₃N₄-Schicht 24 wird auf der gesamten Oberfläche der Ti-Schicht aufgebracht (Fig. 6(a)).
Anschließend wird ein Photoresistfilm 17 auf der gesamten Ober­ fläche der Si₃N₄-Schicht aufgebracht und durch ein photolitho­ graphisches Verfahren strukturiert. Unter Verwendung des Photo­ resistmusters 17 als Maske wird die zu entfernende darunterlie­ gende Si₃N₄-Schicht 14 geätzt um die Si₃N₄-Schicht 24a nur in dem NMOS-Transistorbereich B zurückzulassen (Fig. 6(b)).
Der Photoresistfilm 17 wird durch z. B. ein Veraschungsverfahren entfernt und die verbleibenden Abschnitte des Photoresistfilms 17 werden unter Verwendung einer Lösung aus H₂SO₄/H₂O₂ entfernt. Anschließend wird die Si₃N₄-Schicht 24a als Maske verwendet und die darunterliegende Ti-Schicht 11 geätzt und entfernt um die Ti-Schicht 11a nur in dem NMOS-Transistorbereich B zurückzu­ lassen (Fig. 6(c)).
Anschließend wird eine Lösung aus H₃PO₄ zum Entfernen der Si₃N₄-Schicht 24a verwendet (Fig. 6(d)) und das Substrat 1 wird einer Wärmebehandlung wie z. B. einem Ausglühen mit Lampen unterzogen, um so die Ti-Schicht 11a auf dem Siliziummaterial in TiSi₂-Schichten 12 umzuwandeln. Anschließend werden die Ab­ schnitte der Ti-Schicht 11a, die nicht reagierten, unter Verwen­ dung einer Lösung wie z. B. H₂SO₄/H₂O₂ entfernt (Fig. 6(e)).
Anschließend wird die Halbleitereinrichtung dadurch fertigge­ stellt, daß sie dieselbe Behandlung wie in der ersten Ausfüh­ rungsform erhält.
Nach der dritten Ausführungsform wird die TiSi₂-Schicht 12, die als silifizierte Schicht mit niedrigem spezifischen Wider­ stand wirkt, nur in dem NMOS-Transistorbereich B gebildet, wäh­ rend in dem NMOS-Transistorbereich A keine silifizierte Schicht gebildet wird. Der Bereich mit der darin gebildeten TiSi₂- Schicht 12 und der Bereich ohne eine darin gebildete TiSi₂- Schicht entsprechen einander mit Bezug auf die Dotierstoffver­ teilungen in den Source-/Drainbereichen 10. Eine Verkleinerung der Flächen der TiSi₂-Schichten 12 auf den Source-/Drainbe­ reichen 10 in dem Bereich, in dem die TiSi₂-Schichten gebildet sind, ist im Vergleich zu den in der Beschreibungseinleitung genannten Beispielen vermeidbar.
Da die Si₃N₄-Schicht 24a die verbleibende Ti-Schicht 11a während der nachfolgenden Schritte nach dem Entfernen des Photoresist­ films 17 überdeckt, kann die Ti-Schicht 11a davor bewahrt werden H₂SO₄/H₂O₂ ausgesetzt zu sein, wodurch Erosion vermieden wird.
In dieser Ausführungsform kann die Si₃N₄-Schicht 24 durch andere Materialien die H₂OS₄/H₂O₂ wiederstehen, ersetzt werden, wie dies in der vierten Ausführungsform der Fall ist.
Wird H₂SO₄/H₂O₂ in Abhängigkeit von der Beschaffenheit des Photoresistfilms 17 nicht zur Entfernung desselben verwendet oder wird eine metallische Schicht verwendet, die keine Ti- Schicht 11 ist, sondern die H₂SO₄/H₂O₂ widersteht, so ist es nicht notwendig die Si₃N₄-Schicht 24 zu verwenden und möglich die metallische Schicht direkt unter Verwendung der Resistmaske 17 zu ätzen.
Obwohl die Erklärungen der ersten bis sechsten Ausführungsform wie bereits erwähnt, für den Fall durchgeführt wurden, in dem die folgende Erfindung auf einem NMOS-Transistor angewendet wurde, ist die vorliegende Erfindung ebenso auf einen PMOS- Transistor anwendbar. Der Bereich mit dem niedrigen spezifischen Widerstand mit den TiSi₂-Schichten 12 und dem Bereich mit hohem spezifischen Widerstand ohne die TiSi₂-Schichten 12 (bzw. der Bereich ohne die TixNySiz-Mischschichten 19), die durch die An­ ordnung der Photoresistmaske 17 bestimmt sind, können nicht nur auf jedem Transistor sondern ebenso an jeder Position angeordnet sein. So kann z. B. die Diffusionsschicht eines einzelnen Musters für eine Gateelektrode 5 oder einen einzelnen Sourcebereich (oder Drainbereich) in Bereiche mit einer TiSi₂-Schicht 12 und Bereiche ohne die TiSi₂-Schicht (oder den Bereich mit der TixNySiz-Mischschicht 19) unterteilt werden.
Im folgenden wird ein Fall beschrieben, in dem eine Halbleiter­ einrichtung mit einem selektiv darin angeordneten Bereich mit der silifizierten Schicht mit niedrigem spezifischen Widerstand und dem selektiv darin angeordneten Bereich ohne die silifi­ zierte Schicht mit niedrigem spezifischen Widerstand (oder der Bereich mit der silifizierten Schicht mit hohem spezifischen Widerstand) in einer Eingabe- und Ausgabeschutzschaltung ange­ wendet ist.
In Fig. 7 wird ein Eingabe und Ausgabetreiber gezeigt, in denen die Halbleitereinrichtung gemäß der siebten Ausführungsform der vorliegenden Erfindung verwendet wird. Fig. 7(a) stellt ein Äquivalentschaltbild und Fig. 7(b) ein Layout-Muster des in Fig. 7(a) gezeigten Ausgabetreibers dar.
In diesen Figuren bezeichnet Bezugszeichen 25 einen PMOS-Tran­ sistor, Bezugszeichen 26 einen NMOS-Transistor, die Bezugs­ zeichen 27a bis 27d Metallmuster als Verbindungsschichten und Bezugszeichen 28 bezeichnet eine Gateelektrode, die als leitende Schicht wirkt. Die Bezugszeichen 29a bis 29c bezeichnen Source-/ Drainbereiche, die als eine leitende Schicht in dem PMOS-Tran­ sistor 25 wirken und die Bezugszeichen 30a bis 30b bezeichnen Source-/Drainbereiche, die als leitende Schicht in dem NMOS- Transistor wirken. Die Bezugszeichen 31a bis 31d bezeichnen Kontaktlöcher, das Bezugszeichen 31a bezeichnet ein Kontaktloch A zum Anschluß an eine externe Kontaktfläche, das Bezugszeichen 31b bezeichnet ein Kontaktloch B zum Anschluß mit einer Gate­ elektrode 28a des Eingabetreibers, das Bezugszeichen 31c be­ zeichnet ein Kontaktloch zum Anschluß an Masse und das Bezugs­ zeichen 31d bezeichnet ein Kontaktloch zum Anschluß Vdd. Das Bezugszeichen 32 bezeichnet ein TiSi₂-Schicht, die auf der Gate­ elektrode 28 und auf dem Source-/Drainbereichen 29 und 30 ge­ bildet ist und das Bezugszeichen 33 bezeichnet eine TixNySiz- Mischschicht, die auf der Drain gebildet ist.
Das in Fig. 7(a) gezeigte Äquivalentschaltbild wird nun kurz erklärt. Befindet sich eine Eingabe A auf einem niedrigen Pegel und eine Eingabe B auf einem hohen Pegel so ist der Ausgabe­ treiber eingeschaltet und wenn sich die Eingabebedingungen umkehren, so ist der Eingabetreiber eingeschaltet.
Wie in Fig. 7(b) gezeigt ist, sind die Kontaktlöcher A 31a des Metallmusters 27a, welches mit der externen Kontaktanschluß­ fläche verbunden ist, in den Drainbereichen 29a und 30a des PMOS-Transistors 25 und des NMOS-Transistors 26 gebildet und die TixNySiz-Mischschichten 33 sind in ringförmiger Art und Weise so gebildet, daß sie die Kontaktlöcher A umgeben. Die Kontaktlöcher B 31b des Metallmusters 27, die zum Anschließen des Eingabetreibers gebildet sind, sind ebenfalls in dem Drain­ bereich 29a des PMOS-Transistors 25 gebildet und an einer Posi­ tion angeordnet, die weiter als die der Kontaktlöcher A 31a zum Anschluß mit der externen Kontaktanschlußfläche entfernt sind. Die in den Source-/Drainbereichen 29 und 30 gebildeten Kontakt­ löcher 31 sind mit einer TiSi₂-Schicht gebildet. Zusätzlich ist ein Bereich, in dem keine TixNySiz-Schicht gebildet ist, auf den Source-Drainbereichen 29 und 30 und auf der Gateelektrode 28 gebildet und weist keine darauf gebildete TiSi₂-Schicht 32 auf.
Wie oben erwähnt sind die Kontaktlöcher 31 auf der TiSi₂-Schicht 32 mit niedrigem spezifischen Widerstand zum Verringern des Kontaktwiderstandes gebildet. Da die TixNySiz-Mischschichten 32 mit hohem spezifischen Widerstand auf den Drainbereichen 29a und 30a so gebildet sind, daß sie die Kontaktlöcher A 31a zum Anschluß an die externe Kontaktanschlußfläche umgeben bzw. um­ schließen, befindet sich die TixNySiz-Mischschicht 33 mit hohem spezifischen Widerstand irgendwo in der Route, in der der von der externen Anschlußkontaktfläche eingegebene Strom-/Spannungs­ puls eine Ecke eines Drainbereichs 29a und 30a, die für einen Übergangsdurchbruch anfällig sind oder das metallische Muster 27b, welche an den Eingabetreiber angeschlossen ist, erreicht. Diese Anordnung leitet den Strom-/Spannungsstoß über Dioden an den unteren Enden der Drainbereiche 29a und 30a um. Auf diese Weise kann ein durch einen Strom-/Spannungsstoß verursachter Übergangsdurchbruch verhindert werden und eine Eingabeschutz­ funktion gegen den Strom-/Spannungsstoß verbessert werden. Da zusätzlich die Kontaktlöcher A 31a an einer Position gebildet sind, die näher an der Gateelektrode 28 in den gemeinsamen Drainbereich 29a liegen, als die Kontaktlöcher B 31b zum An­ schluß an den Eingabetreiber, kann eine Verzögerung des Aus­ gangs des Signals verringert werden.
Im folgenden wird ein Fall beschrieben, in dem die in der siebten Ausführungsform gezeigte Äquivalentschaltung durch ein anderes Layout verwirklicht wird. Es wird auf Fig. 8 Bezug genommen.
Nach der achten Ausführungsform, wie sie in Fig. 8 gezeigt ist, ist die Metallstruktur 27b zum Anschluß an den Eingabetreiber mit dem Metallmuster 27a zum Anschluß an die externe Anschluß­ kontaktfläche gekoppelt und eine TixNySiz-Mischschicht 32 ist auf der Gateelektrode 28a des Eingabetreibers gebildet, der mit dem Metallmuster 27b am Kontaktloch 31e verbunden ist.
Der über die externe Anschlußkontaktfläche eingegebene Strom-/ Spannungsstoß ist zwischen der TixNySiz-Mischschicht 33 auf der Gateelektrode 28a und der TixNySiz-Mischschicht 33 auf den Drainbereichen 29a und 30a eingeschlossen. In dieser Anordnung kann der Strom-/Spannungsstoß über Dioden an den Bodenenden der Drainbereiche 29a und 30a, in welchen Kontaktlöcher A 31a zum Anschluß an die externe Kontaktanschlußfläche angeordnet sind, abgeleitet werden.
Als Ergebnis hiervon kann in der achten Ausführungsform neben den Vorteilen ähnlich der siebten Ausführungsform die Übergans­ kapazität verringert werden, da das Ankoppeln des Metallmusters 27a zum Anschluß an die externe Kontaktfläche mit dem Metall­ muster 27b zum Anschluß an den Eingabetreiber die Kontaktlöcher A 31a und B 31b gemeinsam in den Drainbereich 29a gestalten können, um so die Fläche des Drainbereiches 29a zu verringern.
Obwohl in der siebten und achten Ausführungsform die TixNySiz- Mischschicht 33 mit hohem spezifischen Widerstand und die TiSi₂-Schicht 32 mit niedrigem spezifischen Widerstand verwendet wird, kann ein größerer Widerstand durch das Bilden keiner sili­ zierten Schicht auf der Gateelektrode und auf den Source-/Drain­ bereichen 29 und 30 anstelle der Bildung der TixNySiz-Misch­ schicht 33 erreicht werden. Eine metallische Silizidschicht, die keine Ti-Schicht darstellt, kann verwendet werden.
Im folgenden wird eine Modifikation der siebten Ausführungsform mit Bezug auf Fig. 9 erklärt (neunte Ausführungsform).
Wie in Fig. 9 gezeigt ist, sind die TixNySiz-Mischschichten 33 so gebildet, daß sie das Kontaktloch A 31a zum Anschluß mit der externen Kontaktanschlußfläche wie in der siebten Ausführungs­ form umschließen. Es ist jedoch keine TixNySiz-Mischschicht 33 an den Orten 35 gebildet, die sich nahe eines Feld-Eckabschnitts wie z. B. einem Grenzabschnitt mit einem feldisolierenden Film 34 befinden.
Ein dünner Oxidfilm wird an der Position 35 nahe des Feldeck­ abschnitts durch einen "bird′s beak" zum Zeitpunkt des Bildens des feldisolierenden Films 34 zur Isolation gebildet. Als Er­ gebnis hiervon verursacht eine Beschädigung der Position 35 nahe des Feldeckabschnittes durch N-Ionen (oder O-Ionen) Im­ plantation zur Bildung der TixNySiz-Mischschicht einen Leck­ strom.
In der neunten Ausführungsform ist es möglich einen Leckstrom von den Positionen 35 nahe des Feldeckabschnitts zu verhindern, da an diesen Positionen 35 nahe des Feldeckabschnitts keine TixNySiz-Mischschichten 33 geformt werden.

Claims (14)

1. Halbleitereinrichtung mit:
einem Halbleitersubstrat (1),
einer leitenden Schicht (5) auf dem Substrat (1), welche aus einem Siliziummaterial besteht und
einer silifizierten Schicht (12, 19) auf der leitenden Schicht (5), die durch Salicide-Technologie hergestellt wurde,
wobei die silifizierte Schicht teilweise aus einer silifizierten Schicht mit hohem spezifischen Widerstand (19) mit darin einge­ brachten N-Ionen oder O-Ionen besteht.
2. Verfahren zum Herstellen einer Halbleitereinrichtung mit den Schritten:
Bilden einer Gateelektrode (5) als eine leitende Schicht auf einem Halbleitersubstrat (1), wobei das Substrat (1) aus einem einkristallinem Siliziummaterial und die Gateelektrode (5) aus Polysiliziummaterial gebildet ist,
Bilden eines Seiten-Spacers (9) auf einer Seitenwand der Gate­ elektrode (5) nach der Bildung eines LDD-Bereichs (7) durch Ionenimplantation und anschließendes Bilden von Source-/Drain­ bereichen (10) durch Ionenimplantation als leitende Schicht, Implantieren von N-Ionen oder O-Ionen in einem vorbestimmten Bereich unter Verwendung einer Maske (17),
Aufbringen einer metallischen Schicht (11) auf der gesamten Oberfläche des Substrats (1) und
Durchführen einer Wärmebehandlung des Substrats (1) zum selbst- ausgerichteten Silifizieren von Abschnitten der metallischen Schicht (11), die auf der Gateelektrode (5) und den Source-/ Drainbereichen (10) angeordnet sind und anschließendes Entfernen der Abschnitte der metallischen Schicht, die nicht reagierten.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß nach dem Bilden der Gateelektroden (5) und der Source-/Drainbe­ reiche (10) die Implantation von N-Ionen oder O-Ionen in dem vorbestimmten Bereich durchgeführt wird und die metallische Schicht (11) auf der gesamten Oberfläche des Substrats (1) auf­ gebracht wird, daß anschließend durch die Wärmebehandlung bewirkt wird, daß die metallische Schicht (11) in selbst-ausgerichteter Art und Weise silifiziert wird, wodurch auf der Gateelektrode (5) und auf den Source-/Drainbereichen (10) in dem N-ionenimplantierten Bereich oder dem O-ionenimplantierten Bereich eine silifizierte Schicht Schicht (19) mit hohem spezifischen Widerstand gebildet wird und wodurch eine silifizierte Schicht (12) mit niedrigem spezi­ fischen Widerstand auf der Gateelektrode (5) und den Source-/ Drainbereichen (10) in einem Bereich gebildet werden, der nicht den N-Ionen implantierten Bereich oder den O-Ionen implantier­ ten Bereich darstellt.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß nach der Bildung der Gateelektroden (5) und der Source-/Drain­ bereiche (10) die metallische Schicht (11) auf der gesamten Oberfläche des Substrats aufgebracht wird und die Implantation von N-Ionen oder O-Ionen in dem vorbestimmten Bereich durchge­ führt wird und dann die Wärmebehandlung das Silifizieren der metallischen Schicht (11) in selbst-ausgerichteter Art und Weise verursacht, wodurch eine silifizierte Schicht (19) mit hohem spezifischen Widerstand auf der Gateelektrode (5) und auf den Source-/Drainbereichen (10) in dem N-Ionen implantierten Bereich oder den O-Ionen implantierten Bereich gebildet wird und eine silifizierte Schicht (12) mit niedrigem spezifischen Widerstand auf der Gateelektrode (5) und den Source-/Drainbe­ reichen (10) in einem Bereich gebildet werden, der nicht der N-Ionen implantierte Bereich oder der O-Ionen implantierte Be­ reich ist.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß nach der Bildung der Gateelektroden (5) und der Source-/Drainbe­ reiche (10) die metallische Schicht (11) auf der gesamten Ober­ fläche des Substrats aufgebracht wird und die Wärmebehandlung das Silifizieren in selbst-ausgerichteter Art und Weise der metallischen Schicht (11) bewirkt und anschließend die Implan­ tation von N-Ionen oder O-Ionen in dem vorbestimmten Bereich durchgeführt wird, wodurch eine silifizierte Schicht (19) mit hohem spezifischen Widerstand auf der Gateelektrode (5) und auf den Source-/Drainbereichen (10) in dem N-Ionen implantierten Bereich oder den O-Ionen implantierten Bereich gebildet wird und eine silifizierte Schicht (12) mit einem niedrigen spezi­ fischen Widerstand auf der Gateelektrode (5) und auf den Source-/Drainbereichen (10) in einem Bereich gebildet werden, der nicht der N-Ionen implantierte Bereich oder O-Ionen implan­ tierte Bereich ist.
6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch ge­ kennzeichnet, daß nach der Bildung der Gateelektroden (5) und der Source-/Drainbereiche (10) die Gateelektroden (5) und die Source-/Drainbereiche (10) eine darauf aufgewachsene epitak­ tische Schicht (22) aufweisen und anschließend die Implantation von N-Ionen oder O-Ionen und das Aufbringen der metallischen Schicht (11) ausgeführt werden.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die metallische Schicht (11) ein Ti-Schicht darstellt, die Ti- Schicht 11 auf der gesamten Oberfläche des Substrats (1) auf­ gebracht wird, ein Schutzfilm, der H₂SO₄/H₂O₂ widersteht auf der gesamten Oberfläche der Ti-Schicht gebildet wird und die Implantation der N-Ionen oder O-Ionen in dem vorbestimmten Be­ reich unter Verwendung der Resistmaske (17) durchgeführt wird, die Resistmaske (17) entfernt wird und die verbleibenden Teile der Resistmaske unter Verwendung von H₂SO₄/H₂O₂ entfernt werden und anschließend der Schutzfilm entfernt wird.
8. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
Bilden von Gateelektroden (5) auf einem Halbleitersubstrat (1), wobei das Substrat aus einkristallinem Siliziummaterial und die Gateelektroden (5) aus Polysiliziummaterial gebildet sind,
Bilden eines Seitenwand-Spacers (9) auf einer Seitenwand der Gateelektroden (5) nach der Bildung eines LDD-Bereichs (7) durch Ionenimplantation,
anschließendes Bilden von Source-/Drainbereichen durch Ionen­ implantation,
selektives Bilden einer metallischen Schicht (11) in einem vor­ bestimmten Bereich auf dem Substrat (1) und
Wärmebehandeln des Substrats (1) zur selbst-ausgerichteten Silifizierung der metallischen Schicht (11) auf den Gateelek­ troden (5) und den Source-/Drainbereichen (10),
anschließendes Entfernen der Abschnitte der metallischen Schicht (11), die nicht reagierten,
wobei ein Bereich mit einer darin gebildeten silifizierten Schicht (12) mit niedrigem spezifischen Widerstand und ein da­ rin gebildeter Bereich ohne eine silifizierte Schicht mit nied­ rigem spezifischen Widerstand auf den Gatteelektroden (5) und den Source-/Drainbereichen (10) vorgesehen sind.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die metallische Schicht (11) eine Ti-Schicht (11) ist, die Ti- Schicht (11) auf der gesamten Oberfläche des Substrats aufge­ bracht ist, ein Schutzfilm, der H₂SO₄/H₂O₂ widersteht auf der gesamten Oberfläche der Ti-Schicht gebildet ist, der Schutzfilm unter Verwendung einer Resistmaske (17), die in dem vorbestimm­ ten Bereich verbleibt, geätzt wird,
nach dem Entfernen der Resistmaske (17) die verbleibenden Reste der Resistmaske (17) unter Verwendung von H₂SO₄/H₂O₂ entfernt werden,
die Ti-Schicht (11), die unter dem Schutzfilm liegt, unter Ver­ wendung des Schutzfilms als Maske geätzt wird, anschließend der Schutzfilm entfernt wird, wobei die metallische Schicht selektiv in den vorbestimmten Bereich des Substrats gebildet wird.
10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch ge­ kennzeichnet, daß der Schutzfilm eine Si₃N₄-Schicht ist.
11. Halbleitereinrichtung mit
einem Halbleitersubstrat (1),
einer leitenden Schicht (5) auf dem Substrat (1), welche aus
einem Siliziummaterial gebildet ist, und
eine silifizierte Schicht (12, 19) auf der leitenden Schicht (5), die durch Salicide-Technologie gebildet ist,
wobei ein Bereich mit hohem spezifischen Widerstand dadurch vorgesehen ist, daß auf der leitenden Schicht zum anschließend mit einer externen Anschlußkontaktfläche eine silifizierte Schicht mit hohem spezifischen Widerstand mit darin eingebrach­ ten N-Ionen oder O-Ionen so gebildet ist, daß ein Kontaktloch (31a) zum Anschluß an die externe Kontaktanschlußfläche ring­ förmig umgeben ist, oder dadurch, daß auf der leitenden Schicht zum Anschluß an die externen Kontaktanschlußfläche keine sili­ fizierte Schicht so gebildet ist, daß das Kontaktloch zum An­ schluß an die externe Kontaktanschlußfläche in ringförmiger Art und Weise umgeben ist.
12. Halbleitereinrichtung mit:
silifizierten Schichten, die auf einer Eingabetreiber-Gateelek­ trode (28) und einer Ausgabetreiber-Gateelektrode und auf Source-/Drainbereichen (29, 30) auf einem Halbleitersubstrat durch Salicide-Technologie gebildet sind, wobei
die Source-/Drainbereiche (29, 30) in einem Ausgabetreiber liegen und mit einer externen Kontaktanschlußfläche und den Eingabetreiber-Gateelektroden (28) verbunden sind,
einem Kontaktloch A (31a) zum Anschluß an die externen Anschluß­ kontaktfläche und
ein Kontaktloch B (31b) zum Anschluß an die Eingabetreiber- Gateelektrode (28), wobei
das Kontaktloch A (31a) an einer Seite angeordnet ist, die sich näher an der Ausgabetreiber-Gateelektrode befindet als das Kon­ taktloch B (31b) und ein Bereich mit hohem spezifischen Wider­ stand dadurch vorgesehen ist, daß eine silifizierte Schicht mit hohem spezifischen Widerstand mit darin angebrachten N-Ionen oder O-Ionen an Positionen gebildet sind, die sich zwischen dem Kontaktloch A und dem Kontaktloch B befinden und diese umgeben, oder dadurch, daß keine silifizierte Schicht an diesen Posi­ tionen gebildet ist.
13. Halbleitereinrichtung mit:
silifizierten Schichten, die auf einer Eingabetreiber-Gateelek­ trode (28) und einer Ausgabetreiber-Gateelektrode und auf Source-/Drainbereichen (10) auf einem Halbleitersubstrat (1) durch SALISIDE-Technologie gebildet sind,
eine externen Anschlußkontaktfläche,
wobei sich die Source-/Drainbereiche (10) in einem Ausgabetrei­ ber befinden und die externe Anschlußkontaktfläche, die Aus­ gabetreiber-Source-/Drainbereiche und die Eingabetreiber-Gate­ elektrode durch gekoppelte Zwischenschicht-Verbindungsschichten verbunden sind, wobei
ein Bereich mit hohem spezifischen Widerstand durch das Bilden einer silifizierten Schicht mit hohem spezifischen Widerstand mit darin eingebrachten N-Ionen oder O-Ionen an Orten vorge­ sehen ist, die sich um ein Kontaktloch in der Zwischenverbin­ dungsschicht auf dem Ausgabetreiber-Source-/Drainbereich und der Eingabetreiber-Gateelektrode zum Anschluß an die Zwischen­ verbindungsschicht herum befinden, oder das keine silifizierte Schicht an diesen Orten gebildet ist.
14. Halbleitereinrichtung nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß wenn die silifizierte Schicht mit hohem spezifischen Widerstand mit darin eingebrachten N-Ionen oder O-Ionen vorgesehen ist keine silifizierte Schicht mit hohem Widerstand an einem Ort gebildet wird, der sich nahe an einem Grenzabschnitt zwischen den Source-/Drainbereichen und einem feldisolierenden Film befinden.
DE19605235A 1995-07-06 1996-02-13 Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung Ceased DE19605235A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7170968A JPH0923005A (ja) 1995-07-06 1995-07-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE19605235A1 true DE19605235A1 (de) 1997-01-09

Family

ID=15914709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19605235A Ceased DE19605235A1 (de) 1995-07-06 1996-02-13 Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung

Country Status (4)

Country Link
US (2) US5635746A (de)
JP (1) JPH0923005A (de)
KR (1) KR100223999B1 (de)
DE (1) DE19605235A1 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2290167B (en) * 1994-06-08 1999-01-20 Hyundai Electronics Ind Method for fabricating a semiconductor device
US5841173A (en) * 1995-06-16 1998-11-24 Matsushita Electric Industrial Co., Ltd. MOS semiconductor device with excellent drain current
US6071825A (en) * 1995-07-19 2000-06-06 Interuniversitaire Microelektronica Centrum (Imec Vzw) Fully overlapped nitride-etch defined device and processing sequence
JPH09321304A (ja) * 1996-03-22 1997-12-12 Seiko Epson Corp Ｍｏｓ素子を含む半導体装置およびその製造方法
KR100325383B1 (ko) * 1996-07-12 2002-04-17 니시무로 타이죠 반도체 장치 및 그 제조 방법
JP4142753B2 (ja) * 1996-12-26 2008-09-03 株式会社東芝 スパッタターゲット、スパッタ装置、半導体装置およびその製造方法
TW408465B (en) * 1997-01-24 2000-10-11 United Microelectronics Corp The manufacture method of anti-electrostatic discharge device
US6037232A (en) * 1997-09-15 2000-03-14 Advanced Micro Devices Semiconductor device having elevated silicidation layer and process for fabrication thereof
JPH11135745A (ja) 1997-10-29 1999-05-21 Toshiba Corp 半導体装置及びその製造方法
KR100480577B1 (ko) * 1997-12-19 2005-09-30 삼성전자주식회사 버티드콘택을갖는반도체장치및그제조방법
US6075271A (en) * 1998-03-03 2000-06-13 Motorola, Inc. Semiconductor device inhibiting parasitic effects during electrostatic discharge
US6236086B1 (en) 1998-04-20 2001-05-22 Macronix International Co., Ltd. ESD protection with buried diffusion
US5982600A (en) * 1998-04-20 1999-11-09 Macronix International Co., Ltd. Low-voltage triggering electrostatic discharge protection
GB9809039D0 (en) * 1998-04-29 1998-06-24 Mitel Semiconductor Ltd Direct sequence spread spectrum radar
US6049119A (en) * 1998-05-01 2000-04-11 Motorola, Inc. Protection circuit for a semiconductor device
TW410385B (en) * 1999-04-19 2000-11-01 United Microelectronics Corp Method of manufacturing a semiconductor device
US6403472B1 (en) 1999-06-23 2002-06-11 Harris Corporation Method of forming resistive contacts on intergrated circuits with mobility spoiling ions including high resistive contacts and low resistivity silicide contacts
US6187617B1 (en) * 1999-07-29 2001-02-13 International Business Machines Corporation Semiconductor structure having heterogeneous silicide regions and method for forming same
JP2001044294A (ja) 1999-08-02 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20050013669A (ko) * 1999-10-04 2005-02-04 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의 제조방법
US6294448B1 (en) 2000-01-18 2001-09-25 Taiwan Semiconductor Manufacturing Company Method to improve TiSix salicide formation
US7738688B2 (en) 2000-05-03 2010-06-15 Aperio Technologies, Inc. System and method for viewing virtual slides
US6711283B1 (en) 2000-05-03 2004-03-23 Aperio Technologies, Inc. Fully automatic rapid microscope slide scanner
DE10021871A1 (de) * 2000-05-05 2001-11-15 Infineon Technologies Ag Verfahren zum Herstellen einer Barriereschicht in einem elektronischen Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements mit einer Barriereschicht
JP2002158359A (ja) * 2000-11-21 2002-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6770921B2 (en) 2001-08-31 2004-08-03 Micron Technology, Inc. Sidewall strap for complementary semiconductor structures and method of making same
KR100587596B1 (ko) * 2002-10-30 2006-06-08 매그나칩 반도체 유한회사 반도체장치의 플러그 형성방법
JP3848263B2 (ja) 2003-01-15 2006-11-22 沖電気工業株式会社 半導体装置
US7855126B2 (en) * 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
KR100593736B1 (ko) * 2004-06-17 2006-06-28 삼성전자주식회사 단결정 반도체 상에 선택적으로 에피택시얼 반도체층을형성하는 방법들 및 이를 사용하여 제조된 반도체 소자들
US7314829B2 (en) * 2004-08-16 2008-01-01 Intel Corporation Method and apparatus for polysilicon resistor formation
KR100678468B1 (ko) * 2005-01-14 2007-02-02 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
US20080283936A1 (en) * 2007-05-18 2008-11-20 Texas Instruments Incorporated Silicon germanium flow with raised source/drain regions in the nmos
JP5430904B2 (ja) * 2008-10-15 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101714003B1 (ko) 2010-03-19 2017-03-09 삼성전자 주식회사 패시티드 반도체패턴을 갖는 반도체소자 형성방법 및 관련된 소자
US8987102B2 (en) * 2011-07-27 2015-03-24 Applied Materials, Inc. Methods of forming a metal silicide region in an integrated circuit
CN106206691B (zh) * 2015-04-29 2019-04-26 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204743A (ja) * 1987-02-20 1988-08-24 Fujitsu Ltd 半導体装置の製造方法
US5170242A (en) * 1989-12-04 1992-12-08 Ramtron Corporation Reaction barrier for a multilayer structure in an integrated circuit
JPH06276560A (ja) * 1993-03-23 1994-09-30 Fujitsu General Ltd 集合住宅玄関機

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069213B2 (ja) * 1985-09-30 1994-02-02 株式会社東芝 半導体装置の製造方法
JPH01103873A (ja) * 1987-06-23 1989-04-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0770725B2 (ja) * 1989-03-29 1995-07-31 シャープ株式会社 半導体装置の製造方法
KR940008936B1 (ko) * 1990-02-15 1994-09-28 가부시끼가이샤 도시바 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법
US5021853A (en) * 1990-04-27 1991-06-04 Digital Equipment Corporation N-channel clamp for ESD protection in self-aligned silicided CMOS process
JPH0415825A (ja) * 1990-05-09 1992-01-21 Toshiba Corp マイクロ分岐処理方式
KR0130376B1 (ko) * 1994-02-01 1998-04-06 문정환 반도체소자 제조방법
US5773328A (en) * 1995-02-28 1998-06-30 Sgs-Thomson Microelectronics, Inc. Method of making a fully-dielectric-isolated fet

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204743A (ja) * 1987-02-20 1988-08-24 Fujitsu Ltd 半導体装置の製造方法
US5170242A (en) * 1989-12-04 1992-12-08 Ramtron Corporation Reaction barrier for a multilayer structure in an integrated circuit
JPH06276560A (ja) * 1993-03-23 1994-09-30 Fujitsu General Ltd 集合住宅玄関機

Also Published As

Publication number Publication date
KR100223999B1 (ko) 1999-10-15
US5956617A (en) 1999-09-21
US5635746A (en) 1997-06-03
JPH0923005A (ja) 1997-01-21

Similar Documents

Publication Publication Date Title
DE19605235A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE4123436C2 (de) Halbleitervorrichtung mit einem BiCMOS-Element und zugehöriges Herstellungsverfahren
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE69634764T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19531629C1 (de) Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE10124413A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
EP0272433B1 (de) Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung
DE2922018A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE2922014A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4138063C2 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE69530441T2 (de) Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE2922016A1 (de) Vlsi-schaltungen
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen
DE19710233A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE19727264B4 (de) Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung
DE2814695A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 19655298

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 19655298

Country of ref document: DE

Kind code of ref document: P

8131 Rejection