DE4341516C2 - Verfahren zum Herstellen eines Transistors - Google Patents

Verfahren zum Herstellen eines Transistors

Info

Publication number
DE4341516C2
DE4341516C2 DE4341516A DE4341516A DE4341516C2 DE 4341516 C2 DE4341516 C2 DE 4341516C2 DE 4341516 A DE4341516 A DE 4341516A DE 4341516 A DE4341516 A DE 4341516A DE 4341516 C2 DE4341516 C2 DE 4341516C2
Authority
DE
Germany
Prior art keywords
insulating film
gate
layer
masking purposes
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4341516A
Other languages
English (en)
Other versions
DE4341516A1 (de
Inventor
Ho Yup Kwon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US08/156,008 priority Critical patent/US5374574A/en
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Priority to DE4341516A priority patent/DE4341516C2/de
Publication of DE4341516A1 publication Critical patent/DE4341516A1/de
Application granted granted Critical
Publication of DE4341516C2 publication Critical patent/DE4341516C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft allgemein ein Verfahren zum Herstellen eines Tran­ sistors, spezieller ein Verfahren zum Herstellen eines Transistors mit leicht dotierter Drain-Struktur (nachfolgend als LDD (lightly doped drain) bezeichnet), die dazu geeignet ist. Kurzschlußkanaleffekte und Effekte mit heißen Ladungsträgern zu verhindern.
Aus IEEE Trans. Electron Dev., Vol. 38, No. 11, Nov. 1991, Seiten 2460 bis 2463 ist bereits ein inverser T(ITLDD) CMOS Prozeß bekannt. Hier wird eine selbst­ ausrichtende LDD/Kanalimplantation zum größeren Schutz gegen heiße Ladungsträger durchgeführt. Es werden MOSFET's mit verbessertem Kurzschlußkanalverhalten infolge geringerer lateraler Source/Drain Dif­ fusion gebildet.
Ferner ist aus der EP 0 522 991 A1 ein weiteres Verfahren zur Herstellung eines FET's mit inversem T-Gate bekannt.
Mit zunehmendem Integrationsgrad von Halbleiterbauelementen werden deren Strukturabmessungen immer kleiner und liegen nun im Submikro­ meterbereich. Um der immer stärkeren Verkleinerung zu genügen, werden immer neue Technologien zum Herstellen von Siliziumbauteilen ent­ wickelt.
Ein Verfahren zum Herstellen eines Halbleiterbauelements mit Submikro­ meterstrukturen muß dazu geeignet sein, hohe Leistungsfähigkeit der Bauelemente beizubehalten, um beim Verkleinern die Bauelementezuver­ lässigkeit zu gewährleisten.
Insbesondere stößt die Miniaturisierung bei noch höherer In­ tegrationsdichte an physikalische Grenzen. Z. B. ist eine der ernsthaftesten Schwierigkeiten die Verschlechterung, wie sie durch heiße Ladungsträger entsteht, mit welcher Schwie­ rigkeit die Bauelementezuverlässigkeit verbunden ist.
Um diese Schwierigkeit zu lindern, wurde ein Verfahren zum Steuern der Ladungen vorgeschlagen, die in einem n--Bereich eingefangen werden, bei dem es sich um den Source- und Drainbereich mit geringer Fremdstoffkonzentration bei einer LDD-Struktur handelt. Eine Invers-T-LDD-Struktur (nachfol­ gend als ITLDD-Struktur bezeichnet) ist in den US-Patenten 4,907,048 und 4,963,054 offenbart.
Nachfolgend wird die Invers-T-Gate-Struktur in Zusammenhang mit mit dieser verbundenen Schwierigkeiten beschrieben, um den Hintergrund der Erfindung besser verständlich zu machen.
Fig. 2 veranschaulicht Herstellschritte für ein ITLDD-Tran­ sistorbauelement, wie sie in den vorstehend genannten Paten­ ten vorgeschlagen wurden.
Zunächst wird in einem Schritt gemäß Fig. 2a ein Photore­ sistmuster PR auf einem Oxidfilm 13 abgeschieden, der eine Polysiliziumschicht 12 abdeckt, die über einem Gateoxidfilm 11 liegt, der seinerseits auf einem p-Halbleitersubstrat 10 ausgebildet ist.
Anschließend wird, wie dies in Fig. 2b dargestellt ist, der Oxidfilm 13 unter Verwendung des Photoresistmusters als Mas­ ke entfernt, und die Polysiliziumschicht 12 wird teilweise entfernt, um in der Mitte einen Rumpf 12' zurückzulassen. Dabei wird die Polysiliziumschicht 12 dünner gemacht, um eine Schicht geringer Dicke zurückzulassen. Es folgt ein Entfernen des Photoresistmusters PR.
In einem durch Fig. 2c veranschaulichten Schritt wird ein n-Fremdstoff mit geringer Konzentration durch die dünner ge­ machte Schicht implantiert, um gering dotierte n--Bereich 14 und 15 zu schaffen.
Anschließend werden in einem durch Fig. 2d veranschaulichten Schritt Seitenabstandshalter 16 zu den beiden Seiten des in der Mitte verbliebenen Rumpfes 12' durch Abscheiden eines Oxidfilms auf der sich ergebenden Struktur ausgebildet, und es erfolgt ein Rückätzen.
Wie durch Fig. 2e veranschaulicht, wird die dünner gemachte Polysiliziumschicht, die beim Herstellen des Gates ausgebil­ det wurde, anschließend durch einen Ätzprozeß entfernt, wo­ bei die Abstandshalter 16 als Maske verwendet werden, wo­ durch eine Invers-T-Gate-Struktur verbleibt.
Abschließend wird, wie durch Fig. 2f veranschaulicht, ein n-Fremdstoff mit hoher Konzentration implantiert, wie durch Pfeile dargestellt, um n+-Bereich 17 und 18 innerhalb der ausgebildeten n--Bereiche 14 und 15 herzustellen, wobei die Seitenwandabstandshalter 16 als Masken dienen, um einen Ver­ satz zwischen den n-Fremdstoffbereichen geringer und hoher Konzentration herzustellen. Infolgedessen werden eine Source 14, 17 und ein Drain 15, 18 mit LDD-Struktur erzeugt.
Bei einem solchen ITLDD-Halbleiterbauelement ist die Unem­ pfindlichkeit gegen heiße Ladungsträger verbessert, da der n--Bereich 14, 15 so ausgebildet ist, daß er vom Gate beein­ flußt wird, wodurch eine durch heiße Ladungsträger hervor­ gerufene Verschlechterung der Bauelementeigenschaften ver­ hindert werden kann.
Jedoch ist mit diesem Herstellprozeß die folgende Schwierig­ keit verbunden. Nach der Ausbildung der Polysiliziumschicht für das Gate wird diese einem Ätzprozeß unterzogen, um eine inverse T-Form mit dem Gate als Maske zu erzeugen. Zu diesem Zeitpunkt erfolgt kein Entfernen der gesamten Schicht, son­ dern sie wird nur so geätzt, daß sie dünner ist. Es muß sorgfältig vorgegangen werden, damit die leitende Schicht nicht zu dünn wird. Anders gesagt, ist es sehr schwierig, den Ätzstoppunkt zu überwachen.
Fig. 3 veranschaulicht einen anderen Herstellprozeß für ein Transistorbauelement mit inversem T-Gate. Diese Struktur dient dazu, die eben genannte Schwierigkeit hinsichtlich des Ätzstoppunkts zu überwinden; sie ist im US-Patent 5,082,794 offenbart.
Das im eben genannten Patent beschriebene Transistorbauele­ ment mit inversem T-Gate wird mit Hilfe eines p-Halbleiter­ substrats 11 hergestellt, das durch einen Feldoxidfilm 12 in einen aktiven Bereich 14 und einen Elementabtrennbereich un­ terteilt wird. Der aktive Bereich des Halbleitersubstrats 20 wird mit einem Oxidfilm 16 abgedeckt, gefolgt von der Aus­ bildung einer ersten Polysiliziumschicht 17 auf der sich er­ gebenden Struktur, wie in Fig. 3a dargestellt.
Auf der ganzen ersten Polysiliziumschicht 17 wird ein Oxid­ film 18 abgeschieden, der dann unter Verwendung einer (nicht dargestellten) Maske für einen Gatebereich geätzt wird, wie durch Fig. 3b veranschaulicht. Im nächsten Schritt wird ein p-Fremdstoff durch Ionenimplantation eingebracht, wie durch Pfeile in Fig. 3b veranschaulicht, um einen p-Bereich 25 auszubilden, der eine Rolle beim Einstellen einer Schwellen­ spannung spielt.
In den ausgeätzten Abschnitt des Oxidfilms wird eine zweite Polysiliziumschicht 26 durch einen Prozeß mit selektiver chemischer Abscheidung aus der Dampfphase eingebettet, wie durch Fig. 3c veranschaulicht.
Der Oxidfilm 18 wird entfernt, und danach wird unter Verwen­ dung der zweiten Polysiliziumschicht 26 als Maske eine n- Verunreinigung mit geringer Konzentration durch Ionenimplan­ tation eingebracht, um n--LDD-Bereiche 27 auszubilden, wie in Fig. 3d gezeigt.
Danach wird ein Paar Oxidfilm-Abstandshalter 31 an beiden Seiten der zweiten Polysiliziumschicht 25 ausgebildet, ge­ folgt von einer Ausbildung eines n+-Sourcebereichs 33 und eines n+-Drainbereichs 34 durch Ionenimplantation eines n-Fremdstoffs mit hoher Konzentration, wie durch Fig. 3e veranschaulicht.
Unter Verwendung der zweiten Polysiliziumschicht 26 und der Oxidfilm-Abstandshalter 31 als Maske wird die erste Poly­ siliziumschicht 26 einem Ätzprozeß unterzogen (Fig. 3f), um dadurch einen ITLDD-Gate-Transistor herzustellen.
Der durch Fig. 3 veranschaulichte Herstellprozeß ist hin­ sichtlich der Herstellung des inversen T-Gates genauer als der durch Fig. 2 veranschaulichte. Jedoch ist der ITLDD- Gate-Transistor dicker als derjenige von Fig. 2, weswegen die Ebenheit des Bauelements, d. h. dessen Oberflächenver­ lauf verschlechtert ist.
Wenn beim Herstellen eines ITLDD-Gate-Transistors ein Ionen­ implantationsprozeß ausgeführt wird, um den Sourcebereich und den Drainbereich herzustellen, kann es zu einem Kanal­ bildungsphänomen kommen (die elektrischen Eigenschaften des Transistors verändern sich dadurch, daß implantierte Ionen­ dotierstoffe in ein Gate eindringen, und zwar den das Gate bildenden Polysiliziumkörnern folgend). Da das Gate durch selektive chemische Abscheidung aus der Dampfphase herge­ stellt wird, ist es möglich, daß die Seitenflächen des Gates nicht deutlich ausgebildet sind.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Transistors mit verbessertem Funktionsver­ mögen, insbesondere verbesserter Schaltzeit anzugeben.
Das erfindungsgemäße Verfahren ist durch die Lehre von An­ spruch 1 gegeben.
Durch das erfindungsgemäße Verfahren wird das Gatemuster durch Ätzen hergestellt, wodurch die Seitenflächen des Gates genau hergestellt werden können. Die Breite des Gates kann gut eingestellt werden.
Die obigen und andere Aufgaben und Vorteile der Erfindung werden im Verlauf der folgenden Beschreibung deutlich.
In den Zeichnungen ist folgendes dargestellt:
Fig. 1a bis 1h sind schematische Querschnitte, die ein er­ findungsgemäßes Verfahren zum Herstellen eines LDD-Transi­ stors veranschaulichen;
Fig. 2a bis 2f sind schematische Querschnitte zum Veran­ schaulichen eines herkömmlichen Verfahrens zum Herstellen eines ITLDD-Gate-Bauelements; und
Fig. 3a bis 3f sind schematische Querschnitte zum Veran­ schaulichen eines anderen herkömmlichen Verfahrens zum Herstellen eines ITLDD-Gate-Bauelements.
Nachfolgend werden bevorzugte Ausführungsbeispiele der Er­ findung im einzelnen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen gleiche Bezugsziffern gleiche Teile kennzeichnen.
Fig. 1 veranschaulicht Prozeßschritte zum Herstellen eines LDD-Transistorbauelements gemäß der Erfindung in der tat­ sächlichen Reihenfolge.
Zunächst wird, wie dies durch Fig. 1a veranschaulicht ist, ein aktiver Bereich 100 in einem vorgegebenen Abschnitt eines p-Halbleitersubstrats 101 dadurch festgelegt, daß ein üblicher Prozeß mit örtlicher Oxidation von Silizium ausge­ führt wird (nachfolgend als LOCOS-Prozeß (local oxidation of silicon process) bezeichnet), wobei es sich um einen Ele­ mentabtrennprozeß unter Ausbildung eines Feldoxidfilms 102 handelt. Danach wird auf dem aktiven Bereich 100 des Halb­ leitersubstrats 101 ein Gateisolierfilm 103 ausgebildet, der anschließend mit einer Polysiliziumschicht 105 abgedeckt wird, um ein Gate zu bilden. Auf der gesamten sich ergeben­ den Struktur wird ein Oxidfilm 106 aufgebracht, der später einen Gateabdeck-Isolierfilm bilden soll.
Anschließend wird ein Nitridfilm auf dem Oxidfilm 106 abge­ schieden, und anschließend wird er selektiv geätzt, um einen Isolierfilm 107 herzustellen, der dazu dient, alle Abschnit­ te bis auf einen Bereich zu maskieren, in dem das Gate aus­ zubilden ist, wie durch Fig. 1b veranschaulicht.
Danach wird ein Material zum Ausbilden von Abstandshaltern, z. B. Polysilizium, auf der sich ergebenden Struktur abge­ schieden und einem Ätzprozeß unterzogen, um ein Paar Ab­ standshalter an den beiden Seitenwänden des Isolierfilms 107 für Maskenätzung auszubilden, wie durch Fig. 1c veranschau­ licht. Die Abstandshalter werden aus einem anderen Material als dem des zur Maskierung dienenden Isolierfilms 107 ausge­ bildet. Wie oben angegeben, bestehen die Abstandshalter aus Polysilizium, während der zu Maskierungszwecken dienende Isolierfilm 107 aus einem Nitridfilm besteht. Dagegen können die Abstandshalter aus einem Nitridfilm hergestellt werden, wenn der Isolierfilm für Maskierungszwecke aus Polysilizium ausgebildet wird.
Der Oxidfilm zum Ausbilden des Gateabdeckung-Isolierfilms muß nicht hergestellt werden. Statt dessen werden Polysilizium oder ein Silizid zusammen mit Polysilizium zum Ausbilden des Gates abgeschieden, gefolgt von einer Herstellung des Iso­ lierfilms zu Maskierungszwecken und der Abstandshalter, wie vorstehend beschrieben.
In diesem Fall kann der Isolierfilm zu Maskierungszwecken aus einem Nitridfilm hergestellt werden, und die Abstands­ halter können aus einem Oxidfilm gebildet werden und umge­ kehrt.
Der Isolierfilm 107 für Maskierungszwecke und die Abstands­ halter 109 dienen dazu, alle Bereiche außer einem vorgegebe­ nen Bereich abzudecken, bei dem es sich um einen p-Bereich handelt, wenn B oder BF2 als p-Fremdstoffe implantiert wer­ den, wie durch Pfeile 109 in Fig. 1c dargestellt. Das Im­ plantieren in das p-Substrat 102 erfolgt durch die Polysili­ ziumschicht 105 und den Oxidfilm 106 hindurch. Falls erfor­ derlich, kann ein Ionenimplantationsprozeß ausgeführt wer­ den, um die Möglichkeit von Durchschlägen auszuschließen.
Infolge der Ionenimplantation mit einem p-Fremdstoff wird im Halbleitersubstrat ein p-Bereich 112 ausgebildet, wie er in Fig. 1d dargestellt ist. Der Bereich, in dem der Isolierfilm 107 für Maskierungszwecke selektiv abgeätzt ist, wird unter Verwendung eines Photoresists mit einem ersten Material auf­ gefüllt, und dann werden die Abstandshalter entfernt, um eine Schicht 113 eines ersten Materials herzustellen. Danach wird ein n-Fremdstoff wie Phosphor oder Arsen mit geringer Konzentration durch die Polysiliziumschicht 105 und den Oxidfilm 106 in das p-Substrat 101 durch Ionenimplantation eingebracht, wie in Fig. 1d durch Pfeile 114 veranschau­ licht.
Infolge der Ionenimplantation des n-Fremdstoffs werden n-- LDD-Bereiche 115 und 116 ausgebildet, wie dies in Fig. 1e gezeigt ist. Die Schicht 113 aus dem ersten Material, das als Photoresist dient, wird entfernt, und dann wird der Be­ reich, in dem der Isolierfilm 107 für Maskierungszwecke se­ lektiv abgeätzt ist, mit einem zweiten Material unter Ver­ wendung eines Photoresists aufgefüllt, um eine Schicht 117 eines zweiten Materials herzustellen. Hierbei besteht die Schicht 117 aus zweitem Material aus einem anderen Material als dem für den Oxidfilm 106 und den Isolierfilm 107 für Maskierungszwecke.
Der Isolierfilm 107 für Maskierungszwecke wird entfernt, wo­ durch die Schicht 117 aus dem zweiten Material alleine in einem vorgegebenen Bereich auf dem Oxidfilm 106 zurück­ bleibt, wie in Fig. 1f dargestellt.
Fig. 1g veranschaulicht einen Ätzprozeß und einen Ionenim­ plantationsprozeß. Unter Verwendung der Schicht 117 aus dem zweiten Material als Maske wird der Ätzprozeß am Oxidfilm 106 und der Polysiliziumschicht 105 ausgeführt, um alle deren Abschnitte mit Ausnahme des maskierten Abschnitts zu entfernen. Infolgedessen werden ein Gateabdeck-Oxidfilm 106' und ein Polysiliziumgate 105' ausgebildet. Anschließend wird ein n-Fremdstoff wie Phosphor oder Arsen mit hoher Dichte durch den Gateisolierfilm 103 durch Ionenimplantation in das Halbleitersubstrat eingebracht, wie durch Pfeile 118 in Fig. 1g veranschaulicht.
Infolge der Ionenimplantation des n-Fremdstoffs werden ein n+-Sourcebereich 119 und ein n+-Drainbereich 120 im Halblei­ tersubstrat ausgebildet. Abschließend wird das als Photo­ resist dienende zweite Material 117 entfernt, um einen LDD- Gate-Transistor zu bilden.
Obwohl das bevorzugte Ausführungsbeispiel der Erfindung sich zur Vereinfachung der Erläuterung auf einen Transistor mit p-Substrat beschränkt, kann die Erfindung auch auf ein Ver­ fahren zum Herstellen eines Transistors von anderem Typ an­ gewandt werden. Z. B. kann im Fall eines CMOS-Transistors ein LDD-Bereich mit einem p--Bereich und einem p+-Source/ Drain-Bereich in einem n-Wannenbereich, der in einem p-Sub­ strat ausgebildet ist, durch das erfindungsgemäße Verfahren hergestellt werden. Darüber hinaus kann durch das vorstehend beschriebene Verfahren auch ein Transistor mit n-Substrat hergestellt werden, mit einem LDD-Bereich mit n--Bereich und n+-Source/Drain-Bereich in einem p-Wannenbereich, der in einem n-Substrat ausgebildet ist.
Erfindungsgemäß werden die n--LDD-Bereiche 115 und 116 auf solche Weise ausgebildet, daß sie das Polysiliziumgate 105' vollständig überlappen, wodurch die Unempfindlichkeit gegen heiße Ladungsträger verbessert werden kann, was eine Ver­ schlechterung der Bauelementeeigenschaften verhindert.
Obwohl das Gate bei dem erfindungsgemäß hergestellten Tran­ sistor keine Struktur mit umgekehrtem T, sondern eine her­ kömmliche Einschichtstruktur aufweist, zeigt der erfindungs­ gemäße Transistor dieselben Betriebseigenschaften wie ein ITLDD-Gate-Transistor. Durch die Erfindung läßt sich die Ebenheit des Bauelements stark verbessern.
Der auf dem Gate 105' ausgebildete Gateabdeck-Oxidfilm 106' spielt eine Rolle beim Verhindern eines Kanalbildungsphäno­ mens.
Da beim erfindungsgemäßen Verfahren kein Photolithographie­ prozeß zum Ausbilden des Gates verwendet wird, kommt es zu keinen Ausrichtungsschwierigkeiten. Ferner wird das Gate­ muster durch einen Ätzprozeß hergestellt, so daß die Seiten­ flächen des Gates durch das erfindungsgemäße Verfahren scharf und genau hergestellt werden können.
Das erfindungsgemäße Verfahren hat auch den Vorteil, daß die Breite des Gates auf andere Weise als beim herkömmlichen Verfahren festgelegt wird, wo sie sich abhängig von der Breite der Abstandshalter ändern kann (siehe Fig. 3e und 3f).
Demgemäß weist der mit dem erfindungsgemäßen Verfahren her­ gestellte Transistor verbesserte Betriebseigenschaften, ins­ besondere eine verbesserte Schaltzeit auf.

Claims (18)

1. Verfahren zum Herstellen eines Transistorbauelements mit den folgenden Schritten:
  • 1. Ausbilden eines Gateisolierfilms (103) auf einem Halblei­ tersubstrat (101) vom ersten Leitungstyp;
  • 2. Abdecken des Gateisolierfilms mit einer Gateschicht;
  • 3. Ausbilden eines isolierenden Films (107) für Maskierungs­ zwecke;
  • 4. Anwenden eines Ätzprozesses auf den isolierenden Film für Maskierungszwecke zum Entfernen eines vorgegebenen Ab­ schnitts desselben;
  • 5. Ausbilden eines Paars Abstandshalter (109) zu beiden Sei­ ten des geätzten Abschnitts des Isolierfilms für Maskie­ rungszwecke;
  • 6. Implantieren von Ionen für den ersten Leitungstyp;
  • 7. Einbetten einer Schicht (113) aus einem ersten Material in den geätzten Abschnitt des Isolierfilms für Maskierungszwecke;
  • 8. Entfernen der Abstandshalter;
  • 9. Implantieren von Ionen für einen zweiten Leitungstyp mit gerin­ ger Dichte in das Halbleitersubstrat, um in diesem zwei ge­ ring dotierte Bereiche (115, 116) auszubilden;
  • 10. Entfernen des ersten Materials;
  • 11. Einbetten einer Schicht (117) aus einem zweiten Material in den ausgeätzten Abschnitt des Isolierfilms für Maskie­ rungszwecke;
  • 12. Entfernen des Isolierfilms für Maskierungszwecke;
  • 13. Anwenden eines Ätzprozesses auf die Gateschicht unter Ver­ wendung der Schicht aus dem zweiten Material als Maske, um ein Gate (105') herzustellen; und
  • 14. Implantieren von Fremdstoffionen für den zweiten Leitungstyp mit hoher Dichte zum Herstellen eines Sourcebereichs (119) hoher Dichte und eines Drainbereichs (120) hoher Dichte.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Gateschicht (105) ein Gateisolierfilm (106) aufge­ bracht wird, bevor der Isolierfilm (107) für Maskierungs­ zwecke aufgebracht wird und das abschließende Ätzen so er­ folgt, daß auf dem Gate (105') ein Gateabdeck-Isolierfilm (106') ausgebildet wird.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß das Gate (105') aus Polysilizium herge­ stellt wird.
4. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß das Gate (105') dadurch hergestellt wird, daß Polysilizium und Silizid in dieser Reihenfolge abgeschieden werden.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Gateabdeck-Isolierfilm (106) als Oxidfilm ausgebildet wird.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß für den Isolierfilm (107) für Maskierungszwecke und den Gateabdeck-Isolierfilm (106) verschiedene Materialien verwendet werden.
7. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß für die Abstandshalter (109) und den Isolierfilm (107) für Maskierungszwecke verschiedene Materialien verwendet werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Isolierfilm (107) für Maskierungszwecke und die Ab­ standshalter (109) aus einem Nitridfilm bzw. aus Polysili­ zium gebildet werden.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Isolierfilm (107) für Maskierungszwecke und die Ab­ standshalter (109) aus Polysilizium bzw. aus einem Nitrid­ film hergestellt werden.
10. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Schicht (113) aus dem ersten Material aus einem anderen Material als der Gateabdeck-Isolierfilm (106), der Iso­ lierfilm (107) für Maskierungszwecke und die Abstandshalter (109) hergestellt wird.
11. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Schicht (117) aus dem zweiten Material aus einem anderen Material als dem für den Gateabdeck-Isolierfilm (106) und den Isolierfilm (107) für Maskierungszwecke hergestellt wird.
12. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die Schicht (113) aus dem ersten Material und die Schicht (117) aus dem zweiten Material als Photoresistschichten wirken.
13. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der Schritt des Implantierens der Fremdstoffionen für ersten Leitungstyp ausgeführt wird, um eine Schwellenspannung einzustellen.
14. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß nach dem Schritt des Implantierens der Fremdstoffionen vom ersten Leitungstyp nochmals Fremd­ stoffionen implantiert werden, um einen Durchschlag-Sperr­ bereich auszubilden.
15. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß für das Halbleitersubstrat (101) vom ersten Leitungstyp ein p-Halbleiter verwendet wird.
16. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß als Halbleitersubstrat (101) vom ersten Leitungstyp ein p-Halbleiter mit n-Wanne verwendet wird.
17. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Halbleitersubstrat (101) vom ersten Leitungstyp ein n- Halbleiter verwendet wird.
18. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Halbleitersubstrat (101) vom ersten Leitungstyp ein n- Halbleiter mit p-Wanne verwendet wird.
DE4341516A 1993-11-23 1993-12-06 Verfahren zum Herstellen eines Transistors Expired - Fee Related DE4341516C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US08/156,008 US5374574A (en) 1993-11-23 1993-11-23 Method for the fabrication of transistor
DE4341516A DE4341516C2 (de) 1993-11-23 1993-12-06 Verfahren zum Herstellen eines Transistors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/156,008 US5374574A (en) 1993-11-23 1993-11-23 Method for the fabrication of transistor
DE4341516A DE4341516C2 (de) 1993-11-23 1993-12-06 Verfahren zum Herstellen eines Transistors

Publications (2)

Publication Number Publication Date
DE4341516A1 DE4341516A1 (de) 1995-06-08
DE4341516C2 true DE4341516C2 (de) 1999-08-05

Family

ID=25931810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4341516A Expired - Fee Related DE4341516C2 (de) 1993-11-23 1993-12-06 Verfahren zum Herstellen eines Transistors

Country Status (2)

Country Link
US (1) US5374574A (de)
DE (1) DE4341516C2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686321A (en) * 1994-07-15 1997-11-11 United Microelectronics Corp. Local punchthrough stop for ultra large scale integration devices
US5571737A (en) * 1994-07-25 1996-11-05 United Microelectronics Corporation Metal oxide semiconductor device integral with an electro-static discharge circuit
US5472897A (en) * 1995-01-10 1995-12-05 United Microelectronics Corp. Method for fabricating MOS device with reduced anti-punchthrough region
US5484743A (en) * 1995-02-27 1996-01-16 United Microelectronics Corporation Self-aligned anti-punchthrough implantation process
US5605855A (en) * 1995-02-28 1997-02-25 Motorola Inc. Process for fabricating a graded-channel MOS device
US5682055A (en) * 1995-06-07 1997-10-28 Sgs-Thomson Microelectronics, Inc. Method of forming planarized structures in an integrated circuit
US5646056A (en) * 1995-10-11 1997-07-08 United Microelectronics Corp. Method of fabricating ultra-large-scale integration metal-oxide semiconductor field effect transistor
US5538913A (en) * 1995-11-13 1996-07-23 United Microelectronics Corporation Process for fabricating MOS transistors having full-overlap lightly-doped drain structure
US5698461A (en) * 1996-03-12 1997-12-16 United Microelectronics Corp. Method for fabricating lightly doped drain metal oxide semiconductor field effect transistor
US5804455A (en) * 1996-04-01 1998-09-08 Winbond Electronics Corporation Reduced primary crystalline defect damage in NMOSFETS with an optimized LDD structure
US5668021A (en) * 1996-06-04 1997-09-16 Motorola, Inc. Process for fabricating a semiconductor device having a segmented channel region
JP3125726B2 (ja) * 1997-08-26 2001-01-22 日本電気株式会社 半導体装置の製造方法
US5858848A (en) * 1997-10-24 1999-01-12 Advanced Micro Devices, Inc. Semiconductor fabrication employing self-aligned sidewall spacers laterally adjacent to a transistor gate
US6172407B1 (en) 1998-04-16 2001-01-09 Advanced Micro Devices, Inc. Source/drain and lightly doped drain formation at post interlevel dielectric isolation with high-K gate electrode design
US6548359B1 (en) * 1998-08-04 2003-04-15 Texas Instruments Incorporated Asymmetrical devices for short gate length performance with disposable sidewall
US6159807A (en) * 1998-09-21 2000-12-12 International Business Machines Corporation Self-aligned dynamic threshold CMOS device
US6355528B1 (en) * 1999-08-11 2002-03-12 Advanced Micro Devices, Inc. Method to form narrow structure using double-damascene process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907048A (en) * 1987-11-23 1990-03-06 Xerox Corporation Double implanted LDD transistor self-aligned with gate
US4963054A (en) * 1987-10-16 1990-10-16 Isao Hayashi Frames for constructing pavement boards
US5082794A (en) * 1989-02-13 1992-01-21 Motorola, Inc. Method of fabricating mos transistors using selective polysilicon deposition
EP0522991A1 (de) * 1991-07-10 1993-01-13 International Business Machines Corporation Inverser T-Gate Feldeffekttransistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577392A (en) * 1984-08-03 1986-03-25 Advanced Micro Devices, Inc. Fabrication technique for integrated circuits
US4745082A (en) * 1986-06-12 1988-05-17 Ford Microelectronics, Inc. Method of making a self-aligned MESFET using a substitutional gate with side walls
US4939154A (en) * 1987-03-25 1990-07-03 Seiko Instruments Inc. Method of fabricating an insulated gate semiconductor device having a self-aligned gate
US5238859A (en) * 1988-04-26 1993-08-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
KR910005400B1 (ko) * 1988-09-05 1991-07-29 재단법인 한국전자통신연구소 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법
US4948745A (en) * 1989-05-22 1990-08-14 Motorola, Inc. Process for elevated source/drain field effect structure
US5200352A (en) * 1991-11-25 1993-04-06 Motorola Inc. Transistor having a lightly doped region and method of formation
US5270234A (en) * 1992-10-30 1993-12-14 International Business Machines Corporation Deep submicron transistor fabrication method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963054A (en) * 1987-10-16 1990-10-16 Isao Hayashi Frames for constructing pavement boards
US4907048A (en) * 1987-11-23 1990-03-06 Xerox Corporation Double implanted LDD transistor self-aligned with gate
US5082794A (en) * 1989-02-13 1992-01-21 Motorola, Inc. Method of fabricating mos transistors using selective polysilicon deposition
EP0522991A1 (de) * 1991-07-10 1993-01-13 International Business Machines Corporation Inverser T-Gate Feldeffekttransistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE o.el.Dev., Vol. 38, No. 11, Nov. 1991, pp. 2460-2463 *

Also Published As

Publication number Publication date
US5374574A (en) 1994-12-20
DE4341516A1 (de) 1995-06-08

Similar Documents

Publication Publication Date Title
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE4126747C2 (de)
DE69522992T2 (de) Verfahren zur Herstellung eines Widerstands
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE4341509C3 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE69620559T2 (de) Verfahren für selbstausgerichtete source in einem speicher hoher dichte
DE4344285A1 (de) Verfahren zur Herstellung eines Transistors
DE3813665A1 (de) Transistor mit ueberlappendem gate/drain und doppelschicht-gatestrukturen
DE4110645A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE3012363A1 (de) Mos-vorrichtung und verfahren zu deren herstellung.
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE69418445T2 (de) MOS-Bauelement mit einer drainseitigen Kanalimplantation
DE2922016A1 (de) Vlsi-schaltungen
DE69330298T2 (de) Multifunktionale elektronische Vorrichtung, insbesondere Element mit dynamischem, negativem Widerstandsverhalten und Zugehöriges Herstellungsverfahren
DE4400842C2 (de) MOS Transistor und Verfahren zu seiner Herstellung
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE19543389C2 (de) Verfahren zur Herstellung eines Transistors
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130702