DE4417154C2 - Dünnfilmtransistor und Verfahren zu deren Herstellung - Google Patents

Dünnfilmtransistor und Verfahren zu deren Herstellung

Info

Publication number
DE4417154C2
DE4417154C2 DE4417154A DE4417154A DE4417154C2 DE 4417154 C2 DE4417154 C2 DE 4417154C2 DE 4417154 A DE4417154 A DE 4417154A DE 4417154 A DE4417154 A DE 4417154A DE 4417154 C2 DE4417154 C2 DE 4417154C2
Authority
DE
Germany
Prior art keywords
semiconductor layer
gate pole
insulating film
gate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4417154A
Other languages
English (en)
Other versions
DE4417154A1 (de
Inventor
Sa Kyun Rha
Young Il Cheon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR93008693A external-priority patent/KR970000724B1/ko
Priority claimed from KR1019930015788A external-priority patent/KR960015268B1/ko
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4417154A1 publication Critical patent/DE4417154A1/de
Application granted granted Critical
Publication of DE4417154C2 publication Critical patent/DE4417154C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical

Landscapes

  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft Dünnfilmtransistoren (TFTs), wie sie als Schaltele­ mente bei LCDs oder als Lastwiderstände bei SRAMs der Klasse über 4M verwendet werden, und sie betrifft ein Verfahren zum Herstellen solcher TFTs.
Aus IEEE Transactions on Electron Devices, Vol. 39, No. 12, 1992, pp 2803-2809 ist bereits die Herstellung invertierter Dünnfilmtransistoren be­ kannt, die eine durch Selbstausrichtung erzeugte LDD Struktur aufwei­ sen.
Darüberhinaus beschäftigt sich der Artikel von Yu-Zhang Chen und Ting-Wei Tang in IEEE Transactions on Electron Devices, Vol. 36, No. 11, 1989, pp 2492-2498 mit dem Einfluß heißer Ladungsträger in asymmetrischen LDD und LDS MOSFET Einrichtungen.
Im allgemeinen sorgen TFTs dafür, daß Ströme im Sperrzustand klein und im Durchlaßzustand hoch sind; sie führen also zu guten Schalteigen­ schaften. Bei einem herkömmlichen sogenannten Offset-TFT kann der Strom im Sperrzustand kleiner als bei einem üblichen TFT sein, jedoch ist auch der Strom im durchgeschalteten Zustand klein, so daß keine Erhö­ hung des Ein/Aus-Stromverhältnisses möglich ist. Es wurde auch ein LDO (Lightly Doped Offset)-TFT zum Erhöhen des Stroms in durchgeschal­ tetem Zustand und damit zum Erhöhen des Ein/Aus-Stromverhältnisses vorgeschlagen.
Die Fig. 2a bis 2d veranschaulichen einen Prozeß zum Her­ stellen eines herkömmlichen LDO TFT mit einem oberen Gate.
Zunächst wird, wie dies in Fig. 2a dargestellt ist, eine Isolierschicht 12 in Form eines Oxidationsfilms auf einem Substrat 11 ausgebildet, auf welcher Isolationsschicht 12 ein Film aus polykristallinem oder amorphem Silizium abge­ schieden wird, der eine erste Halbleiterschicht 13 bildet. Um die Eigenschaften dieser ersten Halbleiterschicht 13 zu verbessern, werden Siliziumionen in dieselbe injiziert. Auf­ grund dieser Ioneninjektion wird der polykristalline Sili­ ziumfilm dieser ersten Halbleiterschicht 13 in einen amor­ phen Siliziumfilm umgewandelt. Dieser wird bei 600 ±50°C für mehr als 5 Stunden getempert, oder er wird durch Be­ strahlen mit einem Laserstrahl getempert, um ihn erneut in einen polykristallinen Siliziumfilm umzuwandeln. Dann werden zum Einstellen einer Schwellenspannung Fremdstoffe in die erste Halbleiterschicht 13 dotiert. Auf dieser Schicht wer­ den dann ein HTO (Hochtemperaturoxid) 14 und ein Film 15 aus polykristallinem Silizium abgeschieden. Diese beiden Filme werden durch einen Photoätzprozeß unter Verwendung eines Photoresistfilms 16 gemustert, um einen Gateisolierfilm und einen Gatepol auszubilden.
Wie es durch Fig. 2b veranschaulicht wird, wird nach dem Entfernen des Photoresistfilms ein anderer Photoresistfilm 17 auf die gesamte Oberfläche aufgebracht. Dieser wird einem solchen Photoätzprozeß unterzogen, daß die erste Halbleiter­ schicht 13 auf einer Seite des Gatepols 15 freigelegt wird.
In die freigelegte erste Halbleiterschicht 13 werden p-Fremdstoffe 18 eindotiert, wobei der Photoresistfilm 17 als Maske verwendet wird. Dabei wird in der ersten Halbleiter­ schicht 13 ein Drainbereich 19 geringer Fremdstoffdichte er­ zeugt.
Wie in Fig. 2c dargestellt, wird nach dem Entfernen des zum Herstellen des Drainbereichs 19 geringer Fremdstoffdichte verwendeten Photoresistfilms 17 ein anderer Photoresistfilm 20 auf die gesamte Oberfläche aufgebracht. Dieser Photo­ resistfilm 20 wird einem Ätzprozeß unterzogen, um den ge­ nannten Drainbereich 19 mit geringer Fremdstoffdichte wie auch einen auf dieser Seite liegenden Teil des Gatepols 15 abzudecken. In die freigelegte erste Halbleiterschicht 13 werden p-Fremdstoffe 21 unter Verwendung des Photoresist­ films 20 als Maske eindotiert, wobei ein Sourcebereich 22 hoher Fremdstoffdichte so in der ersten Halbleiterschicht 13 ausgebildet wird, daß er den Gatepol 15 überlappt, und es wird auch ein Drainbereich 23 hoher Fremdstoffdichte ausge­ bildet, der an den Drainbereich 19 geringer Fremdstoffdichte anschließt, der sich also nicht mit dem Gatepol 15 über­ lappt.
Wie es in Fig. 2d dargestellt ist, wird nach dem Entfernen des Photoresistfilms 20 ein anderer Photoresistfilm 24 auf die gesamte Oberfläche des Substrats aufgebracht. Unter Ver­ wendung des Photoresistfilms 24 werden die Kanten des Source- und des Drainbereichs 22 bzw. 23 mit hoher Fremd­ stoffdichte entfernt, wodurch die Herstellung eines LDO TFTs abgeschlossen wird.
Die Fig. 3a bis 3d veranschaulichen einen Prozeß zum Her­ stellen eines LDO TFTs mit einem unten liegenden Gate.
Wie durch Fig. 3a veranschaulicht, wird auf einem Substrat 31 ein Isolierfilm 32 abgeschieden, und auf diesen wird ein Film aus Polykristallinem Silizium aufgebracht. Diese Filme werden unter Verwendung einer Photomaske einem Photoätzpro­ zeß unterzogen, um einen Gatepol 33 auszubilden. Auf der gesamten Oberfläche des Substrats mit dem Gateisolierfilm 34 wird ein HTO abgeschieden, und ein Film aus polykristallinem oder amorphem Silizium wird auf dem Gateisolierfilm 34 abge­ schieden, um eine Halbleiterschicht 35 auszubilden. Um die Eigenschaften dieser Halbleiterschicht zu verbessern, werden Siliziumionen in sie injiziert. Durch diese Injektion wird ein polykristalliner zu einem amorphen Siliziumfilm. Dieser amorphe Siliziumfilm wird 5 Stunden bei einer Temperatur von 600 ±50°C getempert, oder er wird durch Einstrahlen eines Laserstrahls getempert, wodurch erneute Umwandlung in einen polykristallinen Film erfolgt. Um eine Schwellenspannung Vt einzustellen, werden Fremdstoffionen 16 in die Halbleiter­ schicht 35 injiziert.
Der Gateisolierfilm 34 und die Halbleiterschicht 35 weisen im Gateteil Stufen auf, die dieselbe Höhe haben wie der Gatepol 33.
Nach diesen Prozeßschritten wird, wie dies durch Fig. 3b veranschaulicht ist, ein Photoresistfilm 37 auf die Halblei­ terschicht 35 aufgebracht, der einem Photoätzprozeß unterzo­ gen wird, um ihn auf der Seite des Gatepols 33 zum Freilegen der Halbleiterschicht 35 zu entfernen. p-Fremdstoffe 38 wer­ den unter Verwendung des Photoresistfilms 17 als Maske inji­ ziert, um einen Drainbereich 39 geringer Fremdstoffdichte herzustellen.
Danach wird, wie dies durch Fig. 3c veranschaulicht ist, nach dem Entfernen des Photoresistfilms 37 ein anderer Pho­ toresistfilm 40 aufgebracht. Zum Herstellen eines Source- und eines Drainbereichs mit jeweils hoher Fremdstoffdichte wird ein Photoätzprozeß ausgeführt. Dabei wird der Photo­ resistfilm 40 so geätzt, daß die Halbleiterschicht 35 auf derjenigen Seite des Gatepols 33, auf der der Drainbereich 39 geringer Fremdstoffdichte ausgebildet ist, außerhalb die­ ses Bereichs freigelegt wird und daß die Halbleiterschicht 35 auf der anderen Seite des Gatepols 33 freigelegt wird. p-Fremdstoffe 41 werden unter Verwendung des Photoresist­ films 40 als Maske injiziert, wodurch ein Sourcebereich 42 und ein Drainbereich 43 mit jeweils hoher Fremdstoffdichte gebildet werden.
Wie es in Fig. 3d dargestellt ist, wird nach dem Entfernen des Photoresistfilms 40 ein anderer Photoresistfilm 44 auf­ gebracht. Unter Verwendung dieses Photoresistfilms 44 wird die Halbleiterschicht 35 durch einen Photoätzprozeß bearbei­ tet, wodurch ein LDO TFT fertiggestellt wird.
Die Konstruktion des vorstehend erläuterten LDO TFTs mit unten liegendem Gate dient dazu, die elektrischen Eigen­ schaften eines Elements dadurch zu verbessern, daß der Sperrstrom gering gehalten wird und das Ein/Aus-Stromver­ hältnis erhöht wird.
Aufgrund der zunehmenden Integrationsdichte von SRAMs und LCD-Schaltelementen wurden die TFTs verkleinert, und die Gateleitungsbreite im oberen Teil eines TFT-Gates wurde schmaler. Daher tritt eine Schwierigkeit auf, die das Ein/Aus-Stromverhältnis aufgrund einer Zunahme des Sperrstroms verringert, der durch Kurzkanaleffekte hervorgerufen wird, während die Stromstärke im Durchlaßzustand nicht ansteigt. Außerdem bestehen Schwierigkeiten beim Herstellprozeß für einen LDO TFT, da die Auflegetoleranz für die Maske gering ist, die für die Ioneninjektion mit Fremdstoffen (vom p-Typ) geringer Dichte dient (siehe Fig. 3b).
Der Erfindung liegt die Aufgabe zugrunde, einen TFT mit ho­ hem Ein/Aus-Stromverhältnis sowie ein Verfahren zur Herstel­ lung eines solchen TFTs zu schaffen.
Die Erfindung ist für TFTs durch die Merkmale der nebenge­ ordneten Ansprüche 1 bis 4 und für Herstellverfahren durch die nebengeordneten Ansprüche 12 und 18 gegeben.
Die erfindungsgemäßen TFTs zeichnen sich dadurch aus, daß sie im Drainbereich eine Fremdstoffdotierung aufweisen, de­ ren Dichte zum Gate hin wesentlich langsamer abfällt, als dies im Sourcebereich der Fall ist. Dadurch werden Effekte ähnlich wie bei einer LDD-Struktur erzielt. Erfindungsgemäß wird die leicht abfallende Dotierung im Drain durch Ionen­ injektion durch ein Seitenwand-Abstandsstück hindurch er­ zielt, das an der dem Drain zugewandten Seitenwand des Gates ausgebildet wird.
Die verschiedenen Varianten der Erfindung gemäß den nebenge­ ordneten Ansprüchen unterscheiden sich nur geringfügig durch verschiedene Schichtfolgen voneinander, insbesondere da­ durch, ob eine Struktur mit einem oben liegenden oder einem unten liegenden Gate vorliegt.
Die Erfindung wird im folgenden anhand von durch Figuren veranschaulichten Ausführungsbeispielen näher beschrieben.
Fig. 1 zeigt einen Querschnitt durch einen Offset-TFT mit oben liegendem Gate gemäß einem Ausführungsbeispiel der Er­ findung.
Fig. 2a bis 2d veranschaulichen einen Prozeß zum Herstellen eines herkömmlichen LDO TFTs mit oben liegendem Gate.
Fig. 3a bis 3d veranschaulichen einen Prozeß zum Herstellen eines herkömmlichen LDO TFTs mit unten liegendem Gate.
Fig. 4a bis 4e veranschaulichen einen Prozeß zum Herstellen des TFTs von Fig. 1.
Fig. 5 zeigt einen Querschnitt durch einen Offset-TFT mit unten liegendem Gate gemäß einem anderen Ausführungsbeispiel der Erfindung.
Fig. 6a bis 6e veranschaulichen einen Prozeß zum Herstellen des TFTs von Fig. 5.
Fig. 7 und 8 sind Diagramme, die Charakteristiken eines her­ kömmlichen bzw. eines erfindungsgemäßen TFTs zeigen.
Der erfindungsgemäße TFT mit oben liegendem Gate gemäß Fig. 1 weist folgendes auf: ein Substrat 51; einen ersten, auf dem Substrat ausgebildeten Isolierfilm 52; eine auf dem Iso­ lierfilm mit Ausnahme der beiden Kanten ausgebildete Halb­ leiterschicht 53; einen im mittleren Teil der Halbleiter­ schicht 53 ausgebildeten Gateisolierfilm 54; einen auf dem Gateisolierfilm 54 ausgebildeten Gatepol 55; einen auf der Halbleiterschicht 53 ausgebildeten zweiten Isolierfilm 56, der den Gatepol 55 umgibt; ein Seitenwand-Abstandsstück 57, das an einer Seite des Gatepols 55 auf dem zweiten Isolier­ film 56 ausgebildet ist; einen hochdotierten Fremdstoffbe­ reich 62 für einen Drain mit abfallendem Übergang, der in der Halbleiterschicht 53 auf einer Seite des Gatepols 55 in Überlappung mit dem Seitenwand-Abstandsstück 57 ausgebildet ist; und einen hochdotierten Fremdstoffbereich 61 für eine Source, der in der Halbleiterschicht 53 auf der anderen Sei­ te des Gatepols 55 in Überlappung mit diesem ausgebildet ist.
Gestützt auf die Fig. 4a bis 4e wird nun ein Prozeß zum Her­ stellen des in Fig. 1 dargestellten TFTs erläutert.
Zunächst wird, wie dies aus Fig. 4a erkennbar ist, ein Iso­ lierfilm 52 in Form eines Oxidationsfilms auf einem Substrat 51 ausgebildet; eine Halbleiterschicht 53 wird als Überzug aus einem undotierten, polykristallinen oder amorphen Sili­ ziumfilm auf dem Isolierfilm 52 ausgebildet; und ein Oxida­ tionsfilm und ein Polysiliziumfilm werden auf die Halblei­ terschicht 53 geschichtet, die dann gemustert werden, um einen Gateisolierfilm 54 und einen Gatepol 55 im mittleren Teil der Halbleiterschicht 53 auszubilden. Nach dem Ausbil­ den des Gatepols 55 wird ein dünner Nitridfilm 56 mit einer Dicke unter 100 nm (1000 Å) auf der gesamten Oberfläche des Substrats abgeschieden.
Wie es in Fig. 4b dargestellt ist, wird ein Isolierfilm aus HTO, HLO (Hochtemperatur-Niederdruck-Oxid), LTO (Niedertem­ peraturoxid) oder BPSG (Bor-Phosphor-Silikatglas) auf dem dünnen Nitridfilm 36 abgeschieden, und der Isolierfilm wird dann so rückgeätzt, daß Seitenwand-Abstandsstücke 57 und 58 zu den beiden Seiten des Gatepols 55 gebildet sind.
Um das eine Seitenwand-Abstandsstück 58 zu entfernen, wird ein Photoresistfilm 59 aufgebracht (siehe Fig. 4c), dieser wird so gemustert, daß das genannte Abstandsstück freiliegt, und dann wird dieses abgeätzt.
Wie es in Fig. 4d dargestellt ist, werden nach dem Entfernen des restlichen Photoresists 59 unter Verwendung des Seiten­ wand-Abstandsstücks 57 und des Gatepols 55 als Maske p-Fremdstoffe 60 durch Ioneninjektion eingebracht, um einen Sourcebereich 61 und einen Drainbereich 62 mit jeweils hoher Dichte zu schaffen. Dabei erhält der Drainbereich 62 eine leicht abfallende Übergangsstruktur, die sich von der im Drainbereich 62 unterscheidet, und zwar aufgrund des Seiten­ wand-Abstandsstücks 57, das zum Zeitpunkt der Ioneninjektion nur auf der Drainseite des Gatepols 55 vorliegt. Diese ab­ fallende Übergangsstruktur des Drainbereichs 62 sorgt für denselben Effekt wie eine LDD-Struktur.
Wie es durch Fig. 4e veranschaulicht ist, wird noch ein Photoresist 63 aufgebracht, und dieser wird so gemustert, daß schließlich die Randbereiche des Sourcebereichs 61 und des Drainbereichs 62 abgeätzt werden können. Dadurch wird ein TFT mit oben liegendem Gate gebildet, bei dem der Drain­ bereich einen leicht fallenden Verlauf der Fremdstoffdotie­ rung und damit des Übergangs hat.
Fig. 5 zeigt im Querschnitt einen Offset-TFT mit unten lie­ gendem Gate gemäß einem anderen Ausführungsbeispiel der Er­ findung. Dieser TFT weist folgendes auf: ein Substrat 71; einen auf dem Substrat 71 ausgebildeten Isolierfilm 72; einen im mittleren Teil des Isolierfilms 72 ausgebildeten Gatepol 73; einen auf dem Isolierfilm 72 ausgebildeten Gate­ isolierfilm 74, der auch den Gatepol 73 umgibt; eine Halb­ leiterschicht 75, die auf dem Gateisolierfilm 74 außer an einer Seitenkante desselben ausgebildet ist; ein Seitenwand-Ab­ standsstück 77, das in der Halbleiterschicht 75 an einer Seite des Gatepols 73 ausgebildet ist; einen Fremdstoff­ bereich 83 hoher Dichte für einen Drain mit fallender Über­ gangsstruktur, der in Überlappung mit dem Seitenwand-Ab­ standsstück 77 in der Halbleiterschicht 75 auf einer Seite des Gatepols 73 ausgebildet ist; und einen Fremdstoffbereich 82 hoher Dichte für eine Source, die in der Halbleiter­ schicht 75 auf der anderen Seite des Gatepols 73 ausgebildet ist.
Unter Bezugnahme auf die Fig. 6a bis 6e wird nun ein Prozeß zum Herstellen des TFTs gemäß Fig. 5 erläutert.
Zunächst werden, wie dies durch Fig. 6a veranschaulicht ist, ein Isolierfilm 72 in Form eines Oxidationsfilms sowie ein polykristalliner Siliziumfilm der Reihe nach auf einem Sub­ strat 71 abgeschieden, wobei der letztere einem Photoätzpro­ zeß unterzogen wird, um einen Gatepol 73 festgelegter Dicke im mittleren Teil des Isolierfilms 72 auszubilden. Auf dem Isolierfilm 72 wird ein Gateisolierfilm 74 ausgebildet, der auch den Gatepol 73 umgibt, und darauf wird ein Film aus undotiertem, polykristallinem oder amorphem Silizium abge­ schieden, der eine Halbleiterschicht 75 bildet. Diese und der Gateisolierfilm 74 weisen im Teil mit dem Gatepol 73 Stufen auf, deren Höhe derjenigen des Gatepols 73 ent­ spricht. Um die Eigenschaften der Halbleiterschicht 75 zu verbessern, werden Siliziumionen in dieselbe injiziert. Da­ durch wird der polykristalline in einen amorphen Silizium­ film umgewandelt. Danach erfolgt ein Tempern bei 600 ±50°C für 5 Stunden, oder es wird durch Einstrahlen eines Laser­ strahls getempert, wodurch eine erneute Umwandlung in einen polykristallinen Siliziumfilm erfolgt. Zum Einstellen einer Schwellenspannung Vt werden Fremdstoffionen in die Halblei­ terschicht 75 injiziert. Auf der Halbleiterschicht 75 wird ein BPSG-Film als Isolierfilm 76 für das Seitenwand-Ab­ standsstück abgeschieden, der dann einem Fließprozeß unter­ zogen wird. Dabei kann auch ein Spin-on-glass(SOG)-Film statt eines BPSG-Films abgeschieden werden.
Wie es in Fig. 6b dargestellt ist, wird der Isolierfilm 76 rückgeätzt, um Seitenwand-Abstandsstücke 77 und 78 auszubil­ den.
Wie es in Fig. 6c dargestellt ist, wird ein Photoresistfilm 79 auf der ganzen Oberfläche des Substrats aufgebracht, und dieser wird einem Photoätzprozeß in solcher Weise unterzo­ gen, daß nur das Seitenwand-Abstandsstück 78 auf einer Seite des Gatepols 73 freigelegt wird, und dieses wird unter Ver­ wendung des Photoresistfilms 79 als Maske entfernt.
Wie es aus Fig. 6d erkennbar ist, wird der Photoresistfilm 79 nach dem Entfernen des genannten Seitenwand-Abstands­ stücks entfernt. Ein anderer Photoresistfilm 80 wird auf die gesamte Oberfläche des Substrats aufgebracht, und es wird ein Photoätzprozeß ausgeführt, der diesen Photoresistfilm 80 nur über dem Gatepol 73 und einem Teil des verbliebenen Sei­ tenwand-Abstandsstücks zurückläßt. Dann werden p-Fremdstoffe unter Verwendung des Photoresistfilms 80 als Maske inji­ ziert, wodurch ein Sourcebereich 82 und ein Drainbereich 83 hoher Dichte ausgebildet werden. Dabei dient das auf der Drainseite des Gatepols 73 verbliebene Seitenwand-Abstands­ stück 77 als Maske, wodurch der Drainbereich 83 hoher Dichte eine fallende Übergangsstruktur aufweist, die dieselbe Wir­ kung wie eine LDD-Struktur hat.
Fig. 6e zeigt, daß mit Hilfe eines Photoresistfilms 84 die Halbleiterschicht 75 gemustert wird, wodurch sich ein TFT mit unten liegendem Gate und mit einem Drainbereich mit fal­ lender Übergangsstruktur ergibt.
Fig. 7 ist ein Diagramm mit Kurvenverläufen für die jeweili­ ge Charakteristik eines herkömmlichen LDO TFTs und eines TFTs mit oben liegendem Gate gemäß einem Ausführungsbeispiel der Erfindung. Es gelten folgende Herstellbedingungen: W/L = 0,6.1,2 µm; Ioneninjektionsbedingung zum Herstellen eines Drainbereichs geringer Dichte: 5.1012 Ionen/cm2, BF2⁺, 25 keV, Ioneninjektionsbedingung zum Herstellen von Source/Drain-Bereichen hoher Dichte: 3.1014 Ionen/cm2, BF2⁺, 25 keV. Bei einem herkömmlichen LDO TFT ist der Sperrstrom 515 fA und der Strom im Durchlaßzustand beträgt 103 nA, was zu einem Ein/Aus-Stromverhältnis von 2.105 führt. Dagegen beträgt bei einem TFT gemäß dem ersten Ausführungsbeispiel der Erfindung der Sperrstrom 78 fA und der Strom im durchge­ schalteten Zustand 102 nA, was zu einem Ein/Aus-Stromver­ hältnis von 1,5.106 führt.
Es wurden 75 Datenpunkte ausgewertet. Der Mittelwert des Sperrstroms bei einem herkömmlichen LDO TFT betrug 518 fA (Abweichung 1σ=1,8%), und der Strom im Durchlaßzustand betrug 101 nA (Abweichung 1σ=1,2%), was zu einem Ein/Aus-Strom­ verhältnis von 1,9.103 führte. Beim TFT des ersten Ausführungsbeispiels betrug der Sperrstrom 71 fA (1σ=1,7%), und der Strom im Durchschaltzustand betrug 100 nA (1σ=1,5%), was zu einem Ein/Aus-Stromverhältnis von 1,4.106 führte.
Fig. 8 ist ein Diagramm, das Kurvenverläufe für die Charak­ teristiken eines herkömmlichen TFTs und eines TFTs mit unten liegendem Gate gemäß dem anderen Ausführungsbeispiel der Er­ findung zeigt. Bei denselben Bedingungen wie obenangegeben, weist der erfindungsgemäße TFT einen Sperrstrom von 68 fA, einen Strom im Durchschaltzustand von 103 nA sowie ein Ein/Aus-Stromverhältnis von 2.105 auf. Bei 75 Datenpunkten sind die Mittelwerte die folgenden: der erfindungsgemäße TFT zeigt einen Sperrstrom von 71 fA (1σ=1,7%), einen Strom im Durchlaßzustand von 100 fA (1σ=1,5%) und ein Ein/Aus-Strom­ verhältnis von 1,4.106.
In den Fig. 7 und 8 repräsentiert die Markierung "o" einen Strompunkt im Durchschaltzustand, und die Markierung "x" re­ präsentiert einen Strompunkt im Sperrzustand.
Wie es vorstehend erläutert wurde, erzielt ein erfindungsge­ mäßer TFT einen Strom im Durchschaltzustand, der beinahe mit dem bei einem herkömmlichen LDO TFT übereinstimmt, jedoch sind die Sperrströme bei erfindungsgemäßen TFTs deutlich kleiner, wie dies aus den Fig. 7 und 8 erkennbar ist. Da­ durch wird ein verbessertes Ein/Aus-Stromverhältnis erzielt.
Wie vorstehend beschrieben, wird dieser Effekt dadurch er­ zielt, daß der Drainbereich mit einer abfallenden Struktur des Übergangs versehen wird, wobei ein Seitenwand-Abstands­ stück als Maske bei einem Ioneninjektionsschritt verwendet wird.
Da bei erfindungsgemäßen TFTs die Ströme im Durchschaltzu­ stand so hoch sind wie bei herkömmlichen Offset-LDD TFTs, da aber die Sperrströme deutlich verringert sind, kann das Ein/Aus-Stromverhältnis um den Faktor 7 bis 14 erhöht werden. Darüber hinaus ist der Herstellprozeß problemlos ausführbar, da keine Schwierigkeiten hinsichtlich einer Auflagetoleranz für eine Maske bestehen.

Claims (25)

1. Dünnfilmtransistor, umfassend:
  • - ein Substrat (71);
  • - einen Gatepol (73), der im mittleren Teil des Substrats ausgebildet ist;
  • - eine Halbleiterschicht (75), die so ausgebildet ist, daß sie den Gatepol auf dem Substrat umgibt;
  • - ein Seitenwand-Abstandsstück (77), das auf einer Seite des Gatepols auf der Halbleiterschicht ausgebildet ist; und
  • - Fremdstoffbereiche hoher Dichte (82, 83), die in der Halb­ leiterschicht auf beiden Seiten des Gatepols ausgebildet sind, wobei die Fremdstoffdichte unter dem Seitenwand-Ab­ standsstück zum Gatepol hin allmählich abfällt.
2. Dünnfilmtransistor, umfassend:
  • - ein Substrat (71);
  • - einen Isolierfilm (72), der auf dem Substrat ausgebildet ist;
  • - einen Gatepol (73), der im mittleren Teil des Isolierfilms ausgebildet ist;
  • - einen Gateisolierfilm (74), der auf dem Isolierfilm ausge­ bildet ist und den Gatepol umgibt;
  • - eine Halbleiterschicht (75) , die auf dem Gateisolierfilm ausgebildet ist;
  • - ein Seitenwand-Abstandsstück (77), das auf einer Seite des Gatepols auf der Halbleiterschicht ausgebildet ist; und
  • - Fremdstoffbereiche hoher Dichte (82, 83), die in der Halb­ leiterschicht auf beiden Seiten des Gatepols ausgebildet sind, wobei die Fremdstoffdichte unter dem Seitenwand-Ab­ standsstück zum Gatepol hin allmählich abfällt.
3. Dünnfilmtransistor, umfassend:
  • - ein Substrat (51);
  • - eine Halbleiterschicht (53), die auf dem Substrat ausge­ bildet ist;
  • - einen Gatepol (55), der im mittleren Teil der Halbleiter­ schicht ausgebildet ist;
  • - ein Seitenwand-Abstandsstück (57), das auf einer Seite des Gatepols auf der Halbleiterschicht ausgebildet ist; und
  • - Fremdstoffbereiche hoher Dichte (61, 62), die in der Halb­ leiterschicht auf beiden Seiten des Gatepols ausgebildet sind, wobei die Fremdstoffdichte unter dem Seitenwand-Ab­ standsstück zum Gatepol hin allmählich abfällt.
4. Dünnfilmtransistor, umfassend:
  • - ein Substrat (51);
  • - einen ersten Isolierfilm (52), der auf dem Substrat ausge­ bildet ist;
  • - eine Halbleiterschicht (53), die auf dem ersten Isolier­ film ausgebildet ist;
  • - einen Gateisolierfilm (54), der im mittleren Teil der Halbleiterschicht ausgebildet ist;
  • - einen Gatepol (55), der auf dem Gateisolierfilm ausgebil­ det ist;
  • - einen zweiten Isolierfilm (56), der auf der Halbleiter­ schicht so ausgebildet ist, daß er den Gatepol umgibt;
  • - ein Seitenwand-Abstandsstück (57), das auf einer Seite des Gatepols auf der Halbleiterschicht ausgebildet ist; und
  • - Fremdstoffbereiche hoher Dichte (61, 62) , die in der Halb­ leiterschicht auf beiden Seiten des Gatepols ausgebildet sind, wobei die Fremdstoffdichte unter dem Seitenwand-Ab­ standsstück zum Gatepol hin allmählich abfällt.
5. Dünnfilmtransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Gatepol (55; 73) aus Poly­ silizium besteht.
6. Dünnfilmtransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Halbleiterschicht (53, 75) aus Polysilizium besteht.
7. Dünnfilmtransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Halbleiterschicht (53, 75) aus amorphem Silizium besteht.
8. Dünnfilmtransistor nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Seitenwand-Abstandsstück (57; 77) aus isolierendem Material besteht.
9. Dünnfilmtransistor nach einem der Ansprüche 2 oder 4, dadurch gekennzeichnet, daß der erste Isolierfilm (52; 72) ein Oxidationsfilm ist.
10. Dünnfilmtransistor nach einem der Ansprüche 2 oder 4, dadurch gekennzeichnet, daß der Gateisolierfilm (54; 74) ein Oxidationsfilm ist.
11. Dünnfilmtransistor nach Anspruch 4, dadurch gekenn­ zeichnet, daß der zweite Isolierfilm (56) ein Nitridfilm ist.
12. Verfahren zum Herstellen eines TFTs, umfassend die folgenden Schritte:
  • - Herstellen eines Gatepols im mittleren Teil eines Sub­ strats;
  • - Herstellen eines Gateisolierfilms auf einer Halbleiter­ schicht auf der gesamten Oberfläche des Substrats;
  • - Ausbilden eines Seitenwand-Abstandsstücks nur an einer Seite des Gatepols auf der Halbleiterschicht; und
  • - Ausbilden von Fremdstoffbereichen hoher Dichte in der Halbleiterschicht zu beiden Seiten des Gates durch Ionen­ injektion von Fremdstoffionen in die Halbleiterschicht.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß ein Oxidationsfilm als Gateisolierfilm verwendet wird.
14. Verfahren zum Herstellen eines TFTs, umfassend die folgenden Schritte:
  • - Ausbilden einer Halbleiterschicht auf einem Substrat;
  • - Ausbilden eines Gateisolierfilms und eines Gatepols im mittleren Teil der Halbleiterschicht;
  • - Ausbilden eines Seitenwand-Abstandsstücks auf einer Seite des Gatepols auf der Halbleiterschicht; und
  • - Ausbilden von Fremdstoffbereichen hoher Dichte in der Halbleiterschicht zu beiden Seiten des Gates durch Ionen­ injektion von Fremdstoffionen in die Halbleiterschicht.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß ein Isolierfilm hergestellt wird, bevor die Halbleiter­ schicht hergestellt wird.
16. Verfahren nach einem der Ansprüche 14 oder 15, dadurch gekennzeichnet, daß für den Isolierfilm ein Oxidationsfilm verwendet wird.
17. Verfahren nach einem der Ansprüche 14 bis 16, gekenn­ zeichnet durch das Herstellen eines Isolierfilms nach dem Herstellen der Halbleiterschicht und vor dem Ausbilden des Seitenwand-Abstandsstücks.
18. Verfahren nach einem der Ansprüche 14 oder 15, dadurch gekennzeichnet, daß für den Isolierfilm ein Nitridfilm ver­ wendet wird.
19. Verfahren nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, daß für die Halbleiterschicht ein Film aus amorphem oder polykristallinem Silizium verwendet wird.
20. Verfahren nach einem der Ansprüche 12 bis 19, dadurch gekennzeichnet, daß für den Gatepol ein Polysiliziumfilm verwendet wird.
21. Verfahren nach einem der Ansprüche 12 bis 20, dadurch gekennzeichnet, daß der Schritt zum Ausbilden des Seiten­ wand-Abstandsstücks folgende Schritte beinhaltet:
  • - Auftragen eines Isolierfilms auf die Halbleiterschicht;
  • - Ausbilden von Seitenwand-Abstandsstücken an beiden Seiten des Gatepols auf der Halbleiterschicht unter Verwendung eines anisotropen Ätzverfahrens für den Isolierfilm; und
  • - selektives Entfernen des Seitenwand-Abstandsstücks an einer Seite des Gatepols unter Verwendung eines Photoresist­ films bei einem Photoätzprozeß.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß für den Gateisolierfilm ein Oxidationsfilm verwendet wird.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß für die Abstandshalter ein Hochtemperaturoxid, ein Hochtem­ peratur-Niederdruckoxid, ein Niedertemperaturoxid oder ein Bor-Phosphor-Silikatglas verwendet wird.
24. Verfahren nach einem der Ansprüche 12 bis 23, gekenn­ zeichnet durch einen Schritt des Ioneninjizierens von Sili­ ziumionen in die Halbleiterschicht und des Ausführens eines Tempervorgangs zum Verbessern der Eigenschaften der Halblei­ terschicht.
25. Verfahren nach einem der Ansprüche 12 bis 24, gekenn­ zeichnet durch einen Schritt des Ioneninjizierens von Fremd­ stoffionen in die Halbleiterschicht zum Einstellen einer Schwellenspannung.
DE4417154A 1993-05-20 1994-05-17 Dünnfilmtransistor und Verfahren zu deren Herstellung Expired - Lifetime DE4417154C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93008693A KR970000724B1 (en) 1993-05-20 1993-05-20 Manufacturing method for thin film transistor
KR1019930015788A KR960015268B1 (ko) 1993-08-16 1993-08-16 반도체 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
DE4417154A1 DE4417154A1 (de) 1994-11-24
DE4417154C2 true DE4417154C2 (de) 1998-07-02

Family

ID=26629663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4417154A Expired - Lifetime DE4417154C2 (de) 1993-05-20 1994-05-17 Dünnfilmtransistor und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (2) US5763301A (de)
JP (1) JP2949404B2 (de)
DE (1) DE4417154C2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3762002B2 (ja) * 1996-11-29 2006-03-29 株式会社東芝 薄膜トランジスタ、及び液晶表示装置
DE19746961C2 (de) * 1997-10-24 1999-08-12 Ernst Lueder Verfahren zur Herstellung von Dünnschichttransistoren
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP4493741B2 (ja) 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
JP5046452B2 (ja) 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7588970B2 (en) 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2191505A1 (de) * 2007-09-05 2010-06-02 Nxp B.V. Transistor und verfahren zu seiner herstellung
US20100200897A1 (en) * 2007-09-05 2010-08-12 Nxp B.V. Transistor and method of manufacturing the same
JP5125436B2 (ja) * 2007-11-14 2013-01-23 大日本印刷株式会社 半導体装置の製造方法
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
US9525035B2 (en) 2014-12-08 2016-12-20 Texas Instruments Incorporated Vertical high-voltage MOS transistor and method of forming the same
US9812553B1 (en) 2016-07-21 2017-11-07 International Business Machines Corporation Unipolar spacer formation for finFETs

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318216A (en) * 1978-11-13 1982-03-09 Rca Corporation Extended drain self-aligned silicon gate MOSFET
US4232327A (en) * 1978-11-13 1980-11-04 Rca Corporation Extended drain self-aligned silicon gate MOSFET
DE2902665A1 (de) * 1979-01-24 1980-08-07 Siemens Ag Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate- technologie
US4312680A (en) * 1980-03-31 1982-01-26 Rca Corporation Method of manufacturing submicron channel transistors
JPS5727066A (en) * 1980-07-25 1982-02-13 Fujitsu Ltd Manufacture of mis field-effect semiconductor device
JPS58105574A (ja) * 1981-12-17 1983-06-23 Seiko Epson Corp 液晶表示装置
JPS60224277A (ja) * 1984-04-20 1985-11-08 Sanyo Electric Co Ltd 薄膜トランジスタ
JPS6288365A (ja) * 1985-10-15 1987-04-22 Sony Corp 薄膜トランジスタの作製方法
JPH0770481B2 (ja) * 1985-10-30 1995-07-31 ソニー株式会社 シリコン半導体層の形成方法
JPS62219574A (ja) * 1986-03-19 1987-09-26 Sharp Corp 半導体装置
JPH065757B2 (ja) * 1987-03-26 1994-01-19 日本電気株式会社 半導体素子製造方法
JP2541259B2 (ja) * 1987-12-30 1996-10-09 日本電気株式会社 薄膜トランジスタの製造方法
JPH01191473A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置の製造方法
JPH02237074A (ja) * 1989-03-09 1990-09-19 Toshiba Corp Ｍｏｓ型半導体装置
JPH03109739A (ja) * 1989-09-25 1991-05-09 Ricoh Co Ltd 薄膜半導体装置の製法
KR950014609B1 (ko) * 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
FR2677481B1 (fr) * 1991-06-07 1993-08-20 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire non volatile et cellule de memoire obtenue.
JPH0555252A (ja) * 1991-08-22 1993-03-05 Sony Corp 薄膜トランジスタの製造方法
JPH0563000A (ja) * 1991-09-04 1993-03-12 Fujitsu Ltd 半導体装置の製造方法
JPH0582550A (ja) * 1991-09-24 1993-04-02 Nec Corp 薄膜トランジスタの製造方法
EP0535674B1 (de) * 1991-10-01 1998-02-18 Nec Corporation Verfahren zur Herstellung von einem LDD-MOSFET
US5298434A (en) * 1992-02-07 1994-03-29 Harris Corporation Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits
JPH05235351A (ja) * 1992-02-24 1993-09-10 Nec Corp 薄膜トランジスタ
US5241192A (en) * 1992-04-02 1993-08-31 General Electric Company Fabrication method for a self-aligned thin film transistor having reduced end leakage and device formed thereby
US5358879A (en) * 1993-04-30 1994-10-25 Loral Federal Systems Company Method of making gate overlapped lightly doped drain for buried channel devices
US5348899A (en) * 1993-05-12 1994-09-20 Micron Semiconductor, Inc. Method of fabricating a bottom and top gated thin film transistor
KR960014718B1 (en) * 1993-05-14 1996-10-19 Lg Semicon Co Ltd Method of manufacturing transistor
US5352619A (en) * 1993-07-22 1994-10-04 United Microelectronics Corporation Method for improving erase characteristics and coupling ratios of buried bit line flash EPROM devices
US5342798A (en) * 1993-11-23 1994-08-30 Vlsi Technology, Inc. Method for selective salicidation of source/drain regions of a transistor
KR970006260B1 (ko) * 1994-01-07 1997-04-25 금성일렉트론 주식회사 박막트랜지스터 제조방법
KR0136931B1 (ko) * 1994-05-12 1998-04-24 문정환 박막 트랜지스터의 구조 및 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE Tr.o.El.Dev., Vol. 36, No. 11, 1989, pp. 2492-2498 *
IEEE Tr.o.El.Dev., Vol. 39, No. 12, 1992, pp. 2803-2809 *

Also Published As

Publication number Publication date
JP2949404B2 (ja) 1999-09-13
DE4417154A1 (de) 1994-11-24
US5763301A (en) 1998-06-09
JPH07142734A (ja) 1995-06-02
US5818067A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE69212383T2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE3855861T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer isolierten Gitterstruktur
DE69032735T2 (de) Verfahren zum Herstellen von Hochspannungs- und Niederspannungs-CMOS-Transistoren in einem einzigen integrierten Schaltungs-Chip
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE3019850C2 (de)
DE69332619T2 (de) Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter
DE69215547T2 (de) Methode zur Herstellung eines Feldeffekttransistors
DE68912482T2 (de) Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind.
DE69132695T2 (de) CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain
DE3856545T2 (de) Halbleiterbauelement mit isoliertem Gatter
DE10165053B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung
DE69620559T2 (de) Verfahren für selbstausgerichtete source in einem speicher hoher dichte
DE69211218T2 (de) Dünnfilm Feldeffektanordnung mit einer LDD-Struktur und Verfahren zur Herstellung
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE4344285A1 (de) Verfahren zur Herstellung eines Transistors
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2922016A1 (de) Vlsi-schaltungen
DE3883889T2 (de) Verfahren zur Herstellung lateraler Feld-Effekt-Transistoren mit isolierter Gate.
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE4421186C2 (de) Dünnfilmtransistor und Verfahren zu dessen Herstellung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right