KR960015268B1 - 반도체 박막트랜지스터 제조방법 - Google Patents
반도체 박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR960015268B1 KR960015268B1 KR1019930015788A KR930015788A KR960015268B1 KR 960015268 B1 KR960015268 B1 KR 960015268B1 KR 1019930015788 A KR1019930015788 A KR 1019930015788A KR 930015788 A KR930015788 A KR 930015788A KR 960015268 B1 KR960015268 B1 KR 960015268B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- drain
- photoresist
- source
- depositing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 239000010408 film Substances 0.000 claims description 32
- 239000010409 thin film Substances 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 2
- NLZUEZXRPGMBCV-UHFFFAOYSA-N Butylhydroxytoluene Chemical compound CC1=CC(C(C)(C)C)=C(O)C(C(C)(C)C)=C1 NLZUEZXRPGMBCV-UHFFFAOYSA-N 0.000 claims 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 25
- 238000005468 ion implantation Methods 0.000 abstract description 12
- 238000000206 photolithography Methods 0.000 abstract description 7
- 238000005224 laser annealing Methods 0.000 abstract description 3
- 229920001296 polysiloxane Polymers 0.000 abstract 2
- 239000012212 insulator Substances 0.000 abstract 1
- -1 silicon ions Chemical class 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
내용없음.
Description
제 1 도는 종래 반도체 박막트랜지스터 제조방법.
제 2 도는 본 발명에 따른 반도체 박막트랜지스터 제조방법.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 기판 12, 22 : 절연 산화막
13, 23 : 게이트 폴리실리콘 배선 14, 24 : 게이트 산화막
15, 25 : 바디폴리실리콘 16, 26 : 문턱전압(Vt) 형성용 이온주입
17, 17' ,17'', 27, 27' ,27'' : 포토리지스트
18 : 드레인 형성용 이온주입(N-) 19 : 드레인 졍션(N-)
110, 210 : 소스/드레인 형성용 이온주입(N+)
111, 211 : 소스/드레인 졍션(N+) 212 : BPSG
212' : 측벽 BPSG 212'' : 식각된 측벽 BPSG
N+, N- : 이온의 면적농도
본 발명은 반도체 장치의 박박트랜지스터(TFT, Thin Film Transistor)제조 방법에 관한 것으로서, 특히 4메가(M) 이상급의 S랩(RAM)과 액정표시판(LCD, Liquified Crystal Display) 소자에 사용되는 박막트랜지스터 제조시, 고집적화에 적합하도록 드레인 쪽에 경사면(slope side)을 갖도록 하여 오프 전류(off current)를 감소시켜 온/오프 전류비를 높여주는 경사진 옵셋 졍션을(offset junction)을 갖는 박막트랜지스터 제조 방법에 관한 것이다.
일반적으로 널리 사용되고 있는 반도체 장치의 고집적 S램 소자에 부하저항(load resistor) 대신 액정표시판(LCD)에 사용되는 박막트랜지스터의 제조방법으로 제안되고 있는 방법은, 먼저 실리콘 기판위에 층간절연막으로 산화막을 증착한 후 그 위에 게이트 폴리실리콘을 데포지션한 다음 폴리실리콘 배선용 포토마스크를 이용한 사진식각공정을 실시하여 표면이 평평한 게이트 배선막을 형성하고, 그 다음 산화막과 폴리실리콘 배선위에 게이트 산화막을 증착한 후 그 위에 바디 폴리실리콘막을 증착한 다음 바디 폴리실리콘의 특성 개선을 위해 실리콘 이온 주입(siliconion implantation) 작업을 하고 이를 어닐링(annealing)시킨 후 그 위에 문턱전압(Vt, threshold voltage)을 조정하기 위한 이온주입 작업을 실시한 다음 이를 저농도 도핑된 드레인(LDD, lightly doped drain) 형성용 마스크를 이용한 포토마스크 공정을 실시하여 이온을 주입하고 다시 옵셋 소스/드레인 형성용 마스크를 이용한 포토마스크 공정을 실시한 후 이온을 주입하여 소스/드레인을 형성한 후 소스/드레인 형성용 마스크를 이용한 사진식각공정을 실시하여 드레인 일부를 식각하여 소자를 완성하는 공정으로 이루어진다.
즉 1 도는 반도체 장치의 트랜지스더 제조공정중 게이트가 하단에 위치한 박막트랜지스터를 형성하는 과정을 도시한 것으로서, 먼저 (a)도와 같이 통상적인 반도체 소자 제조 방법으로 실리콘 기판(11)위에 층간절연막으로 산화막(12)을 증착하고 그 위에 폴리실리콘을 증착한 후 포토리지스트를 도포하고, 게이트 형성용 포토마스크를 이용한 사진식각공정을 실시하여 게이트 폴리실리콘 배선(l3)을 형성하고 산화막(12) 및 게이트 배선(13)위에 게이트 산화막(14)으로 고온산화물(HTO, high temperature oxide)을 증착한 후, 그 위에 소스(source) 및 드레인(drain)을 형성하기 위한 바디 폴리실리콘(body polysilicon) 혹은 비결정 실리콘(amorphous silicon)을 데포지션(deposition)하고 이 바디 폴리실리콘의 특성 개선을 위해 실리콘 이온을 주입한 후 이로 인하여 더욱 비결정체가 된 바디 플로실리콘막을 일정한 온도(600±50℃)에서 5시간 이상 어닐링시키거나 레이져 어닐링(laser annealing)시켜 바디 폴리실리콘막(15)을 형성한 후 문턱전압을(Vt) 조정하기 위한 이온을 이 막(15)속으로 주입(16)시킨다.
상기 공정 후, (b)도와 같이 저농도 도핑된 드레인(lightly doped drain)을 형성하기 위한 이온주입 부위를 정하기 위한 포토마스크 공정을 실시하여 포토리지스트(17)의 패턴을 정한 후 소량의 이온을 주입(18)하여 드레인 졍션(N-, 19)을 형성한다.
그리고 (c)도와 같이 고농도로 도핑된 소스와 드레인 영역을 형성하기 위하여 소스/드레인 부위 형성용 포토마스크를 오른쪽으로 약간 이동시켜(offset) 노공 후 현상하여 포토레지스터(17') 패턴을 형성한 후 이온을 다량 주입하여(110) 고농도로 도핑된 소스/드레인 정션(N+,111)을 형성한다.
이후, (d)도와 같이 소스/드레인을 완성하기 위하여 포토리지스트를 도포한 후 드레인 일부를 식각하기위한 포토리지스트(17'') 패턴을 정한 후 식각하여 소자를 완성한다.
위에서 설명한 바와같은 방법을 이용한 저농도로 도핑된 옵셋 박막트랜지스터(Lightly Doped Offset Bottom Gate Thin Film Transistor)는, 오프 전류를 가능한 낮게 조절하여 온/오프 전류 비(on/off curren ratio)를 높게하는 것이 소자의 전기적 특성을 개선하기 위한 요건인데, S램(RAM)이나 액정표시판(LCD) 소자가 고집적화됨에 따른 소형화(scaling down) 때문에 게이트 상단부의 게이트 라인(gateline)의 폭이 좁아지게 되어 단채널 효과(short channel offect)에 의한 오프 전류(off current)가 증가되는현상이 일어나는 반면에 온 전류의 전류량의 변화는 없으므로 결국 온/오프 전류비가 감소하는 결과를 초래하고, 옵셋 박막트랜지스터(offset TFT)의 경우 오프 전류는 낮게 조절되나 온 전류 또한 낮게 조절되어 역시 온/오프 전류비가 감소하여 전기적으로 열악한 특성을 보이는 문제를 가지고 있고, 또한 LDD(lightly doped drain) 형성을 위한 저농도(N-) 이온주입용 마스킹 작업시 마스크의 오버레이 마진(over laymargin)이 좁기 때문에 공정상 어려움이 따른다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 박막트랜지스터의 소스 및 드레인 형성시 드레인 부위에만 바디 폴리실리콘 측벽을 경사지게 하며 경사면(slope side)을 형성하며, 결과적으로 소스/드레인 형성을 위한 이온도핑시 이 경사면이 이온주입의 방해막 역할을 하여 다른 부분과 다르게 저농도로 도핑되어 LDD(lightly deped drain)와 유사한 효과를 가져와 오프 전류를 줄이고 온 전류는 높여주어 온/오프 전류비를 7∼14배로 증가시키고, 저농도 이온 도핑올 위한 마스킹작업 및 저농도 드레인 형성 공정을 생략할 수있어 오버레이 마진에 대한 문제가 없어지고 공정을 간단하게 하는 반도체 장치의 박막트랜지스터 제조 방법을 제공하기 위한 것이다.
본 발명은 반도체 박막트랜지스터 제조시 소스 및 드레인 형성 방법에 있어서, 먼저 실리콘 기판위에 산화막을 형성한 후 게이트 폴리실리콘을 증착하고, 사진식각 공정을 실시하여 게이트 폴리실리콘 배선을 형성한 후 그 위에 절연막으로 게이트 산화막을 증착하여 막을 형성하고 그 위에 바디 폴리실리콘을 증착한후 이 막의 특성 개선을 위해 실리콘 이온을 주입시킨 다음, 실리콘 이온때문에 비결정(amorphous) 실리콘이 된 바디 폴리실리콘막을 일정한 온도에서 장시간 어닐링 혹은 레이져 어닐링시켜 결정구조를 갖는 폴리실리콘막을 형성하고, 이 막에 문턴전압(threshold voltage)을 조정하기 위한 이온을 주입한 후, 그 위에 BPSG를 데포지션하고 플로잉(flowing 혹은 coating) 작업을 실시한 후 에치백하여 측벽(side wal1)을 형성한다. 그 다음 사이드 월 마스킹 작업을 실시하여 포토리지스트로 드레인측의 측벽을 보호하고 보호되지 않은 부분을 제거한다(strip). 이후 소스/드레인 형성용 포토마스크를 옵셋(offset)시켜 사용하여 이온 주입부위를 포토마스크 공정으로 형성한 다음 도핑시킨 후, 소스/드레인 형성용 마스크를 이용한 사진식각공정을 실시하여 소스 및 드레인 졍션을 완성한다.
제 2 도는 본 발명에 따른 반도체 트랜지스터 제조 공정중 드레인 부위에 경사면을 갖는 박막트랜지스터를 제조하는 과정을 도시한 것으로서, 먼저 (a)도와 같이 통상적인 반도체 소자 제조 방법으로 실리콘 기판(21)위에 층간 절연막으로 산화막(22)을 증착하고 그 위에 폴리실리콘을 증착한 후 포토리지스트를 도포하고 게이트 형성용 포토마스크를 이용한 사진식각공정을 실시하여 게이트 폴리실리콘 배선(23)을 형성하고 산화막(22) 및 게이트 배선(23) 위에 게이트 절연막을 증착한 후, 그 위에 소스(source) 및 드레인(drain)을 형성하기 의한 폴리실리콘(polysilicon, 25)용으로 비결정 실리콘(amorphous silicon) 또는 폴리실리콘올 데포지션(deposition)하고 이 바디 폴리실리콘의 특성 개선을 위해 실리콘 이온을 주입한 후 이로 인하여 더욱 비결정체가 돈 바디 폴리실리콘막(25)을 일정한 온도(600±50℃)에서 5시간 이상 어닐링시키거나 레이져 어닐링(laser annealing)시킨 후 문턱전압을(Vt) 조정하기 위한 이온을 주입시킨다.
그리고 BPSG(212)를 바디 폴리실리콘막(25) 위에 데포지션하고 플로잉작업을 실시한다. 이때 BPSG 대신 SOG로 코팅시켜도 무방하다.
그 다음 (b)도와 같이 BPSG(212)를 에치백하여 게이트 전극 부분에서 돌출된 바디 폴리실리콘(25) 양쪽 측면에 경사면 모양의 BPSG(212', 212'')를 형성한 후 포토리지스트를 도포하고 하프 바디실리콘 측벽형성용 마스크(half body silicon side wall mask, 27)를 이용하여 노광 및 현상 후 소스가 될 부분의 위에있는 BPSG(212") 측벽을 식각한다.
상기 공정 후, (c)도와 같이 포토리지스트(27) 패턴을 제거한 다음, 다시 포토리지스트를 도포한 후 옵셋(offset) 소스/드레인 형성용 마스크를 이용하여 노광 및 현상하여 포토리지스트(27') 패턴을 형성한 다음 이온을 다량 주입하여(210) 고농도로 도핑된 소스 및 드레인 졍션(N+, 211)을 형성한다. 이때 BPSG(212')측벽은 이온주입시 방해막 역할을 하여 이 측벽의 하단 부분은 저농도로 도핑되어 저농도로 도핑된 드레인(LDD)과 같은 효과를 갖는다.
이후 (d)도와 같이 소스/드레인 전극을 완성하기 위하여 포토리지스트를 표면에 도포한 후 소스/드레인 형성용 마스크를 이용하여 노광 및 현상 후 포토리지스트(27'') 패턴을 형성하여 나머지 부분을 식각한다.
이상에서 상술한 바와 같이 본 발명은 박막트랜지스터의 소스 및 드레인 형성시 폴리실리콘막 드레인 방향 측면에 측벽을 형성하므로써 소스/드레인 형성을 위한 다량의 이온주입시 측벽 하단부위가 저농도로 도핑되게 하여, 오프 전류를 줄이는 효과를 가져오고, 온 전류에 있어서는 옵셋 LDD 박막트랜지스터와 동일한 수준으로 높게 조절하여 온/오프 전류비를 7-14배로 증가시켜 반도체 소자의 고집적화에 다른 소형화(scaling down)됨에 따라 단채널 효과(short channel offect)에 의한 오프 전류(off current)가 증가하여 온/오프 전류비가 감소하는 문제를 해결하여 반도체 소자의 전기적 특성을 월등히 개선할 수 있고, 종래 공정중의 오버 레이 마진(overlay margin)이 문제인 LDD(lightly doped drain) 형성 공정이 필요하지 않으므로 공정을 단순화 하는 효과를 가져온다.
Claims (2)
- 박막트랜지스터 제조 방법에 있어서, 가, 통상적인 반도체 소자 제조 방법으로 실리콘 기판(21) 위에 층간 절연막(22)을 증착하고 그 위에 폴리실리콘을 증착한 후 포토리지스트를 도포하고 게이트 형성용 포토마스크를 이용한 사진식각공정을 실시하여 게이트 폴리실리콘 배선(23)을 형성하고, 그 위에 게이트 절연막(24)을 증착한 후, 그 위에 소스(source) 및 드레인(drain)을 형성하기 위한 바디 폴리실리콘(bodypolysilicon)을 데포지션(deposition)하고, 이 바디 폴리실리콘의 특성 개선을 위해 실리콘 이온올 주입한후 이로 인하여 더욱 비결정체가 된 바디 폴리실리콘막을 일정한 온도에서 어닐링시키거나 레이져 어닐링(laser annealing)시켜 바디 폴리실리콘막(25)을 형성한 후, 문턱전압을(Vt) 조정하기 위한 이온을 이 막속으로 주입시킨 후 BPSG(212)를 바디 폴리실리콘막(25) 위에 데포지션하고 플로잉작업을 실시하는 단계와, 나, 상기 BPSG(212)를 에치백하여 바디 폴리실리콘(25)의 돌출부 양쪽 측면에 경사면 모양의 BPSG(212', 212'')를 형성한 후 포토리지스트를 도포하고 하프 바디실리콘 측벽 형성용 마스크(half silicon sidewall mask, 27)를 이용하여 노광 및 현상 후 소스 부분의 BPSG(212'')를 식각하여 하프 바디 폴리실리콘측벽을 형성하는 단계와, 다. 상기 포토리지스트(27) 패턴을 제거한 다음, 다시 포토리지스트를 도포한 후 옵셋(offset) 소스/드레인 형성용 마스크를 이용하여 노광 및 현상 후 포토리지스트(27'') 패턴을 형성한 다음 이온을 다량 주입하여(210) 고농도로 도핑된 소스 및 드레인 졍션(N+, 211)을 형성하는 단계와, 라, 소스/드레인 전극을 완성하기 위하여 포토리지스트를 표면에 도포한 후 소스/드레인 형성용 마스크를 이용하여 노광 및 현상 후 포토리지스트(27'') 패턴을 형성하여 나머지 부분을 식각하는 단계로 이루어진 박막트랜지스터 제조 방법.
- 제 1 항에 있어서, BPSG 데포지션 및 폴로잉 작업대신 SOG 작업을 실시하는 것이 특징인 반도체 박막트랜지스.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930015788A KR960015268B1 (ko) | 1993-08-16 | 1993-08-16 | 반도체 박막트랜지스터 제조방법 |
| JP6125894A JP2949404B2 (ja) | 1993-05-20 | 1994-05-17 | 薄膜トランジスタ及びその製造方法 |
| DE4417154A DE4417154C2 (de) | 1993-05-20 | 1994-05-17 | Dünnfilmtransistor und Verfahren zu deren Herstellung |
| US08/796,041 US5763301A (en) | 1993-05-20 | 1997-02-05 | Method for fabricating thin film transistors |
| US08/968,863 US5818067A (en) | 1993-05-20 | 1997-11-05 | Thin film transistor and method for fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930015788A KR960015268B1 (ko) | 1993-08-16 | 1993-08-16 | 반도체 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007138A KR950007138A (ko) | 1995-03-21 |
| KR960015268B1 true KR960015268B1 (ko) | 1996-11-07 |
Family
ID=19361295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930015788A KR960015268B1 (ko) | 1993-05-20 | 1993-08-16 | 반도체 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960015268B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328689B1 (ko) * | 1995-06-30 | 2002-08-08 | 주식회사 하이닉스반도체 | 고집적박막트랜지스터제조방법 |
-
1993
- 1993-08-16 KR KR1019930015788A patent/KR960015268B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007138A (ko) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831306A (en) | Asymmetrical transistor with lightly doped drain region, heavily doped source and drain regions, and ultra-heavily doped source region | |
| EP0918353A1 (en) | A method of manufacturing a recessed insulated gate field-effect semiconductor device | |
| US5672531A (en) | Method for fabrication of a non-symmetrical transistor | |
| US5830787A (en) | Method for fabricating a thin film transistor | |
| US5654215A (en) | Method for fabrication of a non-symmetrical transistor | |
| KR100305877B1 (ko) | 반도체박막트랜지스터(tft)제조방법 | |
| JP2949404B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6258675B1 (en) | High K gate electrode | |
| US5567965A (en) | High-voltage transistor with LDD regions | |
| US5874340A (en) | Method for fabrication of a non-symmetrical transistor with sequentially formed gate electrode sidewalls | |
| US7678627B2 (en) | Process for producing thin film transistor having LDD region | |
| KR970005945B1 (ko) | 반도체 박막트랜지스터 제조방법 | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR960015268B1 (ko) | 반도체 박막트랜지스터 제조방법 | |
| KR100375600B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100485163B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| JP3146636B2 (ja) | 低濃度不純物導入領域を備える薄膜トランジスタの製造方法 | |
| KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
| KR100268861B1 (ko) | 박막 트랜지스터의 구조와 그 제조방법 | |
| KR100252754B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPS6146990B2 (ko) | ||
| KR100198630B1 (ko) | 박막트랜지스터의 구조 및 제조방법 | |
| KR0147649B1 (ko) | 불휘발성 반도체 메모리 장치 제조방법 | |
| KR0125297B1 (ko) | 모스펫(mosfet) 제조방법 | |
| KR100280798B1 (ko) | 반도체 소자의 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051019 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |