DE4344285A1 - Verfahren zur Herstellung eines Transistors - Google Patents

Verfahren zur Herstellung eines Transistors

Info

Publication number
DE4344285A1
DE4344285A1 DE4344285A DE4344285A DE4344285A1 DE 4344285 A1 DE4344285 A1 DE 4344285A1 DE 4344285 A DE4344285 A DE 4344285A DE 4344285 A DE4344285 A DE 4344285A DE 4344285 A1 DE4344285 A1 DE 4344285A1
Authority
DE
Germany
Prior art keywords
photoresist film
film
source
gate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4344285A
Other languages
English (en)
Other versions
DE4344285B4 (de
Inventor
Hyun Sang Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4344285A1 publication Critical patent/DE4344285A1/de
Application granted granted Critical
Publication of DE4344285B4 publication Critical patent/DE4344285B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Tran­ sistors und insbesondere auf ein Verfahren zur Herstellung eines Tran­ sistors mit asymmetrischem leicht dotiertem Drain.
Bei der Herstellung eines MOSFET′s im Submicronbereich kann, wie be­ kannt, ein Kanalkurzschlußeffekt auftreten. Zur Eliminierung eines der­ artigen Kanalkurzschlußeffekts durch Leckströme wurden bereits mehre­ re Verfahren vorgeschlagen. Nach einem dieser Verfahren werden Source­ /Drainbereiche mit flachen Übergängen gebildet. Ein anderes Verfahren schlägt vor, Gateelektroden mit geringer Dicke herzustellen. Gemäß einem noch weiteren Verfahren werden in einem Substrat Ionen zur Bildung ei­ nes tiefliegenden Kanals implantiert.
Diese Verfahren eignen sich dazu, zwar den Kanalkurzschlußeffekt bei MOSFET′s im tiefen Submicronbereich zu beseitigen, jedoch tritt das Pro­ blem auf, daß jetzt Effekte infolge heißer Ladungsträger entstehen.
Werden also die oben beschriebenen konventionellen Verfahren zur Besei­ tigung der Kanalkurzschlußeffekte herangezogen, entstehen starke elek­ trische Felder in Kantenbereichen von Gateelektroden, wodurch heiße La­ dungsträger erzeugt werden. Diese heißen Ladungsträger verschlechtern die Betriebscharakteristik des MOSFET′s und reduzieren dessen Betriebs­ lebensdauer.
Darüber hinaus wurde zur Reduzierung des Kanalkurzschlußeffekts vor­ geschlagen, einen Festkörper bzw. ein Substrat mit hoher Konzentration zu dotieren. In diesem Fall steigt jedoch die Übergangskapazität in den Source- /Drainbereichen infolge der hohen Verunreinigungskonzentra­ tion an. Dies liegt daran, daß die Übergangskapazität in den Source/Drainbereichen eines MOSFET′s proportional zur Verunreinigungs- bzw. Dotierungskonzentration ist.
Bei der Herstellung von MOSFET′s im Submicronbereich ist es also wich­ tig, sowohl den Kanalkurzschlußeffekt als auch das Entstehen heißer La­ dungsträger zu vermeiden.
Um beide Einflüsse zu verringern, wurden bereits MOSFET′s mit verschie­ denen Strukturen angegeben.
So wurde ein MOSFET mit leicht dotiertem Drain vorgeschlagen (LDD MOSFET), dessen Drainbereich eine Doppelstruktur aufweist, und zwar einen hochdotierten Verunreinigungsbereich und einen leicht dotierten Verunreinigungsbereich benachbart zum hochdotierten Verunreini­ gungsbereich um auf diese Weise heiße Ladungsträger zu reduzieren, die in einem MOSFET mit einer Kanallänge von 1 µm auftreten.
Zur Verbesserung eines solchen LDD MOSFET′s wurde auch vorgeschla­ gen, einen doppelt implantierten LDD (DI-LDD) vorzusehen, um den Durchgriff aufrechtzuerhalten und die Schwelle zu verbessern, und zwar in einem MOSFET mit einer Kanallänge von etwa 0,6 µm.
Die Fig. 1 zeigt eine Querschnittstruktur durch einen derartigen konven­ tionellen DI-LDD MOSFET.
Gemäß Fig. 1 enthält der DI-LDD MOSFET Source-/Drainbereiche, ge­ bildet durch n⁺ Typ Bereiche 14 und 15 und n Typ Bereiche 16 und 17 in­ nerhalb eines Substrats 11, einen Gateisolationsfilm 12 und einen Gate­ oxidfilm 13 oberhalb eines Kanalbereichs, wie dies auch bei der allgemein bekannten LDD MOSFET Struktur der Fall ist. Der DI-LDD MOSFET weist darüber hinaus p Typ Bereiche 18 und 19 auf, die die Source-/Drainberei­ che umgeben.
Beim DI-LDD MOSFET ist also ein p Typ Halobereich 18 vorhanden, der den n⁺ Typ Bereich 14 und den n Typ Bereich 16 des Sourcebereichs um­ gibt, während der p Typ Halobereich 19 den n⁺ Typ Bereich 15 und den n Typ Bereich 17 des Drainbereichs umgibt. Demzufolge weist der DI-LDD MOSFET eine symmetrische Struktur auf. Darüber hinaus besitzt der DI- LDD MOSFET eine elektrisch symmetrische Betriebscharakteristik.
Bei diesem DI-LDD MOSFET besitzen allerdings die p Typ Halobereiche 18 und 19, die als sogenannte Durchgriffsstopper dienen, eine hohe Verun­ reinigungskonzentration bei geringer Kanallänge, um den Durchgriff (punch-through) aufrechtzuerhalten.
Dies führt zu einer Erhöhung des elektrischen Felds im Drainbereich und somit zu einer Verschlechterung der Durchbruchcharakteristik sowie zu heißen Ladungsträgern. Die DI-LDD Struktur läßt sich daher nicht mehr in einem MOSFET verwenden, der eine Kanallänge aufweist, die nicht grö­ ßer ist als 0,25 µm (die also weniger als ein Viertel µm beträgt).
Die erhöhte Verunreinigungskonzentration in den p Typ Halobereichen 18 und 19, die jeweils die Source- und Drainbereiche umgeben, führt darüber hinaus auch zu einer Erhöhung der Übergangskapazität in den Source /Drainbereichen und somit zu einer Verschlechterung der Betriebscha­ rakteristik der Einrichtung.
Kürzlich wurde vorgeschlagen, einen MOSFET mit asymmetrischem Halo- Source-Gate-Überlappungs LDD vorzusehen (HS-GOLD MOSFET), der ei­ nen gateüberlappenden LDD in einem Drainbereich und ferner einen Halo­ bereich in einem Sourcebereich aufweist, der die entgegengesetzte Leitfä­ higkeit wie der Sourcebereich hat. Ein derartiger asymmetrischer HS- GOLD MOSFET wurde durch Buti et al. in "IEEE Trans. on Electron Device, Vol. 38, No. 8, Seiten 1757 bis 1764, 1991" veröffentlicht.
Die Fig. 2a und 2b zeigen Querschnittsansichten von Strukturen zur Erläuterung der Herstellung eines konventionellen asymmetrischen HS- GOLD MOSFET′s. Danach werden zunächst Ionen in ein p Typ Substrat 21 implantiert, um eine Schwellenspannung VT einzustellen. Anschließend wird ein Gateoxidfilm 22 auf die so erhaltene Struktur 21 aufgebracht. Auf dem Gateoxidfilm 22 wird ein Polysiliziumfilm gebildet, der anschließend strukturiert wird, um ein Gate 23 zu erhalten. Ein CVD Oxidfilm 24 wird sodann mit geringer Dicke auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur aufgebracht.
In einem nachfolgenden Schritt werden n Typ Verunreinigungsionen unter großem Neigungswinkel ⌀ in das Substrat 21 implantiert, und zwar durch Anwendung eines Hochneigungswinkel- Implantationsverfahrens um ei­ nen n Typ Drainbereich 25 durch Schrägimplantation zu erhalten. In ähn­ licher Weise wird ein p Typ Verunreinigungsbereich durch p Typ Ionen im Substrat 21 hergestellt, und zwar durch Implantation dieser p Typ Ionen bei hohem Neigungswinkel α unter Verwendung eines Hochneigungswin­ kel-Implantationsprozesses um einen p Typ Halobereich 26 (Fig. 2A) zu erhalten.
Auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur wird dann ein Oxidfilm aufgebracht. Der Oxidfilm wird anschließend anisotrop geätzt, um Abstandsstücke 27 an den jeweiligen Seitenwänden des Gates 23 zu erhalten.
Sodann werden n Typ Verunreinigungsionen mit hoher Konzentration in das Substrat 21 implantiert, und zwar durch ein allgemein bekanntes Io­ nenimplantationsverfahren, um auf diese Weise einen n⁺ Bereich 28 als Drainbereich sowie einen n⁺ Bereich 29 als Sourcebereich zu erhalten. Schließlich wird eine Wolframsilizidschicht 30 (TISI₂) gebildet (Fig. 2B).
Bei diesem asymmetrischen HS-GOLD MOSFET weist der Sourcebereich einen p Typ Halobereich 26 als Durchgriffsstopper auf, während der Drainbereich die herkömmliche LDD Struktur besitzt. Die elektrisch asymmetrische Struktur des Dotierungsprofils von Source- und Drainbe­ reich kann optimiert werden, um zu einem gewünschten Durchgriffswi­ derstand zu kommen und um die Betriebssicherheit bezüglich der heißen Ladungsträger zu verbessern.
Da keine unnötigen LDD Strukturen im Sourcebereich vorhanden sind, ist es außerdem möglich, sowohl den Serienwiderstand als auch die Überlap­ pungskapazität des Sourcebereichs zu verringern. Andererseits ist es nicht erforderlich, den Drainbereich mit einem p Typ Halobereich zu um­ geben, was auch zu einer Verringerung der Übergangskapazität des Drain­ bereichs führt und somit zu einer Verbesserung der Schaltungsbetriebs­ kapazität.
Die Fig. 3 bis 5 zeigen verschiedene Eigenschaften des konventionellen asymmetrischen HS-GOLD MOSFET′s. In Fig. 3 ist dabei eine verbesser­ te Sättigungsschwellencharakteristik (VTsat) dargestellt. Hier ist die Sät­ tigungsspannung über die Gatelänge aufgetragen. Dagegen lassen die Fi­ guren 4 und 5 erkennen, daß VDSmax (Isub = 1V/µm) größer ist als dieje­ nige anderer konventioneller Strukturen, und zwar um etwa 0,7 V.
Der Hochneigungswinkel-Implantationsprozeß zur Herstellung des kon­ ventionellen asymmetrischen HS-GOLD MOSFET′s kann allerdings nur dann zur Anwendung kommen, wenn Transistoren hergestellt werden sol­ len, die auf einem Wafer nur in einer Richtung angeordnet sind. Dieser Prozeß läßt sich nicht anwenden, wenn es um die Erstellung beliebig ange­ ordneter Transistoren geht.
Beim Hochneigungswinkel-Implantationsprozeß gibt es darüber hinaus eine Grenze hinsichtlich der Anzahl der Transistoren, da sich diese Tran­ sistoren in nur einer Richtung auf dem Wafer befinden. Dies jedoch führt zu einer beträchtlichen Verminderung der Packungsdichte bei der Her­ stellung von VLSI Schaltungen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines asymmetrischen HS-GOLD MOSFET′s unter Verwendung eines Pho­ toätzprozesses anstelle eine Hochneigungswinkel-Implantationsprozes­ ses zu schaffen, um zu einer verbesserten Packungsdichte sowie zu einer verringerten Übergangskapazität des Sourcebereichs zu kommen, wo­ durch sich eine verbesserte Betriebscharakteristik der Einrichtung erhal­ ten läßt.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patent­ anspruchs 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Tran­ sistors, mit folgenden Schritten:
  • - Bildung eines Gateisolationsfilms und eines Gates auf einem eine niedrige Konzentration aufweisenden Halbleitersubstrat eines ersten Leitfähigkeitstyps;
  • - Implantation von Verunreinigungsionen eines zweiten Leitfähig­ keitstyps in das Halbleitersubstrat unter der Bedingung, daß das Gate als Maske verwendet wird, um im Halbleitersubstrat symmetrisch Source- und Drainbereiche des zweiten Leitfähigkeitstyps bei niedriger Konzentra­ tion zu erhalten;
  • - Bildung eines Isolationsfilms auf der gesamten freigelegten Oberflä­ che der so erhaltenen Struktur und anisotropes Ätzen des Isolationsfilms zwecks Bildung von Abstandsstücken an den jeweiligen Seitenwänden des Gates;
  • - Implantation von Verunreinigungsionen des zweiten Leitfähigkeits­ typs in das Halbleitersubstrat unter Verwendung der Abstandsstücke und des Gates als Maske, um eine hohe Konzentration aufweisende Source- und Drainbereiche des zweiten Leitfähigkeitstyps benachbart zu den Source- und Drainbereichen zu erhalten, welche die niedrige Konzentra­ tion aufweisen;
  • - Abdecken der gesamten freigelegten Oberfläche der so erhaltenen Struktur mit einem Photoresistfilm und Strukturierung des Photoresist­ films zwecks Freilegung desjenigen Abstandsstücks, das dem Sourcebe­ reich mit niedriger Konzentration zugewandt ist;
  • - Entfernen des freigelegten Abstandsstücks; und
  • - Implantieren von Verunreinigungsionen des ersten Leitfähigkeits­ typs in das Halbleitersubstrat durch den Bereich hindurch, der durch die Entfernung des Abstandsstücks definiert worden ist, um einen p Typ Halo­ bereich in einem Bereich zu erhalten, der durch den eine niedrige Konzen­ tration aufweisenden Sourcebereich eingenommen wird.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä­ her beschrieben. Es zeigen:
Fig. 1 einen Querschnitt durch einen konventionellen DI-LDD MOSFET;
Fig. 2A und 2B Strukturquerschnitte zur Erläuterung eines Verfah­ rens zur Herstellung eines konventionellen asymmetrischen HS-GOLD MOSFET′s;
Fig. 3 eine graphische Darstellung zur Erläuterung der Funktion VT in Abhängigkeit der physikalischen Gatelänge des asymmetrischen HS- GOLD MOSFET′s nach den Fig. 2A und 2B;
Fig. 4 eine graphische Darstellung zur Erläuterung einer Funktion von VDSmax in Abhängigkeit der physikalischen Gatelänge des asymmetri­ schen HS-GOLD MOSFET′s nach den Fig. 2A und 2B;
Fig. 5 eine graphische Darstellung zur Erläuterung einer Funktion des elektrischen Spitzenfelds des Drains in Abhängigkeit der metallurgischen Gatelänge beim asymmetrischen HS-GOLD MOSFET nach den Fig. 2A und 2B; und
Fig. 6A bis 6J Querschnittsansichten zur Erläuterung eines erfin­ dungsgemäßen Verfahrens zur Herstellung eines MOSFET′s mit asymme­ trischer HS-GOLD Struktur.
Die Fig. 6A bis 6J zeigen Querschnittsansichten eines MOSFET′s mit asymmetrischer HS-GOLD Struktur in verschiedenen Herstellungsschrit­ ten zur Erläuterung des erfindungsgemäßen Verfahrens.
Das Verfahren nach der Erfindung enthält Hauptschritte zur Bildung von Source- und Drainbereichen, die jeweils einen Verunreinigungsbereich mit niedriger Konzentration und einen Verunreinigungsbereich mit hoher Konzentration aufweisen, hergestellt durch einen bekannten LDD Prozeß, sowie Schritte zur Bildung eines p Typ Halobereichs im Sourcebereich be­ nachbart zu dem zum Sourcebereich gehörenden Verunreinigungsbereich mit hoher Konzentration.
In den Schritten 6A bis 6D wird die Herstellung des Sourcebereichs und des Drainbereichs unter Verwendung des bekannten LDD Prozesses näher beschrieben.
Zunächst wird im ersten Schritt gemäß Fig. 6A ein Gateisolationsfilm 62 auf einem p Typ Halbleitersubstrat 61 gebildet. Anschließend wird eine Po­ lysiliziumschicht auf den Gateisolationsfilm 62 aufgebracht und struktu­ riert, um ein Gate 63 zu erhalten.
Unter Verwendung des Gates 63 als Maske werden n Typ Verunreinigungsionen in das Substrat implantiert, und zwar mit niedriger Konzentration. Auf diese Weise werden n Bereiche 64 und 65 gebildet, wie in Fig. 6B zu erkennen ist, und zwar für die jeweiligen Source- und Drainbereiche.
Entsprechend Fig. 6C wird dann ein Isolationsfilm auf die gesamte frei­ liegende Oberfläche der so erhaltenen Struktur aufgebracht. Dieser Isolationsfilm wird anisotrop geätzt, um Abstandsstücke 66-1 und 66-2 an den jeweiligen Seitenwänden des Gates 63 zu erhalten.
Unter Verwendung des Gates 63 und der Abstandsstücke 66-1 und 66-2 als Maske werden n Typ Verunreinigungsionen in das Substrat 61 implan­ tiert, und zwar jetzt mit hoher Konzentration, um n⁺ Bereiche 67 und 68 zu erhalten. Somit liegt eine LDD Struktur vor, wie in Fig. 6D zu erkennen ist.
Die Fig. 6E bis 6J illustrieren Schritte zur Bildung des p Typ Halobe­ reichs im Sourcebereich unter Verwendung eines herkömmlichen Photo­ ätzprozesses, insbesondere unter Anwendung eines Dreipegelresist(TLR)- Prozesses.
Beim Schritt nach Fig. 6E wird ein Dreipegel-Photoresistfilm 68 (Dreischichtsystem) auf die gesamte freiliegende Oberfläche der resultierenden Struktur aufgebracht, und zwar mit Hilfe des TLR-Prozesses (tri-level-re­ sist-process).
Der Dreipegelphotoresistfilm 68 weist eine Dreischichtstruktur auf, be­ stehend aus einem unteren Photoresistfilm 68-1, einem mittleren SOG Film 68-2 und einem oberen Photoresistfilm 68-3. Der Film 68-2 ist ein Spin-on-Glass-Film bzw. aufgeschleuderter Film.
Wie die Fig. 6F erkennen läßt, wird der obere Photoresistfilm 68-3 des Dreischichtphotoresistfilms 68 unter Verwendung eines photolithogra­ phischen Prozesses strukturiert. Durch diese Strukturierung wird ein Mu­ ster erzeugt, das dazu dient, das Seitenwand-Abstandsstück 66-1 freizu­ legen, das zum Sourcebereich gerichtet ist.
Unter Verwendung des oberen Photoresistfilms 68-3 als Maske wird dann der SOG Film 68-2 geätzt wie in Fig. 6G gezeigt ist. Anschließend wird der verbleibende obere Photoresistfilm 68-3 entfernt.
Sodann wird der untere Photoresistfilm 68-1 einem Trockenätzprozeß un­ terzogen, wobei der SOG Film 68-2 als Maske dient. Dies ist in Fig. 6H ge­ zeigt. Beim Trockenätzprozeß wird der Ätzendpunkt so bestimmt, daß der Ätzvorgang am Ätzendpunkt beendet ist, nachdem eine vorbestimmte Zeit­ periode verstrichen ist. Nach Beendigung des Ätzens ist das Abstands­ stück 66-1, das zum Sourcebereich weist, freigelegt.
Gemäß Fig. 6I wird dann das freigelegte Abstandsstück 66-1 entfernt, um danach p Typ Verunreinigungsionen in einen Bereich des Substrats 61 implantieren zu können, der durch die Entfernung des Abstandsstücks 66-1 freigelegt worden ist. Durch diese Ionenimplantation wird ein p⁻ Typ Halobereich 69 erhalten.
Die p Typ Verunreinigungsionen-Implantation zur Bildung des p⁻ Typ Halobereichs 69 wird so ausgeführt, daß die Dosis und die Injektionsenergie der implantierten Verunreinigungen im Hinblick auf die herzustellende Struktur optimiert sind.
Insgesamt wird also in einem p Typ MOSFET ein n Typ Halobereich er­ zeugt. Sodann werden der verbleibende untere Photoresistfilm 68-1 und der SOG Film 68-2 entfernt, wie die Fig. 6J erkennen läßt. Somit liegt ein asymmetrischer HS-GOLD MOSFET vor, dessen Drainbereich eine LDD Struktur aufweist, und zwar mit einem n Bereich 65 mit niedriger Konzen­ tration und einem n⁺ Bereich 68 mit hoher Konzentration. Der Source­ bereich enthält einen Bereich 67 vom n⁻ Typ, und zwar als einzigen Be­ reich, und einen p⁻ Typ Halobereich 69 in der Nachbarschaft des hochkon­ zentrierten n⁺ Typ Bereichs 67, wobei der Bereich 69 als Durchgriffsstop­ per dient.
Der konventionelle asymmetrische HS-GOLD MOSFET weist eine Struktur auf, bei der der p Typ Halobereich 26 den Sourcebereich umgibt, wie die Fi­ gur 2B erkennen läßt. Dagegen besitzt der asymmetrische HS-GOLD MOS- FET nach der vorliegenden Erfindung eine Struktur, bei der sich der p⁻ Halobereich 69 benachbart zum n⁺ Bereich 67 befindet, der als Sourcebe­ reich dient, wie die Fig. 6J erkennen läßt.
Wie oben erläutert, gibt die Erfindung ein Verfahren zur Herstellung eines asymmetrischen HS-GOLD MOSFET′s an, bei dem ein p⁻ Halobereich als Durchgriffsstopper unter Verwendung eines Photoätzprozesses und eines Ionenimplantationsprozesses gebildet wird, und zwar unter Anwendung eines Dreischichtphotoresistfilms. Es ist somit möglich, den HS-GOLD MOSFET nach der Erfindung in einfacher Weise herzustellen, ohne daß zusätzliche Prozeßschritte erforderlich sind, wie dies beim Stand der Technik der Fall ist.
Der asymmetrische HS-GOLD MOSFET nach der Erfindung weist verbes­ serte Kanalkurzschlußeigenschaften auf, ist betriebssicherer hinsicht­ lich der Entstehung heißer Ladungsträger und besitzt darüber hinaus eine verbesserte elektrische Betriebscharakteristik. Zur Bildung des Halobe­ reichs ist es erfindungsgemäß nicht erforderlich, einen Hochneigungswin­ kel-Implantationsprozeß anzuwenden. Das Verfahren nach der Erfindung braucht daher nicht auf eine Packungsdichte von Transistoren Rücksicht zu nehmen und gestattet es, die Transistoren wahlweise auf dem Wafer an­ zuordnen. Dies erlaubt eine weitere Erhöhung der Packungsdichte bei der Herstellung von VLSI Schaltungen.
In Übereinstimmung mit der vorliegenden Erfindung wird ein Halobereich benachbart zu einem Hochkonzentrations-Sourcebereich gebildet, ohne daß der Halobereich diesen vollständig umgibt. Dies führt zu einer verrin­ gerten Übergangskapazität des Sourcebereichs im Vergleich zum Stand der Technik. Es ist somit möglich, MOSFET′s mit Kanallängen herzustel­ len, die unterhalb eines Viertel µm liegen ( 0,25 µm), und die sich mit ei­ ner Sourcespannung von 3,5 V betreiben lassen.

Claims (3)

1. Verfahren zur Herstellung eines Transistors, gekennzeichnet durch folgende Schritte:
  • - Bildung eines Gateisolationsfilms (62) und eines Gates (63) auf ei­ nem eine niedrige Konzentration aufweisenden Halbleitersubstrat (61) eines ersten Leitfähigkeitstyps;
  • - Implantation von Verunreinigungsionen eines zweiten Leitfähig­ keltstyps in das Halbleitersubstrat (61) unter Verwendung des Gates (63) als Maske, um symmetrisch eine niedrige Konzentration aufweisende Source- und Drainbereiche (64, 65) des zweiten Leitfähigkeitstyps im Halbleitersubstrat (61) zu erhalten;
  • - Aufbringen eines Isolationsfilms auf die gesamte freiliegende Ober­ fläche der so erhaltenen Struktur und anschließendes anisotropes Ätzen des Isolationsfilms zwecks Bildung von Abstandsstücken (66-1, 66-2) an entsprechenden Seitenwänden des Gates (63);
  • - Implantation von Verunreinigungsionen des zweiten Leitfähigkeits­ typs in das Halbleitersubstrat unter Verwendung der Abstandsstücke (66- 1, 66-2) sowie des Gates (63) als Maske, zwecks Bildung von eine hohe Konzentration aufweisenden Source- und Drainbereichen (67, 68) des zweiten Leitfähigkeitstyps benachbart zu den eine niedrige Konzentration aufweisenden Source- und Drainbereichen (64, 65);
  • - Aufbringen eines Photoresistfilms (68) auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur und Strukturierung des Photore­ sistfilms (68) so, daß dasjenige Abstandsstück (66-1) freigelegt wird, wel­ ches zu dem eine niedrige Konzentration aufweisenden Sourcebereich weist;
  • - Entfernen des freigelegten Abstandsstücks (66-1); und
  • - Implantation von Ionen des ersten Leitfähigkeitstyps in das Halblei­ tersubstrat durch einen Bereich hindurch, in welchem das zuvor entfernte Abstandsstücks (66-1) lag, um einen p Typ Halobereich (69) In einem Be­ reich zu erhalten, der durch den eine niedrige Konzentration aufweisen­ den Sourcebereich eingenommen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dasjenige Abstandsstück (66-1), das an der Seite des Sourcebereichs mit niedriger Konzentration liegt, durch einen Dreistufen-Resist-Prozeß freigelegt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Freilegen durch folgende Schritte erfolgt
  • - Nach Bildung der eine hohe Konzentration aufweisenden Source- und Drainbereiche (67, 68) wird auf die gesamte freigelegte Oberfläche der so erhaltenen Struktur ein Dreischichtphotoresistfilm (68) aufgebracht, der einen unteren Photoresistfilm (68-1), einen SOG Film (68-2) und einen oberen Photoresistfilm (68-3) aufweist;
  • - der obere Photoresistfilm (68-3) wird durch einen photolithographi­ schen Prozeß strukturiert;
  • - sodann wird der in der Mitte liegende SOG Film (68-2) unter Verwen­ dung des strukturierten oberen Photoresistfilms (68-3) als Maske struktu­ riert;
  • - der verbleibende obere Photoresistfilm (68-3) wird entfernt;
  • - der untere Photoresistfilm (68-1) wird unter Verwendung des struk­ turierten SOG Films (68-2) als Maske geätzt, und zwar soweit nach unten, bis das Abstandsstück (66-1) freiliegt, das dem eine niedrige Konzentra­ tion zuweisenden Sourcebereich zugewandt ist; und
  • - es werden der verbleibende SOG Film (68-2) und der untere Photoresistfilm (68-1) entfernt.
DE4344285A 1993-05-14 1993-12-23 Verfahren zur Herstellung eines Transistors Expired - Fee Related DE4344285B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93008297A KR960014718B1 (en) 1993-05-14 1993-05-14 Method of manufacturing transistor
KR8297/93 1993-05-14

Publications (2)

Publication Number Publication Date
DE4344285A1 true DE4344285A1 (de) 1994-11-17
DE4344285B4 DE4344285B4 (de) 2004-04-15

Family

ID=19355404

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4344285A Expired - Fee Related DE4344285B4 (de) 1993-05-14 1993-12-23 Verfahren zur Herstellung eines Transistors

Country Status (4)

Country Link
US (1) US5364807A (de)
JP (1) JP3640406B2 (de)
KR (1) KR960014718B1 (de)
DE (1) DE4344285B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0774785A3 (de) * 1995-11-20 1997-07-16 At & T Corp Schaltungsanordnungen zum Schutz integrierter Schaltkreise vor elektrostatischer Entladung
DE10352785A1 (de) * 2003-11-12 2005-06-02 Infineon Technologies Ag Speichertransistor und Speichereinheit mit asymmetrischem Kanaldotierbereich

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221766B2 (ja) * 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
JP2949404B2 (ja) * 1993-05-20 1999-09-13 エルジイ・セミコン・カンパニイ・リミテッド 薄膜トランジスタ及びその製造方法
US5650340A (en) * 1994-08-18 1997-07-22 Sun Microsystems, Inc. Method of making asymmetric low power MOS devices
KR0137815B1 (ko) * 1994-12-16 1998-06-01 문정환 반도체 mosfet 제조방법
US5744372A (en) * 1995-04-12 1998-04-28 National Semiconductor Corporation Fabrication of complementary field-effect transistors each having multi-part channel
KR960042942A (ko) * 1995-05-04 1996-12-21 빈센트 비.인그라시아 반도체 디바이스 형성 방법
US5597746A (en) * 1995-08-09 1997-01-28 Micron Technology, Inc. Method of forming field effect transistors relative to a semiconductor substrate and field effect transistors produced according to the method
US6127700A (en) * 1995-09-12 2000-10-03 National Semiconductor Corporation Field-effect transistor having local threshold-adjust doping
US5705439A (en) * 1996-04-22 1998-01-06 Taiwan Semiconductor Manufacturing Company Ltd. Method to make an asymmetrical LDD structure for deep sub-micron MOSFETS
US5672531A (en) * 1996-07-17 1997-09-30 Advanced Micro Devices, Inc. Method for fabrication of a non-symmetrical transistor
US5874340A (en) * 1996-07-17 1999-02-23 Advanced Micro Devices, Inc. Method for fabrication of a non-symmetrical transistor with sequentially formed gate electrode sidewalls
US5811338A (en) * 1996-08-09 1998-09-22 Micron Technology, Inc. Method of making an asymmetric transistor
US5677224A (en) 1996-09-03 1997-10-14 Advanced Micro Devices, Inc. Method of making asymmetrical N-channel and P-channel devices
US5877050A (en) * 1996-09-03 1999-03-02 Advanced Micro Devices, Inc. Method of making N-channel and P-channel devices using two tube anneals and two rapid thermal anneals
US5759897A (en) * 1996-09-03 1998-06-02 Advanced Micro Devices, Inc. Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region
US6051471A (en) * 1996-09-03 2000-04-18 Advanced Micro Devices, Inc. Method for making asymmetrical N-channel and symmetrical P-channel devices
US6160277A (en) * 1996-10-28 2000-12-12 Micron Technology, Inc. Field effect transistor assemblies and transistor gate block stacks
US5789298A (en) * 1996-11-04 1998-08-04 Advanced Micro Devices, Inc. High performance mosfet structure having asymmetrical spacer formation and method of making the same
US5834355A (en) * 1996-12-31 1998-11-10 Intel Corporation Method for implanting halo structures using removable spacer
US6027978A (en) * 1997-01-28 2000-02-22 Advanced Micro Devices, Inc. Method of making an IGFET with a non-uniform lateral doping profile in the channel region
US5899719A (en) * 1997-02-14 1999-05-04 United Semiconductor Corporation Sub-micron MOSFET
US5923982A (en) * 1997-04-21 1999-07-13 Advanced Micro Devices, Inc. Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps
US5763312A (en) * 1997-05-05 1998-06-09 Vanguard International Semiconductor Corporation Method of fabricating LDD spacers in MOS devices with double spacers and device manufactured thereby
US5736446A (en) * 1997-05-21 1998-04-07 Powerchip Semiconductor Corp. Method of fabricating a MOS device having a gate-side air-gap structure
US6004849A (en) * 1997-08-15 1999-12-21 Advanced Micro Devices, Inc. Method of making an asymmetrical IGFET with a silicide contact on the drain without a silicide contact on the source
US5904529A (en) * 1997-08-25 1999-05-18 Advanced Micro Devices, Inc. Method of making an asymmetrical IGFET and providing a field dielectric between active regions of a semiconductor substrate
US6096588A (en) * 1997-11-01 2000-08-01 Advanced Micro Devices, Inc. Method of making transistor with selectively doped channel region for threshold voltage control
US6153477A (en) * 1998-04-14 2000-11-28 Advanced Micro Devices, Inc. Ultra short transistor channel length formed using a gate dielectric having a relatively high dielectric constant
US6087219A (en) * 1998-06-19 2000-07-11 Taiwan Semiconductor Manufacturing Company Highly reliable flash memory structure with halo source
US6255174B1 (en) * 1999-06-15 2001-07-03 Advanced Micro Devices, Inc. Mos transistor with dual pocket implant
US6686629B1 (en) 1999-08-18 2004-02-03 International Business Machines Corporation SOI MOSFETS exhibiting reduced floating-body effects
US6548842B1 (en) 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects
US7145191B1 (en) 2000-03-31 2006-12-05 National Semiconductor Corporation P-channel field-effect transistor with reduced junction capacitance
US6566204B1 (en) 2000-03-31 2003-05-20 National Semiconductor Corporation Use of mask shadowing and angled implantation in fabricating asymmetrical field-effect transistors
US6797576B1 (en) 2000-03-31 2004-09-28 National Semiconductor Corporation Fabrication of p-channel field-effect transistor for reducing junction capacitance
US6518135B1 (en) 2001-09-24 2003-02-11 Integrated Device Technology, Inc. Method for forming localized halo implant regions
JP2004260132A (ja) * 2003-02-05 2004-09-16 Nec Electronics Corp 半導体装置の製造方法
US7274076B2 (en) 2003-10-20 2007-09-25 Micron Technology, Inc. Threshold voltage adjustment for long channel transistors
US7419863B1 (en) 2005-08-29 2008-09-02 National Semiconductor Corporation Fabrication of semiconductor structure in which complementary field-effect transistors each have hypoabrupt body dopant distribution below at least one source/drain zone
US7838369B2 (en) * 2005-08-29 2010-11-23 National Semiconductor Corporation Fabrication of semiconductor architecture having field-effect transistors especially suitable for analog applications
US7642574B2 (en) * 2005-08-29 2010-01-05 National Semiconductor Corporation Semiconductor architecture having field-effect transistors especially suitable for analog applications
US8822293B2 (en) * 2008-03-13 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned halo/pocket implantation for reducing leakage and source/drain resistance in MOS devices
JP5856827B2 (ja) 2010-12-09 2016-02-10 株式会社半導体エネルギー研究所 半導体装置
US8513773B2 (en) 2011-02-02 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Capacitor and semiconductor device including dielectric and N-type semiconductor
US9001564B2 (en) 2011-06-29 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for driving the same
US9231102B2 (en) 2013-08-29 2016-01-05 Taiwan Semiconductor Manufacturing Company Limited Asymmetric semiconductor device
CN106876460B (zh) * 2015-12-11 2019-11-01 中芯国际集成电路制造(上海)有限公司 具有不对称结构的晶体管的形成方法
JP2018125518A (ja) * 2017-02-03 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 トランジスタ、製造方法
US20200220013A1 (en) * 2018-12-19 2020-07-09 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor structure and method of forming thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671971A (en) * 1979-11-16 1981-06-15 Fujitsu Ltd Mos integrated circuit system and preparation method thereof
DD244853A1 (de) * 1985-12-24 1987-04-15 Erfurt Mikroelektronik Mis-transistor und verfahren zu seiner herstellung
DD279351A1 (de) * 1989-01-02 1990-05-30 Dresden Mikroelektronik Verfahren zur herstellung von kurzkanaltransistoren
USH986H (en) * 1989-06-09 1991-11-05 International Business Machines Corporation Field effect-transistor with asymmetrical structure
EP0416141A1 (de) * 1989-09-04 1991-03-13 Siemens Aktiengesellschaft Verfahren zur Herstellung eines FET mit asymmetrisch angeordnetem Gate-Bereich
JP2786307B2 (ja) * 1990-04-19 1998-08-13 三菱電機株式会社 電界効果トランジスタ及びその製造方法
US5063172A (en) * 1990-06-28 1991-11-05 National Semiconductor Corporation Manufacture of a split-gate EPROM cell using polysilicon spacers
JPH04115538A (ja) * 1990-09-05 1992-04-16 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0774785A3 (de) * 1995-11-20 1997-07-16 At & T Corp Schaltungsanordnungen zum Schutz integrierter Schaltkreise vor elektrostatischer Entladung
DE10352785A1 (de) * 2003-11-12 2005-06-02 Infineon Technologies Ag Speichertransistor und Speichereinheit mit asymmetrischem Kanaldotierbereich
US7433232B2 (en) 2003-11-12 2008-10-07 Infineon Technologies Ag Memory transistor and memory unit with asymmetrical pocket doping region

Also Published As

Publication number Publication date
JP3640406B2 (ja) 2005-04-20
KR960014718B1 (en) 1996-10-19
US5364807A (en) 1994-11-15
JPH06333942A (ja) 1994-12-02
DE4344285B4 (de) 2004-04-15
KR940027104A (ko) 1994-12-10

Similar Documents

Publication Publication Date Title
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4126747C2 (de)
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE4437068C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE60211396T2 (de) Verfahren zur Herstellung von einem Gatter-Dielektrikum mit veränderlicher Dielektrizitätskonstante
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE19747159A1 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE3530065A1 (de) Verfahren zur herstellung eines halbleiters
DE102004062829A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE4042163A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE2922016A1 (de) Vlsi-schaltungen
DE4400842C2 (de) MOS Transistor und Verfahren zu seiner Herstellung
DE19907201A1 (de) Vertikal-MESFET und Verfahren zu dessen Herstellung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8339 Ceased/non-payment of the annual fee