JP3640406B2 - トランジスタの製造方法 - Google Patents
トランジスタの製造方法 Download PDFInfo
- Publication number
- JP3640406B2 JP3640406B2 JP30970693A JP30970693A JP3640406B2 JP 3640406 B2 JP3640406 B2 JP 3640406B2 JP 30970693 A JP30970693 A JP 30970693A JP 30970693 A JP30970693 A JP 30970693A JP 3640406 B2 JP3640406 B2 JP 3640406B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- photoresist
- gate electrode
- spacer
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 22
- 125000001475 halogen functional group Chemical group 0.000 claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 14
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、トランジスタの製造方法に関し、特にディープサブミクロン（Ｄｅｅｐ Ｓｕｂｍｉｃｒｏｎ）の短チャネル効果とホットキャリヤ効果とを共に解決できる非対称の構造のＬＤＤ（Ａｓｙｍｍｅｒｔｒｉｃａｌ ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）トランジスタに関する。
【０００２】
【従来の技術】
従来、ＭＯＳＦＥＴをディープサブミクロンの大きさに縮小（ｓｃａｌｅ ｄｏｗｎ）するにあたって、発生される短チャネル効果を解決するための方法としてソース／ドレーン領域を浅い接合で形成する方法、ゲート酸化膜の厚さを薄く形成する方法、またはチャネルイオンを基板に深くイオン注入する方法等が提案された。
【０００３】
しかし、上述した方法はディープサブミクロンＭＯＳＦＥＴにおいて、短チャネル効果は解決したが、ホットキャリヤ効果を招来する問題点があった。
すなわち、上記方法により短チャネル効果を解決する場合、ゲート電極のエッジ部分において高電界に形成されてホットキャリヤが発生され、この発生されたホットキャリヤによってＭＯＳＦＥＴの動作特性の低下および寿命短縮をもたらす問題点があった。
短チャネル効果を減少させるための他の方法として、バルク（Ｂｕｌｋ）、すなわち、基板の濃度を高くドーピングさせる方法があった。ＭＯＳＦＥＴのソース／ドレーン領域の接合容量は不純物のドーピング濃度に比例して増加するので、前述した方法は高くドーピングされた不純物濃度によってソース／ドレーン領域の接合容量の増加をもたらす問題点があった。
したがって、サブミクロンＭＯＳＦＥＴを設計することにあたって、短チャネル効果およびホットキャリヤ効果を根源的に解決しなければならない。
【０００４】
短チャネル効果およびホットキャリヤ効果を解決するために、種々構造のＭＯＳＦＥＴが提案された。１μｍのチャネル長を有するＭＯＳＦＥＴのホットキャリヤ効果を減少させるために、ドレーン領域が高くドーピングされた不純物領域と、この不純物領域に隣接した低くドーピングされた不純物領域の二重構造を有するＬＤＤ ＭＯＳＦＥＴが最初に提案された。
そして、ＬＤＤ ＭＯＳＦＥＴから発生される問題点を改善させるために、ＤＩ−ＬＤＤ（Ｄｏｕｂｌｅ Ｉｎｐｌａｎｔｅｄ−ＬＤＤ）が提案された。このＤＩ−ＬＤＤは０．６μｍ程度のチャネル長を有するＭＯＳＦＥＴのパンチスルーを保持し、しきい値を向上させるためのものである。
【０００５】
図１は従来のＤＩ−ＬＤＤ構造のＭＯＳＦＥＴ断面図である。Ｄｉ−ＬＤＤ ＭＯＳＦＥＴは、基板上にｎ領域とｎ+ 領域１４，１６および１５，１７のソース／ドレーン領域が形成され、チャネル領域上にゲート絶縁膜１２とゲート酸化膜１３が形成された通常のＬＤＤ ＭＯＳＦＥＴに前記ソース／ドレーン領域を覆うようにｐ型領域１８，１９が形成された構造を有する。
【０００６】
このＬＤＤ ＭＯＳＦＥＴは、ソース領域のためのｎ+ 領域１４およびｎ領域１６を、ｐ型ハロー領域１８が覆い、ドレーン領域のためのｎ+ 領域１５およびｎ領域１７をｐ型領域１９が覆うようにして、構造的に対称をなし、また電気的にも対称的な動作特性を有する。
【０００７】
しかしながら、Ｄｉ−ＬＤＤ ＭＯＳＦＥＴは、チャネル長さが短くなればなるほどパンチスルーを維持するために、パンチスルーストッパであるｐ型ハロー領域１８，１９の濃度を増加させなければならない。
これによって、ドレーン領域の電界が増加してブレーキダウン（Ｂｒｅａｋｅ−ｄｏｗｎ）特性およびホットキャリヤの信頼性が悪化されるので、チャネル長さが０．２５μｍ以下のＭＯＳＦＥＴにはＤＩ−ＬＤＤ構造を適用することができない不具合があった。
また、ＤＩ−ＬＤＤ構造のＭＯＳＦＥＴは、ソース／ドレーン領域を覆うｐ型ハロー領域１８，１９の不純物の濃度増加は、前述したようにソース領域とドレーン領域との接合容量を増加して素子の動作特性は低下させる不具合があった。
【０００８】
近年、ドレーン領域では、ゲートにオーバラップされたＧＯＬＤ（Ｇａｔｅ−Ｏｖｅｒｌａｐｅｄ ＬＤＤ）が形成され、ソース領域では、ソース領域とは反対の導電型を有するハロー領域が形成された非対称ＨＳ−ＧＯＬＤ（Ａｓｙｍｍｅｒｔｒｙ Ｈａｌｏ Ｓｏｕｒｃｅ Ｇａｔｅ−Ｏｖｅｒｌａｐｅｄ ＬＤＤ）ＭＯＳＦＥＴが提案された。
この非対称ＨＳ−ＧＯＬＤ ＭＯＳＦＥＴは、Ｂｕｔｉ ｅｔ ａｌ．，ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ，Ｖｏｌ．３８，Ｎｏ．８，ｐｐ１７５７〜１９９１．によく開示されている。
【０００９】
図２は従来の非対称ＨＳ−ＧＯＬＤ ＭＯＳＦＥＴの製造工程図である。従来の非対称ＨＳ−ＧＯＬＤ ＭＯＳＦＥＴを製造する工程は次の通りである。
まず、ｐ型基板２１上にしきい値電圧ＶT を調節するためのイオン注入を実施する。基板２１上にゲート酸化膜２２を形成し、その上にポリシリコン膜を蒸着しパターニングしてゲート２３を形成する。
ついで、ＣＶＤ酸化膜２４を基板全面に薄く蒸着する。傾斜イオン注入法を利用してｎ型不純物を、大きい傾斜角度φでイオンを注入してｎ領域２５をＬＡＩＴＤ（Ｌａｒｇｅ−Ｔｉｌｔ Ｉｍｐｌａｎｔｅｄ Ｄｒａｉｎ）領域に形成する。
【００１０】
同様に、傾斜イオン注入法を利用してｐ型不純物を大きい傾斜角度αでイオンを注入してｐ型ハロー領域２６を形成する（図２（Ａ）参照）。酸化膜を基板全面に形成し、異方性エッチングでゲート２３の側壁にスペーサ２７を形成する。
【００１１】
通常のイオン注入法によりｎ型不純物を高濃度で注入してソース領域のためのｎ+ 領域２９とドレーン領域のためのｎ+ 領域２８を形成する。ついでタングステンシリサイド（ＴｉＳｉ2） ３０を形成する（図２（Ｂ）参照）。
これにより、ソース領域のみにパンチスルーストッパであるｐ型ハロー領域２６が形成され、ドレーン領域は通常のＬＳＳ構造で形成された従来の非対称ＨＳ−ＧＯＬＤ ＭＯＳＦＥＴは、ソース領域とドレーン領域を電気的な非対称構造のドーピングプロフィル（Ｄｏｐｉｎｇ ｐｒｏｆｉｌｅ）を最適化させることにより、パンチスルー抵抗性およびホットキャリヤの信頼性を共に満足させることができる。
【００１２】
ソース領域における不要なＬＤＤ構造を排除されるので、ソース領域の直列抵抗と、オーバラップ容量を減少させ、ドレーン領域におけるｐ型ハロー領域の排除によってドレーン領域の接合容量を減少することにより、回路の動作能力が向上される。
【００１３】
図３〜図５は、従来の非対称ＨＳ−ＧＯＬＤ ＭＯＳＦＥＴの特性を示すものである。図３を参照すれば、優れたＶTsat（Ｓａｔｕｒａｔｉｏｎ ｔｈｒｅｓｈｏｌｄ）の特性を示し、図４および図５を参照すれば、ＶDSmax （Ｉsub ＝１μｍ／μｍ）は従来より約０．７Ｖほど高いものを示している。
【００１４】
【発明が解決しようとする課題】
しかし、傾斜イオン注入法は、一定方向のみにイオンを注入することができるから、ウェーハ上に一定方向、すなわち一方向に配列されたトランジスタを製造する場合にだけ適用が可能であり、任意方向に配列されたトランジスタを製造する場合には適用が不能であるという問題点があった。
また、傾斜イオン注入法を用いる場合にはウェーハ上に一定方向のみにトランジスタを配列しなければならないので、ウェーハ上に集積できるトランジスタ数は限定されることとなって、実際のＶＬＳＩ製造の際、集積度が著しく減少される問題点があった。
本発明の目的は、傾斜イオン注入法の代わりにフォトエッチング工程を利用することにより、従来方法より集積度を向上させ、ソース領域の接合容量を減少して素子特性を向上させることができる非対称ＨＳ−ＬＤＤ ＭＯＳＦＥＴの製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記の目的を達成するために、本発明によれば、低濃度の第１導電型半導体基板上にゲート絶縁膜およびゲート電極を形成する段階と、ゲート電極をマスクとして第２導電型の不純物を半導体基板にイオン注入して第２導電型の低濃度のソース／ドレーン領域を、前記半導体基板内にゲート電極に対して対称的に形成する段階と、基板全面に絶縁膜を形成し異方性エッチングしてゲート電極の側壁にスペーサを形成する段階と、前記ゲート電極およびスペーサをマスクとして第２導電型の不純物を半導体基板にイオン注入して第２導電型の高濃度のソース／ドレーン領域を前記低濃度のソース／ドレーン領域に各々隣接するように形成する段階と、下部フォトレジスト、ＳＯＧ膜および上部フォトレジストの３重フォトレジスト膜を基板全面にわたって塗布する段階と、前記上部フォトレジストをフォトリソグラフィ工程によりパターニングする段階と、前記パターニングされた上部フォトレジストをマスクとしてＳＯＧ膜をパターニングする段階と、前記残存している上部フォトレジストを除去する段階と、前記パターニングされたＳＯＧ膜をマスクとして前記下部フォトレジストを厚さ方向に一部残すようにエッチングしてソース領域の方のスペーサとゲート電極の一部を露出させる段階と、前記露出されたスペーサを除去する段階と、第１導電型の不純物をスペーサの除去された部分のみを介して半導体基板にイオン注入して、低濃度のソース領域が形成された部分を完全にハロー領域とする段階と、残存しているＳＯＧ膜および下部フォトレジストを順次除去する段階と、を含むＬＤＤトランジスタの製造方法を提供する。
【００１６】
【実施例】
図６〜図１５は、非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。本発明の非対称ＨＳ−ＬＤＤ ＭＯＳＦＥＴ製造工程は、通常のＬＤＤ形成工程により低濃度の不純物領域と高濃度の不純物領域を有するソース／ドレーン領域を形成する段階と、通常のフォトエッチング工程とイオン注入工程によって領域のみに高濃度の不純物領域に隣接したｐ型ハロー領域を形成する段階とに大きく分けられる。
【００１７】
図６〜図９は、通常のＬＤＤ工程によりソース／ドレーン領域を形成する製造工程図である。図６に示すように、ｐ型半導体基板６１上にゲート絶縁膜６２を形成し、ポリシリコンを蒸着し、パターニングしてゲート電極６３を形成する。
図７に示すように、ゲート電極６３をマスクとしてｎ型不純物を基板６１に低濃度のイオンを注入してソース／ドレーン領域のためのｎ- 領域６４，６５を形成する。図８に示すように、基板全面に絶縁膜を形成した後、異方性エッチングしてゲート６３の側壁にスペーサ６６を形成する。
前記スペーサ６６とゲート電極６３をマスクとしてｎ型不純物を高濃度でイオン注入してｎ+ 領域６４，６５を図９に示すようにＬＤＤ構造を形成する。
【００１８】
図１０〜図１５は、通常のフォトエッチング工程、すなわち、ＴＬＲ工程を施してソース領域の方にｐ型ハロー領域を形成する工程を示すものである。
図１０に示すように、基板全面にわたってＴＬＲ（Ｔｒｉ−Ｌｅｖｅｌ Ｒｅｓｉｓｔ）工程により３重フォトレジスト膜６８を塗布する。３重フォトレジスト膜６８はフォトレジスト６８−１、ＳＯＧ膜６８−２および上部フォトレジスト６８−３の３重構造を有する。
【００１９】
図１１に示すように、３重フォトレジスト６８の中、上部フォトレジスト６８−３をフォトリスグラフィ工程でパターニングする。すなわち、ソース領域の側壁スペーサ６６−１を露出させるためのパターンとして上部フォトレジスト６８−３をパターニングする。
図１２に示すように、上部フォトレジスト６８−３をマスクとしてＳＯＧ膜６８−２をエッチングし、残存している上部フォトレジスト６８−３を除去する。図１２−図１３に示すように、ＳＯＧ膜６８−２をマスクとして下部フォトレジスト６８−１をドライエッチングする。ドライエッチング時に、エッチング終了点を適宜に選択してエッチング終了し、ソース領域の方のスペーサ６６−１を露出させる。すなわち、図示のように、下部フォトレジストを厚さ方向に一部残すようにエッチングしてソース領域の方のスペーサとゲート電極の一部を露出させる。
【００２０】
図１４に示すように、露出されたソース領域の方のスペーサ６６−１を除去し、イオン注入してスペーサ６６−１の除去された部分を介してＰ型不純物をイオン注入してｐ- 型ハロー領域６９を形成する。この時、ｐ- 型ハロー領域６９を形成するためのＰ型不純物のイオン注入工程は、そのドウズと注入エネルギーとを素子の構造に応じて最適化して行う。ｐ型ＭＯＳＦＥＴの場合にはｎ- 型ハロー領域を形成する。
【００２１】
最終的に残存している下部フォトレジスト６８−１とＳＯＧ膜６８−２を除去すれば、図１５に示すように、ドレーン領域は低濃度のｎ- 領域６８と高濃度のＬＤＤ構造を有し、ソース領域は単一の高濃度ｎ+ 領域６７と、パンチツールストッパとして前記高濃度のｎ+ 領域６７に隣接したｐ- 型ハロー領域６９を有する非対称のＨＳ−ＬＤＤ ＭＯＳＦＥＴを得ることになる。
従来構造では、ｐ型ハロー領域２６が図７に示すように、ソース領域であるｎ+ 領域２９を覆う構造で形成されているが、本発明ではｐ- 型ハロー領域６９が図１５に示すように、ソース領域であるｎ+ 領域６７に隣接して形成された構造を有する。
【００２２】
【発明の効果】
前述したように、本発明によれば、３重フォトレジストを用いたフォトエッチング工程とイオン注入工程にとによってパンチスルーストッパであるｐ- 型ハロー領域を形成することにより、別途の追加工程なくて従来よりずっと簡単な工程により、非対称のＨＳ−ＬＤＤ ＭＯＳＦＥＴを容易に製造することができる。
したがって、本発明は従来の非対称ＨＳ−ＬＤＤ ＭＯＳＦＥＴの長点である優れた短チャネル効果と、ホットキャリヤの信頼性および優れた電気的な動作特性をそのまま維持する一方、従来とは異なって、ハロー領域を形成するために傾斜イオン注入法を利用しないので、ウェーハ上に任意方向（いずれかの方向）に配列されたトランジスタの集積時にも有用に使用でき、ＶＬＳＩに適用する場合には集積度が増大する効果がある。
また、ハロー領域が高濃度のソース領域を覆わなくて、高濃度のソース領域に隣接するように形成されているので、従来よりソース領域の接合容量を減少させることができる。
したがって、本発明は３．５Ｖの電源電圧によって動作されるサブコータミクロン（０．２５μｍ）のチャネル長さを有するＭＯＳＦＥＴが具現される。
【図面の簡単な説明】
【図１】 従来のＤＩ−ＬＤＤ構造のＭＯＳＦＥＴ断面図である。
【図２】 従来の非対称ＨＳ−ＧＯＬＤ構造のＭＯＳＦＥＴの製造工程図である。
【図３】 図２の非対称ＨＳ−ＧＯＬＤ構造のＭＯＳＦＥＴにおける物理的ゲート長さの関数で示したＶT のグラフである。
【図４】 図２の非対称ＨＳ−ＧＯＬＤ構造のＭＯＳＦＥＴにおける物理的ゲート長さの関数で示したＶDSmax のグラフである。
【図５】 図２の非対称ＨＳ−ＧＯＬＤ構造のＭＯＳＦＥＴにおける物理的ゲート長さの関数で示したドレーンピーク電界のグラフである。
【図６】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図７】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図８】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図９】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図１０】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図１１】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図１２】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図１３】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図１４】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図１５】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【符号の説明】
６１ 半導体基板
６２ ゲート絶縁膜
６３ ゲート
６４，６５ 低濃度ソース／ドレーン領域
６６ スペーサ
６７，６８ 高濃度ソース／ドレーン領域
６９ ３重フォトレジスト
７０ ハロー領域
【産業上の利用分野】
本発明は、トランジスタの製造方法に関し、特にディープサブミクロン（Ｄｅｅｐ Ｓｕｂｍｉｃｒｏｎ）の短チャネル効果とホットキャリヤ効果とを共に解決できる非対称の構造のＬＤＤ（Ａｓｙｍｍｅｒｔｒｉｃａｌ ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）トランジスタに関する。
【０００２】
【従来の技術】
従来、ＭＯＳＦＥＴをディープサブミクロンの大きさに縮小（ｓｃａｌｅ ｄｏｗｎ）するにあたって、発生される短チャネル効果を解決するための方法としてソース／ドレーン領域を浅い接合で形成する方法、ゲート酸化膜の厚さを薄く形成する方法、またはチャネルイオンを基板に深くイオン注入する方法等が提案された。
【０００３】
しかし、上述した方法はディープサブミクロンＭＯＳＦＥＴにおいて、短チャネル効果は解決したが、ホットキャリヤ効果を招来する問題点があった。
すなわち、上記方法により短チャネル効果を解決する場合、ゲート電極のエッジ部分において高電界に形成されてホットキャリヤが発生され、この発生されたホットキャリヤによってＭＯＳＦＥＴの動作特性の低下および寿命短縮をもたらす問題点があった。
短チャネル効果を減少させるための他の方法として、バルク（Ｂｕｌｋ）、すなわち、基板の濃度を高くドーピングさせる方法があった。ＭＯＳＦＥＴのソース／ドレーン領域の接合容量は不純物のドーピング濃度に比例して増加するので、前述した方法は高くドーピングされた不純物濃度によってソース／ドレーン領域の接合容量の増加をもたらす問題点があった。
したがって、サブミクロンＭＯＳＦＥＴを設計することにあたって、短チャネル効果およびホットキャリヤ効果を根源的に解決しなければならない。
【０００４】
短チャネル効果およびホットキャリヤ効果を解決するために、種々構造のＭＯＳＦＥＴが提案された。１μｍのチャネル長を有するＭＯＳＦＥＴのホットキャリヤ効果を減少させるために、ドレーン領域が高くドーピングされた不純物領域と、この不純物領域に隣接した低くドーピングされた不純物領域の二重構造を有するＬＤＤ ＭＯＳＦＥＴが最初に提案された。
そして、ＬＤＤ ＭＯＳＦＥＴから発生される問題点を改善させるために、ＤＩ−ＬＤＤ（Ｄｏｕｂｌｅ Ｉｎｐｌａｎｔｅｄ−ＬＤＤ）が提案された。このＤＩ−ＬＤＤは０．６μｍ程度のチャネル長を有するＭＯＳＦＥＴのパンチスルーを保持し、しきい値を向上させるためのものである。
【０００５】
図１は従来のＤＩ−ＬＤＤ構造のＭＯＳＦＥＴ断面図である。Ｄｉ−ＬＤＤ ＭＯＳＦＥＴは、基板上にｎ領域とｎ+ 領域１４，１６および１５，１７のソース／ドレーン領域が形成され、チャネル領域上にゲート絶縁膜１２とゲート酸化膜１３が形成された通常のＬＤＤ ＭＯＳＦＥＴに前記ソース／ドレーン領域を覆うようにｐ型領域１８，１９が形成された構造を有する。
【０００６】
このＬＤＤ ＭＯＳＦＥＴは、ソース領域のためのｎ+ 領域１４およびｎ領域１６を、ｐ型ハロー領域１８が覆い、ドレーン領域のためのｎ+ 領域１５およびｎ領域１７をｐ型領域１９が覆うようにして、構造的に対称をなし、また電気的にも対称的な動作特性を有する。
【０００７】
しかしながら、Ｄｉ−ＬＤＤ ＭＯＳＦＥＴは、チャネル長さが短くなればなるほどパンチスルーを維持するために、パンチスルーストッパであるｐ型ハロー領域１８，１９の濃度を増加させなければならない。
これによって、ドレーン領域の電界が増加してブレーキダウン（Ｂｒｅａｋｅ−ｄｏｗｎ）特性およびホットキャリヤの信頼性が悪化されるので、チャネル長さが０．２５μｍ以下のＭＯＳＦＥＴにはＤＩ−ＬＤＤ構造を適用することができない不具合があった。
また、ＤＩ−ＬＤＤ構造のＭＯＳＦＥＴは、ソース／ドレーン領域を覆うｐ型ハロー領域１８，１９の不純物の濃度増加は、前述したようにソース領域とドレーン領域との接合容量を増加して素子の動作特性は低下させる不具合があった。
【０００８】
近年、ドレーン領域では、ゲートにオーバラップされたＧＯＬＤ（Ｇａｔｅ−Ｏｖｅｒｌａｐｅｄ ＬＤＤ）が形成され、ソース領域では、ソース領域とは反対の導電型を有するハロー領域が形成された非対称ＨＳ−ＧＯＬＤ（Ａｓｙｍｍｅｒｔｒｙ Ｈａｌｏ Ｓｏｕｒｃｅ Ｇａｔｅ−Ｏｖｅｒｌａｐｅｄ ＬＤＤ）ＭＯＳＦＥＴが提案された。
この非対称ＨＳ−ＧＯＬＤ ＭＯＳＦＥＴは、Ｂｕｔｉ ｅｔ ａｌ．，ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ，Ｖｏｌ．３８，Ｎｏ．８，ｐｐ１７５７〜１９９１．によく開示されている。
【０００９】
図２は従来の非対称ＨＳ−ＧＯＬＤ ＭＯＳＦＥＴの製造工程図である。従来の非対称ＨＳ−ＧＯＬＤ ＭＯＳＦＥＴを製造する工程は次の通りである。
まず、ｐ型基板２１上にしきい値電圧ＶT を調節するためのイオン注入を実施する。基板２１上にゲート酸化膜２２を形成し、その上にポリシリコン膜を蒸着しパターニングしてゲート２３を形成する。
ついで、ＣＶＤ酸化膜２４を基板全面に薄く蒸着する。傾斜イオン注入法を利用してｎ型不純物を、大きい傾斜角度φでイオンを注入してｎ領域２５をＬＡＩＴＤ（Ｌａｒｇｅ−Ｔｉｌｔ Ｉｍｐｌａｎｔｅｄ Ｄｒａｉｎ）領域に形成する。
【００１０】
同様に、傾斜イオン注入法を利用してｐ型不純物を大きい傾斜角度αでイオンを注入してｐ型ハロー領域２６を形成する（図２（Ａ）参照）。酸化膜を基板全面に形成し、異方性エッチングでゲート２３の側壁にスペーサ２７を形成する。
【００１１】
通常のイオン注入法によりｎ型不純物を高濃度で注入してソース領域のためのｎ+ 領域２９とドレーン領域のためのｎ+ 領域２８を形成する。ついでタングステンシリサイド（ＴｉＳｉ2） ３０を形成する（図２（Ｂ）参照）。
これにより、ソース領域のみにパンチスルーストッパであるｐ型ハロー領域２６が形成され、ドレーン領域は通常のＬＳＳ構造で形成された従来の非対称ＨＳ−ＧＯＬＤ ＭＯＳＦＥＴは、ソース領域とドレーン領域を電気的な非対称構造のドーピングプロフィル（Ｄｏｐｉｎｇ ｐｒｏｆｉｌｅ）を最適化させることにより、パンチスルー抵抗性およびホットキャリヤの信頼性を共に満足させることができる。
【００１２】
ソース領域における不要なＬＤＤ構造を排除されるので、ソース領域の直列抵抗と、オーバラップ容量を減少させ、ドレーン領域におけるｐ型ハロー領域の排除によってドレーン領域の接合容量を減少することにより、回路の動作能力が向上される。
【００１３】
図３〜図５は、従来の非対称ＨＳ−ＧＯＬＤ ＭＯＳＦＥＴの特性を示すものである。図３を参照すれば、優れたＶTsat（Ｓａｔｕｒａｔｉｏｎ ｔｈｒｅｓｈｏｌｄ）の特性を示し、図４および図５を参照すれば、ＶDSmax （Ｉsub ＝１μｍ／μｍ）は従来より約０．７Ｖほど高いものを示している。
【００１４】
【発明が解決しようとする課題】
しかし、傾斜イオン注入法は、一定方向のみにイオンを注入することができるから、ウェーハ上に一定方向、すなわち一方向に配列されたトランジスタを製造する場合にだけ適用が可能であり、任意方向に配列されたトランジスタを製造する場合には適用が不能であるという問題点があった。
また、傾斜イオン注入法を用いる場合にはウェーハ上に一定方向のみにトランジスタを配列しなければならないので、ウェーハ上に集積できるトランジスタ数は限定されることとなって、実際のＶＬＳＩ製造の際、集積度が著しく減少される問題点があった。
本発明の目的は、傾斜イオン注入法の代わりにフォトエッチング工程を利用することにより、従来方法より集積度を向上させ、ソース領域の接合容量を減少して素子特性を向上させることができる非対称ＨＳ−ＬＤＤ ＭＯＳＦＥＴの製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記の目的を達成するために、本発明によれば、低濃度の第１導電型半導体基板上にゲート絶縁膜およびゲート電極を形成する段階と、ゲート電極をマスクとして第２導電型の不純物を半導体基板にイオン注入して第２導電型の低濃度のソース／ドレーン領域を、前記半導体基板内にゲート電極に対して対称的に形成する段階と、基板全面に絶縁膜を形成し異方性エッチングしてゲート電極の側壁にスペーサを形成する段階と、前記ゲート電極およびスペーサをマスクとして第２導電型の不純物を半導体基板にイオン注入して第２導電型の高濃度のソース／ドレーン領域を前記低濃度のソース／ドレーン領域に各々隣接するように形成する段階と、下部フォトレジスト、ＳＯＧ膜および上部フォトレジストの３重フォトレジスト膜を基板全面にわたって塗布する段階と、前記上部フォトレジストをフォトリソグラフィ工程によりパターニングする段階と、前記パターニングされた上部フォトレジストをマスクとしてＳＯＧ膜をパターニングする段階と、前記残存している上部フォトレジストを除去する段階と、前記パターニングされたＳＯＧ膜をマスクとして前記下部フォトレジストを厚さ方向に一部残すようにエッチングしてソース領域の方のスペーサとゲート電極の一部を露出させる段階と、前記露出されたスペーサを除去する段階と、第１導電型の不純物をスペーサの除去された部分のみを介して半導体基板にイオン注入して、低濃度のソース領域が形成された部分を完全にハロー領域とする段階と、残存しているＳＯＧ膜および下部フォトレジストを順次除去する段階と、を含むＬＤＤトランジスタの製造方法を提供する。
【００１６】
【実施例】
図６〜図１５は、非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。本発明の非対称ＨＳ−ＬＤＤ ＭＯＳＦＥＴ製造工程は、通常のＬＤＤ形成工程により低濃度の不純物領域と高濃度の不純物領域を有するソース／ドレーン領域を形成する段階と、通常のフォトエッチング工程とイオン注入工程によって領域のみに高濃度の不純物領域に隣接したｐ型ハロー領域を形成する段階とに大きく分けられる。
【００１７】
図６〜図９は、通常のＬＤＤ工程によりソース／ドレーン領域を形成する製造工程図である。図６に示すように、ｐ型半導体基板６１上にゲート絶縁膜６２を形成し、ポリシリコンを蒸着し、パターニングしてゲート電極６３を形成する。
図７に示すように、ゲート電極６３をマスクとしてｎ型不純物を基板６１に低濃度のイオンを注入してソース／ドレーン領域のためのｎ- 領域６４，６５を形成する。図８に示すように、基板全面に絶縁膜を形成した後、異方性エッチングしてゲート６３の側壁にスペーサ６６を形成する。
前記スペーサ６６とゲート電極６３をマスクとしてｎ型不純物を高濃度でイオン注入してｎ+ 領域６４，６５を図９に示すようにＬＤＤ構造を形成する。
【００１８】
図１０〜図１５は、通常のフォトエッチング工程、すなわち、ＴＬＲ工程を施してソース領域の方にｐ型ハロー領域を形成する工程を示すものである。
図１０に示すように、基板全面にわたってＴＬＲ（Ｔｒｉ−Ｌｅｖｅｌ Ｒｅｓｉｓｔ）工程により３重フォトレジスト膜６８を塗布する。３重フォトレジスト膜６８はフォトレジスト６８−１、ＳＯＧ膜６８−２および上部フォトレジスト６８−３の３重構造を有する。
【００１９】
図１１に示すように、３重フォトレジスト６８の中、上部フォトレジスト６８−３をフォトリスグラフィ工程でパターニングする。すなわち、ソース領域の側壁スペーサ６６−１を露出させるためのパターンとして上部フォトレジスト６８−３をパターニングする。
図１２に示すように、上部フォトレジスト６８−３をマスクとしてＳＯＧ膜６８−２をエッチングし、残存している上部フォトレジスト６８−３を除去する。図１２−図１３に示すように、ＳＯＧ膜６８−２をマスクとして下部フォトレジスト６８−１をドライエッチングする。ドライエッチング時に、エッチング終了点を適宜に選択してエッチング終了し、ソース領域の方のスペーサ６６−１を露出させる。すなわち、図示のように、下部フォトレジストを厚さ方向に一部残すようにエッチングしてソース領域の方のスペーサとゲート電極の一部を露出させる。
【００２０】
図１４に示すように、露出されたソース領域の方のスペーサ６６−１を除去し、イオン注入してスペーサ６６−１の除去された部分を介してＰ型不純物をイオン注入してｐ- 型ハロー領域６９を形成する。この時、ｐ- 型ハロー領域６９を形成するためのＰ型不純物のイオン注入工程は、そのドウズと注入エネルギーとを素子の構造に応じて最適化して行う。ｐ型ＭＯＳＦＥＴの場合にはｎ- 型ハロー領域を形成する。
【００２１】
最終的に残存している下部フォトレジスト６８−１とＳＯＧ膜６８−２を除去すれば、図１５に示すように、ドレーン領域は低濃度のｎ- 領域６８と高濃度のＬＤＤ構造を有し、ソース領域は単一の高濃度ｎ+ 領域６７と、パンチツールストッパとして前記高濃度のｎ+ 領域６７に隣接したｐ- 型ハロー領域６９を有する非対称のＨＳ−ＬＤＤ ＭＯＳＦＥＴを得ることになる。
従来構造では、ｐ型ハロー領域２６が図７に示すように、ソース領域であるｎ+ 領域２９を覆う構造で形成されているが、本発明ではｐ- 型ハロー領域６９が図１５に示すように、ソース領域であるｎ+ 領域６７に隣接して形成された構造を有する。
【００２２】
【発明の効果】
前述したように、本発明によれば、３重フォトレジストを用いたフォトエッチング工程とイオン注入工程にとによってパンチスルーストッパであるｐ- 型ハロー領域を形成することにより、別途の追加工程なくて従来よりずっと簡単な工程により、非対称のＨＳ−ＬＤＤ ＭＯＳＦＥＴを容易に製造することができる。
したがって、本発明は従来の非対称ＨＳ−ＬＤＤ ＭＯＳＦＥＴの長点である優れた短チャネル効果と、ホットキャリヤの信頼性および優れた電気的な動作特性をそのまま維持する一方、従来とは異なって、ハロー領域を形成するために傾斜イオン注入法を利用しないので、ウェーハ上に任意方向（いずれかの方向）に配列されたトランジスタの集積時にも有用に使用でき、ＶＬＳＩに適用する場合には集積度が増大する効果がある。
また、ハロー領域が高濃度のソース領域を覆わなくて、高濃度のソース領域に隣接するように形成されているので、従来よりソース領域の接合容量を減少させることができる。
したがって、本発明は３．５Ｖの電源電圧によって動作されるサブコータミクロン（０．２５μｍ）のチャネル長さを有するＭＯＳＦＥＴが具現される。
【図面の簡単な説明】
【図１】 従来のＤＩ−ＬＤＤ構造のＭＯＳＦＥＴ断面図である。
【図２】 従来の非対称ＨＳ−ＧＯＬＤ構造のＭＯＳＦＥＴの製造工程図である。
【図３】 図２の非対称ＨＳ−ＧＯＬＤ構造のＭＯＳＦＥＴにおける物理的ゲート長さの関数で示したＶT のグラフである。
【図４】 図２の非対称ＨＳ−ＧＯＬＤ構造のＭＯＳＦＥＴにおける物理的ゲート長さの関数で示したＶDSmax のグラフである。
【図５】 図２の非対称ＨＳ−ＧＯＬＤ構造のＭＯＳＦＥＴにおける物理的ゲート長さの関数で示したドレーンピーク電界のグラフである。
【図６】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図７】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図８】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図９】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図１０】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図１１】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図１２】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図１３】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図１４】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【図１５】 本発明の非対称ＨＳ−ＬＤＤ構造のＭＯＳＦＥＴにおける製造工程図である。
【符号の説明】
６１ 半導体基板
６２ ゲート絶縁膜
６３ ゲート
６４，６５ 低濃度ソース／ドレーン領域
６６ スペーサ
６７，６８ 高濃度ソース／ドレーン領域
６９ ３重フォトレジスト
７０ ハロー領域
Claims (1)
- 第１導電型の低濃度の半導体基板上にゲート絶縁膜およびゲート電極を形成する段階と、
第２導電型の不純物を、ゲート電極をマスクとして半導体基板にイオン注入して第２導電型の低濃度のソース／ドレーン領域を、前記半導体基板内にゲート電極に対して対称的に形成する段階と、
基板全面に絶縁膜を形成し、異方性エッチングしてゲート電極の側壁にスペーサを形成する段階と、
ゲート電極およびスペーサをマスクとして第２導電型の不純物を半導体基板にイオン注入して第２導電型の高濃度のソース／ドレーン領域を前記低濃度のソース／ドレーン領域に各々隣接するように形成する段階と、
下部フォトレジスト、ＳＯＧ膜および上部フォトレジストの３重フォトレジスト膜を基板全面にわたって塗布する段階と、
前記上部フォトレジストをフォトリソグラフィ工程によりパターニングする段階と、
前記パターニングされた上部フォトレジストをマスクとしてＳＯＧ膜をパターニングする段階と、
前記残存している上部フォトレジストを除去する段階と、
前記パターニングされたＳＯＧ膜をマスクとして前記下部フォトレジストを厚さ方向に一部残すようにエッチングしてソース領域の方のスペーサとゲート電極の一部を露出させる段階と、
前記露出されたスペーサを除去する段階と、
第１導電型の不純物をスペーサの除去された部分のみを介して半導体基板にイオン注入して、低濃度のソース領域が形成された部分を完全にハロー領域とする段階と、
残存しているＳＯＧ膜および下部フォトレジストを順次除去する段階と、
を含むことを特徴とするＬＤＤトランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93008297A KR960014718B1 (en) | 1993-05-14 | 1993-05-14 | Method of manufacturing transistor |
| KR8297/1993 | 1993-05-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06333942A JPH06333942A (ja) | 1994-12-02 |
| JP3640406B2 true JP3640406B2 (ja) | 2005-04-20 |
Family
ID=19355404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30970693A Expired - Lifetime JP3640406B2 (ja) | 1993-05-14 | 1993-11-17 | トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5364807A (ja) |
| JP (1) | JP3640406B2 (ja) |
| KR (1) | KR960014718B1 (ja) |
| DE (1) | DE4344285B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876460A (zh) * | 2015-12-11 | 2017-06-20 | 中芯国际集成电路制造(上海)有限公司 | 具有不对称结构的晶体管的形成方法 |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3221766B2 (ja) * | 1993-04-23 | 2001-10-22 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| DE4417154C2 (de) * | 1993-05-20 | 1998-07-02 | Gold Star Electronics | Dünnfilmtransistor und Verfahren zu deren Herstellung |
| US5650340A (en) * | 1994-08-18 | 1997-07-22 | Sun Microsystems, Inc. | Method of making asymmetric low power MOS devices |
| KR0137815B1 (ko) * | 1994-12-16 | 1998-06-01 | 문정환 | 반도체 mosfet 제조방법 |
| US5744372A (en) | 1995-04-12 | 1998-04-28 | National Semiconductor Corporation | Fabrication of complementary field-effect transistors each having multi-part channel |
| KR960042942A (ko) * | 1995-05-04 | 1996-12-21 | 빈센트 비.인그라시아 | 반도체 디바이스 형성 방법 |
| US5597746A (en) * | 1995-08-09 | 1997-01-28 | Micron Technology, Inc. | Method of forming field effect transistors relative to a semiconductor substrate and field effect transistors produced according to the method |
| US6127700A (en) * | 1995-09-12 | 2000-10-03 | National Semiconductor Corporation | Field-effect transistor having local threshold-adjust doping |
| US5744840A (en) * | 1995-11-20 | 1998-04-28 | Ng; Kwok Kwok | Electrostatic protection devices for protecting semiconductor integrated circuitry |
| US5705439A (en) * | 1996-04-22 | 1998-01-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Method to make an asymmetrical LDD structure for deep sub-micron MOSFETS |
| US5874340A (en) * | 1996-07-17 | 1999-02-23 | Advanced Micro Devices, Inc. | Method for fabrication of a non-symmetrical transistor with sequentially formed gate electrode sidewalls |
| US5672531A (en) * | 1996-07-17 | 1997-09-30 | Advanced Micro Devices, Inc. | Method for fabrication of a non-symmetrical transistor |
| US5811338A (en) * | 1996-08-09 | 1998-09-22 | Micron Technology, Inc. | Method of making an asymmetric transistor |
| US5759897A (en) * | 1996-09-03 | 1998-06-02 | Advanced Micro Devices, Inc. | Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region |
| US5677224A (en) | 1996-09-03 | 1997-10-14 | Advanced Micro Devices, Inc. | Method of making asymmetrical N-channel and P-channel devices |
| US5877050A (en) * | 1996-09-03 | 1999-03-02 | Advanced Micro Devices, Inc. | Method of making N-channel and P-channel devices using two tube anneals and two rapid thermal anneals |
| US6051471A (en) * | 1996-09-03 | 2000-04-18 | Advanced Micro Devices, Inc. | Method for making asymmetrical N-channel and symmetrical P-channel devices |
| US6160277A (en) * | 1996-10-28 | 2000-12-12 | Micron Technology, Inc. | Field effect transistor assemblies and transistor gate block stacks |
| US5789298A (en) * | 1996-11-04 | 1998-08-04 | Advanced Micro Devices, Inc. | High performance mosfet structure having asymmetrical spacer formation and method of making the same |
| US5834355A (en) * | 1996-12-31 | 1998-11-10 | Intel Corporation | Method for implanting halo structures using removable spacer |
| US6027978A (en) * | 1997-01-28 | 2000-02-22 | Advanced Micro Devices, Inc. | Method of making an IGFET with a non-uniform lateral doping profile in the channel region |
| US5899719A (en) * | 1997-02-14 | 1999-05-04 | United Semiconductor Corporation | Sub-micron MOSFET |
| US5923982A (en) * | 1997-04-21 | 1999-07-13 | Advanced Micro Devices, Inc. | Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps |
| US5763312A (en) * | 1997-05-05 | 1998-06-09 | Vanguard International Semiconductor Corporation | Method of fabricating LDD spacers in MOS devices with double spacers and device manufactured thereby |
| US5736446A (en) * | 1997-05-21 | 1998-04-07 | Powerchip Semiconductor Corp. | Method of fabricating a MOS device having a gate-side air-gap structure |
| US6004849A (en) * | 1997-08-15 | 1999-12-21 | Advanced Micro Devices, Inc. | Method of making an asymmetrical IGFET with a silicide contact on the drain without a silicide contact on the source |
| US5904529A (en) * | 1997-08-25 | 1999-05-18 | Advanced Micro Devices, Inc. | Method of making an asymmetrical IGFET and providing a field dielectric between active regions of a semiconductor substrate |
| US6096588A (en) * | 1997-11-01 | 2000-08-01 | Advanced Micro Devices, Inc. | Method of making transistor with selectively doped channel region for threshold voltage control |
| US6153477A (en) * | 1998-04-14 | 2000-11-28 | Advanced Micro Devices, Inc. | Ultra short transistor channel length formed using a gate dielectric having a relatively high dielectric constant |
| US6087219A (en) * | 1998-06-19 | 2000-07-11 | Taiwan Semiconductor Manufacturing Company | Highly reliable flash memory structure with halo source |
| US6255174B1 (en) * | 1999-06-15 | 2001-07-03 | Advanced Micro Devices, Inc. | Mos transistor with dual pocket implant |
| US6686629B1 (en) * | 1999-08-18 | 2004-02-03 | International Business Machines Corporation | SOI MOSFETS exhibiting reduced floating-body effects |
| US6797576B1 (en) | 2000-03-31 | 2004-09-28 | National Semiconductor Corporation | Fabrication of p-channel field-effect transistor for reducing junction capacitance |
| US7145191B1 (en) | 2000-03-31 | 2006-12-05 | National Semiconductor Corporation | P-channel field-effect transistor with reduced junction capacitance |
| US6548842B1 (en) | 2000-03-31 | 2003-04-15 | National Semiconductor Corporation | Field-effect transistor for alleviating short-channel effects |
| US6566204B1 (en) | 2000-03-31 | 2003-05-20 | National Semiconductor Corporation | Use of mask shadowing and angled implantation in fabricating asymmetrical field-effect transistors |
| US6518135B1 (en) | 2001-09-24 | 2003-02-11 | Integrated Device Technology, Inc. | Method for forming localized halo implant regions |
| JP2004260132A (ja) * | 2003-02-05 | 2004-09-16 | Nec Electronics Corp | 半導体装置の製造方法 |
| US7274076B2 (en) * | 2003-10-20 | 2007-09-25 | Micron Technology, Inc. | Threshold voltage adjustment for long channel transistors |
| DE10352785A1 (de) | 2003-11-12 | 2005-06-02 | Infineon Technologies Ag | Speichertransistor und Speichereinheit mit asymmetrischem Kanaldotierbereich |
| US7419863B1 (en) | 2005-08-29 | 2008-09-02 | National Semiconductor Corporation | Fabrication of semiconductor structure in which complementary field-effect transistors each have hypoabrupt body dopant distribution below at least one source/drain zone |
| US7642574B2 (en) * | 2005-08-29 | 2010-01-05 | National Semiconductor Corporation | Semiconductor architecture having field-effect transistors especially suitable for analog applications |
| US7838369B2 (en) | 2005-08-29 | 2010-11-23 | National Semiconductor Corporation | Fabrication of semiconductor architecture having field-effect transistors especially suitable for analog applications |
| US8822293B2 (en) * | 2008-03-13 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned halo/pocket implantation for reducing leakage and source/drain resistance in MOS devices |
| US8957462B2 (en) | 2010-12-09 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an N-type transistor with an N-type semiconductor containing nitrogen as a gate |
| US8513773B2 (en) | 2011-02-02 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Capacitor and semiconductor device including dielectric and N-type semiconductor |
| US9001564B2 (en) | 2011-06-29 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method for driving the same |
| US9231102B2 (en) * | 2013-08-29 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company Limited | Asymmetric semiconductor device |
| JP2018125518A (ja) * | 2017-02-03 | 2018-08-09 | ソニーセミコンダクタソリューションズ株式会社 | トランジスタ、製造方法 |
| US20200220013A1 (en) * | 2018-12-19 | 2020-07-09 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Semiconductor structure and method of forming thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671971A (en) * | 1979-11-16 | 1981-06-15 | Fujitsu Ltd | Mos integrated circuit system and preparation method thereof |
| DD244853A1 (de) * | 1985-12-24 | 1987-04-15 | Erfurt Mikroelektronik | Mis-transistor und verfahren zu seiner herstellung |
| DD279351A1 (de) * | 1989-01-02 | 1990-05-30 | Dresden Mikroelektronik | Verfahren zur herstellung von kurzkanaltransistoren |
| USH986H (en) * | 1989-06-09 | 1991-11-05 | International Business Machines Corporation | Field effect-transistor with asymmetrical structure |
| EP0416141A1 (de) * | 1989-09-04 | 1991-03-13 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines FET mit asymmetrisch angeordnetem Gate-Bereich |
| JP2786307B2 (ja) * | 1990-04-19 | 1998-08-13 | 三菱電機株式会社 | 電界効果トランジスタ及びその製造方法 |
| US5063172A (en) * | 1990-06-28 | 1991-11-05 | National Semiconductor Corporation | Manufacture of a split-gate EPROM cell using polysilicon spacers |
| JPH04115538A (ja) * | 1990-09-05 | 1992-04-16 | Mitsubishi Electric Corp | 半導体装置 |
-
1993
- 1993-05-14 KR KR93008297A patent/KR960014718B1/ko not_active IP Right Cessation
- 1993-10-12 US US08/134,376 patent/US5364807A/en not_active Expired - Fee Related
- 1993-11-17 JP JP30970693A patent/JP3640406B2/ja not_active Expired - Lifetime
- 1993-12-23 DE DE4344285A patent/DE4344285B4/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876460A (zh) * | 2015-12-11 | 2017-06-20 | 中芯国际集成电路制造(上海)有限公司 | 具有不对称结构的晶体管的形成方法 |
| CN106876460B (zh) * | 2015-12-11 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 具有不对称结构的晶体管的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4344285B4 (de) | 2004-04-15 |
| KR960014718B1 (en) | 1996-10-19 |
| JPH06333942A (ja) | 1994-12-02 |
| DE4344285A1 (de) | 1994-11-17 |
| US5364807A (en) | 1994-11-15 |
| KR940027104A (ko) | 1994-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3640406B2 (ja) | トランジスタの製造方法 | |
| US6518138B2 (en) | Method of forming Self-aligned lateral DMOS with spacer drift region | |
| US5413949A (en) | Method of making self-aligned MOSFET | |
| US6551870B1 (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
| JP3049492B2 (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR100506055B1 (ko) | 반도체 소자의 트랜지스터 및 그의 제조 방법 | |
| JP2929432B2 (ja) | 半導体デバイス製造方法 | |
| JP3057439B2 (ja) | 半導体デバイスの製造方法 | |
| JPH08125180A (ja) | 半導体装置およびその製造方法 | |
| JP2519608B2 (ja) | 半導体装置およびその製造方法 | |
| JP2952570B2 (ja) | 半導体デバイスの製造方法 | |
| KR100375600B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| JPH0773128B2 (ja) | 半導体装置の製造方法 | |
| JPH02196434A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP4439678B2 (ja) | 半導体装置の製造方法 | |
| JPH0828501B2 (ja) | 半導体装置の製造方法 | |
| US5969394A (en) | Method and structure for high aspect gate and short channel length insulated gate field effect transistors | |
| KR100226770B1 (ko) | 반도체 소자의 제조방법 | |
| US5929496A (en) | Method and structure for channel length reduction in insulated gate field effect transistors | |
| KR960013947B1 (ko) | 저농도 드레인(ldd) 영역을 갖는 모스(mos) 트랜지스터 제조방법 | |
| US7186603B2 (en) | Method of forming notched gate structure | |
| JP2896960B2 (ja) | 半導体素子及びその製造方法 | |
| JP2000077659A (ja) | 半導体素子 | |
| JPS63305566A (ja) | 半導体装置およびその製造方法 | |
| JP2500689B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |