CN106876460A - 具有不对称结构的晶体管的形成方法 - Google Patents
具有不对称结构的晶体管的形成方法 Download PDFInfo
- Publication number
- CN106876460A CN106876460A CN201510926288.XA CN201510926288A CN106876460A CN 106876460 A CN106876460 A CN 106876460A CN 201510926288 A CN201510926288 A CN 201510926288A CN 106876460 A CN106876460 A CN 106876460A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- transistor
- mask structure
- forming method
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 104
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 67
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 34
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种具有不对称结构的晶体管的形成方法，所述方法包括：提供基底，所述基底上具有第一半导体层和位于所述第一半导体层上的第二半导体层；形成覆盖部分所述第二半导体层的第一掩膜结构，在所述第一掩膜结构的第一侧形成第二掩膜结构；对所述第一掩膜结构和所述第二掩膜结构暴露出的第二半导体层进行刻蚀，直至暴露出所述第一半导体层的表面，剩余的第二半导体层构成衬垫层；在所述第一掩膜结构的与所述第一侧相对的第二侧形成侧墙结构；去除所述第二掩膜结构，在所述第一掩膜结构第一侧的衬垫层上形成漏极接触结构，在所述第一掩膜结构第二侧的第一半导体层上形成源极接触结构。本发明形成的具有不对称结构的晶体管的漏电流小。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种具有不对称结构的晶体管的形成方法。
背景技术
III-V族化合物由于具有稳定性好、有效质量小、电子迁移率高、以及光吸收系数较高等优点，被广泛地应用于光电器件中。
常见的GaAs材料的电子迁移率比Si的电子迁移率大五倍，禁带宽度为1.42eV，InAs材料的电子迁移率则比Si的电子迁移率要大25倍，禁带宽度为0.36V。综合考虑电子迁移率和禁带宽度，通常把三元化合物InGaAs作为n型半导体器件的沟道材料。例如，利用AlGaAs/InGaAs异质结构及InGaAs沟道二维电子气(2DEG)特性研制的赝晶高电子迁移率晶体管已在微波接收系统中得到了应用。
虽然现有技术对InGaAs MOSFET做了许多研究工作，但是现有技术形成的InGaAs MOSFET的性能仍然有待提高。
发明内容
本发明解决的问题是现有技术形成的半导体器件的性能不佳。
为解决上述问题，本发明实施例提供了一种具有不对称结构的晶体管的形成方法，所述方法包括：提供基底，所述基底上具有第一半导体层和位于所述第一半导体层上的第二半导体层；形成覆盖部分所述第二半导体层的第一掩膜结构，在所述第一掩膜结构的第一侧形成第二掩膜结构；对所述第一掩膜结构和所述第二掩膜结构暴露出的第二半导体层进行刻蚀，直至暴露出所述第一半导体层的表面，剩余的第二半导体层构成衬垫层；在所述第一掩膜结构的与所述第一侧相对的第二侧形成侧墙结构；去除所述第二掩膜结构，在所述第一掩膜结构第一侧的衬垫层上形成漏极接触结构，在所述第一掩膜结构第二侧的第一半导体层上形成源极接触结构。
可选地，所述具有不对称结构的晶体管的形成方法还包括：去除所述第一掩膜结构和所述侧墙结构，在所述源极接触结构和漏极接触结构中间形成凹槽，所述凹槽暴露出部分所述第一半导体层和部分所述衬垫层；形成覆盖所述凹槽底部和侧壁的栅介质层；在所述栅介质层上形成填充所述凹槽的栅电极层。
可选地，所述具有不对称结构的晶体管的形成方法还包括：在去除所述第一掩膜结构和所述侧墙结构后，对所述凹槽暴露出的衬垫层进行刻蚀，使所述凹槽暴露出的衬垫层的宽度减小。
可选地，刻蚀所述第二半导体层包括：采用低功率氧等离子体对所述第二半导体层进行氧化；在氧化后采用硫酸溶液刻蚀所述第二半导体层。
可选地，所述第二半导体层为未掺杂半导体层。
可选地，所述第二半导体层的禁带宽度大于所述第一半导体层的禁带宽度。
可选地，所述基底的材料为InP，所述第一半导体层的材料为InGaAs，所述第二半导体层的材料为InP。
可选地，在所述基底和所述第一半导体层之间还具有过渡层，所述过渡层的材料为InAlAs。
可选地，所述第一掩膜结构的材料包括氢倍半硅氧烷材料。
可选地，所述漏极接触结构和所述源极接触结构包括InGaAs材料层和位于所述InGaAs材料层上InP材料层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例形成具有不对称结构的晶体管的方法中，在用于形成沟道区域的第一半导体层上形成了第二半导体层，并通过第一掩膜结构和第二掩膜结构定义出栅极结构区域，刻蚀去除源区的第二半导体层和沟道区域的部分第二半导体层，剩余第二半导体层构成衬垫层，接着，在所述第一掩膜结构的第一侧和第二侧分别形成漏极接触结构和源极接触结构。由于本发明实施例的方法中，在漏区上形成了衬垫层，可以有效减小漏区高电场强度下的碰撞电离现象的发生，从而减小了晶体管漏电流。
附图说明
图1至图10示出了本发明一实施例的具有不对称结构的晶体管的形成方法中所形成的中间结构的示意图。
具体实施方式
由背景技术可知，现有技术形成的半导体器件的性能仍然有待提高。
本发明的发明人研究了现有技术形成的InGaAs MOSFET，发现其漏电流较大。发明人进一步研究发现现有技术形成的InGaAs MOSFET漏电流较大的原因在于：首先，沟道长度的缩小使得沟道区的横向电场增大，当沟道长度减小而保持电源电压不变时，沟道区靠近漏端附件的最大电场增加，随着载流子从源向漏移动，在漏端高电场区将得到足够的动能，引起碰撞电离(impactionization)；进一步地，由于InGaAs材料的禁带宽度小于Si材料，带间隧穿电压更小，使得碰撞电离更容易发生。正是上述原因导致了InGaAs MOSFET具有较高的漏电流。
基于以上研究，本发明实施例提供了一种具有不对称结构的晶体管的形成方法。所述方法在用于形成沟道区域的第一半导体层上形成了第二半导体层，并通过第一掩膜结构和第二掩膜结构定义出栅极结构区域，刻蚀去除源区的第二半导体层和沟道区域的部分第二半导体层，剩余第二半导体层构成衬垫层，接着，在源区一侧的第一半导体层上形成源极接触结构以及在漏区一侧的衬垫层上形成漏极接触结构，从而形成了具有不对称结构的晶体管结构。由于在漏区上形成了衬垫层，可以减小漏区高电场强度下的碰撞电离现象的发生，从而减小了漏电流，提高了击穿电压。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。
本发明下面的实施例中，将以形成InGaAs MOSFET为例对本发明的具有不对称结构的晶体管的形成方法进行详细说明。但需要说明的是，本发明的技术方案也适用于形成其他半导体材料的晶体管结构，尤其是，III-V族半导体材料的晶体管结构。
首先，参考图1，提供基底100，所述基底100上具有第一半导体层110和位于所述第一半导体层110上的第二半导体层120。
本实施例中，所述基底100为InP晶圆。在另一些实施例中，所述基底100为在其他半导体材料衬底或者绝缘材料衬底上形成有InP层的晶圆。
本实施例中，所述第一半导体层110为InGaAs，用于形成InGaAs MOSFET的沟道区域。由于InGaAs材料与InP材料的晶格常数并不完全匹配，如果直接在所述InP基底上形成InGaAs材料的第一半导体层110，由于晶格失配会在第一半导体层110中存在较大的残余应力，该残余应力会在第一半导体层110内产生不良影响，例如，大的残余应力将会使得第一半导体层110在生长过程中产生裂纹甚至开裂，还有可能在第一半导体层110中引入大量的缺陷，降低薄膜质量。因此，本实施例中，在所述基底100和所述第一半导体层110之间还具有过渡层101，所述过渡层101的晶格常数介于所述基底100和所述第一半导体层110的晶格常数之间，可以释放所述基底100和所述第一半导体层110之间由于晶格失配产生的应力。本实施例中，所述基底100的材料为InP，所述第一半导体层110的材料为InGaAs，所述过渡层101的材料可以为InAlAs。在一具体实施例中，所述第一半导体层110的材料为In0.75Ga0.25As，所述过渡层101的材料为In0.52Al0.48As。
在一些实施例中，在所述过渡层101中还进行了N型杂质的δ掺杂，所述δ掺杂的杂质浓度分布符合δ函数分布，有利于沟道区域载流子分布和器件性能的提高。
在所述第一半导体层110上具有第二半导体层120。由于所述第二半导体层120后续用于形成漏区的衬垫层，起到减小漏区碰撞电离的作用。因此，所述第二半导体层120的禁带宽度需要大于所述第一半导体层110。且所述第二半导体层120优选地为未掺杂半导体层，由于缺陷中心的减少，可以进一步减少所述碰撞电离。本实施例中，所述第一半导体层110的材料为InGaAs，所述第二半导体层120的材料可以为未掺杂的InP，InP材料的禁带宽度大于InGaAs材料的禁带宽度。具体地，可以采用外延工艺直接在所述第一半导体层110上生长为掺杂的InP层，所述InP层的厚度较薄，例如可以为5～20nm。
需要说明的是，本发明对所述基底100，第一半导体110和第二半导体层120的材料和组分不做限定，在其他实施例中，也可以根据具体工艺进行适当选择。
接着，参考图2，形成覆盖部分所述第二半导体层120的第一掩膜结构131，在所述第一掩膜结构131的第一侧形成第二掩膜结构132。
具体地，可以采用旋涂工艺在所述第二半导体层120的表面上形成第一掩膜结构材料层，对其进行曝光显影工艺后形成所述第一掩膜结构131。所述第一掩膜结构131覆盖的第二半导体层120的宽度与待形成的InGaAs MOFET的沟道长度有关，可以根据具体设计确定。本实施中，所述第一掩膜结构131的材料为氢倍半硅氧烷(HSQ：Hydrogen Silsesquioxane)。所述HSQ材料是一种基于氧化硅的无机类化合物，作为抗刻蚀剂材料，HSQ具有许多优良性能，例如较高的分辨率，较小的边缘粗糙度。且HSQ经过曝光后会形成非晶态的氧化硅，机械稳定性及抗刻蚀性能良好，不容易变形，有利于精细结构的制备。由于所述第一掩膜结构131在后续的多项工艺中需要保持稳定，因此选用HSQ形成。
位于所述第一掩膜结构131的第一侧的第二掩膜结构132可以为光刻胶材料，通过曝光显影工艺形成，具体可参考现有技术，在此不再赘述。所述第二掩膜结构132用于定义待形成的InGaAs MOFET的漏区，及在后续刻蚀工艺中保护其下的第二半导体层120。
接着，参考图3，对所述第一掩膜结构131和所述第二掩膜结构132暴露出的第二半导体层120(同时参考图2)进行刻蚀，直至暴露出所述第一半导体层110的表面，剩余的第二半导体层120构成衬垫层(spacer)121。
本发明实施例的具有不对称结构的晶体管的形成方法中，需要去除源区和部分沟道区域的第二半导体层120，因此采用所述第一掩膜结构131和所述第二掩膜结构132为掩膜，对所述第二半导体层120进行刻蚀。具体地，本实施例中，所述第二半导体层120的材料为InP，可以采用两步循环的刻蚀工艺对所述InP材料进行刻蚀。首先，采用低功率氧等离子体对所述第一半导体层120进行氧化；接着采用稀释的硫酸溶液选择性去除氧化产物对所述第二半导体层120进行刻蚀；循环上述两步刻蚀步骤，直至暴露出所述第一半导体层110的表面。上述的刻蚀工艺每次循环的刻蚀厚度约为一个纳米左右，具有较高的精确度，可以准确控制刻蚀进程。
在其他实施例中，也可以采用干法刻蚀工艺对所述第二半导体层120进行刻蚀，干法刻蚀可以对刻蚀后的底部形貌进行较佳的控制。
接着，参考图4，在所述第一掩膜结构131的与所述第一侧相对的第二侧形成侧墙结构133。
所述侧墙结构133的材料可以为氮化硅，氧化硅，氮氧化硅或者其他介质材料，通过沉积侧墙材料层后回刻蚀形成。具体的工艺可以参考现有技术，在此不再赘述。本实施例中，所述侧墙结构133的材料为氮化硅。
在本发明实施例中，所述侧墙结构133的宽度与待形成InGaAs MOSFET的沟道长度直接相关，通过调整所述侧墙结构133的宽度即可以改变沟道长度，需要精确控制。因此可以采用原子层沉积工艺来沉积所述侧墙材料层，控制所述侧墙结构133的宽度。
接着，参考图5，去除所述第二掩膜结构132。
在完成对所述第二半导体层的刻蚀工艺后，去除所述第二掩膜结构132，暴露出位于所述第二掩膜结构132下的衬垫层121。所述第二掩膜结构132定义了待形成晶体管的漏区，后续在原所述第二掩膜结构132的位置形成漏极接触结构。去除所述第二掩膜结构132的工艺根据所述第二掩膜结构132的材料确定，可以为刻蚀或者等离子灰化等。
接着，参考图6，在所述第一掩膜结构131第一侧的衬垫层121上形成漏极接触(contact)结构，在所述第一掩膜结构131第二侧的第一半导体层110上源极接触结构。
本实施例中，所述漏极接触结构和所述源极接触结构可以在同一步骤中形成，且由相同的材料形成。具体地，可以采用选择性外延工艺在所述第一掩膜结构131第一侧的衬垫层121上外延生长漏极接触结构，在所述第一掩膜结构131第二侧的第一半导体层110上外延生长形成源极接触结构。本实施例中，所述漏极接触结构和所述源极接触结构为多层结构，包括InGaAs材料层141和位于所述InGaAs材料层上InP材料层142。由于选择性外延工艺仅在具有相同或相似晶格结构的材料上进行外延生长，因此所述InGaAs材料层141和InP材料层142也仅生长于衬垫层121的InP材料上和第一半导体层110的InGaAs材料上，而不会形成于所述第一掩膜结构131和第二掩膜结构133上。
接着，参考图7，去除所述第一掩膜结构131和所述侧墙结构133(同时参考图6)，在所述源极接触结构和漏极接触结构中间形成凹槽150，所述凹槽150暴露出部分所述第一半导体层110和部分所述衬垫层121。
去除所述第一掩膜结构131和所述侧墙结构133可以通过一步刻蚀工艺或者多步刻蚀工艺实现，根据具体工艺条件和材料属性确定，本发明对此不作限定。
接着，参考图8，在去除所述第一掩膜结构131和所述侧墙结构133后，对所述凹槽150暴露出的衬垫层121进行刻蚀(同时参考图6和图7)，使所述凹槽150暴露出的衬垫层121的宽度减小。
如前所述，所述侧墙结构133的宽度与待形成晶体管的沟道长度直接相关，如果所述侧墙结构133的宽度较小，则需要对所述凹槽150暴露出的衬垫层121进行刻蚀，以获得适宜的沟道长度。
如图8所示，待形成晶体管的沟道长度Lg由未被所述衬垫层121遮挡的所述凹槽150暴露出的第一半导体层110的宽度确定。本实施中，通过无掩膜的刻蚀工艺对所述凹槽150暴露出的衬垫层进行刻蚀，由于所述漏极接触结构和源极接触结构的遮挡作用，所述凹槽150暴露出的衬垫层121并不会被完全去除，而仅仅是宽度减小，从而可以获得适宜的沟道长度Lg。通常，所述凹槽150暴露出的衬垫层121的宽度与沟道长度Lg的比例为1:20～1:2之间。
在其他一些实施例中，如果所述侧墙结构133的宽度满足对沟道长度Lg的要求，则可以略去对所述凹槽150暴露出的衬垫层121进行刻蚀的步骤。
接着，参考图9，形成覆盖所述凹槽150(同时参考图8)底部和侧壁的栅介质层161；在所述栅介质层161上形成填充所述凹槽150的栅电极层162。
本实施例中所述栅介质层161的材料为高K介质材料，可以为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或多种。由于所述栅介质层161的材料具有较高的介电常数，与氧化硅相比，在相同厚度时能够提供更高的栅电容，对沟道的控制能力更强，有利于提高晶体管性能。对应地，所述栅电极层162的材料包括Al、Cu、W、Ti、Ta、Co、Au、Pb、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的一种或多种，与所述栅介质层161构成HKMG结构。
接着，参考图10，在后续工艺中，去除所述漏极接触结构和所述源极接触结构中的InP材料层142(同时参考图9)，在所述InGaAs材料层142上形成漏区的金属电极171和源区的金属电极172，形成InGaAs MOSFET结构。
本发明实施例形成的InGaAs MOSFET中，由于在漏区一侧形成有未掺杂的InP衬垫层，具有不对称结构，所述InP衬垫层可以减小漏区碰撞电离现象的发生，从而减小了漏电流，提高了InGaAs MOSFET的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种具有不对称结构的晶体管的形成方法，其特征在于，包括：
提供基底，所述基底上具有第一半导体层和位于所述第一半导体层上的第二半导体层；
形成覆盖部分所述第二半导体层的第一掩膜结构，在所述第一掩膜结构的第一侧形成第二掩膜结构；
对所述第一掩膜结构和所述第二掩膜结构暴露出的第二半导体层进行刻蚀，直至暴露出所述第一半导体层的表面，剩余的第二半导体层构成衬垫层；
在所述第一掩膜结构的与所述第一侧相对的第二侧形成侧墙结构；
去除所述第二掩膜结构，在所述第一掩膜结构第一侧的衬垫层上形成漏极接触结构，在所述第一掩膜结构第二侧的第一半导体层上形成源极接触结构。
2.如权利要求1所述的具有不对称结构的晶体管的形成方法，其特征在于，还包括：
去除所述第一掩膜结构和所述侧墙结构，在所述源极接触结构和漏极接触结构中间形成凹槽，所述凹槽暴露出部分所述第一半导体层和部分所述衬垫层；
形成覆盖所述凹槽底部和侧壁的栅介质层；
在所述栅介质层上形成填充所述凹槽的栅电极层。
3.如权利要求2所述的具有不对称结构的晶体管的形成方法，其特征在于，还包括：在去除所述第一掩膜结构和所述侧墙结构后，对所述凹槽暴露出的衬垫层进行刻蚀，使所述凹槽暴露出的衬垫层的宽度减小。
4.如权利要求1所述的具有不对称结构的晶体管的形成方法，其特征在于，刻蚀所述第二半导体层包括：
采用低功率氧等离子体对所述第二半导体层进行氧化；
在氧化后采用硫酸溶液刻蚀所述第二半导体层。
5.如权利要求1所述的具有不对称结构的晶体管的形成方法，其特征在于，所述第二半导体层为未掺杂半导体层。
6.如权利要求1所述的具有不对称结构的晶体管的形成方法，其特征在于，所述第二半导体层的禁带宽度大于所述第一半导体层的禁带宽度。
7.如权利要求6所述的具有不对称结构的晶体管的形成方法，其特征在于，所述基底的材料为InP，所述第一半导体层的材料为InGaAs，所述第二半导体层的材料为InP。
8.如权利要求6所述的具有不对称结构的晶体管的形成方法，其特征在于，在所述基底和所述第一半导体层之间还具有过渡层，所述过渡层的材料为InAlAs。
9.如权利要求1所述的具有不对称结构的晶体管的形成方法，其特征在于，所述第一掩膜结构的材料包括氢倍半硅氧烷。
10.如权利要求1所述的具有不对称结构的晶体管的形成方法，其特征在于，所述漏极接触结构和所述源极接触结构包括InGaAs材料层和位于所述InGaAs材料层上InP材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510926288.XA CN106876460B (zh) | 2015-12-11 | 2015-12-11 | 具有不对称结构的晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510926288.XA CN106876460B (zh) | 2015-12-11 | 2015-12-11 | 具有不对称结构的晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106876460A true CN106876460A (zh) | 2017-06-20 |
| CN106876460B CN106876460B (zh) | 2019-11-01 |
Family
ID=59177897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510926288.XA Active CN106876460B (zh) | 2015-12-11 | 2015-12-11 | 具有不对称结构的晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876460B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113644112A (zh) * | 2020-05-11 | 2021-11-12 | 北京华碳元芯电子科技有限责任公司 | 晶体管及制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030003309A (ko) * | 2001-06-30 | 2003-01-10 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| JP3640406B2 (ja) * | 1993-05-14 | 2005-04-20 | 株式会社ハイニックスセミコンダクター | トランジスタの製造方法 |
| US7405458B2 (en) * | 2005-04-27 | 2008-07-29 | International Business Machines Corporation | Asymmetric field transistors (FETs) |
| CN102893380A (zh) * | 2009-11-09 | 2013-01-23 | 国际商业机器公司 | 不对称外延生长及其应用 |
| CN103189985A (zh) * | 2010-11-04 | 2013-07-03 | 国际商业机器公司 | 不对称异质结构fet及制造方法 |
-
2015
- 2015-12-11 CN CN201510926288.XA patent/CN106876460B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3640406B2 (ja) * | 1993-05-14 | 2005-04-20 | 株式会社ハイニックスセミコンダクター | トランジスタの製造方法 |
| KR20030003309A (ko) * | 2001-06-30 | 2003-01-10 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US7405458B2 (en) * | 2005-04-27 | 2008-07-29 | International Business Machines Corporation | Asymmetric field transistors (FETs) |
| CN102893380A (zh) * | 2009-11-09 | 2013-01-23 | 国际商业机器公司 | 不对称外延生长及其应用 |
| CN103189985A (zh) * | 2010-11-04 | 2013-07-03 | 国际商业机器公司 | 不对称异质结构fet及制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113644112A (zh) * | 2020-05-11 | 2021-11-12 | 北京华碳元芯电子科技有限责任公司 | 晶体管及制作方法 |
| CN113644112B (zh) * | 2020-05-11 | 2022-07-15 | 北京华碳元芯电子科技有限责任公司 | 晶体管及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106876460B (zh) | 2019-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9853125B2 (en) | Vertical tunneling field-effect transistor cell and fabricating the same | |
| US8436422B2 (en) | Tunneling field-effect transistor with direct tunneling for enhanced tunneling current | |
| WO2016141762A1 (zh) | Iii族氮化物增强型hemt及其制备方法 | |
| US9640660B2 (en) | Asymmetrical FinFET structure and method of manufacturing same | |
| US11894451B2 (en) | Semiconductor device | |
| US9312128B2 (en) | Compound semiconductor integrated circuit and method to fabricate same | |
| KR20180041659A (ko) | 수직 나노와이어 mosfet의 제조에서의 수직 게이트-라스트 공정을 위한 방법 | |
| JP2011044455A (ja) | 半導体装置、半導体装置の製造方法 | |
| TWI546958B (zh) | Gold and oxygen semi - high electron mobility transistor | |
| US9406517B2 (en) | SiGe surface passivation by germanium cap | |
| CN106876460B (zh) | 具有不对称结构的晶体管的形成方法 | |
| US11710780B2 (en) | Semiconductor device fabrication method | |
| CN106920748B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US11955522B2 (en) | Semiconductor structure and method of forming the same | |
| US10475892B2 (en) | Tunneling field effect transistor and method of fabricating the same | |
| CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
| US9117753B2 (en) | Process for manufacturing a semiconductor device and an intermediate product for the manufacture of a semiconductor device | |
| CN106847695A (zh) | 鳍式场效应管的形成方法 | |
| TWI719722B (zh) | 半導體結構及其形成方法 | |
| US11621340B2 (en) | Field-effect transistor structure and fabrication method | |
| CN112909089A (zh) | 半导体结构及其形成方法 | |
| Chang | Conventional III–V Materials and Devices on Silicon | |
| Gregušová et al. | The influence of an AlO x film in-situ deposited on the GaAs-based HFETs properties | |
| Wang et al. | Selective Oxidation on High-Indium-Content InAlAs/InGaAs Metamorphic High-Electron-Mobility Transistors | |
| Wu et al. | Scaling of InGaAs MOSFETs into deep-submicron regime |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |