CN112909089A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112909089A
CN112909089A CN201911218105.3A CN201911218105A CN112909089A CN 112909089 A CN112909089 A CN 112909089A CN 201911218105 A CN201911218105 A CN 201911218105A CN 112909089 A CN112909089 A CN 112909089A
Authority
CN
China
Prior art keywords
layer
forming
semiconductor structure
electrode structure
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911218105.3A
Other languages
English (en)
Inventor
周政伟
林鑫成
林永丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Vanguard International Semiconductor America
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201911218105.3A priority Critical patent/CN112909089A/zh
Publication of CN112909089A publication Critical patent/CN112909089A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种半导体结构及其形成方法。所述半导体结构包含基底、缓冲层、阻挡层、介电层、保护层以及源极结构和漏极结构。所述缓冲层设置在基底上。所述阻挡层设置在缓冲层上。所述介电层设置在阻挡层上。所述保护层设置在介电层上。所述源极结构和所述漏极结构设置在保护层上。本发明所提供的半导体结构及其形成方法可避免在执行加热工艺以形成欧姆接触的期间，源极结构和漏极结构的导电材料扩散到介电层，从而避免源极结构和漏极结构与栅极结构产生短路。

Description

半导体结构及其形成方法
技术领域
本发明实施例有关于一种半导体结构，特别是有关于高电子移动率晶体管(highelectron mobility transistor，HEMT)的半导体结构及其形成方法。
背景技术
高电子移动率晶体管(High Electron Mobility Transistor，HEMT)因具有高崩溃电压、高输出电压等优点，广泛应用于高功率半导体装置当中。
GaN材料因为具有宽能带间隙及高速移动电子，所以GaN HEMT在射频与功率的应用上被积极的开发。GaN HEMT的导通电阻主要是由二维电子气通道以及源极和漏极与GaN的异质接面来决定。由于源极和漏极与GaN的异质接面的电阻极高。因此，通常会通过加热工艺，使部分的源极和漏极的金属扩散至二维电子气通道，从而形成良好的欧姆接触(ohmic contact)。
然而，源极和漏极的材料同样也会扩散至氧化层。因为硅在400℃左右对一些材料，例如铝，有相当程度的固态溶解度(Solid Solubility)，所以在温度400℃以上的工艺温度的期间，铝会与硅表面发生扩散的现象，硅就会通过扩散效应进入铝，而铝也会回填硅因扩散作用所遗留下來的空隙，因此在铝与硅接触的地方，会形成所谓的突穿现象(Spiking)，使得源极和漏极与栅极产生不希望的电性连接，而导致短路。
虽然现有的高电子移动率晶体管大致上可改善突穿现象，但并非各方面皆令人满意。因此，仍需要一种新的高电子移动率晶体管，以符合各方面的需求。
发明内容
根据本发明的一些实施例，提供一种半导体结构。半导体结构包含基底、缓冲层、阻挡层、介电层、保护层以及源极结构和漏极结构。前述缓冲层设置在基底上。前述阻挡层设置在缓冲层上。前述介电层设置在阻挡层上。前述保护层设置在介电层上。前述源极结构和前述漏极结构设置在保护层上。
根据本发明的一些实施例，提供一种半导体结构的形成方法。方法包含提供基底；形成缓冲层于基底上；形成阻挡层于缓冲层上；形成介电层于阻挡层上；形成保护层于介电层上；以及形成源极结构和漏极结构于保护层上。
附图说明
以下将配合所附图式详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。
图1至图5是根据一些实施例绘示出形成半导体结构的不同阶段的剖面图；
图6是根据一些实施例绘示的半导体结构的剖面图。
符号说明
100～半导体结构；
102～基底；
104～缓冲层；
106～阻挡层；
108～通道区；
110～介电层；
112、112’～保护层；
114～开口；
116～导电材料层；
116S～源极结构；
116D～漏极结构；
118～栅极结构；
118a～栅极层；
118b～栅极电极层。
具体实施方式
以下公开许多不同的实施方法或是例子来实行本发明实施例的不同特征，以下描述具体的元件及其排列的实施例以阐述本发明实施例。当然这些实施例仅用以例示，且不所述以此限定本发明实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本发明实施例，不代表所讨论的不同实施例及/或结构之间有特定的关系。
此外，其中可能用到与空间相对用语，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用语，这些空间相对用语是为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相对用语包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相对形容词也将依转向后的方位来解释。
在此，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。
能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本揭露的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。
虽然所述的一些实施例中的步骤以特定顺序进行，这些步骤亦可以其他合逻辑的顺序进行。在不同实施例中，可替换或省略一些所述的步骤，亦可于本发明实施例所述的步骤之前、之中、及/或之后进行一些其他操作。本发明实施例中的高电子移动率晶体管可加入其他的特征。在不同实施例中，可替换或省略一些特征。
若未特别说明，类似名称的元件或层可采用类似的材料或方法形成。
本发明实施例提供一种半导体结构及其形成方法。通过在源极结构和介电层以及在漏极结构和介电层之间设置保护层设置，可避免在执行加热工艺以形成欧姆接触(ohmiccontact)时，源极结构和漏极结构的导电材料扩散到介电层，从而避免源极结构和漏极结构与栅极结构产生短路。
图1至图5是根据一些实施例绘示出形成半导体结构100的不同阶段的剖面示意图。如图1所绘示，提供一基底102。在一些实施例中，基底102可为Al2O3(蓝宝石(sapphire))基底。此外，基底102亦可为半导体基底。前述半导体基底可为元素半导体，包含硅(silicon)或锗(germanium)；化合物半导体，包含氮化镓(gallium nitride，GaN)、碳化硅(silicon carbide)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide)；合金半导体，包含硅锗合金(SiGe)、磷砷镓合金(GaAsP)、砷铝铟合金(AlInAs)、砷铝镓合金(AlGaAs)、砷铟镓合金(GaInAs)、磷铟镓合金(GaInP)及/或磷砷铟镓合金(GaInAsP)、或上述材料的组合。在一些实施例中，基底102可为单晶基底、多层基底(multi-layersubstrate)、梯度基底(gradient substrate)、其他适当的基底、或上述的组合。此外，基底102也可以是绝缘层上覆半导体(semiconductor on insulator，SOI)基底，上述绝缘层覆半导体基底可包含底板、设置于底板上的埋藏氧化物层、或设置于埋藏氧化物层上的半导体层。
接着，在基底102上形成缓冲层104。在一些实施例中，缓冲层104包含III-V族半导体，例如GaN。缓冲层104亦可包含AlGaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他适当的III-V族半导体材料或上述的组合。在一些实施例中，可使用分子束外延法(molecular-beam epitaxy，MBE)、氢化物气相外延法(hydride vapor phase epitaxy，HVPE)、有机金属气相沉积法(metalorganic chemical vapor deposition，MOCVD)、化学气相沉积法(chemical vapor deposition，CVD)、原子层沉积法(atomic layer deposition，ALD)、物理气相沉积法(physical vapor deposition，PVD)、分子束沉积法(molecularbeam deposition，MBD)、等离子体增强化学气相沉积法(plasma enhanced chemicalvapor deposition，CVD)、其他适当的方法、或上述的组合在基底102上形成缓冲层104。
接着，在缓冲层104上形成阻挡层106，在一些实施例中，阻挡层106包含与缓冲层104相异的材料。阻挡层106可包含III-V族半导体，例如AlxGa1-xN，其中0<x<1。阻挡层106亦可包含GaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他适当的III-V族材料、或上述的组合。在一些实施例中，可通过分子束外延法、氢化物气相外延法、有机金属气相沉积法、化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、等离子体增强化学气相沉积法、其他适当的方法、或上述的组合在缓冲层104上形成阻挡层106。
由于缓冲层104与阻挡层106的材料相异，其能带间隙(band gap)不同，缓冲层104与阻挡层106的界面处形成异质接面(heterojunction)。异质接面处的能带弯曲，导带(conduction band)弯曲深处形成量子井(quantum well)，将压电效应(Piezoelectricity)所产生的电子约束于量子井中，因此在缓冲层104与阻挡层106的界面处形成二维电子气(two-dimensional electron gas，2DEG)，进而形成导通电流。如图1所示，在缓冲层104与阻挡层106的界面处形成通道区108，通道区108即为二维电子气形成导通电流之处。
接着，请参阅图2，在阻挡层106上形成介电层110。在一些实施例中，介电层110包含SiO2、SiN3、SiON、Al2O3、MgO、Sc2O3、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、LaO、ZrO、TiO2、ZnO2、ZrO2、AlSiN3、SiC、或Ta2O5、其他适当的介电材料、或上述的组合。在一些实施例中，可通过分子束外延法、氢化物气相外延法、有机金属气相沉积法、化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、等离子体增强化学气相沉积法、其他适当的方法、或上述的组合在阻挡层106上形成介电层110。
然后，在介电层110上形成一保护层112。保护层112包含高温不熔的材料，例如在550℃至1000℃不熔的材料、在650℃至1100℃不熔的材料、在750℃至1200℃不熔的材料或在850℃至1300℃不熔的材料。举例而言，保护层112的材料包含TiN、SiN、前述类似材料或前述的组合。在一些实施例中，可通过分子束外延法、氢化物气相外延法、有机金属气相沉积法、化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、等离子体增强化学气相沉积法、其他适当的方法、或上述的组合在介电层110上形成一保护层112。在一些实施例中，保护层112可为多层结构(未绘示)。举例而言，保护层112包含高温不熔的材料层及在高温不熔的材料层上的钝化层。由于高温不熔的材料层可能会受到到后续的一些工艺的伤害，例如光刻胶移除、表面清洁工艺，钝化层可避免高温不熔的材料层受到后续的一些工艺的伤害。
接着，请参阅图3，形成穿过保护层112、介电层110、阻挡层106和部分缓冲层104的开口114。详细而言，通过合适的工艺例如旋转涂布或化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、等离子体增强化学气相沉积法、其他适当的方法或其他合适的沉积法或前述的组合，将光刻胶材料形成于保护层112的顶面上，接着执行光学曝光、曝光后烘烤和显影，以移除部分的光刻胶材料而形成图案化的光刻胶层，图案化的光刻胶层将作为用于刻蚀的刻蚀遮罩。可执行双层或三层的光刻胶。然后，使用任何可接受的刻蚀工艺，例如反应离子刻蚀、中性束刻蚀、类似刻蚀或前述的组合，来刻蚀穿过保护层112、介电层110、阻挡层106和部分缓冲层104，以形成开口114。应理解的是，开口114可视实际需要穿过或是不穿过通道区108。虽然开口的剖面形状为矩形，但应理解的是，开口的剖面形状仅用以说明例示，并非用于限定本发明。
接着，请参阅图4，在保护层112上形成导电材料层116。在一些实施例中，导电材料层116的材料包含多晶硅、金属(例如钨、钛、铝、铜、钼、镍、铂、其相似物、或以上的组合)、金属合金、金属氮化物(例如氮化钨、氮化钼、氮化钛、氮化钽、其相似物、或以上的组合)、金属硅化物(例如硅化钨、硅化钛、硅化钴、硅化镍、硅化铂、硅化铒、其相似物、或以上的组合)、金属氧化物(氧化钌、氧化铟锡、其相似物、或以上的组合)、其他适用的导电材料、或上述的组合。在一特定实施例中，导电材料层116的材料包含钛、铝或前述的组合。在一些实施例中，可通过分子束外延法、氢化物气相外延法、有机金属气相沉积法、化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、等离子体增强化学气相沉积法、其他适当的方法、或上述的组合在保护层112上形成导电材料层116。在一些实施例中，导电材料层116为多层结构(未绘示)。
接着，请参阅图5，将导电材料层116和保护层112图案化，以形成源极结构116S和漏极结构116D与保护层112’。详细而言，通过合适的工艺例如旋转涂布或化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、等离子体增强化学气相沉积法、其他适当的方法或其他合适的沉积法或前述的组合，将光刻胶材料形成于导电材料层116的顶面上，接着执行光学曝光、曝光后烘烤和显影，以移除部分的光刻胶材料而形成图案化的光刻胶层，图案化的光刻胶层将作为用于刻蚀的刻蚀遮罩。可执行双层或三层的光刻胶。然后，使用任何可接受的刻蚀工艺，例如反应离子刻蚀、中性束刻蚀、类似刻蚀或前述的组合，来刻蚀露出的部分导电材料层116和保护层112。
源极结构116S具有在开口114外的上部部分和在开口114内的下部部分。源极结构116S的上部部分具有和保护层112’的侧壁齐平的侧壁。在一些实施例中，保护层112’的侧壁可延伸超过源极结构116S的上部部分的侧壁。源极结构116S的下部部分与缓冲层104直接接触。
漏极结构116D具有在开口114外的上部部分和在开口114内的下部部分。漏极结构116D的上部部分具有和保护层112’的侧壁齐平的侧壁。在一些实施例中，保护层112’的侧壁可延伸超过漏极结构116D的上部部分的侧壁。漏极结构116D的下部部分与缓冲层104直接接触。
然后，通过加热工艺，例如快速热退火工艺，以使源极结构116S、漏极结构116D以及通道区108形成欧姆接触。
由于保护层设置在源极结构的上部部分和介电层之间以及在漏极结构的上部部分和介电层之间，因此可避免在形成欧姆接触(ohmic contact)时，源极结构和漏极结构的导电材料扩散到介电层，从而避免源极结构和漏极结构与其它层结构产生短路。
此外，为了形成良好的欧姆接触，源极结构和漏极结构通常具有固定的厚度比例及材料的堆迭结构。保护层能不影响源极结构和漏极结构的堆迭结构维持固定的厚度比例及材料，且能避免源极结构和漏极结构的导电材料扩散到介电层，从而提升工艺宽裕度。
半导体结构100可包含其他元件。举例而言，如图6所示，半导体结构100可包含栅极结构118于源极结构116S和漏极结构116D之间以及介电层120于保护层112’和介电层110之间且于栅极结构118上。
栅极结构118包含栅极118a和在栅极118a上的栅极电极层118b。在一些实施例中，栅极层118a可包含GaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、MgGaN、其他适当参杂的III-V族材料、或上述的组合。在一特定实施例中，栅极层118a包含MgGaN。在一些实施例中，栅极电极层118b可包含多晶硅、金属(例如钨、钛、铝、铜、钼、镍、铂、其相似物、或以上的组合)、金属合金、金属氮化物(例如氮化钨、氮化钼、氮化钛、氮化钽、其相似物、或以上的组合)、金属硅化物(例如硅化钨、硅化钛、硅化钴、硅化镍、硅化铂、硅化铒、其相似物、或以上的组合)、金属氧化物(氧化钌、氧化铟锡、其相似物、或以上的组合)、其他适用的导电材料、或上述的组合。在一特定实施例中，栅极电极层118b可包含金属氮化物，例如氮化钛(TiN)。在一些实施例中，介电层120包含SiO2、SiN3、SiON、Al2O3、MgO、Sc2O3、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、LaO、ZrO、TiO2、ZnO2、ZrO2、AlSiN3、SiC、或Ta2O5、其他适当的介电材料、或上述的组合。
相较于现有技术，本发明实施例所提供的半导体结构及其形成方法至少具有以下优点：
(1)通过在源极结构和介电层以及在漏极结构和介电层之间设置保护层，可避免在执行加热工艺以形成欧姆接触(ohmic contact)的期间，源极结构和漏极结构的导电材料扩散到介电层，从而避免源极结构和漏极结构与栅极结构产生短路。
(2)为了形成良好的欧姆接触，源极结构和漏极结构通常具有固定的厚度比例及材料的堆迭结构。保护层能不影响源极结构和漏极结构的堆迭结构维持固定的厚度比例及材料，而能避免源极结构和漏极结构的导电材料扩散到介电层，从而提升工艺宽裕度。
(3)此外，由于保护层还可包含一钝化层，以避免高温不熔的材料层受到后续的一些工艺的伤害，例如光刻胶移除、表面清洁工艺。
虽然本发明的实施例及其优点已揭露如上，但应所述了解的是，任何所属技术领域中技术人员，在不脱离本揭露的精神和范围内，当可作更动、替代与润饰。此外，本揭露的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中技术人员可从本揭露揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本揭露使用。因此，本揭露的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一申请专利范围构成个别的实施例，且本揭露的保护范围也包括各个权利要求的保护范围及实施例的组合。

Claims (12)

1.一种半导体结构，其特征在于，包括：
一基底；
一缓冲层，设置在所述基底上；
一阻挡层，设置在所述缓冲层上；
一介电层，设置在所述阻挡层上；
一保护层，设置在所述介电层上；以及
一源极结构和一漏极结构，设置在所述保护层上。
2.如权利要求1所述的半导体结构，其特征在于，所述保护层的材料包括TiN、SiN或TiN和SiN的组合。
3.如权利要求1所述的半导体结构，其特征在于，所述保护层为一多层结构。
4.如权利要求3所述的半导体结构，其特征在于，所述保护层包括：
一材料层，其中所述材料层包括TiN、SiN或TiN和SiN的组合；以及
一钝化层，设置在所述材料层上。
5.如权利要求1所述的半导体结构，其特征在于，所述源极结构和所述漏极结构直接接触所述缓冲层。
6.如权利要求1所述的半导体结构，其特征在于，还包括一栅极结构，设置在所述源极结构和所述漏极结构之间。
7.一种半导体结构的形成方法，其特征在于，包括：
提供一基底；
形成一缓冲层于所述基底上；
形成一阻挡层于所述缓冲层上；
形成一介电层于所述阻挡层上；
形成一保护层于所述介电层上；以及
形成一源极结构和一漏极结构于所述保护层上。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述保护层的材料包含TiN、SiN或TiN和SiN的组合。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述保护层为一多层结构。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述保护层包括：
一材料层，其中所述材料层包括TiN、SiN或TiN和SiN的组合；以及
一钝化层，设置在所述材料层上。
11.如权利要求7所述的半导体结构的形成方法，其特征在于，所述源极结构和所述漏极结构直接接触所述缓冲层。
12.如权利要求7所述的半导体结构的形成方法，其特征在于，还包括形成一栅极结构于所述源极结构和所述漏极结构之间。
CN201911218105.3A 2019-12-03 2019-12-03 半导体结构及其形成方法 Pending CN112909089A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911218105.3A CN112909089A (zh) 2019-12-03 2019-12-03 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911218105.3A CN112909089A (zh) 2019-12-03 2019-12-03 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN112909089A true CN112909089A (zh) 2021-06-04

Family

ID=76103785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911218105.3A Pending CN112909089A (zh) 2019-12-03 2019-12-03 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN112909089A (zh)

Similar Documents

Publication Publication Date Title
US10541324B2 (en) Semiconductor device with a recessed ohmic contact and methods of fabrication
US7470941B2 (en) High power-low noise microwave GaN heterojunction field effect transistor
CN113016074B (zh) 半导体器件
US20070278507A1 (en) Field effect transistor and method for fabricating the same
US10002956B1 (en) High electron mobility transistor
US9972709B2 (en) Semiconductor device fabrication
CN109524460B (zh) 高空穴移动率晶体管
US11114532B2 (en) Semiconductor structures and methods of forming the same
CN110071173B (zh) 半导体装置及其制造方法
CN113439340B (zh) 氮基半导体器件及其制造方法
JP2016174140A (ja) 高電子移動度トランジスタ装置及びその製造方法
US9312128B2 (en) Compound semiconductor integrated circuit and method to fabricate same
CN114402442B (zh) 氮化物基半导体装置及其制造方法
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
CN112420825A (zh) 半导体结构及其形成方法
US11955522B2 (en) Semiconductor structure and method of forming the same
CN110875383B (zh) 半导体装置及其制造方法
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN112640127B (zh) 半导体装置及其制造方法
TWI719722B (zh) 半導體結構及其形成方法
CN112909089A (zh) 半导体结构及其形成方法
CN115832041B (zh) 半导体器件及其制造方法
TWI706564B (zh) 半導體結構及其形成方法
US20240038882A1 (en) High electron mobility transistor devices having a silicided polysilicon layer
US20240014307A1 (en) High electron mobility transistor (hemt) device and method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination