CN112640127B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN112640127B
CN112640127B CN202080003533.9A CN202080003533A CN112640127B CN 112640127 B CN112640127 B CN 112640127B CN 202080003533 A CN202080003533 A CN 202080003533A CN 112640127 B CN112640127 B CN 112640127B
Authority
CN
China
Prior art keywords
passivation layer
layer
semiconductor layer
conductive structure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080003533.9A
Other languages
English (en)
Other versions
CN112640127A (zh
Inventor
张铭宏
饶剑
张玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Priority to CN202210964886.6A priority Critical patent/CN115394847A/zh
Publication of CN112640127A publication Critical patent/CN112640127A/zh
Application granted granted Critical
Publication of CN112640127B publication Critical patent/CN112640127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Abstract

本公开的一些实施例提供了一种半导体装置。所述半导体装置包括：基板；设置在所述基板上的第一氮化物半导体层；第二氮化物半导体层，设置在所述第一氮化物半导体层上并且具有大于所述第一氮化物半导体层的带隙的带隙；设置在所述第一氮化物半导体层上的欧姆接触；以及邻近所述欧姆接触的侧壁设置的间隔件。

Description

半导体装置及其制造方法
技术领域
本公开涉及一种半导体装置，具体涉及一种包含高电子迁移率晶体管(HEMT)的半导体装置。
背景技术
包含直接带隙的半导体组件，例如，包含III-V材料或III-V化合物的半导体元件，由于其特性，可以在各种条件或环境(例如，不同的电压或频率)下工作。
前述半导体组件可包含HEMT，异质结双极晶体管(HBT)，异质结场效应晶体管(HFET)或调制掺杂场效应晶体管(MODFET)。
发明内容
本公开的一些实施例提供了一种半导体装置。所述半导体装置包括：基板；设置在所述基板上的第一氮化物半导体层；第二氮化物半导体层，设置在所述第一氮化物半导体层上并且具有大于所述第一氮化物半导体层的带隙的带隙；设置在所述第一氮化物半导体层上的欧姆接触；以及邻近所述欧姆接触的侧壁设置的间隔件。
本公开的一些实施例提供了一种半导体装置。所述半导体装置包括：基板；设置在所述基板上的第一氮化物半导体层；第二氮化物半导体层，设置在所述第一氮化物半导体层上并且具有大于所述第一氮化物半导体层的带隙的带隙；设置在所述第一氮化物半导体层上的欧姆接触；设置在所述第二氮化物半导体层上的第一钝化层；以及第二钝化层，设置在所述欧姆接触和所述第一钝化层上；其中在所述欧姆接触和所述第二钝化层之间限定空隙。
本公开的一些实施例提供了一种用于制造半导体装置的方法。所述方法包括：提供半导体堆叠，所述半导体堆叠包括基板，所述基板上的第一氮化物半导体层和所述第一氮化物半导体层上的第二氮化物半导体层，其中所述第二氮化物半导体层具有大于所述第一氮化物半导体层的带隙的带隙；在所述第一氮化物半导体层上形成第一接触；形成附接到所述第一接触的侧壁的间隔件；以及在形成所述间隔件之后形成第二接触。
附图说明
从以下参考附图进行的详细描述中，本公开的各方面将变得容易理解。应当注意，各种特征可不按比例绘制。实际上，为了清楚描述的目的，可以任意增加或减小各种特征的尺寸。
图1A是根据本公开的一些实施例的半导体装置的侧视图；
图1B是根据本公开的一些实施例的半导体结构的放大侧视图；
图1C是根据本公开的一些实施例的半导体结构的放大侧视图；
图1D是根据本公开的一些实施例的半导体结构的放大侧视图；
图2A、图2B、图2C、图2D、图2E、图2F和图2G示出了根据本公开的一些实施例的用于制造半导体装置的若干操作；
图3A、图3B、图3C、图3D、图3E和图3F示出了根据本公开的一些实施例的用于制造半导体装置的若干操作；
图4A是根据本公开的一些实施例的半导体装置的侧视图；
图4B是根据本公开的一些实施例的半导体结构的放大侧视图；以及
图5A、图5B、图5C、图5D、图5E和图5F示出了根据本公开的一些实施例的用于制造半导体装置的若干操作。
具体实施方式
以下公开内容提供了用于实现所提供的主题的不同特征的许多不同实施例或实例。下面描述组件和布置的具体实例。当然，这些描述仅仅是实例，而不是限制性的。在本公开中，在以下描述中，对形成在第二特征上或上方的第一特征的描述可包含其中第一特征和第二特征形成为直接接触的实施例，且可进一步包含其中可在第一特征和第二特征之间形成附加特征以使得第一特征和第二特征不直接接触的实施例。另外，在本公开中，参考数字和/或字母可以在实例中重复。这种重复是为了简化和清楚的目的，并不表示所描述的各种实施例和/或配置之间的关系。
下面详细描述本公开的实施例。然而，应了解，可在多个特定环境中实施由本公开提供的许多适用概念。所描述的具体实施例仅是说明性的，并不限制本公开的范围。
例如III-V化合物的直接带隙材料可以包含但不限于例如砷化镓(GaAs)，磷化铟(InP)，氮化镓(GaN)，砷化铟镓(InGaAs)，砷化铟铝(InAlAs)等。
图1A是根据本公开的一些实施例的半导体装置1的侧视图。
如图1A所示，半导体装置1可包含基板10、半导体层12、半导体层14、导电结构16、间隔件18、钝化层22、另一钝化层24、又一钝化层25和导电结构16。
基板10可以包含例如但不限于硅(Si)，掺杂硅(掺杂Si)，碳化硅(SiC)，硅化锗(SiGe)，砷化镓(GaAs)或其它合适的材料。例如，在一些实施例中，基板10可以包含本征半导体材料。例如，在一些其它实施例中，基板10可以包含p-型半导体材料。例如，在一些其它实施例中，基板10可包含掺杂有硼(B)的硅层。例如，在一些其它实施例中，基板10可以包含掺杂有镓(Ga)的硅层。例如，在一些其它实施例中，基板10可以包含n-型半导体材料。例如，在一些其它实施例中，基板10可以包含掺杂有砷(As)的硅层。例如，在一些其它实施例中，基板10可以包含掺杂有磷(P)的硅层。
半导体层12可以设置在基板10上。半导体层12可以包含III-V材料。半导体层12可以是氮化物半导体层。半导体层12可以包含例如但不限于III族氮化物。半导体层12可以包含例如但不限于GaN。半导体层12可以包含例如但不限于AlN。半导体层12可以包含例如但不限于InN。半导体层12可以包含例如但不限于化合物InxAlyGa1-x-yN，其中x+y≤1。半导体层12可以包含例如但不限于化合物AlyGa(1-y)N，其中y≤1。
缓冲层或成核层(图1A中未示出)可以形成或设置在基板10和半导体层12之间。缓冲层可以包含氮化物。在一些实施例中，缓冲层可以包含例如但不限于氮化铝(AlN)或其它合适的材料。在一些其它实施例中，缓冲层可以包含例如但不限于氮化铝镓(AlGaN)或其它合适的材料。缓冲层可以包含多层结构。缓冲层可以包含两个或更多个材料的循环堆叠的超晶格结构。缓冲层可以包含单层结构。
半导体层14可以设置在半导体层12上。半导体层14可以包含III-V材料。半导体层14可以是氮化物半导体层。半导体层14可以包含例如但不限于III族氮化物。半导体层14可以包含例如但不限于化合物AlyGa(1-y)N，其中y≤1。半导体层14可以包含例如但不限于GaN。半导体层14可以包含例如但不限于AlN。半导体层14可以包含例如但不限于InN。半导体层14可以包含例如但不限于化合物InxAlyGa1-x-yN，其中x+y≤1。
异质结可以形成在半导体层14和半导体层12之间。半导体层14可以具有大于半导体层12的带隙的带隙。例如，半导体层14可以包含具有约4eV带隙的AlGaN，并且半导体层12可以包含具有约3.4eV带隙的GaN。
在半导体装置1中，半导体层12可以用作沟道层。在半导体装置1中，半导体层12可以用作设置在基板10上的沟道层。在半导体装置1中，半导体层14可以用作阻挡层。在半导体装置1中，半导体层14可以用作设置在半导体层12上的阻挡层。
在半导体装置1中，半导体层12的带隙可小于半导体层14的带隙以在半导体层12中形成二维电子气(2DEG)。在半导体装置1中，半导体层12的带隙可以小于半导体层14的带隙以在半导体层12中形成2DEG，并且2DEG靠近或邻近半导体层14和半导体层12之间的界面(或边界)。在半导体装置1中，半导体层14的带隙可大于半导体层12的带隙以在半导体层12中形成2DEG。在半导体装置1中，半导体层14的带隙可以大于半导体层12的带隙以在半导体层12中形成2DEG，并且2DEG靠近或邻近半导体层14和半导体层12之间的界面(或边界)。
导电结构16可以设置在半导体层12上。导电结构16可以被半导体层14包围。导电结构16可以被间隔件18包围。导电结构16可以被钝化层22包围。导电结构16可以被钝化层24包围。导电结构16可以包含导电材料。导电结构16可以包含半导体材料。导电结构16可以包含金属。导电结构16可以包含例如但不限于Al、Ti和Si或其它合适的材料。
在半导体装置1中，导电结构16可以用作例如但不限于漏极导体。在半导体装置1中，导电结构16可以用作例如但不限于源极导体。在半导体装置1中，导电结构16可以具有用于漏极导体的欧姆接触。在半导体装置1中，导电结构16可以具有用于源极导体的欧姆接触。
间隔件18可位于半导体层14上。间隔件18可以设置在钝化层22上。间隔件18位于钝化层22上。间隔件18可与钝化层22直接接触。间隔件18可以覆盖导电结构16的侧壁(图1A中未示出)。间隔件18可覆盖导电结构16的两个侧壁(图1A中未示出)。间隔件18可以包围导电结构16。间隔件18可以围封导电结构16。间隔件18可以与导电结构16的侧壁直接接触(图1A中未示出)。间隔件18可以与导电结构16的两个侧壁直接接触(图1A中未示出)。间隔件18可包含介电材料。间隔件18可包含绝缘材料。间隔件18可包含氮化物。间隔件18可包含，例如，但不限于，氮化硅(Si3N4)或其它合适的材料。间隔件18可以包含氧化物。间隔件18可包含(但不限于)氧化硅(SiO2)或其它合适的材料。间隔件18可以电隔离导电结构16。间隔件18可以是耐热的。间隔件18可承受600℃以上的温度。间隔件18可承受800℃以上的温度。间隔件18可承受1000℃以上的温度。
钝化层22可以设置在半导体层14上。钝化层22可以包围导电结构16。钝化层22可以具有被导电结构16覆盖的部分。钝化层22可以包围导电结构26。钝化层22可以具有在导电结构26下面的部分。钝化层22可包含介电材料。钝化层22可以包含氮化物。钝化层22可以包含例如但不限于氮化硅(Si3N4)或其它合适的材料。钝化层22可以包含氧化物。钝化层22可以包含，例如，但不限于，氧化硅(SiO2)或其它合适的材料。钝化层22可以电隔离导电结构16。钝化层22可以电隔离导电结构26。
钝化层24可以设置在钝化层22上。钝化层24可以包围导电结构16。钝化层24可以覆盖导电结构16。钝化层24可包围间隔件18。钝化层24可与间隔件18直接接触。钝化层24可覆盖间隔件18。钝化层24可以包围导电结构26。钝化层24可以具有被导电结构26覆盖的部分。钝化层24可包含介电材料。钝化层24可以包含氮化物。钝化层24可以包含例如但不限于氮化硅(Si3N4)或其它合适的材料。钝化层24可以包含氧化物。钝化层24可以包含，例如，但不限于，氧化硅(SiO2)或其它合适的材料。钝化层24可以电隔离导电结构16。钝化层24可以电隔离导电结构26。
导电结构26可以设置在半导体层14上。导电结构26可以包含金属。导电结构26可以包含，例如，但不限于，金(Au)，铂(Pt)，钛(Ti)，钯(Pd)，镍(Ni)，钨(W)或其它合适的材料。导电结构26可以包含金属化合物。导电结构26可以包含，例如，但不限于，氮化钛(TiN)或其它合适的材料。
钝化层25可以设置在钝化层24上。钝化层25可以设置在导电结构26上。钝化层25可以覆盖钝化层24。钝化层25可以覆盖导电结构26。钝化层25可以与钝化层24直接接触。钝化层25可包含介电材料。钝化层25可以包含氮化物。钝化层25可以包含例如但不限于氮化硅(Si3N4)或其它合适的材料。钝化层25可以包含氧化物。钝化层25可以包含，例如，但不限于，氧化硅(SiO2)或其它合适的材料。钝化层25可以电隔离导电结构26。
钝化层25可以具有与钝化层24相同的材料。钝化层25和钝化层24可以具有相同的材料。在钝化层25和钝化层24具有相同材料的情况下，在钝化层25和钝化层24之间观察不到界面。在钝化层25和钝化层24具有相同材料的情况下，钝化层25和钝化层24可以被视为单个钝化层。
钝化层25可以具有与钝化层24不同的材料。钝化层25和钝化层24可以具有不同的材料。在钝化层25和钝化层24具有不同材料的情况下，可观察到钝化层25和钝化层24之间的界面。在钝化层25和钝化层24具有不同材料的情况下，可以观察到钝化层24朝向钝化层25的凸面。
在半导体装置1中，导电结构26可以用作栅极导体。在半导体装置1中，导电结构26可以被配置为控制半导体层12中的2DEG。在半导体装置1中，可以向导电结构26施加电压以控制半导体层12中的2DEG。在半导体装置1中，可以向导电结构26施加电压以控制半导体层12中和导电结构26下面的2DEG。在半导体装置1中，可以对导电结构26施加电压以控制导电结构16之间的连接或断开。
在一些其它实施例中，半导体装置1可以进一步包含在半导体层14和导电结构26之间的掺杂半导体层(图1A中未示出)。掺杂半导体层可以包含掺杂的III-V材料。掺杂半导体层可以包含p-型III-V材料。掺杂半导体层可以包含例如但不限于p-型III氮化物。掺杂半导体层可以包含例如但不限于p-型GaN。掺杂半导体层可以实现增强型半导体装置。
在一些实施例中，导电结构16可用作半导体装置1的源极导体或漏极导体，并且导电结构26可用作半导体装置1的栅极导体。尽管在图1A中可用作栅极导体的导电结构26位于可用作源极导体和漏极导体的导电结构16之间，但是在本公开的其它实施例中，可根据设计要求不同地设置导电结构26和导电结构16。
图1B是根据本公开的一些实施例的如图1A中所示的虚线矩形A的结构的放大视图。
如图1B所示，半导体层14、导电结构16、间隔件18、钝化层22和钝化层24可以包含在虚线矩形A中。
参考图1B，导电结构16可以具有侧壁161。侧壁161可具有相对粗糙的表面。侧壁161可邻近间隔件18。侧壁161可以邻近间隔件18的表面182。表面182相对垂直于钝化层22。换句话说，表面182和钝化层22的表面221可以形成大致直角。侧壁161可以紧邻钝化层22。侧壁161可以紧邻钝化层22的表面221。侧壁161可以紧邻钝化层24。
隔离件18可具有表面181和表面182。表面181可以具有相对光滑的表面。表面181可以具有凸面。表面181可以具有朝向钝化层24的凸面。表面182可以具有相对光滑的表面。表面182可以具有相对平坦的表面。表面182可以具有相对均匀的表面。表面182可以与导电结构16相邻。表面182可以邻近导电结构16的侧壁161。表面182可以与钝化层22紧邻。表面182可以紧邻钝化层22的表面221。表面182可以与钝化层24紧邻。
空隙(或空间)20可以由导电结构16和间隔件18限定。空隙20也可称为空区域。空隙20可以被限定在导电结构16的侧壁161和间隔件18的表面182之间。空隙20可以被限定在导电结构16的相对粗糙的侧壁161和间隔件18的相对光滑的表面182之间。
空隙20可以由导电结构16、间隔件18和钝化层22限定。空隙20可以限定在导电结构16的侧壁161，间隔件18的表面182和钝化层22的表面221之间。空隙20可以被限定在导电结构16的相对粗糙的侧壁161、间隔件18的相对光滑的表面182和钝化层22的相对光滑的表面221之间。
钝化层22可以具有表面221。表面221可以具有相对光滑的表面。表面221可以与导电结构16直接接触。表面221可与间隔件18直接接触。表面221可以与钝化层24直接接触。表面221、表面181和侧壁161可以限定空隙20。
钝化层24可设置在钝化层22、间隔件18和导电结构16上。钝化层24可以具有不同于间隔件18的材料。例如，钝化层24可以具有氧化硅，并且间隔件18可以具有氮化硅。钝化层24可以具有与钝化层22不同的材料。钝化层24可以共形地覆盖间隔件18。钝化层24可以具有表面241。表面241可以具有相对光滑的表面。表面241可以具有凸面。表面241可由于间隔件18的应用而具有凸面。表面241可具有类似于表面181的凸面。表面241可以具有与表面181共形的凸面。
图1C是根据本公开的一些其它实施例的如图1A所示的虚线矩形A中的结构的放大视图。
如图1C所示，半导体层14、导电结构16、间隔件18、钝化层22和钝化层24可以包含在虚线矩形A中。除了图1C中的钝化层24和间隔件18具有相同的材料之外，图1C中所示的结构类似于图1B中所示的结构。例如，钝化层24和间隔件18可以具有氮化硅。当钝化层24和间隔件18具有相同的材料时，它们可以被视为一个单层。当钝化层24和间隔件18具有相同的电介质材料时，它们可以被认为是单个钝化层。
空隙20可以由导电结构16和钝化层24以及间隔件18限定。还参考图1C，空隙20可以由导电结构16，钝化层24以及间隔件18和钝化层22限定。
长度T1可以由导电结构16和钝化层24限定。长度T1可以由导电结构16的侧壁161和钝化层24的表面241限定。长度T2可以由导电结构16和钝化层24限定。长度T2可以由导电结构16的侧壁161和钝化层24的表面241限定。
长度T1可以不同于长度T2。长度T1可以短于长度T2。由于间隔件18的应用，长度T1可以比长度T2短。长度T1可以短于长度T2，因为间隔件18具有凸形轮廓。长度T1可短于长度T2，因为间隔件18具有凸形轮廓且钝化层24共形地覆盖间隔件18。
图1D是根据本公开的一些其它实施例的如图1A所示的虚线矩形A中的结构的放大视图。
如图1D所示，半导体层14、导电结构16、间隔件18、钝化层22和钝化层24可以包含在虚线矩形A中。除了导电结构16和间隔件18之间的空隙被消除之外，图1D所示的结构类似于图1B所示的结构。
表面182可以具有相对粗糙的表面。表面182可以具有相对不规则的表面。表面182可以具有相对不平坦的表面。表面182可以与导电结构16相邻。表面182可以邻近导电结构16的侧壁161。表面182可以与导电结构16的侧壁161接触。表面182可以与导电结构16的侧壁161连续接触。表面182可以与导电结构16的侧壁161连续接触，使得其间不存在空隙。表面182可大体上与侧壁161重叠。表面182可大体上与侧壁161重叠，使得其间不存在空隙。表面182和侧壁161可一起形成间隔件18和导电结构16之间的界面或边界。
图2A、图2B、图2C、图2D、图2E、图2F和图2G示出了根据本公开的一些实施例的用于制造半导体装置的若干操作。
参考图2A，提供了基板10。在一些实施例中，基板10可以包含硅基板。在一些实施例中，基板10可以是本征硅基板。在一些实施例中，基板10可以掺杂有掺杂剂。在一些实施例中，基板10可以包含p-型半导体基板。在一些实施例中，基板10可以掺杂有硼(B)和镓(Ga)中的至少一种以形成p-型半导体基板。在一些实施例中，基板10可以包含n-型半导体基板。在一些实施例中，基板10可以掺杂有磷(P)和砷(As)中的至少一种，以形成n-型半导体基板。
在一些实施例中，半导体层12设置在基板10上。在一些实施例中，半导体层12可通过化学气相沉积(CVD)和/或另一合适的沉积步骤形成。在一些实施例中，半导体层12可以通过CVD和/或另一合适的沉积步骤形成在基板10上。在一些实施例中，可以在基板10和半导体层12之间设置缓冲层。缓冲层可以通过CVD和/或另一合适的沉积步骤形成。
在一些实施例中，半导体层14设置在半导体层12上。在一些实施例中，半导体层14可通过CVD和/或另一合适的沉积步骤形成。在一些实施例中，半导体层14可通过CVD和/或另一合适的沉积步骤形成在半导体层12上。应注意，半导体层14可在形成半导体层12之后形成。当半导体层14设置在半导体层12上时，可以形成异质结。半导体层14的带隙可大于半导体层12的带隙。由于在半导体层14和半导体层12之间形成的异质结的极化现象，可以在半导体层12中形成2DEG。由于在半导体层14和半导体层12之间形成的异质结的极化现象，2DEG可以形成在半导体层12中并靠近半导体层12和半导体层14之间的界面。
在一些实施例中，钝化层22设置在半导体层14上。在一些实施例中，可以通过沉积步骤形成钝化层22。在一些实施例中，钝化层22可通过CVD和/或另一合适的沉积步骤形成在半导体层14上。
参考图2B，导电结构16设置在钝化层22上。导电结构16可以设置在半导体层12上。导电结构16可以通过蚀刻半导体层14的一部分而被半导体层14包围。导电结构16可以通过蚀刻钝化层22的一部分而被钝化层22包围。在一些实施例中，导电层16可通过CVD和/或另一合适的沉积步骤形成。在一些实施例中，导电结构16可以通过CVD和/或另一合适的沉积步骤和图案化形成在钝化层22上。
参照图2C，形成间隔件18。在一些实施例中，间隔件18可设置在钝化层22上。在一些实施例中，间隔件18可邻近导电结构16设置。在一些实施例中，间隔件18可通过CVD和/或另一合适的沉积步骤形成。在一些实施例中，间隔件18可通过CVD和/或另一合适的沉积步骤形成于钝化层22上。间隔件18可形成为具有表面181。间隔件18可图案化以具有表面181。应该注意，表面181可以具有凸面。
参考图2D，可以在如图2C所示的结构上执行热处理或热操作。热操作可以包含，例如但不限于，退火技术(例如，快速热退火(RTA)技术)或其它合适的技术。
在一些实施例中，热操作可以在从大约600℃到大约800℃的温度范围内进行。在一些其它实施例中，热操作可以在从大约650℃到大约750℃的温度范围内进行。在一些其它实施例中，热操作可以在约700℃下进行。在一些实施例中，热操作可持续约10秒至约50秒的持续时间。在一些其他实施例中，热操作可以持续大约20秒至40秒的持续时间。在一些其它实施例中，热操作可以执行大约30秒。
还参考图2D，改变了导电结构16的轮廓。在一些实施例中，导电结构16的轮廓可由于退火操作而改变。由于退火操作，导电结构16可以具有相对粗糙的侧壁161。间隔件18可不受退火操作的影响。即使执行退火操作，间隔件18也可具有相对光滑的表面181。即使执行退火操作，间隔件18也可具有相对光滑的表面182。间隔件18的轮廓可不受退火操作的影响。应当注意，即使执行退火操作，间隔件18的表面181也可以是凸起的。
还参考图2D，形成空隙20。空隙20可以由于退火操作而形成。空隙20可以由间隔件18和导电结构16限定。空隙20可以由间隔件18的表面182和导电结构16的侧壁161限定。空隙20可以被间隔件18的表面182和导电结构16的侧壁161环绕。空隙20可以被间隔件18的相对光滑的表面182和导电结构16的相对粗糙的侧壁161环绕。空隙20可以由间隔件18的表面182和导电结构16的侧壁161围封。空隙20可以被间隔件18的相对光滑的表面182和导电结构16的相对粗糙的侧壁161围封。空隙20可以被间隔件18的表面182和导电结构16的侧壁161包围。空隙20可以被间隔件18的相对光滑的表面182和导电结构16的相对粗糙的侧壁161包围。在一些实施例中，空隙20可以由钝化层22、间隔件18和导电结构16限定。空隙20可以由钝化层22、间隔件18的表面182和导电结构16的侧壁161限定。空隙20可以被钝化层22、间隔件18的表面182和导电结构16的侧壁161环绕。空隙20可以被钝化层22、间隔件18的相对光滑的表面182和导电结构16的相对粗糙的侧壁161环绕。空隙20可以被钝化层22、间隔件18的表面182和导电结构16的侧壁161围封。空隙20可以被钝化层22、间隔件18的相对光滑的表面182和导电结构16的相对粗糙的侧壁161围封。空隙20可以被钝化层22、间隔件18的表面182和导电结构16的侧壁161包围。空隙20可以被钝化层22、间隔件18的相对光滑的表面182和导电结构16的相对粗糙的侧壁161包围。
参考图2E，形成钝化层24。钝化层24可以通过CVD和/或另一合适的沉积步骤形成。钝化层24可以设置在钝化层22上。钝化层24可以设置在间隔件18上。钝化层24可以设置在导电结构16上。钝化层24可以共形地覆盖钝化层22。钝化层24可以共形地覆盖间隔件18。钝化层24可以共形地覆盖导电结构16。钝化层24可以形成为具有表面241。表面241可以具有相对光滑的表面。表面241可以具有凸面。表面241可以具有类似于表面181的凸面。
参照图2F，形成导电层26'。导电层26'可设置在钝化层24上。导电层26'可以设置在半导体层14上。导电层26'可以通过蚀刻钝化层22的一部分而被钝化层22包围。在一些实施例中，导电层26'可通过CVD和/或另一合适的沉积步骤形成。在一些实施例中，导电层26'可通过CVD和/或另一合适的沉积步骤形成于钝化层24上。
参照图2G，形成导电结构26。导电结构26可以被图案化。可通过蚀刻图2F中所示的导电层26'的一部分来图案化导电结构26。应当注意，当形成导电结构26时，在表面241上不会留下残留物。当形成导电结构26时，在凸面241上不会留下残留物。来自图2F所示的导电层26'的残留物不会留在表面241上。应当注意，当形成导电结构26时，没有残留物可以附接到表面241。当形成导电结构26时，没有残留物附接到凸面241。来自图2F所示的导电层26'的残留物不能附接到表面241。表面241可以在图案化导电结构26之后清洁。
随着半导体装置按比例缩小，诸如在制造期间不能完全去除的残留物的缺陷可能影响半导体装置的电性能。这种缺陷应该防止。由于间隔件18可在制造期间耐受退火工艺的温度，所以间隔件18的轮廓可不改变。由于间隔件18的轮廓不受退火工艺的影响，因此可以执行以下工艺，例如钝化层形成，使得钝化层24可以共形地覆盖间隔件18，并且钝化层24和间隔件18都不会凹陷到导电结构16的侧壁中。由于间隔件18的轮廓不受退火工艺影响，因此可在不留下邻近导电结构16的侧壁的残留物的情况下执行例如栅极导体形成和场板形成的后续工艺。换句话说，当蚀刻过量材料以形成导电结构26时，由于钝化层24在导电结构16的侧壁附近具有凹面，因此在钝化层24上不会留下残留物。
图3A、图3B、图3C、图3D、图3E和图3F示出了根据本公开的某些其它实施例的用于制造半导体装置的若干操作。
参考图3A，提供了包含基板10、半导体层12、半导体层14、钝化层22和导电结构16的结构(图3A中未示出)。该结构可以与参照图2B图示和描述的结构相同或相似，并且可以通过参照图2A和图2B图示和描述的操作来制造。
参考图3B，可以在图3A所示的结构上进行热处理或热操作。热操作可包含例如但不限于退火技术(例如RTA技术)或其它合适的技术。
在一些实施例中，热操作可以在从大约600℃到大约800℃的温度范围内进行。在一些其它实施例中，热操作可以在从大约650℃到大约750℃的温度范围内进行。在一些其它实施例中，热操作可以在约700℃下进行。在一些实施例中，热操作可持续约10秒至约50秒的持续时间。在一些其他实施例中，热操作可以持续大约20秒至40秒的持续时间。在一些其它实施例中，热操作可以执行大约30秒。
热操作或热处理可以改变导电结构16。如图3B所示，通过热操作改变导电结构16的轮廓。在热操作之后，导电结构16的侧壁可以收缩以形成不平坦表面161。由于热操作，导电结构16可以具有相对粗糙的侧壁161。
参照图3C，形成间隔件18。间隔件18可以设置在钝化层22上。间隔件18可邻近导电结构16设置。
间隔件18可通过例如但不限于CVD或其它合适的技术形成。间隔件18可形成为具有表面181。间隔件18可经图案化以具有曲面181。表面181可以具有凸面。
间隔件18可以与导电结构16的侧壁161接触。间隔件18可以大体上与导电结构16的侧壁161接触。间隔件18可以直接与导电结构16的侧壁161接触。间隔件18可以与导电结构16的侧壁161连续接触。间隔件18可以与导电结构16的侧壁161接合。间隔件18和导电结构16的侧壁161可以紧密接合。间隔件18可以形成为紧密配合在导电结构16的不平坦侧壁161中。间隔件18可以形成为匹配导电结构16的不平坦侧壁161。
在图3D、图3E和图3F中执行的操作可以与参考图2E、图2F和图2G说明和描述的操作相同或相似。
应当注意，当形成导电结构26时，在表面241上不会留下残留物。当形成导电结构26时，在凸面241上不会留下残留物。来自图3E所示的导电层26'的残留物不会留在表面241上。应当注意，当形成导电结构26时，没有残留物可以附接到表面241。当形成导电结构26时，没有残留物附接到凸面241。来自图3E所示的导电层26'的残留物不能附接到表面241。表面241可以在图案化导电结构26之后清洁。
图4A是根据本公开的一些实施例的半导体装置2的侧视图。
如图4A所示，半导体装置2类似于图1A所示的半导体装置1，但不同之处在于图4A所示的半导体装置2不包含任何间隔件。半导体装置2可以不具有任何与导电结构16相邻的间隔件。根据本公开的一些实施例的图4A中的虚线矩形B中的详细结构在图4B中图示。
图4B是根据本公开的一些实施例的如图4A中所示的虚线矩形B的结构的放大视图。
如图4B所示，钝化层24可以设置在钝化层22上。钝化层24可以设置在导电结构16上。钝化层24可以覆盖导电结构16。钝化层24可以具有表面242。表面242可以具有相对粗糙的表面。表面242可以具有不平坦的表面。表面242可以具有不平坦的表面，因为导电结构16的侧壁161具有相对粗糙的表面。表面242可以具有不平坦的表面。表面242可具有不平坦的表面，因为导电结构16的侧壁161具有相对粗糙的表面且钝化层24共形地覆盖导电结构16的侧壁161。
参照图4B，残留物28设置在表面242上。残留物28可以留在表面242上。残留物28可以附接到表面242。残留物28可以具有与图4A所示的导电结构26相同的材料。残留物28可源自图4A所示的导电结构26。应注意，残留物28可影响电性能。当半导体装置2按比例缩小时，残留物28可能影响电性能。
图5A、图5B、图5C、图5D、图5E和图5F示出了根据本公开的一些实施例的用于制造半导体装置的若干操作。图5A、图5B、图5C、图5D、图5E和图5F描述了用于制造图4A所示的半导体装置2的若干操作。
参考图5A，提供基板10、半导体层12、半导体层14和钝化层22。关于图2A的操作的上述说明可应用于图5A。
参考图5B，导电结构16设置在钝化层22上。关于图2B的操作的上述说明可应用于图5B。
参照图5C，进行热处理。在一些实施例中，可以执行热操作。在一些实施例中，可以执行退火操作。在一些实施例中，可以执行RTA。在一些实施例中，退火操作可在约600℃与800℃之间的温度下执行。在一些实施例中，退火操作可在约650℃与750℃之间的温度下执行。在一些实施例中，退火操作可以在约700℃的温度下进行。在一些实施例中，退火操作可以执行大约10秒到50秒之间的持续时间。在一些实施例中，退火操作可以执行大约20秒到40秒之间的持续时间。在一些实施例中，退火操作可执行大约30秒的持续时间。
同样参考图5C，导电结构16可能受到退火操作的影响。改变导电结构16的轮廓。在一些实施例中，导电结构16的轮廓可由于退火操作而改变。由于退火操作，导电结构16可以具有相对粗糙的侧壁162。应当注意，在执行退火操作之后，导电结构16的侧壁162可以具有不平坦的表面。
参考图5D，形成钝化层24。钝化层24可以通过CVD和/或另一合适的沉积步骤形成。钝化层24可以设置在钝化层22上。钝化层24可以设置在导电结构16上。钝化层24可以共形地覆盖钝化层22。钝化层24可以共形地覆盖导电结构16。钝化层24可以形成为具有表面242。表面242可以具有平坦表面。表面242可具有类似于侧壁162的不平坦表面。
参照图5E，形成导电层26'。导电层26'可设置在钝化层24上。导电层26'可以设置在半导体层14上。导电层26'可以通过蚀刻钝化层22的一部分而被钝化层22包围。在一些实施例中，导电层26'可通过CVD和/或另一合适的沉积步骤形成。在一些实施例中，导电层26'可通过CVD和/或另一合适的沉积步骤形成于钝化层24上。
参照图5F，形成导电结构26。导电结构26可以被图案化。可通过蚀刻图5E中所示的导电层26'的一部分来图案化导电结构26。残留物28可在蚀刻图5E所示的导电层26'时形成。
应当注意，当形成导电结构26时，在表面242上可能留下残留物28。当形成导电结构26时，残留物28可留在不平坦表面242上。来自图5E所示的导电层26'的残留物28可以留在表面242上。应当注意，当形成导电结构26时，残留物28可以附接到表面242。当形成导电结构26时，残留物28可附接到不平坦表面242。来自图5E所示的导电层26'的残留物28可以附接到表面242。
如在此所使用的，为了便于描述，诸如“下”、“之下”、“下部分”、“上”、“上部分”、“下部分”、“左侧”、“右侧”等的空间相关术语可以在此用于描述一个组件或特征与另一个组件或特征之间的关系，如图所示。除了图中所示的方位之外，与空间相关的术语旨在涵盖使用或操作中的装置的不同方位。装置可以以其它方式定向(旋转90度或以其它定向)，并且这里使用的空间相关描述符号也可以相应地用于解释。应当理解，当组件“连接”或“耦接”到另一组件时，该组件可以直接连接或耦接到另一组件，或者可以存在中间组件。
在此使用的术语“近似”、“基本上”、“大体上”和“大约”用于描述和考虑小的变化。当与事件或情况结合使用时，该术语可以指事件或情况精确发生的情况，以及事件或情况大致发生的情况。如本文所用，关于给定值或范围，术语“约”通常是指在给定值或范围的±10％、±5％、±1％或±0.5％的范围内。该范围在本文中可以表示为从一个端点到另一个端点或在两个端点之间。除非另有说明，本公开中公开的所有范围包含端点。术语“大体上共面”可以指沿同一平面定位的几微米(μm)内的两个表面，例如沿同一平面定位的10μm内、5μm内、1μm内或0.5μm内。当提及“大体上”相同的数值或特性时，该术语可指平均值的±10％、±5％、±1％、或者±0.5％内的值。
以上简要描述了本公开的几个实施例和细节的特征。在本公开中描述的实施例可以容易地用作设计或修改其它过程和结构的基础，以实现相同或相似的目的和/或获得在本公开的实施例中引入的相同或相似的优点。此些等效构造不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下可以进行各种变化、替换和修改。

Claims (15)

1.一种半导体装置，包括：
基板；
设置在所述基板上的第一氮化物半导体层；
第二氮化物半导体层，设置在所述第一氮化物半导体层上并且具有大于所述第一氮化物半导体层的带隙的带隙；
设置在所述第一氮化物半导体层上的欧姆接触；以及
与所述欧姆接触的侧壁相邻设置的间隔件，其中由所述欧姆接触和所述间隔件限定空隙。
2.根据权利要求1所述的半导体装置，其中在所述欧姆接触的所述侧壁和所述间隔件的表面之间限定空隙。
3.根据权利要求1所述的半导体装置，其中所述欧姆接触的所述侧壁具有相对粗糙的表面。
4.根据权利要求3所述的半导体装置，其中与所述欧姆接触的所述侧壁相邻的所述间隔件的表面具有相对光滑的表面。
5.根据权利要求1所述的半导体装置，其中所述间隔件具有凸面。
6.根据权利要求1所述的半导体装置，进一步包括设置在所述第二氮化物半导体层和所述间隔件之间的第一钝化层。
7.根据权利要求6所述的半导体装置，其中由所述欧姆接触、所述间隔件和所述第一钝化层限定空隙。
8.根据权利要求6所述的半导体装置，其中在所述欧姆接触的所述侧壁、所述间隔件的表面和所述第一钝化层的表面之间限定空隙。
9.根据权利要求7所述的半导体装置，其中所述欧姆接触的所述侧壁具有相对粗糙的表面，所述间隔件的所述表面具有相对光滑的表面，并且所述第一钝化层的所述表面具有相对光滑的表面。
10.一种半导体装置，包括：
基板；
设置在所述基板上的第一氮化物半导体层；
第二氮化物半导体层，设置在所述第一氮化物半导体层上并且具有大于所述第一氮化物半导体层的带隙的带隙；
设置在所述第一氮化物半导体层上的欧姆接触；
设置在所述第二氮化物半导体层上的第一钝化层；以及
设置在所述欧姆接触和所述第一钝化层上的第二钝化层；
其中在所述欧姆接触和所述第二钝化层之间限定空隙。
11.根据权利要求10所述的半导体装置，其中在所述欧姆接触的侧壁和所述第二钝化层的表面之间限定所述空隙。
12.根据权利要求10所述的半导体装置，其中与所述第二钝化层相邻的所述欧姆接触的侧壁具有相对粗糙的表面。
13.根据权利要求12所述的半导体装置，其中与所述欧姆接触的侧壁相邻的所述第二钝化层的表面具有相对光滑的表面。
14.一种制造半导体装置的方法，包括：
提供半导体堆叠，所述半导体堆叠包括基板，所述基板上的第一氮化物半导体层和所述第一氮化物半导体层上的第二氮化物半导体层，其中所述第二氮化物半导体层具有大于所述第一氮化物半导体层的带隙的带隙；
在所述第一氮化物半导体层上形成第一接触；
形成附接到所述第一接触的侧壁的间隔件；
在形成所述间隔件之后执行退火，使得所述第一接触的轮廓由于退火操作而改变，
且所述第一接触和所述间隔件限定空隙；以及
在形成所述间隔件之后形成第二接触。
15.根据权利要求14所述的方法，进一步包括在所述间隔件上形成钝化层，其中所述钝化层具有凸面。
CN202080003533.9A 2020-11-30 2020-11-30 半导体装置及其制造方法 Active CN112640127B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210964886.6A CN115394847A (zh) 2020-11-30 2020-11-30 半导体装置和其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/132793 WO2022110149A1 (en) 2020-11-30 2020-11-30 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210964886.6A Division CN115394847A (zh) 2020-11-30 2020-11-30 半导体装置和其制造方法

Publications (2)

Publication Number Publication Date
CN112640127A CN112640127A (zh) 2021-04-09
CN112640127B true CN112640127B (zh) 2022-09-06

Family

ID=75291206

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210964886.6A Pending CN115394847A (zh) 2020-11-30 2020-11-30 半导体装置和其制造方法
CN202080003533.9A Active CN112640127B (zh) 2020-11-30 2020-11-30 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210964886.6A Pending CN115394847A (zh) 2020-11-30 2020-11-30 半导体装置和其制造方法

Country Status (3)

Country Link
US (1) US20220376066A1 (zh)
CN (2) CN115394847A (zh)
WO (1) WO2022110149A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863335B (zh) * 2021-05-25 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基双向切换器件和其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023383A (ja) * 2011-09-02 2012-02-02 Fujitsu Ltd 化合物半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH076974A (ja) * 1993-06-17 1995-01-10 Hitachi Ltd 化合物半導体装置の製造方法
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US8878245B2 (en) * 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US9111904B2 (en) * 2011-11-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
KR20130128281A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
US10957790B2 (en) * 2012-06-26 2021-03-23 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US20160013305A1 (en) * 2013-03-19 2016-01-14 Sharp Kabushiki Kaisha Nitride semiconductor device and method for manufacturing nitride semiconductor device
KR102002980B1 (ko) * 2013-04-08 2019-07-25 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9130026B2 (en) * 2013-09-03 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Crystalline layer for passivation of III-N surface
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
US9318593B2 (en) * 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
ITUB20155503A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
CN111758166A (zh) * 2020-05-28 2020-10-09 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023383A (ja) * 2011-09-02 2012-02-02 Fujitsu Ltd 化合物半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN115394847A (zh) 2022-11-25
WO2022110149A1 (en) 2022-06-02
CN112640127A (zh) 2021-04-09
US20220376066A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US11563097B2 (en) High electron mobility transistor and fabrication method thereof
US20210328029A1 (en) Semiconductor device and manufacturing method thereof
CN111937156B (zh) 半导体器件和其制造方法
CN109524460B (zh) 高空穴移动率晶体管
CN111490100B (zh) 半导体装置及其制造方法
CN112490286A (zh) 半导体装置及其制作方法
CN110071173B (zh) 半导体装置及其制造方法
CN103000516B (zh) 形成半导体结构的方法
CN111527610A (zh) 半导体装置及其制造方法
CN114402442B (zh) 氮化物基半导体装置及其制造方法
US11508829B2 (en) Semiconductor device and manufacturing method thereof
CN112640127B (zh) 半导体装置及其制造方法
CN111129118A (zh) 半导体器件及其制造方法
CN112789733B (zh) 半导体器件结构和其制造方法
CN111613666B (zh) 半导体组件及其制造方法
US11955522B2 (en) Semiconductor structure and method of forming the same
CN112768419A (zh) 一种半导体装置封装
CN114496787A (zh) 半导体装置及其形成方法
CN111989780A (zh) 半导体装置结构和其制造的方法
CN111106163A (zh) 半导体器件及其制造方法
US20230378313A1 (en) Manufacturing method of semiconductor device
US20240154012A1 (en) Semiconductor device and method for manufacturing the same
CN215496684U (zh) 一种半导体装置封装
CN115440811B (zh) 半导体器件及其制造方法
TWI719722B (zh) 半導體結構及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant