KR102002980B1 - 에어갭을 구비한 반도체장치 및 그 제조 방법 - Google Patents

에어갭을 구비한 반도체장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102002980B1
KR102002980B1 KR1020130038175A KR20130038175A KR102002980B1 KR 102002980 B1 KR102002980 B1 KR 102002980B1 KR 1020130038175 A KR1020130038175 A KR 1020130038175A KR 20130038175 A KR20130038175 A KR 20130038175A KR 102002980 B1 KR102002980 B1 KR 102002980B1
Authority
KR
South Korea
Prior art keywords
conductive pattern
layer
conductive
plug
air gap
Prior art date
Application number
KR1020130038175A
Other languages
English (en)
Other versions
KR20140121955A (ko
Inventor
임성원
염승진
이효석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130038175A priority Critical patent/KR102002980B1/ko
Priority to US14/040,162 priority patent/US9165859B2/en
Priority to CN201310481657.XA priority patent/CN104103578B/zh
Publication of KR20140121955A publication Critical patent/KR20140121955A/ko
Priority to US14/857,550 priority patent/US9337202B2/en
Application granted granted Critical
Publication of KR102002980B1 publication Critical patent/KR102002980B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 이웃한 도전구조물들간의 기생캐패시턴스를 감소시킬 수 있는 반도체장치 및 그 제조 방법을 제공하며, 본 기술에 따른 반도체장치는 기판 상에 형성된 비트라인을 포함하는 비트라인구조물; 상기 비트라인구조물의 측벽에 인접하여 형성된 스토리지노드콘택플러그; 및 상기 비트라인구조물과 스토리지노드콘택플러그 사이에 형성된 에어갭을 포함하는 절연구조물을 포함하고, 상기 스토리지노드콘택플러그는 제1플러그, 상기 제1플러그 상에 형성된 오믹콘택층, 상기 오믹콘택층 상에 형성되며 상기 에어갭을 통해 상기 비트라인과 이격된 제2플러그를 포함할 수 있다.

Description

에어갭을 구비한 반도체장치 및 그 제조 방법{SEMICONDUCTOR DEVICE WITH AIR GAP AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체장치에 관한 것으로서, 상세하게는 에어갭을 구비한 반도체장치 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 장치는 이웃하는 도전구조물들 사이에 절연물질이 형성된다. 반도체 장치가 고집적화됨에 따라 도전구조물들간의 거리가 점점 가까워지고 있다. 이로 인해, 기생캐패시턴스가 증가되고 있다. 기생캐패시턴스가 증가됨에 따라 반도체장치의 성능이 저하된다.
기생캐패시턴스를 감소시키기 위해 절연물질의 유전율을 낮추는 방법이 있다. 그러나, 절연물질이 높은 유전율을 갖기 때문에 기생캐패시턴스를 감소시키는데 한계가 있다.
본 발명의 실시예들은 이웃한 도전구조물들간의 기생캐패시턴스를 감소시킬 수 있는 반도체장치 및 그 제조 방법을 제공한다.
본 발명의 실시예에 따른 반도체장치는 기판 상에 형성된 제1도전패턴을 포함하는 제1도전구조물; 상기 제1도전구조물의 측벽에 인접하여 형성된 제2도전구조물; 및 상기 제1도전구조물과 제2도전구조물 사이에 형성된 에어갭을 포함하는 절연구조물을 포함하고, 상기 제2도전구조물은 제2도전패턴, 상기 제2도전패턴 상에 형성된 오믹콘택층, 상기 오믹콘택층 상에 형성되며 상기 에어갭을 통해 상기 제1도전패턴과 이격된 제3도전패턴을 포함할 수 있다.
본 발명의 실시예에 따른 반도체장치는 기판 상에 형성된 비트라인을 포함하는 비트라인구조물; 상기 비트라인구조물의 측벽에 인접하여 형성된 스토리지노드콘택플러그; 및 상기 비트라인구조물과 스토리지노드콘택플러그 사이에 형성된 에어갭을 포함하는 절연구조물을 포함하고, 상기 스토리지노드콘택플러그는 제1플러그, 상기 제1플러그 상에 형성된 오믹콘택층, 상기 오믹콘택층 상에 형성되며 상기 에어갭을 통해 상기 비트라인과 이격된 제2플러그를 포함할 수 있다.
본 발명의 실시예에 따른 반도체장치 제조 방법은 기판 상에 절연층을 형성하는 단계; 상기 절연층을 식각하여 오픈부를 형성하는 단계; 상기 오픈부에 제1도전패턴을 형성하는 단계; 상기 제1도전패턴 상부의 오픈부의 측벽에 희생스페이서를 형성하는 단계; 상기 제1도전패턴 상에 오믹콘택층을 형성하는 단계; 상기 오믹콘택층 상에 제2도전패턴을 형성하는 단계; 상기 희생스페이서를 제거하여 에어갭을 형성하는 단계; 및 상기 제2도전패턴 상에 상기 에어갭을 캡핑하는 제3도전패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 반도체장치 제조 방법은 기판 상부에 제1도전패턴을 포함하는 복수의 도전구조물을 형성하는 단계; 상기 도전구조물 상에 절연층을 형성하는 단계; 상기 절연층을 식각하여 상기 도전구조물 사이에 오픈부를 형성하는 단계; 상기 오픈부에 상기 제1도전패턴보다 낮게 리세스된 제2도전패턴을 형성하는 단계; 상기 제2도전패턴 상부의 오픈부의 측벽에 희생스페이서를 형성하는 단계; 상기 제2도전패턴 상에 오믹콘택층을 형성하는 단계; 상기 오믹콘택층 상에 제3도전패턴을 형성하는 단계; 상기 희생스페이서를 제거하여 에어갭을 형성하는 단계; 및 상기 제3도전패턴 상에 상기 에어갭을 캡핑하는 제4도전패턴을 형성하는 단계를 포함할 수 있다.
본 기술은 도전구조물들 사이에 에어갭을 형성하므로써 기생캐패시턴스를 감소시킬 수 있는 효과가 있다.
본 기술은 배리어패턴을 이용하여 에어갭을 캡핑하므로 공정을 단순화시키면서 에어갭을 안정적으로 캡핑할 수 있다.
본 기술은 오믹콘택층의 형성 면적을 넓게 형성하므로 콘택저항을 개선시킬 수 있다.
본 기술은 도전구조물에서 차지하는 금속함유물질의 체적을 증가시키므로써 도전구조물의 저항을 개선시킬 수 있다.
결국, 본 기술은 기생캐패시턴스와 콘택저항을 동시에 개선시킬 수 있는 효과가 있다.
도 1a는 제1실시예에 따른 반도체장치를 도시한 도면이다.
도 1b는 제1실시예의 변형예에 따른 반도체장치를 도시한 도면이다.
도 2a 내지 도 2i는 제1실시예에 따른 반도체장치를 형성하는 방법의 일예를 나타낸 도면이다.
도 3a 및 도 3b는 제1실시예에 따른 에어갭을 캡핑하는 방법의 일 예를 도시한 도면이다.
도 4a 및 도 4b는 제1실시예에 따른 에어갭을 캡핑하는 방법의 다른 예를 도시한 도면이다.
도 5a는 제2실시예에 따른 반도체장치를 도시한 도면이다.
도 5b은 제2실시예의 변형예에 따른 반도체장치를 도시한 도면이다.
도 6a 내지 도 6j는 제2실시예에 따른 반도체장치를 형성하는 방법의 일예를 나타낸 도면이다.
도 7은 제2실시예에 따른 에어갭을 캡핑하는 방법의 일 예를 도시한 도면이다.
도 8은 제2실시예에 따른 에어갭을 캡핑하는 방법의 다른 예를 도시한 도면이다.
도 9a 내지 도 9d는 제2실시예의 비교예를 설명하기 위한 도면이다.
도 10a는 메모리셀의 일부를 도시한 도면이다.
도 10b는 도 10a의 A-A'선에 따른 평면도이다.
도 10c는 도 10b의 B-B'선에 따른 단면도이다.
도 11a 내지 도 11k는 메모리셀을 제조하는 방법의 일예를 도시한 도면이다.
도 12는 메모리 카드를 보여주는 개략도이다.
도 13은 전자 시스템을 보여주는 블록도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1a는 제1실시예에 따른 반도체장치를 도시한 도면이다.
도 1a를 참조하면, 기판(101) 상에 절연층(102)이 형성된다. 절연층(102)에 오픈부(103)가 형성된다. 오픈부(103)는 기판(101)의 표면을 노출시킨다. 오픈부(103)에 도전구조물(105)이 형성된다. 도전구조물(105)은 제1도전패턴(106), 제2도전패턴(108) 및 제3도전패턴(110)을 포함한다. 제1도전패턴(106)은 오픈부(103)에 리세스되어 형성된다. 제1도전패턴(106) 상에 제2도전패턴(108)이 형성된다. 제1도전패턴(106)과 제2도전패턴(108) 사이에 오믹콘택층(107)이 형성된다. 제2도전패턴(108)과 제3도전패턴(110) 상에 배리어패턴(109)이 형성된다. 도전구조물(105)은 제1도전패턴(106), 오믹콘택층(107), 제2도전패턴(108), 배리어패턴(109) 및 제3도전패턴(110)이 적층된 구조가 될 수 있다. 도전구조물(105)과 오픈부(103)의 측벽 사이에 에어갭(111)이 형성된다. 제2도전패턴(108)은 에어갭(111)을 통해 오픈부(103)의 측벽으로부터 이격될 수 있다. 제2도전패턴(108)은 제1도전패턴(106)보다 작은 선폭을 갖는다. 배리어패턴(109)은 제2도전패턴(108) 및 에어갭(111)을 캡핑한다. 오픈부(103)의 측벽에 스페이서(104)가 형성된다.
기판(101)은 실리콘 기판 또는 실리콘저마늄 기판을 포함한다. 기판(101)은 SOI(Silicon On Insulator) 기판을 포함할 수 있다. 절연층(102)은 저유전 물질을 포함한다. 절연층(102)은 실리콘질화물 또는 실리콘산화물을 포함할 수 있다. 절연층(102)은 층간절연층이 된다.
오픈부(103)는 홀 형상 또는 라인 형상을 가질 수 있다. 예를 들어, 오픈부(103)는 콘택홀, 비아홀, 관통홀, 트렌치, 리세스 등으로 정의될 수 있다. 오픈부(103)가 콘택홀인 경우, 도전구조물(105)은 콘택플러그가 된다.
제1도전패턴(106)은 실리콘함유층을 포함한다. 제1도전패턴(106)은 폴리실리콘을 포함할 수 있다. 폴리실리콘은 불순물이 도핑되어 있을 수 있다.
제2도전패턴(108)과 제3도전패턴(110)은 금속, 금속질화물, 금속실리사이드, 금속카바이드 등을 금속함유층을 포함한다. 예를 들어, 제2도전패턴(108)과 제3도전패턴(110)은 텅스텐을 포함할 수 있다. 제2도전패턴(108)은 제1도전패턴(106)보다 체적이 더 크다. 제2도전패턴(108)은 제1도전패턴(106)보다 선폭이 작고, 높이가 더 높다다. 이와 같이, 제2도전패턴(108)의 체적이 크므로 도전구조물(105)의 저항은 제2도전패턴(108)에 의해 지배적으로 결정된다.
제1도전패턴(106)과 제2도전패턴(108)이 접촉될 때, 오믹콘택(Ohmic contact)이 필요하다. 이를 위해 오믹콘택층(107)이 형성된다. 오믹콘택층(107)은 금속실리사이드를 포함한다. 금속실리사이드는 코발트실리사이드(Cobalt silicide)를 포함한다. 코발트실리사이드는 'CoSi2상'의 코발트실리사이드를 포함한다.
스페이서(104)는 저유전 물질을 포함한다. 저유전 물질은 산화물 또는 질화물을 포함한다. 저유전 물질은 실리콘산화물, 실리콘질화물 또는 금속산화물을 포함할 수 있다. 스페이서(104)는 SiO2, Si3N4 또는 SiN을 포함한다.
에어갭(111)은 희생 물질(Sacrificial material)이 제거되므로써 형성될 수 있다. 희생물질은 스페이서(104)와 제2도전패턴(108) 사이에 형성된다. 오믹콘택층(107)을 형성한 후에 희생물질을 제거하므로써 에어갭(111)이 형성된다. 이는 후술하기로 한다.
배리어패턴(109)은 제2도전패턴(108) 및 에어갭(111)을 캡핑한다. 아울러, 배리어패턴(109)은 에어갭(111) 상부의 오픈부 측벽을 덮는다. 배리어패턴(109)은 티타늄함유층을 포함한다. 배리어패턴(109)은 티타늄질화물(TiN)을 포함할 수 있다. 배리어패턴(109)은 화학기상증착법 또는 물리기상증착법을 이용하여 형성한다.
도 1b은 제1실시예의 변형예에 따른 반도체장치를 도시한 도면이다.
도 1b를 참조하면, 도 1a와 다르게 배리어패턴없이 제3도전패턴(110)을 이용하여 에어갭(111) 및 제2도전패턴(108)을 캡핑한다.
도 1a 및 도 1b에 따른 도전구조물(105)은 콘택플러그(Contact Plug), 전극(Electrode) 등이 될 수 있다. 콘택플러그인 경우, 제1도전패턴(106)은 플러그 패드(plug pad)가 될 수 있고, 제2도전패턴(108)은 메인 플러그(Main plug)가 될 수 있다. 제3도전패턴(110) 및 배리어패턴(109)은 에어갭(111)을 캡핑하는 캡핑 구조물(Capping structure)이 될 수 있다. 메인 플러그인 제2도전패턴(108)이 금속함유층을 포함하므로, 콘택플러그의 저항이 감소한다. 즉, 실리콘함유층인 제1도전패턴(106)의 체적을 최소화하고, 금속함유층인 제2도전패턴(108)의 체적을 최대화하므로써 콘택플러그의 저항을 감소시킬 수 있다. 아울러, 오믹콘택층(107)을 포함하므로 저항이 더욱 감소하고, 오믹콘택층(107)의 형성 면적이 크므로 저항이 더욱더 감소한다.
또한, 도전구조물(105)은 비트라인, 금속배선, 게이트전극, 워드라인 등이 될 수 있다.
상술한 바에 따르면, 에어갭(111)을 형성하므로써 도전구조물(105)의 전기적 절연특성을 향상시킨다. 예컨대, 제2도전패턴(108)에 이웃하여 다른 도전패턴이 위치하는 경우, 두 도전패턴 간의 기생캐패시턴스를 감소시킨다.
또한, 에어갭(111) 아래에 오믹콘택층(107)이 형성되므로, 오믹콘택층(107)이 형성되는 면적을 넓게 할 수 있다. 이에 따라, 계면저항을 개선시킬 수 있다.
또한, 도전구조물(105)에서 실리콘함유물질인 제1도전패턴(106)보다 금속함유물질인 제2도전패턴(108)의 체적이 크므로 도전구조물(105)의 콘택저항을 개선시킬 수 있다.
도 2a 내지 도 2i는 제1실시예에 따른 반도체장치를 형성하는 방법의 일예를 나타낸 도면이다.
도 2a에 도시된 바와 같이, 기판(11) 상에 절연층(12)을 형성한다. 기판(11)은 반도체기판을 포함한다. 기판(11)은 실리콘을 함유한다. 기판(11)은 실리콘 기판 또는 실리콘저마늄 기판을 포함할 수 있다. 기판(11)은 SOI(Silicon On Insulator) 기판을 포함할 수도 있다. 절연층(12)은 저유전 물질(Low-k material)을 포함한다. 절연층(12)은 실리콘질화물 또는 실리콘산화물을 포함할 수 있다.
절연층(12)에 오픈부(13)를 형성한다. 절연층(12)을 식각하여 기판(11)의 표면을 노출시키는 오픈부(13)를 형성한다. 오픈부(13)는 홀 형상(hole type) 또는 라인 형상(line type)을 갖는다. 오픈부(13)는 콘택홀(contact hole), 비아홀(via hole), 관통홀(through hole), 트렌치(trench), 리세스(recess) 등으로 정의될 수 있다. 복수개의 오픈부(13)가 일정 간격을 가지면서 규칙적으로 배치되어 오픈부 어레이(Opening array)를 형성할 수 있다. 절연층(12)을 식각하기 위해 마스크패턴(미도시)이 사용될 수 있다. 마스크패턴은 감광막패턴을 포함하거나, 감광막패턴에 의해 패터닝된 하드마스크패턴을 포함한다.
도 2b에 도시된 바와 같이, 오픈부(13)의 측벽에 스페이서(14)를 형성한다. 오픈부(13)를 포함한 절연층(미도시)을 형성한 후 에치백 공정 등을 통해 식각한다. 이에 따라, 스페이서(14)가 형성된다. 스페이서(14)는 저유전물질을 포함한다. 스페이서(14)는 실리콘질화물을 포함할 수 있다. 스페이서(14)를 형성하므로써 오픈부(13) 아래에 기판(11)의 표면이 노출된다.
도 2c에 도시된 바와 같이, 제1도전층(15A)을 형성한다. 스페이서(14)를 포함한 절연층(12) 상에 오픈부(13)를 채우는 제1도전층(15A)을 형성한다. 제1도전층(15A)은 실리사이드화가능물질(Silicidable materials)을 포함한다. 제1도전층(15A)은 실리콘함유층을 포함할 수 있다. 제1도전층(15A)은 폴리실리콘을 포함할 수 있다. 폴리실리콘은 불순물이 도핑될 수 있다. 제1도전층(15A)은 기판(11)의 표면과 접촉된다.
도 2d에 도시된 바와 같이, 제1도전층(15A)을 선택적으로 제거한다. 이에 따라, 리세스된 제1도전패턴(First conductor pattern, 15B)이 형성된다. 제1도전패턴(15B)을 형성하기 위해 에치백 공정(Etch-back process)이 적용될 수 있다. 제1도전패턴(15B)은 절연층(12)의 상부 표면보다 낮게 리세스된 표면을 갖는다. 제1도전패턴(15B)의 높이는 최대한 낮게 조절될 수 있다. 이는 도전구조물에서 제1도전패턴(15B)이 차지하는 체적을 최소화하기 위함이다.
도 2e에 도시된 바와 같이, 희생스페이서(16)를 형성한다. 제1도전패턴(15B) 상부의 오픈부(13)의 측벽에 희생스페이서(16)를 형성한다. 희생스페이서(16)는 희생층(미도시)을 선택적으로 식각하므로써 형성될 수 있다. 희생스페이서(16)를 형성하기 위해 건식식각 공정이 적용될 수 있다. 예를 들어, 건식식각 공정은 에치백 공정을 포함할 수 있다. 희생스페이서(16)에 의해 제1도전패턴(15B)의 상부 표면이 노출되고, 절연층(12)의 상부 표면이 노출될 수 있다. 희생스페이서(16)는 후속 공정에서 제거되어 에어갭을 형성하는 물질이다. 희생스페이서(16)는 절연층(12)과 식각선택비를 갖는 물질을 포함할 수 있다. 희생스페이서(16)는 절연물질을 포함할 수 있으며, 이때, 희생스페이서(16)는 절연층(12)과는 다른 물질을 포함할 수 있다. 예를 들어, 절연층(12)이 실리콘산화물을 포함하는 경우, 희생스페이서(16)는 실리콘질화물을 포함할 수 있다. 또한, 절연층(12)이 실리콘질화물을 포함하는 경우, 희생스페이서(16)는 실리콘산화물을 포함할 수 있다. 희생스페이서(16)는 실리콘산화물과 실리콘질화물을 적층하여 형성할 수도 있다.
희생스페이서(16)를 형성할 때 또는 희생스페이서(16)를 형성한 후에, 제1도전패턴(15B)의 표면을 일정 깊이 리세스시킬 수 있다(도면부호 '15C' 참조). 이는 후속 실리사이드층을 형성하기 위한 반응 면적을 증가시키기 위함이다.
도 2f에 도시된 바와 같이, 실리사이드화가능층(Silicidable layer, 17)을 형성한다. 실리사이드화가능층(17)은 희생스페이서(16) 및 제1도전패턴(15B)을 포함한 전면에 컨포멀하게 형성된다. 실리사이드화가능층(17)은 제1도전패턴(15B)과 실리사이드화반응(Silicidation)에 의해 금속실리사이드(Metal silicide)를 형성하는 물질을 포함한다. 실리사이드화가능층(17)은 실리사이드화가능금속층(Silicidable metal)을 포함한다. 실리사이드화가능금속층은 코발트 등의 금속원자를 함유하는 금속함유층을 포함할 수 있다. 제1도전패턴(15B)이 폴리실리콘을 포함하는 경우, 실리사이드화가능층(17)은 코발트를 포함할 수 있다. 실리사이드화가능층(17)은 물리기상증착법(PVD)을 통해 증착할 수 있다.
위와 같이, 실리사이드화가능층(17)을 형성하면, 실리사이드화가능층(17)과 제1도전패턴(15B)간의 실리사이드형성을 위한 반응면적이 증가한다. 예컨대, 증가된 반응면적은 제1도전패턴(15B)의 리세스된 표면에 의한 반응면적(A1)과 제1도전패턴(15B)의 돌출부에 의한 반응면적(A2)을 포함한다. 이는 제1도전패턴(15B)의 선폭 증가에 의한 것이다. 이는 후속 비교예를 참조하여 설명하기로 한다.
도시하지 않았으나, 실리사이드화가능층(17) 상에 보호층을 형성할 수 있다. 보호층은 실리사이드화가능층(17) 상에 컨포멀하게 형성된다. 보호층은 후속 실리사이드화 공정시 실리사이드층의 어택을 방지한다. 보호층은 금속질화물을 포함한다. 보호층은 티타늄함유층을 포함한다. 보호층은 티타늄질화물(TiN)을 포함할 수 있다. 보호층은 티타늄과 티타늄질화물을 적층(Ti/TiN)하여 형성할 수도 있다.
도 2g에 도시된 바와 같이, 오믹콘택층(18)을 형성한다. 오믹콘택층(18)을 형성하기 위해 어닐(18A)을 실시할 수 있다. 어닐(18A)에 의해 제1도전패턴(15B)과 실리사이드화가능층(17)이 반응하여 오믹콘택층(18)이 형성된다. 어닐(18A)에 의해 실리사이드화 반응이 일어난다. 부연하면, 제1도전패턴(15B)과 실리사이드화가능층(17)이 접하는 계면에서 실리사이드화반응이 발생하여, 금속실리사이드층(Metal silicide layer)을 포함하는 오믹콘택층(18)이 형성된다. 어닐(18A)은 실리사이드화가능층(17)과 제1도전패턴(15B)이 실리사이드화반응을 일으키도록 적어도 200℃ 이상의 온도에서 실시할 수 있다. 어닐(18A)은 급속어닐(RTA)을 포함한다. 어닐(18A)에 의해 제1도전패턴(15B)의 실리콘원자와 실리사이드화가능층(17)의 금속원자가 반응하여 오믹콘택층(18)이 형성된다. 오믹콘택층(18)은 코발트실리사이드를 포함할 수 있다. 본 실시예에서, 오믹콘택층(18)은 'CoSi2 상'의 코발트실리사이드를 포함할 수 있다. 이를 위해 어닐(18A)은 2회 수행될 수 있다. 예를 들어, 1차 어닐이 400∼600℃의 온도에서 진행된다. 1차 어닐에 의해 'CoSix(x=0.1∼1.5)상'을 갖는 코발트실리사이드가 형성된다. 2차 어닐이 진행된다. 2차 어닐은 급속어닐(RTA)을 포함한다. 2차 어닐은 1차 어닐보다 더 높은 온도에서 실시할 수 있다. 2차 어닐은 600∼800℃의 온도에서 진행한다. 2차 어닐은 후속 미반응 실리사이드화가능층(17A)을 제거한 후에 진행할 수 있다. 2차 어닐에 의해 오믹콘택층(18)의 상변화가 발생한다. 예컨대, 1차 어닐에 의해 'CoSix(x=0.1∼1.5)상'을 갖는 코발트실리사이드가 형성되며, 2차 어닐에 의해 'CoSi2 상'의 코발트실리사이드로 상변환된다. 코발트실리사이드 중에서 'CoSi2 상'을 갖는 코발트실리사이드가 비저항이 가장 낮다.
오믹콘택층(18)이 형성된 후, 미반응 실리사이드화가능층(17A)이 잔류할 수 있다. 제1도전패턴(15B)은 도면부호 '15'와 같이 체적이 감소될 수 있다.
어닐(18A) 공정시에, 제1도전패턴(15B)의 리세스된 표면 및 돌출부에 의해 실리사이드화반응에 참여하는 실리콘의 반응면적(도 2f의 A1, A2 참조)이 증가하므로 낮은 비저항의 'CoSi2상'의 코발트실리사이드를 형성할 수 있다. 한편, 제1도전패턴(15B)의 표면이 리세스되지 않은 경우에는 실리사이드화반응에 참여하는 실리콘의 반응면적이 부족하여 높은 비저항을 갖는 'Co2Si상'의 코발트실리사이드가 형성될 수 있다.
상술한 바와 같이, 오믹콘택층(18)으로서 CoSi2상의 코발트실리사이드를 형성하면, 콘택저항을 개선시킴과 동시에 미세 선폭을 갖는 오픈부(13)의 작은 면적에서도 저저항의 코발트실리사이드를 형성할 수 있다.
도 2h에 도시된 바와 같이, 미반응 실리사이드화가능층(17A)을 제거한다.
다음으로, 오믹콘택층(18) 상에 제2도전패턴(19)을 형성한다. 제2도전패턴(19)은 오믹콘택층(18) 상에서 오픈부(13)에 리세스되어 형성된다. 제2도전패턴(19)은 금속함유층을 포함할 수 있다. 제2도전패턴(19)은 텅스텐을 함유하는 물질을 포함할 수 있다. 제2도전패턴(19)은 텅스텐층 또는 텅스텐화합물을 포함할 수 있다. 제2도전패턴(19)은 절연층(12)의 표면보다 낮게 리세스되어 형성된다. 제2도전패턴(19)에 의해 희생스페이서(16)의 일부가 노출될 수 있다.
제2도전패턴(19)의 선폭은 제1도전패턴(15)보다 더 작다. 제2도전패턴(19)의 높이는 제1도전패턴(15)보다 더 높다. 따라서, 오픈부(13)에 형성된 도전구조물에서 제2도전패턴(19)의 체적이 제1도전패턴(15)보다 더 크다.
도 2i에 도시된 바와 같이, 희생스페이서(16)를 제거하여 에어갭(20)을 형성한다. 에어갭(20)은 제2도전패턴(19)과 오픈부(13)의 측벽 사이에 형성된다. 희생스페이서(16)는 습식식각을 통해 제거될 수 있다. 희생스페이서(16)를 제거하기 위해 습식케미컬을 이용한 세정 공정을 통해 제거할 수 있다.
상술한 바와 같은 희생스페이서(16) 제거 공정에 의해 희생스페이서(16)가 제거되고, 희생스페이서(16)가 차지하고 있던 공간은 에어갭(20)으로 잔존한다.
에어갭(20)은 제2도전패턴(19)과 오픈부(13)의 측벽 사이에 형성되며, 제2도전패턴(19)과 오픈부(13) 측벽 사이에는 '에어갭(20)-스페이서(14)'로 이루어진 절연구조가 형성된다. 에어갭(20)의 아래에는 오믹콘택층(18)이 노출되나, 제1도전패턴(15)은 노출되지 않는다.
도 3a 및 도 3b는 제1실시예에 따른 에어갭을 캡핑하는 방법의 일 예를 도시한 도면이다.
도 3a에 도시된 바와 같이, 에어갭(20) 및 제2도전패턴(19)을 포함한 전면에 제3도전층(21A)을 형성한다. 제3도전층(21A)은 에어갭(20)을 캡핑하면서 제2도전패턴(19)을 포함한 전면에 형성된다. 에어갭(20)의 공간이 좁기 때문에 제3도전층(21A) 형성시 에어갭(20)을 채우지 않고 캡핑할 수 있다. 제3도전층(21A)은 제2도전패턴(19) 상에서 오픈부(13)의 나머지를 갭필한다. 제3도전층(21A)은 금속함유층을 포함할 수 있다. 제3도전층(21A)은 텅스텐층을 포함할 수 있다.
도 3b에 도시된 바와 같이, 제3도전층(21A)을 평탄화한다. 평탄화를 위해 에치백 공정 또는 CMP 공정이 적용될 수 있다.
위와 같이, 평탄화를 수행하면, 제3도전패턴(21)이 형성된다. 따라서, 오픈부(13)에 형성되는 도전구조물(22)은 제1도전패턴(15), 오믹콘택층(18), 제2도전패턴(19) 및 제3도전패턴(21)을 포함한다. 오믹콘택층(18)은 제1도전패턴(16)과 제2도전패턴(19)간의 오믹콘택을 형성한다. 에어갭(20)은 제2도전패턴(19)과 오픈부(13)의 측벽 사이에 형성된다. 도전구조물(22)과 오픈부(13)의 측벽 사이에는 에어갭(20)과 스페이서(14)를 포함하는 절연구조물이 형성된다. 제3도전패턴(21)을 형성하므로써 도전구조물(22) 상에서 수행되는 후속 식각 공정으로부터 에어갭(20)을 보호할 수 있다. 제3도전패턴(21)은 에어갭(20)을 보호하는 캡핑구조물이다.
도 4a 및 도 4b는 에어갭을 캡핑하는 방법의 일예를 도시한 도면이다.
도 4a에 도시된 바와 같이, 에어갭(20) 및 제2도전패턴(19)을 포함한 전면에 배리어층(23A)을 형성한다. 배리어층(23A)은 도전물질을 포함한다. 배리어층(23A)은 에어갭(20)을 캡핑한다. 배리어층(23A) 형성시, 에어갭(20)을 채우지 않고 캡핑하기 위해 두께가 조절된다. 배리어층(23A)은 티타늄함유층을 포함한다. 배리어층(23A)은 티타늄질화물(TiN)을 포함할 수 있다. 배리어층(23A)은 화학기상증착법 또는 물리기상증착법을 이용하여 형성한다.
위와 같이, 배리어층(23A)을 형성하므로써, 제2도전패턴(19)과 제3도전패턴간의 배리어층을 형성하면서 에어갭(20)을 캡핑할 수 있다.
다음으로, 제3도전층(24A)을 형성한다. 제3도전층(24A)은 배리어층(23A) 상에서 오픈부(13)의 나머지를 갭필한다. 제3도전층(24A)은 금속함유층을 포함할 수 있다. 제3도전층(24A)은 텅스텐층을 포함할 수 있다.
도 4b에 도시된 바와 같이, 배리어층(23A)과 제3도전층(24A)을 평탄화한다. 평탄화를 위해 에치백 공정 또는 CMP 공정이 적용될 수 있다.
위와 같이, 평탄화를 수행하면, 배리어패턴(23) 및 제3도전패턴(24)이 형성된다. 따라서, 오픈부(13)에 형성되는 도전구조물(25)은 제1도전패턴(16), 오믹콘택층(18), 제2도전패턴(19), 배리어패턴(23) 및 제3도전패턴(24)을 포함한다. 오믹콘택층(18)은 제1도전패턴(16)과 제2도전패턴(19)간의 오믹콘택을 형성한다. 배리어패턴(23)은 제2도전패턴(19)과 제3도전패턴(24)간의 상호확산을 방지한다.
에어갭(20)은 제2도전패턴(19)과 오픈부(13)의 측벽 사이에 형성된다. 도전구조물(25)과 오픈부(13)의 측벽 사이에는 에어갭(20)과 스페이서(14)를 포함하는 절연구조물이 형성된다.
배리어패턴(23) 및 제3도전패턴(24)을 형성하므로써 도전구조물(25) 상에서 수행되는 후속 식각 공정으로부터 에어갭(20)을 보호할 수 있다. 배리어패턴(23)과 제3도전패턴(24)은 에어갭(20)을 보호하는 캡핑구조물이다.
상술한 에어갭 캡핑 방법들에 의해 형성된 도전구조물(22, 25)은 콘택플러그(Contact Plug), 전극(Electrode) 등이 될 수 있다. 콘택플러그인 경우, 제1도전패턴(16)은 플러그 패드(plug pad)가 될 수 있고, 제2도전패턴(19)은 메인 플러그(Main plug)가 될 수 있다. 제3도전패턴(21, 24) 및 배리어패턴(23)은 에어갭(20)을 캡핑하는 캡핑 구조물(Capping structure)이 될 수 있다. 메인 플러그인 제2도전패턴(19)이 금속함유층을 포함하므로, 콘택플러그의 저항이 감소한다. 즉, 실리콘함유층인 제1도전패턴(16)의 체적을 최소화하고, 금속함유층인 제2도전패턴(19)의 체적을 최대화하므로써 콘택플러그의 저항을 감소시킬 수 있다. 아울러, 오믹콘택층(18)을 포함하므로 저항이 더욱 감소하고, 오믹콘택층(18)의 형성면적이 크므로 계면저항이 감소한다.
또한, 도전구조물(22, 25)은 비트라인, 금속배선, 게이트전극, 워드라인 등이 될 수 있다.
상술한 실시예들에 따르면, 에어갭(20)을 형성하므로써 도전구조물(22, 25)의 전기적 절연특성을 향상시킨다. 예컨대, 제2도전패턴(19)에 이웃하여 다른 도전패턴이 위치하는 경우, 두 도전패턴 간의 기생캐패시턴스를 감소시킨다.
또한, 오믹콘택층(18)을 형성한 후에 에어갭(20)을 형성하므로, 오믹콘택층(18)이 형성되는 면적을 넓게 한다. 이에 따라, 콘택저항을 개선시킬 수 있다.
도 5a는 제2실시예에 따른 반도체장치를 도시한 도면이다.
도 5a를 참조하면, 기판(201) 상에 복수의 도전구조물이 형성된다. 도전구조물은 제1도전구조물(204)과 제2도전구조물(211)을 포함한다. 제1도전구조물(204)과 제2도전구조물(211) 사이에 에어갭(212)을 갖는 절연구조물이 형성된다. 제1도전구조물(204)의 측벽에 스페이서(205)가 형성된다. 스페이서(205)와 제2도전구조물(211) 사이에 에어갭(212)이 형성된다. 제1도전구조물(204)은 제1도전패턴(202)과 절연패턴(203)을 포함한다. 제2도전구조물(211)은 제2도전패턴(206), 오믹콘택층(207), 제3도전패턴(208), 배리어패턴(209) 및 제4도전패턴(210)을 포함한다. 배리어패턴(209)에 의해 에어갭(212) 및 제3도전패턴(208)이 캡핑된다.
자세히 살펴보면 다음과 같다.
기판(201)은 실리콘기판 또는 실리콘저마늄 기판을 포함할 수 있다. 또한, 기판(201)은 SOI(Silicon On Insulator) 기판을 포함할 수도 있다.
제1도전구조물(204)은 제1도전패턴(202)을 포함한다. 제1도전구조물(204)은 제1도전패턴(202)과 절연패턴(203)을 포함하는 적층구조일 수 있다. 제1도전패턴(202)은 실리콘함유층 또는 금속함유층을 포함할 수 있다. 제1도전패턴(202)은 실리콘함유층과 금속함유층이 적층될 수 있다. 제1도전패턴(202)은 폴리실리콘, 금속, 금속질화물, 금속실리사이드 등을 포함할 수 있다. 제1도전패턴(202)은 폴리실리콘층과 금속층이 적층될 수 있다. 금속층은 텅스텐을 포함할 수 있다. 절연패턴(203)은 절연물질을 포함한다. 절연패턴(203)은 산화물 또는 질화물을 포함할 수 있다. 절연패턴(203)은 하드마스크패턴이 될 수 있다. 제1도전구조물(204)과 제2도전구조물(211)은 라인 형상 또는 필라 형상을 갖는다. 또한, 제1도전구조물(204)과 제2도전구조물(211) 중 어느 하나의 도전구조물은 어느 한 방향으로 연장된 라인 형상을 가질 수 있다. 다른 하나의 도전구조물은 필라 형상을 가질 수 있다. 예를 들어, 제1도전구조물(204)은 라인형상의 구조물이고, 제2도전구조물(211)은 필라 형상의 구조물일 수 있다. 제1도전구조물(204)은 기판(201) 상에서 일정한 간격을 가지면서 규칙적으로 배치된다. 제1도전구조물(204)과 제2도전구조물(211) 중 어느 하나는 게이트구조물 또는 비트라인구조물을 포함할 수 있고, 다른 하나는 콘택플러그를 포함할 수 있다. 콘택플러그는 스토리지노드콘택플러그, 랜딩플러그 또는 금속콘택플러그를 포함할 수 있다. 예컨대, 제2도전구조물(211)은 콘택플러그가 될 수 있으며, 콘택플러그는 실리콘플러그, 오믹콘택층 및 금속플러그를 포함하는 적층구조가 될 수 있다.
제2도전구조물(211)은 이웃하는 제1도전구조물(204) 사이에 리세스되어 형성된 제2도전패턴(206)을 포함한다. 제2도전구조물(211)은 제2도전패턴(206), 오믹콘택층(207), 제3도전패턴(208), 배리어패턴(209) 및 제4도전패턴(210)을 포함하는 적층구조일 수 있다. 제2도전패턴(206)은 실리콘함유층을 포함할 수 있다. 제2도전패턴(206)은 폴리실리콘층을 포함할 수 있다. 제3도전패턴(208)과 제4도전패턴(210)은 금속함유층을 포함할 수 있다. 제3도전패턴(208)과 제4도전패턴(210)은 금속, 금속실리사이드, 금속질화물 등을 포함할 수 있다. 제2도전패턴(206)과 제3도전패턴(208) 사이에 오믹콘택층(207)이 형성된다. 오믹콘택층(207)은 금속실리사이드를 포함한다. 금속실리사이드는 코발트실리사이드를 포함한다. 코발트실리사이드는 'CoSi2상'의 코발트실리사이드를 포함한다. 제2도전패턴(206)의 표면은 제1도전패턴(202)의 하부 표면보다 낮게 리세스된 높이를 갖는다. 제3도전패턴(208)의 선폭은 제2도전패턴(206)보다 작고, 높이는 더 높다. 이에 따라, 제3도전패턴(208)의 체적은 제2도전패턴(206)보다 더 크다. 이웃하는 제1도전구조물(204) 사이에 오픈부(미도시)가 정의되고, 오픈부 내에 제2도전구조물(211)이 형성될 수 있다. 오픈부는 이웃하는 제1도전구조물(204)의 측벽을 각각 오픈시키는 형태가 될 수 있다.
배리어패턴(209)은 제3도전패턴(208)의 상부 표면 및 측벽 일부를 덮고 에어갭(212)을 캡핑한다. 아울러, 배리어패턴(209)은 에어갭(212) 상부의 오픈부 측벽을 덮는다. 배리어패턴(209)은 티타늄함유층을 포함한다. 배리어패턴(209)은 티타늄질화물을 포함한다.
스페이서(205)는 제1도전구조물(204)의 측벽에 형성된다. 스페이서(205)는 저유전 물질을 포함한다. 저유전 물질은 산화물 또는 질화물을 포함한다. 스페이서(205)는 실리콘산화물, 실리콘질화물 또는 금속산화물을 포함할 수 있다.
에어갭(212)은 제3도전패턴(208)과 스페이서(205) 사이에 형성된 희생물질이 제거되므로써 형성될 수 있다. 이는 후술하기로 한다.
도 5a에서, 에어갭(212)은 배리어패턴(209)에 의해 안정적으로 캡핑된다. 에어갭(212)을 형성하므로써 제1도전구조물(204)과 제2도전구조물(211)간의 기생캐패시턴스를 감소시킨다.
제2도전패턴(206) 상에 오믹콘택층(207) 및 제3도전패턴(208)을 형성한 후에 에어갭(212)을 형성할 수 있다. 이로써 오믹콘택층(207)이 형성 면적을 넓게 확보할 수 있다. 실리콘함유층인 제2도전패턴(206)의 체적을 최소화하고, 금속함유층인 제3도전패턴(208)의 체적을 최대화하므로써 제2도전구조물(211)의 저항을 감소시킬 수 있다. 아울러, 오믹콘택층(107)을 포함하므로 저항이 더욱 감소하고, 오믹콘택층(107)의 형성 면적이 크므로 계면저항이 감소한다.
도 5b는 제2실시예의 변형예에 따른 반도체장치를 도시한 도면이다.
도 5b를 참조하면, 도 5a와 다르게 배리어패턴없이 제4도전패턴(210)을 이용하여 에어갭(212) 및 제3도전패턴(208)을 캡핑한다.
도 6a 내지 도 6h는 제2실시예에 따른 반도체장치를 형성하는 방법의 일예를 나타낸 도면이다.
도 6a에 도시된 바와 같이, 기판(31) 상에 복수의 제1도전구조물(34)을 형성한다. 기판(31)은 반도체기판을 포함한다. 기판(31)은 실리콘을 함유한다. 기판(31)은 실리콘 기판 또는 실리콘저마늄 기판을 포함할 수 있다. 또한, 기판(31)은 SOI 기판을 포함할 수도 있다.
기판(31) 상에 형성되는 복수의 제1도전구조물(34)은 일정 간격을 가지면서 규칙적으로 배치된다. 제1도전구조물(34)을 형성하기 위해 제1도전층(미도시) 상에 하드마스크패턴(33)을 형성한다. 하드마스크패턴(33)을 식각 마스크로 사용하여 제1도전층을 식각하므로써 제1도전패턴(First conductive pattern, 32)이 형성된다. 제1도전패턴(32)과 하드마스크패턴(33)이 적층된 제1도전구조물(34)이 형성된다. 제1도전패턴(32)은 실리콘함유층 또는 금속함유층을 포함한다. 예를 들어, 제1도전패턴(32)은 폴리실리콘 또는 텅스텐을 포함할 수 있다. 또한, 제1도전패턴(32)은 실리콘함유층과 금속함유층을 적층하여 형성한다. 예를 들어, 폴리실리콘층과 텅스텐층을 적층하여 형성할 수 있다. 이때, 폴리실리콘층과 텅스텐층 사이에 배리어층(Barrier layer)이 더 형성될 수 있다. 제1도전패턴(32)은 폴리실리콘층, 티타늄함유층 및 텅스텐층의 적층구조물을 포함할 수 있다. 티타늄함유층은 배리어층으로서, 티타늄(Ti)과 티타늄질화물(TiN)이 적층될 수 있다. 하드마스크패턴(33)은 절연물질을 이용하여 형성한다.
복수의 제1도전구조물(34) 상에 제1절연층(35A)을 형성한다. 제1절연층(35A)은 저유전물질을 포함한다. 제1절연층(35A)은 질화물 또는 산화물을 포함한다. 예를 들어, 제1절연층(35A)은 실리콘질화물 또는 실리콘산화물을 포함할 수 있다. 제1절연층(35A)은 제1도전구조물(34)을 포함한 전면에 컨포멀하게 형성된다. 제1절연층(35A)은 스페이서가 되는 물질이다.
제1절연층(35A) 상에 제2절연층(36A)을 형성한다. 제2절연층(36A)은 실리콘산화물을 포함할 수 있다. 제2절연층(36A)은 제1절연층(35A) 상에서 제1도전구조물(34) 사이를 채우도록 형성될 수 있다. 제2절연층(36A)은 층간절연층이 된다.
도 6b에 도시된 바와 같이, 제2절연층(36A)을 평탄화한다. 제1도전구조물(34) 상의 제1절연층(35A)의 표면이 노출되도록 평탄화될 수 있다.
제2절연층(36A)을 식각하여 오픈부(37)를 형성한다. 오픈부(37)가 형성된 후, 제2절연층은 도시되지 않을 수 있다. 오픈부(37)를 형성하기 위해 마스크패턴(미도시)이 사용될 수 있다. 오픈부(37)는 홀 형상 또는 라인 형상을 가질 수 있다. 오픈부(37)는 제1도전구조물(34) 사이에 형성될 수 있다. 오픈부(37)의 측벽에는 제1절연층(35A)이 노출될 수 있다. 오픈부(37) 형성을 위해 제1도전구조물(34) 및 제1절연층(35A)에 정렬되도록 제2절연층(36A)이 식각될 수 있다.
오픈부(37)의 아래의 기판(31) 상에 제1절연층(35A)이 잔류할 수 있다.
다음으로, 제1절연층(35A)을 식각하여 기판(31)의 표면을 노출시킨다. 제1절연층(35A)을 식각하므로써 제1도전구조물(34)의 측벽에 스페이서(35)가 형성된다.
다른 실시예에서, 오픈부(37) 형성 이후에, 스페이서(35)를 형성한다. 즉, 오픈부(37)를 형성한 후에 제1절연층(35A)을 형성하고, 이후 제1절연층(35A)을 식각하여 스페이서(35)를 형성한다.
도 6c에 도시된 바와 같이, 제2도전패턴(38A)을 형성한다. 스페이서(35)를 포함한 전면에 오픈부(37)를 채우는 제2도전층(미도시)을 형성한다. 제2도전층을 에치백공정을 통해 식각한다. 이에 따라 오픈부(37)에 리세스된 제2도전패턴(38A)이 형성된다. 제2도전패턴(38A)은 제1도전구조물(34)의 상부 표면보다 낮게 리세스된 표면을 갖는다. 제2도전패턴(38A)은 실리사이드화가능물질을 포함한다. 제2도전패턴(38A)은 실리콘함유층을 포함할 수 있다. 제2도전패턴(38A)은 폴리실리콘을 포함할 수 있다. 폴리실리콘은 불순물이 도핑될 수 있다. 제2도전패턴(38A)은 기판(31)의 표면과 접촉된다. 제2도전패턴(38A)의 높이는 최대한 낮게 조절될 수 있다. 이는 제2도전구조물에서 제2도전패턴(38A)이 차지하는 체적을 최소화하기 위함이다.
도 6d에 도시된 바와 같이, 희생스페이서(39)를 형성한다. 제2도전패턴(38A) 상부의 오픈부(37)의 측벽에 희생스페이서(39)를 형성한다. 희생스페이서(39)는 희생층(미도시)을 선택적으로 식각하므로써 형성될 수 있다. 희생스페이서(39)를 형성하기 위해 건식식각 공정이 적용될 수 있다. 예를 들어, 건식식각 공정은 에치백 공정을 포함할 수 있다. 희생스페이서(39)에 의해 제2도전패턴(38A)의 상부 표면이 노출된다. 희생스페이서(39)는 후속 공정에서 제거되어 에어갭을 형성하는 물질이다. 희생스페이서(39)은 절연물질을 포함할 수 있으며, 희생스페이서(39)는 실리콘산화물 또는 실리콘질화물을 포함할 수 있다. 희생스페이서(39)는 실리콘산화물과 실리콘질화물을 적층하여 형성할 수도 있다.
희생스페이서(39)를 형성할 때 또는 희생스페이서(39)를 형성한 후에, 제2도전패턴(38A)의 표면을 일정 깊이 리세스시킬 수 있다(도면부호 '38C' 참조). 리세스된 제2도전패턴은 도면부호 '38B'와 같은 형태가 된다. 이는 후속 실리사이드층을 형성하기 위한 반응 면적을 증가시키기 위함이다.
도 6e에 도시된 바와 같이, 실리사이드화가능층(40)을 형성한다. 실리사이드화가능층(40)은 희생스페이서(39) 및 제2도전패턴(38B)을 포함한 전면에 컨포멀하게 형성된다. 실리사이드화가능층(40)은 제2도전패턴(38B)과 실리사이드화반응에 의해 금속실리사이드를 형성하는 물질을 포함한다. 실리사이드화가능층(40)은 실리사이드화가능금속층을 포함한다. 실리사이드화가능금속층은 코발트 등의 금속원자를 함유하는 금속함유층을 포함할 수 있다. 제2도전패턴(38B)이 폴리실리콘을 포함하는 경우, 실리사이드화가능층(40)은 코발트를 포함할 수 있다. 실리사이드화가능층(40)은 물리기상증착법(PVD)을 통해 증착할 수 있다.
위와 같이, 실리사이드화가능층(40)을 형성하면, 실리사이드화가능층(40)과 제2도전패턴(38B)간의 실리사이드형성을 위한 반응면적이 증가한다. 예컨대, 증가된 반응면적은 제2도전패턴(38B)의 리세스된 표면에 의한 반응면적(A1)과 제2도전패턴(38B)의 돌출부에 의한 반응면적(A2)을 포함한다. 이는 제2도전패턴(38B)의 선폭 증가에 의한 것이다. 이는 후속 비교예를 참조하여 설명하기로 한다.
도시하지 않았으나, 실리사이드화가능층(40) 상에 보호층을 형성할 수 있다. 보호층은 실리사이드화가능층(40) 상에 컨포멀하게 형성된다. 보호층은 후속 실리사이드화 공정시 실리사이드층의 어택을 방지한다. 보호층은 금속질화물을 포함한다. 보호층은 티타늄함유층을 포함한다. 보호층은 티타늄질화물(TiN)을 포함할 수 있다. 보호층은 티타늄과 티타늄질화물을 적층(Ti/TiN)하여 형성할 수도 있다.
도 6f에 도시된 바와 같이, 오믹콘택층(41)을 형성한다. 오믹콘택층(41)을 형성하기 위해 어닐(41A)을 실시할 수 있다. 어닐(41A)에 의해 제2도전패턴(38B)과 실리사이드화가능층(40)이 반응하여 오믹콘택층(41)이 형성된다. 어닐(41A)에 의해 실리사이드화 반응이 일어난다. 부연하면, 제2도전패턴(38B)과 실리사이드화가능층(40)이 접하는 계면에서 실리사이드화반응이 발생하여, 금속실리사이드층을 포함하는 오믹콘택층(41)이 형성된다. 어닐(41A)은 실리사이드화가능층(40)과 제2도전패턴(38B)이 실리사이드화반응을 일으키도록 적어도 200℃ 이상의 온도에서 실시할 수 있다. 어닐(41A)은 급속어닐(RTA)을 포함한다. 어닐(41A)에 의해 제2도전패턴(38B)의 실리콘원자와 실리사이드화가능층(40)의 금속원자가 반응하여 오믹콘택층(41)이 형성된다. 오믹콘택층(41)은 코발트실리사이드를 포함할 수 있다. 본 실시예에서, 오믹콘택층(41)은 'CoSi2 상'의 코발트실리사이드를 포함할 수 있다. 이를 위해 어닐(41A)은 2회 수행될 수 있다. 예를 들어, 1차 어닐이 400∼600℃의 온도에서 진행된다. 1차 어닐에 의해 'CoSix(x=0.1∼1.5)상'을 갖는 코발트실리사이드가 형성된다. 2차 어닐이 진행된다. 2차 어닐은 급속어닐(RTA)을 포함한다. 2차 어닐은 1차 어닐보다 더 높은 온도에서 실시할 수 있다. 2차 어닐은 600∼800℃의 온도에서 진행한다. 2차 어닐에 의해 오믹콘택층(41)의 상변화가 발생한다. 예컨대, 1차 어닐에 의해 'CoSix(x=0.1∼1.5)상'을 갖는 코발트실리사이드가 형성되며, 2차 어닐에 의해 'CoSi2 상'의 코발트실리사이드로 상변환된다. 코발트실리사이드 중에서 'CoSi2 상'을 갖는 코발트실리사이드가 비저항이 가장 낮다.
오믹콘택층(41)이 형성된 후, 미반응 실리사이드화가능층(40A)이 잔류할 수 있다. 제2도전패턴(38B)은 도면부호 '38'와 같이 체적이 감소될 수 있다.
어닐(41A) 공정시에, 제2도전패턴(38B)의 리세스된 표면 및 돌출부에 의해 실리사이드화반응에 참여하는 실리콘의 반응면적(도 6e의 A1, A2 참조)이 증가하므로 낮은 비저항의 'CoSi2상'의 코발트실리사이드를 형성할 수 있다. 한편, 제2도전패턴(38B)의 표면이 리세스되지 않은 경우에는 실리사이드화반응에 참여하는 실리콘의 반응면적이 부족하여 높은 비저항을 갖는 'Co2Si상'의 코발트실리사이드가 형성될 수 있다.
상술한 바와 같이, 오믹콘택층(41)으로서 CoSi2상의 코발트실리사이드를 형성하면, 콘택저항을 개선시킴과 동시에 미세 선폭을 갖는 오픈부(37)의 작은 면적에서도 저저항의 코발트실리사이드를 형성할 수 있다.
도 6g에 도시된 바와 같이, 미반응 실리사이드화가능층(41A)을 제거한다.
다음으로, 오믹콘택층(41) 상에 제3도전패턴(42)을 형성한다. 제3도전패턴(42)은 오믹콘택층(41) 상에서 리세스되어 형성된다. 제3도전패턴(42)은 금속함유층을 포함할 수 있다. 제3도전패턴(42)은 텅스텐을 함유하는 물질을 포함할 수 있다. 제3도전패턴(42)은 텅스텐층 또는 텅스텐화합물을 포함할 수 있다. 제3도전패턴(42)은 제1도전구조물(34)의 표면보다 낮게 리세스되어 형성된다. 제3도전패턴(42)에 의해 희생스페이서(39)의 일부가 노출될 수 있다.
제3도전패턴(42)의 높이는 제2도전패턴(38)보다 더 높고, 제3도전패턴(42)의 선폭은 제2도전패턴(38)보다 더 작다. 따라서, 제3도전패턴(42)의 체적은 제2도전패턴(38)보다 더 크다.
도 6h에 도시된 바와 같이, 희생스페이서(39)를 제거하여 에어갭(43)을 형성한다. 에어갭(43)은 제3도전패턴(42)과 제1도전구조물(34)의 측벽 사이에 형성된다. 희생스페이서(39)는 습식식각을 통해 제거될 수 있다. 희생스페이서(39)를 제거하기 위해 습식케미컬을 이용한 세정 공정을 통해 제거할 수 있다.
상술한 바와 같은 희생스페이서(39) 제거 공정에 의해 희생스페이서(39)가 제거되고, 희생스페이서(39)가 차지하고 있던 공간은 에어갭(43)으로 잔존한다.
에어갭(43)은 제3도전패턴(42)과 제1도전구조물(34)의 측벽 사이에 형성되며, 제3도전패턴(42)과 제1도전구조물(34)의 측벽 사이에는 '에어갭(43)-스페이서(35)'로 이루어진 절연구조가 형성된다. 에어갭(43)의 아래에는 오믹콘택층(41)이 노출되나, 제2도전패턴(38)은 노출되지 않는다.
도 7은 제2실시예에 따른 에어갭을 캡핑하는 방법의 일예를 도시한 도면이다.
도 7에 도시된 바와 같이, 에어갭(43) 및 제3도전패턴(42) 상에 제4도전패턴(44)이 형성된다. 제4도전패턴(44)은 에어갭(43)을 캡핑하면서 제3도전패턴(42)의 상부를 갭필한다. 에어갭(43)의 공간이 좁기 때문에 제4도전패턴(44) 형성시 에어갭(43)을 채우지 않고 캡핑할 수 있다. 제4도전패턴(44)의 일부는 제3도전패턴(42)의 측벽을 덮을 수 있다. 제4도전패턴(44)은 금속함유층을 포함할 수 있다. 제4도전패턴(44)은 텅스텐층을 포함할 수 있다. 제4도전패턴(44)을 형성하기 위해 제4도전층(미도시)을 갭필한 후 평탄화한다. 평탄화를 위해 에치백 공정 또는 CMP 공정이 적용될 수 있다.
위와 같이, 제3도전패턴(44)을 형성하면, 제2도전구조물(45)이 형성된다. 제2도전구조물(45)은 제2도전패턴(38), 오믹콘택층(41), 제3도전패턴(42) 및 제4도전패턴(44)을 포함한다. 오믹콘택층(41)은 제2도전패턴(38)과 제3도전패턴(42)간의 오믹콘택을 형성한다. 에어갭(43)은 제3도전패턴(42)의 측벽에 형성된다. 제2도전구조물(45)과 제1도전구조물(34) 사이에는 에어갭(43)과 스페이서(35)를 포함하는 절연구조물이 형성된다. 제3도전패턴(42)을 형성하므로써 제2도전구조물(45) 상에서 수행되는 후속 식각 공정으로부터 에어갭(43)을 보호할 수 있다. 제3도전패턴(44)은 에어갭(43)을 보호하는 캡핑구조물이다.
도 8은 제2실시예에 따른 에어갭을 캡핑하는 방법의 일예를 도시한 도면이다.
도 8에 도시된 바와 같이, 제3도전패턴(42) 상에 배리어패턴(46) 및 제4도전패턴(44)이 형성된다. 따라서, 제2도전구조물(45)은 제2도전패턴(38), 오믹콘택층(41), 제3도전패턴(42), 배리어패턴(46) 및 제4도전패턴(44)을 포함한다. 오믹콘택층(41)은 제2도전패턴(38)과 제3도전패턴(42)간의 오믹콘택을 형성한다. 배리어패턴(46)은 제3도전패턴(42)과 제4도전패턴(44)간의 상호확산을 방지한다.
에어갭(43)은 제3도전패턴(42)의 측벽에 형성된다. 제1도전구조물(34)과 제2도전구조물(45) 사이에는 에어갭(43)과 스페이서(35)를 포함하는 절연구조물이 형성된다. 배리어패턴(46) 및 제4도전패턴(44)을 형성하므로써 제2도전구조물(45) 상에서 수행되는 후속 식각 공정으로부터 에어갭(43)을 보호할 수 있다. 배리어패턴(46)과 제4도전패턴(44)은 에어갭(43)을 보호하는 캡핑구조물이다.
상술한 에어갭 캡핑 방법들에 의해 형성된 제2도전구조물(45)은 콘택플러그(Contact Plug), 전극(Electrode) 등이 될 수 있다. 콘택플러그인 경우, 제2도전패턴(38)은 플러그 패드(plug pad)가 될 수 있고, 제3도전패턴(42)은 메인 플러그(Main plug)가 될 수 있다. 제4도전패턴(44) 및 배리어패턴(46)은 에어갭(43)을 캡핑하는 캡핑 구조물(Capping structure)이 될 수 있다. 메인 플러그인 제3도전패턴(42)이 금속함유층을 포함하므로, 콘택플러그의 저항이 감소한다. 즉, 실리콘함유층인 제2도전패턴(38)의 체적을 최소화하고, 금속함유층인 제3도전패턴(42)의 체적을 최대화하므로써 콘택플러그의 저항을 감소시킬 수 있다. 아울러, 오믹콘택층(41)을 포함하므로 저항이 더욱 감소하고, 오믹콘택층(41)의 면적이 크므로 저항이 더욱더 감소한다.
또한, 제2도전구조물(45)은 비트라인, 금속배선, 게이트전극, 워드라인 등이 될 수 있다.
상술한 실시예들에 따르면, 에어갭(43)을 형성하므로써 제1도전구조물(34)과 제2도전구조물(45) 간의 기생캐패시턴스를 감소시킨다.
또한, 제3도전패턴(42)의 체적을 최대화하므로써 제2도전구조물(45)의 저항을 개선시킨다. 아울러, 오믹콘택층(41)을 형성한 후에 에어갭(43)을 형성하므로, 오믹콘택층(41)이 형성되는 면적을 넓게 한다. 이에 따라, 저항을 더욱 개선시킬 수 있다
도 9a 내지 도 9d는 제2실시예의 비교예를 설명하기 위한 도면이다.
도 9a를 참조하면, 기판(31) 상에 제1도전패턴(32)과 하드마스크패턴(33)이 적층된 복수의 제1도전구조물(34)을 형성한다.
다음으로, 제1도전구조물(34) 사이에 오픈부(도면부호 생략)를 형성한 후, 제1도전구조물(34)의 측벽에 스페이서(35)를 형성한다.
이어서, 리세스된 제2도전패턴(39)과 리세스된 희생스페이서(38)를 형성한다.
도 9b에 도시된 바와 같이, 희생스페이서(38)를 제거하여 에어갭(43)을 형성한다.
도 9c에 도시된 바와 같이, 에어갭(43)을 캡핑하는 캡핑스페이서(43A)를 형성한다.
도 9d에 도시된 바와 같이, 제2도전패턴(39) 상에 오믹콘택층(41B), 배리어패턴(46A) 및 제3도전패턴(44A)을 형성한다.
비교예에서, 희생스페이서(38)로서 실리콘산화물, 실리콘질화물, 티타늄질화물 등의 물질을 사용한다. 에어갭(43)을 형성하기 위해 습식식각 공정을 이용하여 희생스페이서(38)를 제거한다.
그러나, 비교예는 티타늄질화물을 이용하여 희생스페이서(38)를 형성하는 경우, 티타늄질화물을 깨끗하게 제거하기 어려워 에어갭(43)의 낫오픈(Not open)이 발생한다. 또한, 티타늄질화물을 제거할때 주변구조물이 손실될 수 있다.
또한, 비교예는 에어갭(43)을 충분히 캡핑하기 위해 캡핑스페이서(43A)의 두께가 두꺼운 경우, 제3도전패턴(44A)의 형성 공간(도 9c의 도면부호 'W' 참조) 및 오믹콘택층(41B)의 형성 면적이 좁아져 콘택저항이 증가하게 된다. 또한, 비교예는 에어갭(43)의 공간만큼 제2도전패턴(39)의 선폭이 감소하므로 후속 오믹콘택층(41B)의 형성 면적이 감소한다.
또한, 비교예는 캡핑스페이서(43A)의 두께가 얇은 경우에, 캡핑스페이서(43A)를 형성할 때 에어갭(43)이 오픈되는 문제가 발생한다. 또한, 후속 오믹콘택층(41B) 등을 형성하는 과정 중에 수반되는 스트립공정 및 세정 공정시에 캡핑스페이서(43A)가 손실되어 에어갭(43)이 노출될 수 있다. 이에 따라, 배리어패턴(46A) 및 제3도전패턴(44A)이 에어갭(43)으로 흘러들어가 에어갭(43)을 채우게 된다.
또한, 비교예는 실리콘함유층을 포함하는 제2도전패턴(39)의 체적이 금속함유층을 포함하는 제3도전패턴(44A)보다 상대적으로 크므로 저항이 증가한다. 따라서, 콘택플러그의 저항을 감소시키는데 한계가 있다.
결국, 본 실시예들과 같이, 금속함유물질의 체적을 증가시키므로 저항을 개선시킬 수 있다. 또한, 오믹콘택층(41)을 먼저 형성한 후에 에어갭(43)을 형성하므로써 오믹콘택층(41)의 형성 면적을 증가시키므로 콘택저항을 개선시킬 수 있다. 아울러, 배리어패턴(46) 및 제4도전패턴(44)을 이용하여 에어갭(43)을 캡핑하므로, 제4도전패턴(44)의 형성 공간이 충분히 확보되어 콘택저항이 감소한다. 또한, 오믹콘택층(41)을 형성한 후 진행하는 스트립공정 및 세정공정이 에어갭(43)을 형성하는 과정보다 먼저 진행되므로 에어갭(43)의 손실을 최소화할 수 있다. 배리어패턴(46) 및 제4도전패턴(44)에 의해 캡핑되므로 에어갭(43)을 안정적으로 캡핑할 수 있다. 또한, 절연물질을 이용한 캡핑스페이서를 생략하므로 공정을 단순화시킬 수 있다.
도 10a는 메모리셀의 일부를 도시한 도면이다. 도 10b는 도 10a의 A-A'선에 따른 평면도이다. 도 10c는 도 10b의 B-B'선에 따른 단면도이다. 도 10a에 도시된 메모리셀은 DRAM 메모리셀을 포함한다.
도 10a, 도 10b 및 도 10c를 참조하면, 기판(301)에 소자분리영역(302)에 의해 활성영역(303)이 정의된다. 활성영역(303)을 가로지르는 게이트트렌치(321)가 형성된다. 게이트트렌치(321) 표면에 게이트절연층(322)이 형성된다. 게이트절연층(322) 상에 게이트트렌치(321)를 부분적으로 매립하는 매립게이트전극(323)이 형성된다. 도시하지 않았으나, 기판(301)에는 소스영역 및 드레인영역이 형성된다. 매립게이트전극(323) 상에 실링층(324)이 형성된다. 매립게이트전극(323)과 교차하는 방향으로 연장된 비트라인(307)을 포함하는 비트라인구조물(310)이 형성된다.
비트라인구조물(310)은 비트라인(307), 비트라인하드마스크(308) 및 비트라인스페이서(309)를 포함한다. 비트라인(307)은 비트라인콘택플러그(306)를 통해 활성영역(303)과 연결된다. 비트라인콘택플러그(306)는 제1층간절연층(304)에 형성된 비트라인콘택홀(305)에 형성된다.
활성영역(303)에 연결되는 스토리지노드콘택플러그(318)가 형성된다. 스토리지노드콘택플러그(318)는 제1층간절연층(304)과 제2층간절연층(304A)을 관통하는 스토리지노드콘택홀(312)에 형성된다. 스토리지노드콘택홀(312)의 측벽에 스페이서(311)가 형성된다. 스토리지노드콘택플러그(318)는 제1플러그(313), 오믹콘택층(314), 제2플러그(315), 배리어패턴(316) 및 제3플러그(317)를 포함한다. 제1플러그(313)는 폴리실리콘을 포함하는 실리콘플러그이다. 제2플러그(315) 및 제3플러그(317)는 텅스텐을 포함하는 금속플러그이다. 오믹콘택층(314)은 금속실리사이드를 포함한다. 오믹콘택층(314)은 'CoSi2상'의 코발트실리사이드를 포함한다. 배리어패턴(316)은 티타늄질화물을 포함한다. 제1플러그(313)의 표면은 비트라인(307)의 하부 표면보다 낮게 리세스된 높이를 갖는다.
스토리지노드콘택플러그(318)와 비트라인(307) 사이에 에어갭(319) 및 스페이서(311)를 포함하는 절연구조물이 형성된다. 에어갭(319)에 의해 제2플러그(315)는 비트라인(307)의 측벽으로부터 이격된다. 에어갭(319)은 배리어패턴(316)에 의해 캡핑된다. 에어갭(319) 및 배리어패턴(316)은 전술한 실시예들에 의한 방법을 적용하여 형성할 수 있다. 배리어패턴(316)은 제2플러그(315)의 상부 표면 및 에어갭(319)을 캡핑한다.
스토리지노드콘택플러그(318) 상에 스토리지노드(320)를 포함하는 캐패시터가 연결된다. 스토리지노드(320)는 필라 형태를 포함한다. 도시하지 않았으나, 스토리지노드(320) 상에 유전층 및 플레이트노드가 더 형성될 수 있다. 스토리지노드(319)는 필라형태 외에 실린더형태가 될 수도 있다.
위와 같이, 메모리셀은 매립게이트전극(322)을 포함하는 매립게이트형 트랜지스터, 비트라인(307), 스토리지노드콘택플러그(318), 캐패시터를 포함한다. 스토리지노드콘택플러그(318)는 비트라인(307)의 측벽으로부터 에어갭(319)에 의해 이격된다. 비트라인(307)과 스토리지노드콘택플러그(318)간의 기생캐패시턴스는 제2플러그(315)과 비트라인(307) 간에 생성된다. 금속함유물질인 제2플러그(315)에 의해 스토리지노드콘택플러그(318)의 전체 저항이 감소한다. 에어갭(319)에 의해 비트라인(307)과 스토리지노드콘택플러그(318)간의 기생캐패시턴스가 감소한다.
도 11a 내지 도 11k는 메모리셀을 제조하는 방법의 일예를 도시한 도면이다.
도 11a에 도시된 바와 같이, 기판(51)은 실리콘을 함유한다. 기판(51)은 실리콘 기판 또는 실리콘저마늄 기판을 포함할 수 있다. 또한, 기판(51)은 SOI 기판을 포함할 수도 있다.
기판(51)에 소자분리영역(52)을 형성한다. 소자분리영역(52)은 STI(Shallow Trench Isolation) 공정을 통해 형성할 수 있다. 소자분리영역(52)에 의해 활성영역(63)이 정의된다. 소자분리영역(52)은 측벽산화물(Wall oxide), 라이너(liner) 및 갭필물질(Gapfill material)을 순차적으로 형성할 수 있다. 라이너는 실리콘질화물(Silicon nitride), 실리콘산화물(Silicon oxide)을 포함할 수 있다. 실리콘질화물은 Si3N4를 포함할 수 있고, 실리콘산화물은 SiO2를 포함할 수 있다. 갭필물질은 스핀온절연물(SOD) 등의 실리콘산화물을 포함할 수 있다. 또한, 갭필물질은 실리콘질화물을 포함할 수 있으며, 이때, 실리콘질화물은 라이너로 사용되는 실리콘질화물을 이용하여 갭필할 수 있다.
도시하지 않았으나, 소자분리영역(52)을 형성한 후에, 매립게이트전극(도 10c의 '323' 참조)을 형성할 수 있다. 도 10c를 참조하여 매립게이트전극의 형성 방법을 설명하기로 한다. 먼저, 기판(301)을 식각하여 게이트트렌치(321)를 형성한 후, 게이트트렌치(321)에 리세스된 매립게이트전극(323)을 형성한다. 이후, 매립게이트전극(323) 상에 실링층(324)을 형성한다. 매립게이트전극(323)을 형성하기 전에 게이트트렌치(321)의 표면에 게이트절연층(322)을 형성할 수 있다. 매립게이트전극(323)은 게이트트렌치(321)를 갭필하도록 금속함유층을 형성한 후 에치백하여 형성할 수 있다. 금속함유층은 티타늄, 탄탈륨, 텅스텐 등의 금속을 주성분으로 하는 물질을 포함할 수 있다. 금속함유층은 탄탈륨질화물(TaN), 티타늄질화물(TiN), 텅스텐질화물(WN) 및 텅스텐(W)으로 이루어진 그룹 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 예를 들어, 매립게이트전극은 티타늄질화물, 탄탈륨질화물 또는 텅스텐을 단독으로 포함하거나, 티타늄질화물(TiN) 또는 탄탈륨질화물(TaN) 상에 텅스텐(W)을 적층하는 TiN/W 또는 TaN/W과 같은 2층 구조로 형성할 수 있다. 또한, 텅스텐질화물(WN) 상에 텅스텐(W)을 적층하는 WN/W의 2층 구조를 포함할 수 있으며, 이 외에 낮은 저항의 금속물질을 포함할 수 있다. 실링층(324)은 매립게이트전극(323) 상에서 게이트트렌치(321)를 갭필할 수 있다. 실링층(324)은 후속 공정으로부터 매립게이트전극(323)을 보호하는 역할을 수행할 수 있다. 실링층(324)은 절연물질을 포함할 수 있다. 실링층(324)은 실리콘질화물을 포함할 수 있다. 실링층(324) 형성후에 활성영역(303)에 소스영역 및 드레인영역을 형성할 수 있다. 이로써, 매립게이트전극(323)을 포함하는 매립게이트형 트랜지스터가 형성된다.
도 11a를 다시 참조하면, 기판(51)의 전면에 제1층간절연층(54)을 형성한다. 제1층간절연층(54)은 실리콘산화물 또는 실리콘질화물을 포함할 수 있다. 제1층간절연층(54)은 층간절연층의 역할을 한다. 제1층간절연층(54) 상에 실리콘질화물을 포함하는 식각정지층(미도시)이 더 형성될 수 있다.
제1층간절연층(54)을 식각하여 비트라인콘택홀(55)을 형성한다. 비트라인콘택홀(55)을 형성하기 위해 마스크패턴(미도시)을 식각마스크로 사용할 수 있다. 비트라인콘택홀(55)을 형성한 후에 활성영역(53)을 일정 깊이 리세스시킬 수 있다. 이로써, 비트라인콘택홀(55)에 형성되는 비트라인콘택플러그(56)와 활성영역(53)간의 접촉면적을 증가시킬 수 있다. 비트라인콘택홀(55)에 의해 노출되는 활성영역(53)은 매립게이트형 트랜지스터의 소스영역 또는 드레인영역 중 어느 하나의 영역을 포함한다.
비트라인콘택홀(55)에 비트라인콘택플러그(56)를 형성한다. 비트라인콘택플러그(56)는 비트라인콘택홀(55)을 채우는 형태이다. 비트라인콘택홀(55)을 갭필하도록 전면에 도전층(미도시)을 형성한 후, 도전층을 평탄화할 수 있다. 이로써, 비트라인콘택플러그(56)가 형성될 수 있다. 비트라인콘택플러그(56)는 폴리실리콘층 또는 금속층을 포함할 수 있다.
비트라인콘택플러그(56) 상에 비트라인(57)과 비트라인하드마스크(58)를 형성한다. 다른 실시예에서, 비트라인(57)과 비트라인하드마스크(58)의 선폭을 비트라인콘택홀(55)보다 작게 설정하여, 비트라인콘택플러그(56)까지 식각할 수 있다. 비트라인콘택플러그(56)가 식각됨에 따라 비트라인콘택홀(55)의 측벽이 다시 오픈될 수 있으나, 이는 후속하는 비트라인스페이서(59)를 이용하여 갭필할 수 있다. 비트라인(57)은 텅스텐 등의 금속함유층을 포함한다. 비트라인하드마스크(58)는 실리콘질화물을 포함한다.
비트라인(57)과 비트라인하드마스크(58)의 측벽에 비트라인스페이서(59)를 형성한다. 비트라인스페이서(59)는 실리콘질화물을 포함할 수 있다.
위와 같이, 비트라인스페이서(59)를 형성하면, 비트라인(57), 비트라인하드마스크(58) 및 비트라인스페이서(59)를 포함하는 비트라인구조물(60)이 형성된다.
비트라인구조물(60) 상에 제2층간절연층(61)을 형성한다. 후속하여 제2층간절연층(61)은 이웃하는 비트라인구조물(60) 사이에 갭필되도록 패터닝 또는 평탄화될 수 있다.
도 11b에 도시된 바와 같이, 미도시된 마스크패턴을 식각마스크로 이용하여 제2층간절연층(61) 및 제1층간절연층(54)을 식각한다. 이에 따라 비트라인구조물(60) 사이에 스토리지노드콘택홀(62)이 형성된다. 스토리지노드콘택홀(62)은 비트라인구조물(60)에 의해 자기정렬적으로 형성될 수 있다. 따라서, 스토리지노드콘택홀(62)에 의해 이웃하는 비트라인구조물(60)의 측벽이 노출된다. 스토리지노드콘택홀(62)에 의해 기판(51)의 일부 표면이 노출된다. 스토리지노드콘택홀(62)에 의해 노출되는 활성영역(53)은 매립게이트형 트랜지스터의 소스영역 또는 드레인영역 중 어느 하나의 영역을 포함한다. 도시하지 않았으나, 후속 습식식각을 실시하여 스토리지노드콘택홀(62)의 하부를 확장시킬 수 있다. 이때, 제1층간절연층(54)의 일부가 식각된다.
도 11c에 도시된 바와 같이, 스토리지노드콘택홀(62)의 측벽에 스페이서(63)를 형성한다. 예를 들어, 절연층(미도시)을 형성한다. 절연층을 에치백한다. 이에 따라, 스페이서(63)가 형성된다. 스페이서(63)는 스토리지노드콘택홀(62)의 측벽에 형성된다. 스페이서(63)를 형성하므로써 스토리지노드콘택홀(62) 아래의 활성영역(53)의 표면이 노출된다.
도 11d에 도시된 바와 같이, 스토리지노드콘택홀(62)에 제1플러그(64A)를 형성한다. 제1플러그(64A)는 스토리지노드콘택홀(62)의 일부를 채우는 형태가 된다. 즉, 스토리지노드콘택홀(62)에 리세스된 제1플러그(64A)가 형성된다. 스토리지노드콘택홀(62)을 갭필하도록 전면에 도전층(미도시)을 형성한 후, 도전층을 리세스시켜 제1플러그(64A)를 형성한다. 제1플러그(64A)의 리세스된 표면은 적어도 비트라인(57)의 하부 표면보다 낮게 제어할 수 있다. 이로써, 비트라인(57)과 제1플러그(64A)는 대향하지 않는다. 제1플러그(64A)는 실리콘함유층을 포함한다. 제1플러그(64A)은 폴리실리콘층을 포함할 수 있다. 제1플러그(64A)는 실리콘플러그가 된다.
도 11e에 도시된 바와 같이, 제1플러그(64A) 상부의 스토리노드콘택홀(62)의 측벽에 희생스페이서(65)를 형성한다. 희생스페이서(65)는 희생층(미도시)을 선택적으로 식각하므로써 형성될 수 있다. 희생스페이서(65)를 형성하기 위해 건식식각 공정이 적용될 수 있다. 예를 들어, 건식식각 공정은 에치백 공정을 포함할 수 있다. 희생스페이서(65)에 의해 제1플러그(64A)의 상부 표면이 노출된다. 희생스페이서(65)는 후속 공정에서 제거되어 에어갭을 형성하는 물질이다. 희생스페이서(65)은 절연물질을 포함할 수 있으며, 희생스페이서(65)는 실리콘산화물 또는 실리콘질화물을 포함할 수 있다. 희생스페이서(65)는 실리콘산화물과 실리콘질화물을 적층하여 형성할 수도 있다.
희생스페이서(65)를 형성할 때 또는 희생스페이서(65)를 형성한 후에, 제1플러그(64A)의 표면을 일정 깊이 리세스시킬 수 있다(도면부호 '64C' 참조). 리세스된 제1플러그는 도면부호 '64B'와 같은 형태가 된다. 이는 후속 실리사이드층을 형성하기 위한 반응 면적을 증가시키기 위함이다.
도 11f에 도시된 바와 같이, 실리사이드화가능층(66)을 형성한다. 실리사이드화가능층(66)은 희생스페이서(65) 및 제1플러그(64B)을 포함한 전면에 컨포멀하게 형성된다. 실리사이드화가능층(66)은 제1플러그(64B)과 실리사이드화반응에 의해 금속실리사이드를 형성하는 물질을 포함한다. 실리사이드화가능층(66)은 실리사이드화가능금속층을 포함한다. 실리사이드화가능금속층은 코발트 등의 금속원자를 함유하는 금속함유층을 포함할 수 있다. 제1플러그(64B)이 폴리실리콘을 포함하는 경우, 실리사이드화가능층(66)은 코발트를 포함할 수 있다. 실리사이드화가능층(66)은 물리기상증착법(PVD)을 통해 증착할 수 있다.
위와 같이, 실리사이드화가능층(66)을 형성하면, 실리사이드화가능층(66)과 제1플러그(64B)간의 실리사이드형성을 위한 반응면적이 증가한다. 예컨대, 증가된 반응면적은 제1플러그(64B)의 리세스된 표면에 의한 반응면적과 제1플러그(64B)의 돌출부에 의한 반응면적을 포함한다. 이는 제1플러그(64B)의 선폭 증가에 의한 것이다.
도시하지 않았으나, 실리사이드화가능층(66) 상에 보호층을 형성할 수 있다. 보호층은 실리사이드화가능층(66) 상에 컨포멀하게 형성된다. 보호층은 후속 실리사이드화 공정시 실리사이드층의 어택을 방지한다. 보호층은 금속질화물을 포함한다. 보호층은 티타늄함유층을 포함한다. 보호층은 티타늄질화물(TiN)을 포함할 수 있다. 보호층은 티타늄과 티타늄질화물을 적층(Ti/TiN)하여 형성할 수도 있다.
도 11g에 도시된 바와 같이, 오믹콘택층(67)을 형성한다. 오믹콘택층(67)을 형성하기 위해 어닐(67A)을 실시할 수 있다. 어닐(67A)에 의해 제1플러그(64B)과 실리사이드화가능층(66)이 반응하여 오믹콘택층(67)이 형성된다. 어닐(67A)에 의해 실리사이드화 반응이 일어난다. 부연하면, 제1플러그(64B)과 실리사이드화가능층(66)이 접하는 계면에서 실리사이드화반응이 발생하여, 금속실리사이드층을 포함하는 오믹콘택층(67)이 형성된다. 어닐(67A)은 실리사이드화가능층(66)과 제1플러그(64B)이 실리사이드화반응을 일으키도록 적어도 200℃ 이상의 온도에서 실시할 수 있다. 어닐(67A)은 급속어닐(RTA)을 포함한다. 어닐(67A)에 의해 제1플러그(64B)의 실리콘원자와 실리사이드화가능층(66)의 금속원자가 반응하여 오믹콘택층(41)이 형성된다. 오믹콘택층(67)은 코발트실리사이드를 포함할 수 있다. 본 실시예에서, 오믹콘택층(67)은 'CoSi2 상'의 코발트실리사이드를 포함할 수 있다. 이를 위해 어닐(67A)은 2회 수행될 수 있다. 예를 들어, 1차 어닐이 400∼600℃의 온도에서 진행된다. 1차 어닐에 의해 'CoSix(x=0.1∼1.5)상'을 갖는 코발트실리사이드가 형성된다. 2차 어닐이 진행된다. 2차 어닐은 급속어닐(RTA)을 포함한다. 2차 어닐은 1차 어닐보다 더 높은 온도에서 실시할 수 있다. 2차 어닐은 600∼800℃의 온도에서 진행한다. 2차 어닐에 의해 오믹콘택층(67)의 상변화가 발생한다. 예컨대, 1차 어닐에 의해 'CoSix(x=0.1∼1.5)상'을 갖는 코발트실리사이드가 형성되며, 2차 어닐에 의해 'CoSi2 상'의 코발트실리사이드로 상변환된다. 코발트실리사이드 중에서 'CoSi2 상'을 갖는 코발트실리사이드가 비저항이 가장 낮다.
오믹콘택층(67)이 형성된 후, 미반응 실리사이드화가능층(66A)이 잔류할 수 있다. 제1플러그(64B)은 도면부호 '64'와 같이 체적이 감소될 수 있다.
어닐(67A) 공정시에, 제1플러그(64B)의 리세스된 표면 및 돌출부에 의해 실리사이드화반응에 참여하는 실리콘의 반응면적이 증가하므로 낮은 비저항의 'CoSi2상'의 코발트실리사이드를 형성할 수 있다. 한편, 제1플러그(64B)의 표면이 리세스되지 않은 경우에는 실리사이드화반응에 참여하는 실리콘의 반응면적이 부족하여 높은 비저항을 갖는 'Co2Si상'의 코발트실리사이드가 형성될 수 있다.
상술한 바와 같이, 오믹콘택층(67)으로서 CoSi2상의 코발트실리사이드를 형성하면, 콘택저항을 개선시킴과 동시에 미세 선폭을 갖는 스토리지노드콘택홀(62)의 작은 면적에서도 저저항의 코발트실리사이드를 형성할 수 있다.
도 11h에 도시된 바와 같이, 미반응 실리사이드화가능층(66A)을 제거한다.
다음으로, 오믹콘택층(67) 상에 제2플러그(68)를 형성한다. 제2플러그(68)는 오믹콘택층(67) 상에서 리세스되어 형성된다. 제2플러그(68)는 금속함유층을 포함할 수 있다. 제2플러그(42)는 텅스텐을 함유하는 물질을 포함할 수 있다. 제2플러그(68)는 텅스텐층 또는 텅스텐화합물을 포함할 수 있다. 제2플러그(68)는 비트라인구조물(60)의 표면보다 낮게 리세스되어 형성된다. 제2플러그(68)에 의해 희생스페이서(65)의 일부가 노출될 수 있다.
제2플러그(68)의 체적은 제1플러그(64)보다 더 크다. 그리고, 제2플러그(68)는 비트라인(57)에 인접하여 형성된다. 제1플러그(64)는 비트라인(57)과 인접하지 않는다.
도 11i에 도시된 바와 같이, 희생스페이서(65)를 제거하여 에어갭(69)을 형성한다. 에어갭(69)은 제2플러그(68)와 비트라인구조물(60)의 측벽 사이에 형성된다. 희생스페이서(65)는 습식식각을 통해 제거될 수 있다. 희생스페이서(65)를 제거하기 위해 습식케미컬을 이용한 세정 공정을 통해 제거할 수 있다.
상술한 바와 같은 희생스페이서(65) 제거 공정에 의해 희생스페이서(65)가 제거되고, 희생스페이서(65)가 차지하고 있던 공간은 에어갭(69)으로 잔존한다.
에어갭(69)은 제2플러그(68)와 비트라인구조물(60)의 측벽 사이에 형성되며, 제2플러그(68)와 비트라인구조물(69)의 측벽 사이에는 '에어갭(69)-스페이서(63)'로 이루어진 절연구조가 형성된다. 에어갭(69)의 아래에는 오믹콘택층(67)이 노출되나, 제1플러그(64)는 노출되지 않는다.
희생스페이서로 사용된 물질이 실리콘산화물 및 실리콘질화물이므로, 희생스페이서(65)를 제거할 때, 에어갭(69)의 낫오픈(Not open) 및 비트라인구조물(60)의 손실을 방지할 수 있다.
도 11j에 도시된 바와 같이, 제2플러그(68) 및 에어갭(69)을 캡핑하는 도전구조물을 형성한다. 예컨대, 배리어패턴(70) 및 제3플러그(71)를 형성한다.
먼저, 배리어패턴(70)은 에어갭(69)을 캡핑한다. 배리어패턴(70)으로 사용된 물질은 에어갭(69)을 채우지 않고 캡핑하기 위해 두께가 조절된다. 이와 같이, 두께를 조절하므로써 제2플러그(68)의 상부 표면을 덮고 에어갭(69)을 캡핑할 수 있다. 배리어패턴(70)은 티타늄함유층을 포함한다. 배리어패턴(70)은 티타늄질화물을 포함한다.
제3플러그(71)는 배리어패턴(70) 상에서 스토리지노드콘택홀(62)의 나머지를 갭필하는 형태이다. 제3플러그(71)는 금속함유층을 포함할 수 있다. 제3플러그(71)는 텅스텐층을 포함할 수 있다.
위와 같이, 제2플러그(68) 상에 배리어패턴(70) 및 제3플러그(71)가 형성된다. 따라서, 스토리지노드콘택홀(62)에 형성되는 스토리지노드콘택플러그(72)는 제1플러그(64), 오믹콘택층(67), 제2플러그(68), 배리어패턴(70) 및 제3플러그(71)를 포함한다. 오믹콘택층(67)은 제1플러그(64)와 제2플러그(68)간의 오믹콘택을 형성한다. 배리어패턴(70)은 제2플러그(68)와 제3플러그(71)간의 상호확산을 방지한다. 제1플러그(64)가 실리콘함유층을 포함하고, 제2플러그(68) 및 제3플러그(71)가 금속함유층을 포함하므로, 세미 메탈 플러그(Semi-metal plug) 구조가 된다.
에어갭(69)은 제2플러그(68)와 스토리지노드콘택홀(62)의 측벽 사이에 형성된다. 스토리지노드콘택플러그(72)와 비트라인구조물(60) 사이에는 에어갭(69)과 스페이서(63)를 포함하는 절연구조물이 형성된다. 에어갭(69)은 배리어패턴(70)에 의해 캡핑된다.
다른 실시예로서, 제3플러그(71)만을 이용하여 에어갭(69) 및 제2플러그(68)을 캡핑할 수도 있다.
도 11k에 도시된 바와 같이, 스토리지노드콘택플러그(72) 상에 스토리지노드(73)를 형성한다. 도시하지 않았으나, 스토리지노드(73) 상에 유전층 및 플레이트노드를 형성할 수 있다. 스토리지노드(73)는 필라형태이며, 다른 실시예에서 실린더 형태를 가질 수 있다.
상술한 실시예들에 따른 반도체장치는 DRAM(Dynamic Random Access Memory)에 적용될 수 있으며, 이에 한정되지 않고 SRAM(Static Random Access Memory), 플래시메모리(Flash Memory), FeRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), PRAM(Phase Change Random Access Memory) 등의 메모리에 적용될 수 있다.
도 12는 메모리 카드를 보여주는 개략도이다.
도 12를 참조하면, 메모리 카드(400)는 제어기(410) 및 메모리(420)를 포함할 수 있다. 제어기(410) 및 메모리(420)는 전기적인 신호를 교환할 수 있다. 예를 들면, 제어기(410)의 명령에 따라서 메모리(420) 및 제어기(410)는 데이터를 주고받을 수 있다. 이에 따라, 메모리 카드(400)는 메모리(420)에 데이터를 저장하거나 또는 메모리(420)로부터 데이터를 외부로 출력할 수 있다. 메모리(420)는 앞서 설명한 바와 같은 에어갭을 구비하는 반도체장치를 포함할 수 있다. 이러한 메모리 카드(400)는 다양한 휴대용 기기의 데이터 저장 매체로 이용될 수 있다. 예를 들면, 메모리 카드(400)는 메모리 스틱 카드(memory stick card), 스마트 미디어 카드(smart media card, SM), 씨큐어 디지털 카드(secure digital, SD), 미니 씨큐어 디지털 카드(mini secure digital card, mini SD), 또는 멀티 미디어 카드(multi media card, MMC) 등을 포함할 수 있다.
도 13은 전자 시스템을 보여주는 블록도이다.
도 13을 참조하면, 전자 시스템(500)은 프로세서(510), 입/출력 장치(530) 및 칩(520)을 포함할 수 있고, 이들은 버스(540)를 이용하여 서로 데이터 통신을 할 수 있다. 프로세서(510)는 프로그램을 실행하고, 전자 시스템(500)을 제어하는 역할을 할 수 있다. 입/출력 장치(530)는 전자 시스템(500)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 전자 시스템(500)은 입/출력 장치(530)를 이용하여 외부 장치, 예를 들면 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 칩(520)은 프로세서(510)의 동작을 위한 코드 및 데이터를 저장할 수 있고, 프로세스(510)에서 주어지는 동작을 일부 처리할 수 있다. 예를 들면, 칩(520)은 앞서 설명한 에어갭을 구비하는 반도체장치를 포함할 수 있다. 전자 시스템(500)은 칩(520)을 필요로 하는 다양한 전자 제어 장치를 구성할 수 있으며, 예를 들면 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 고상 디스크 (solid state disk: SSD), 가전 제품(household appliances) 등에 이용될 수 있다.
전술한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
51 : 기판 52 : 소자분리영역
53 : 활성영역 54 : 제1층간절연층
56 : 비트라인콘택플러그 57 : 비트라인
58 : 비트라인하드마스크 59 : 비트라인스페이서
60 : 비트라인구조물 62 : 스토리지노드콘택홀
63 : 스페이서 64 : 제1플러그
67 : 오믹콘택층 68 : 제2플러그
69 : 에어갭 70 : 배리어패턴
71 : 제2플러그 72 : 스토리지노드콘택플러그
73 : 스토리지노드

Claims (37)

  1. 기판 상에 형성된 제1도전패턴을 포함하는 제1도전구조물;
    상기 제1도전구조물의 측벽에 인접하여 형성된 제2도전구조물; 및
    상기 제1도전구조물과 제2도전구조물 사이에 형성된 에어갭을 포함하는 절연구조물을 포함하고,
    상기 제2도전구조물은 제2도전패턴, 상기 제2도전패턴 상에 형성된 오믹콘택층, 상기 오믹콘택층 상에 형성되며 상기 에어갭을 통해 상기 제1도전패턴과 이격된 제3도전패턴을 포함하되,
    상기 제3도전패턴의 체적은 상기 제2도전패턴보다 더 크고, 상기 제3도전패턴의 선폭은 상기 제2도전패턴보다 더 작은
    을 포함하는 반도체장치.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2도전패턴의 표면은 상기 제1도전패턴의 하부 표면보다 낮게 리세스된 높이를 갖는 반도체장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1도전패턴과 제3도전패턴은 금속함유물질을 포함하는 반도체장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2도전패턴은 실리콘함유물질을 포함하는 반도체장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 오믹콘택층은 금속실리사이드를 포함하는 반도체장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 오믹콘택층은 'CoSi2상'의 코발트실리사이드를 포함하는 반도체장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항, 제3항, 제4항, 제5항, 제6항 또는 제7항 중 어느 한 항에 있어서,
    상기 제3도전패턴과 에어갭을 캡핑하는 배리어패턴; 및
    상기 배리어패턴 상에 형성된 제4도전패턴
    을 더 포함하는 반도체장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 배리어패턴과 제4도전패턴은 금속함유물질을 포함하는 반도체장치.
  10. 기판 상에 형성된 비트라인을 포함하는 비트라인구조물;
    상기 비트라인구조물의 측벽에 인접하여 형성된 스토리지노드콘택플러그; 및
    상기 비트라인구조물과 스토리지노드콘택플러그 사이에 형성된 에어갭을 포함하는 절연구조물을 포함하고,
    상기 스토리지노드콘택플러그는 제1플러그, 상기 제1플러그 상에 형성된 오믹콘택층, 상기 오믹콘택층 상에 형성되며 상기 에어갭을 통해 상기 비트라인과 이격된 제2플러그를 포함하되,
    상기 제2플러그의 체적은 상기 제1플러그보다 더 크고, 상기 제2플러그의 선폭은 상기 제1플러그보다 더 작은
    반도체장치.
  11. 삭제
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제1플러그의 표면은 상기 비트라인의 하부 표면보다 낮게 리세스된 높이를 갖는 반도체장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제2플러그는 금속함유물질을 포함하는 반도체장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제1플러그는 실리콘함유물질을 포함하는 반도체장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 오믹콘택층은 금속실리사이드를 포함하는 반도체장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 오믹콘택층은 'CoSi2상'의 코발트실리사이드를 포함하는 반도체장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항, 제12항, 제13항, 제14항, 제15항 또는 제16항 중 어느 한 항에 있어서,
    상기 제2플러그와 에어갭을 캡핑하는 배리어패턴; 및
    상기 배리어패턴 상에 형성된 제3플러그
    을 더 포함하는 반도체장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 배리어패턴과 제3플러그는 금속함유물질을 포함하는 반도체장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 스토리지노드콘택플러그 상에 형성된 캐패시터를 더 포함하는 반도체장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 기판에 매립된 게이트전극을 갖는 매립게이트형 트랜지스터를 더 포함하고, 상기 스토리지노드콘택플러그는 상기 매립게이트형 트랜지스터의 소스영역 또는 드레인영역에 연결되는 반도체장치.
  21. 기판 상에 절연층을 형성하는 단계;
    상기 절연층을 식각하여 오픈부를 형성하는 단계;
    상기 오픈부에 제1도전패턴을 형성하는 단계;
    상기 제1도전패턴 상부의 오픈부의 측벽에 희생스페이서를 형성하는 단계;
    상기 제1도전패턴의 표면을 리세스시키는 단계;
    상기 표면이 리세스된 제1도전패턴 상에 오믹콘택층을 형성하는 단계;
    상기 오믹콘택층 상에 제2도전패턴을 형성하는 단계;
    상기 희생스페이서를 제거하여 에어갭을 형성하는 단계; 및
    상기 제2도전패턴 상에 상기 에어갭을 캡핑하는 제3도전패턴을 형성하는 단계
    를 포함하는 반도체장치 제조 방법.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 제3도전패턴을 형성하는 단계는,
    상기 제2도전패턴 및 에어갭을 포함한 전면에 배리어층을 형성하는 단계;
    상기 배리어층 상에 상기 오픈부를 채우는 도전층을 형성하는 단계; 및
    상기 도전층과 배리어층을 평탄화하는 단계
    를 포함하는 반도체장치 제조 방법.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제22항에 있어서,
    상기 배리어층과 도전층은 금속함유물질을 포함하는 반도체장치 제조 방법.
  24. 삭제
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 제1도전패턴은 실리콘함유물질을 포함하는 반도체장치 제조 방법.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 제2도전패턴 및 제3도전패턴은 금속함유물질을 포함하는 반도체장치 제조 방법.
  27. ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 오믹콘택층은,
    'CoSi2상'의 코발트실리사이드를 포함하는 반도체장치 제조 방법.
  28. 기판 상부에 제1도전패턴을 포함하는 복수의 도전구조물을 형성하는 단계;
    상기 도전구조물 상에 절연층을 형성하는 단계;
    상기 절연층을 식각하여 상기 도전구조물 사이에 오픈부를 형성하는 단계;
    상기 오픈부에 상기 제1도전패턴보다 낮게 리세스된 제2도전패턴을 형성하는 단계;
    상기 제2도전패턴 상부의 오픈부의 측벽에 희생스페이서를 형성하는 단계;
    상기 제2도전패턴의 표면을 리세스시키는 단계;
    상기 표면이 리세스된 상기 제2도전패턴 상에 오믹콘택층을 형성하는 단계;
    상기 오믹콘택층 상에 제3도전패턴을 형성하는 단계;
    상기 희생스페이서를 제거하여 에어갭을 형성하는 단계; 및
    상기 제3도전패턴 상에 상기 에어갭을 캡핑하는 제4도전패턴을 형성하는 단계
    를 포함하는 반도체장치 제조 방법.
  29. 삭제
  30. ◈청구항 30은(는) 설정등록료 납부시 포기되었습니다.◈
    제28항에 있어서,
    상기 제1도전패턴은 비트라인을 포함하는 반도체장치 제조 방법.
  31. ◈청구항 31은(는) 설정등록료 납부시 포기되었습니다.◈
    제28항에 있어서,
    상기 제2도전패턴, 오믹콘택층, 제3도전패턴 및 제4도전패턴의 적층구조는 스토리지노드콘택플러그를 포함하는 반도체장치 제조 방법.
  32. ◈청구항 32은(는) 설정등록료 납부시 포기되었습니다.◈
    제28항에 있어서,
    상기 제2도전패턴은 실리콘함유물질을 포함하고, 상기 제3도전패턴은 금속함유물질을 포함하는 반도체장치 제조 방법.
  33. ◈청구항 33은(는) 설정등록료 납부시 포기되었습니다.◈
    제28항에 있어서,
    상기 오믹콘택층은,
    CoSi2상의 코발트실리사이드를 포함하는 반도체장치 제조 방법.
  34. ◈청구항 34은(는) 설정등록료 납부시 포기되었습니다.◈
    제28항에 있어서,
    상기 제4도전패턴을 형성하는 단계는,
    상기 제3도전패턴 및 에어갭을 캡핑하는 배리어층을 형성하는 단계;
    상기 배리어층 상에 상기 오픈부를 채우는 금속함유층을 형성하는 단계; 및
    상기 금속함유층과 배리어층을 평탄화하는 단계
    포함하는 반도체장치 제조 방법.
  35. ◈청구항 35은(는) 설정등록료 납부시 포기되었습니다.◈
    제34항에 있어서,
    상기 배리어층은 티타늄함유물질을 포함하는 반도체장치 제조 방법.
  36. ◈청구항 36은(는) 설정등록료 납부시 포기되었습니다.◈
    제28항에 있어서,
    상기 도전구조물을 형성하는 단계 이전에,
    상기 기판에 매립된 게이트전극을 포함하는 매립게이트형 트랜지스터를 형성하는 단계를 더 포함하는 반도체장치 제조 방법.
  37. ◈청구항 37은(는) 설정등록료 납부시 포기되었습니다.◈
    제28항에 있어서,
    상기 제4도전패턴을 형성하는 단계 이후에,
    상기 제4도전패턴 상에 캐패시터를 형성하는 단계를 더 포함하는 반도체장치 제조 방법.
KR1020130038175A 2013-04-08 2013-04-08 에어갭을 구비한 반도체장치 및 그 제조 방법 KR102002980B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130038175A KR102002980B1 (ko) 2013-04-08 2013-04-08 에어갭을 구비한 반도체장치 및 그 제조 방법
US14/040,162 US9165859B2 (en) 2013-04-08 2013-09-27 Semiconductor device with air gap and method for fabricating the same
CN201310481657.XA CN104103578B (zh) 2013-04-08 2013-10-15 具有气隙的半导体器件及其制造方法
US14/857,550 US9337202B2 (en) 2013-04-08 2015-09-17 Semiconductor device with air gap and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130038175A KR102002980B1 (ko) 2013-04-08 2013-04-08 에어갭을 구비한 반도체장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140121955A KR20140121955A (ko) 2014-10-17
KR102002980B1 true KR102002980B1 (ko) 2019-07-25

Family

ID=51653877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130038175A KR102002980B1 (ko) 2013-04-08 2013-04-08 에어갭을 구비한 반도체장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US9165859B2 (ko)
KR (1) KR102002980B1 (ko)
CN (1) CN104103578B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130017267A (ko) * 2011-08-10 2013-02-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102057073B1 (ko) * 2013-07-26 2019-12-18 에스케이하이닉스 주식회사 트렌치 내부에 배치되는 비트라인 구조물을 구비하는 반도체 소자, 이를 포함하는 패키지, 모듈 및 시스템
US9331072B2 (en) * 2014-01-28 2016-05-03 Samsung Electronics Co., Ltd. Integrated circuit devices having air-gap spacers defined by conductive patterns and methods of manufacturing the same
KR102283813B1 (ko) * 2014-12-04 2021-08-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102321390B1 (ko) * 2014-12-18 2021-11-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102289376B1 (ko) * 2015-01-19 2021-08-17 에스케이하이닉스 주식회사 에어갭을 구비한 반도체 장치 및 그 제조방법
CN105990324A (zh) * 2015-02-15 2016-10-05 华邦电子股份有限公司 半导体元件及其制造方法
KR102255834B1 (ko) 2015-03-20 2021-05-26 삼성전자주식회사 반도체 장치 및 이의 제조방법
KR20160148795A (ko) * 2015-06-16 2016-12-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102295481B1 (ko) 2015-07-14 2021-09-01 삼성전자주식회사 반도체 소자
US20170055003A1 (en) * 2015-08-20 2017-02-23 Futurewei Technologies, Inc. Context Reduction Of Palette Run Type In High Efficiency Video Coding (HEVC) Screen Content Coding (SCC)
KR102421592B1 (ko) 2015-11-03 2022-07-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10164029B2 (en) * 2015-12-18 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
CN106941097A (zh) * 2016-01-05 2017-07-11 华邦电子股份有限公司 半导体装置及其制造方法
US10504821B2 (en) * 2016-01-29 2019-12-10 United Microelectronics Corp. Through-silicon via structure
KR20180071463A (ko) 2016-12-19 2018-06-28 삼성전자주식회사 반도체 메모리 장치
CN108269762B (zh) * 2016-12-30 2021-06-08 联华电子股份有限公司 半导体存储装置的制作方法
US10276505B2 (en) * 2017-03-08 2019-04-30 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
KR102217242B1 (ko) 2017-03-08 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10770286B2 (en) * 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
KR102371892B1 (ko) * 2017-05-25 2022-03-08 삼성전자주식회사 확대된 콘택홀과 랜딩 패드를 갖는 반도체 소자 형성 방법 및 관련된 소자
CN109216357B (zh) * 2017-06-30 2021-04-20 联华电子股份有限公司 半导体结构及其制作方法
US10636473B2 (en) * 2017-07-11 2020-04-28 Tc Lab, Inc. 3D stacked high-density memory cell arrays and methods of manufacture
KR102630510B1 (ko) 2017-09-19 2024-01-30 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR20190034023A (ko) * 2017-09-22 2019-04-01 삼성전자주식회사 집적회로 소자
CN110299360B (zh) * 2018-03-22 2022-04-26 联华电子股份有限公司 半导体结构及其制作方法
TWI683418B (zh) * 2018-06-26 2020-01-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造、寫入與讀取方法
CN110858578B (zh) * 2018-08-23 2021-07-13 联华电子股份有限公司 管芯封环及其制造方法
US10811515B2 (en) * 2018-09-18 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having air-gap spacers
US10868142B2 (en) 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacer structure and method of forming same
US20200152639A1 (en) * 2018-11-08 2020-05-14 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN111524887B (zh) * 2019-02-01 2023-06-02 华邦电子股份有限公司 半导体装置及其制造方法
US11018140B2 (en) * 2019-04-19 2021-05-25 Winbond Electronics Corp. Semiconductor device and method for manufacturing the same
KR20210013799A (ko) * 2019-07-29 2021-02-08 삼성전자주식회사 반도체 장치
US11145540B2 (en) * 2019-08-08 2021-10-12 Nanya Technology Corporation Semiconductor structure having air gap dielectric and the method of preparing the same
US10937790B1 (en) 2019-08-14 2021-03-02 Nanya Technology Corporation Semiconductor device with air gap structure and method for preparing the same
US20210057273A1 (en) * 2019-08-22 2021-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier-Less Structures
CN112968011B (zh) * 2019-08-28 2024-04-23 长江存储科技有限责任公司 半导体器件及其制造方法
US10998424B2 (en) * 2019-09-16 2021-05-04 International Business Machines Corporation Vertical metal-air transistor
CN114203701A (zh) * 2020-09-18 2022-03-18 长鑫存储技术有限公司 半导体结构及其制作方法
CN114256153A (zh) * 2020-09-23 2022-03-29 长鑫存储技术有限公司 半导体结构形成方法以及半导体结构
US20220376066A1 (en) * 2020-11-30 2022-11-24 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
US11605589B2 (en) 2021-01-28 2023-03-14 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
CN115084033A (zh) * 2021-03-12 2022-09-20 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
KR20230128379A (ko) * 2021-03-12 2023-09-04 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조의 제조 방법 및 반도체 구조
CN113097210B (zh) * 2021-03-31 2022-05-03 长鑫存储技术有限公司 半导体结构及其制备方法
US11963346B2 (en) * 2021-03-31 2024-04-16 Changxin Memory Technologies, Inc. Semiconductor structure and preparation method thereof
CN113130636B (zh) * 2021-04-15 2022-06-17 长鑫存储技术有限公司 半导体器件的制造方法及其半导体器件
US20230008059A1 (en) * 2021-07-09 2023-01-12 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor device and method of fabricating the same
KR20230017456A (ko) * 2021-07-28 2023-02-06 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
CN116133366A (zh) * 2021-08-11 2023-05-16 长鑫存储技术有限公司 半导体结构及其制备方法
CN114582796A (zh) * 2022-05-06 2022-06-03 成都高真科技有限公司 一种半导体器件制造工艺中位线空气间隔的形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431744B1 (ko) * 2001-12-29 2004-05-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100791945B1 (ko) * 2007-08-23 2008-01-04 (주)기가레인 프로브 카드
KR20110119047A (ko) 2010-04-26 2011-11-02 주식회사 하이닉스반도체 매립 게이트를 갖는 반도체 소자의 제조 방법
KR20120063756A (ko) * 2010-12-08 2012-06-18 에스케이하이닉스 주식회사 측벽콘택을 구비한 반도체장치 제조 방법
KR101164972B1 (ko) * 2010-12-31 2012-07-12 에스케이하이닉스 주식회사 에어갭 스페이서를 구비한 반도체장치 및 그 제조 방법
KR20120121795A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법
KR20130022872A (ko) 2011-08-26 2013-03-07 에스케이하이닉스 주식회사 에어갭 스페이서를 구비한 반도체장치 및 그 제조 방법
KR20130026266A (ko) * 2011-09-05 2013-03-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20130092925A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR20140083744A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102033496B1 (ko) * 2013-07-12 2019-10-17 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102014950B1 (ko) * 2013-08-26 2019-08-28 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20140121955A (ko) 2014-10-17
US9337202B2 (en) 2016-05-10
US9165859B2 (en) 2015-10-20
CN104103578A (zh) 2014-10-15
US20140299989A1 (en) 2014-10-09
CN104103578B (zh) 2018-07-27
US20160005743A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
KR102002980B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102044275B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102055299B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102014950B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US9698097B2 (en) Semiconductor device with air gap and method for fabricating the same
KR102001511B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US9640426B2 (en) Semiconductor device with self-aligned air gap and method for fabricating the same
KR102001493B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR101950349B1 (ko) 보이드 프리 폴리실리콘 갭필 방법 및 그를 이용한 반도체장치 제조 방법
KR20140085657A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20150053020A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20140083756A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant