CN114203701A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN114203701A
CN114203701A CN202010988655.XA CN202010988655A CN114203701A CN 114203701 A CN114203701 A CN 114203701A CN 202010988655 A CN202010988655 A CN 202010988655A CN 114203701 A CN114203701 A CN 114203701A
Authority
CN
China
Prior art keywords
layer
bit line
isolation
sealing
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010988655.XA
Other languages
English (en)
Inventor
程明
金星
李冉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010988655.XA priority Critical patent/CN114203701A/zh
Priority to EP21769621.0A priority patent/EP3998631B1/en
Priority to PCT/CN2021/100205 priority patent/WO2022057341A1/zh
Priority to US17/389,752 priority patent/US20220093605A1/en
Publication of CN114203701A publication Critical patent/CN114203701A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供一种半导体结构及其制作方法，半导体结构包括：基底、位于所述基底上的位线结构以及位于所述位线结构相对两侧的电容接触孔；隔离侧墙，所述隔离侧墙位于所述位线结构与所述电容接触孔之间，且位于所述位线结构相对两侧的所述隔离侧墙之间具有空隙，所述空隙位于所述位线结构上。本发明有利于减小半导体结构的寄生电容。

Description

半导体结构及其制作方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
背景技术
随着半导体集成电路特征尺寸的不断减小，对动态随机存取存储器(DynamicRandom Access Memory，DRAM)制程的制作工艺提出了更高的要求。
具体地，随着特征尺寸的不断缩小，相邻导体之间的间距越来越小，隔离相邻导体的介电层的厚度越来越薄。在介电层的介电常数不变的情况下，介电层的厚度越薄，相邻导体之间的寄生电容问题越严重。
发明内容
本发明实施例提供一种半导体结构及其制作方法，有利于减小半导体结构的寄生电容。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底、位于所述基底上的位线结构以及位于所述位线结构相对两侧的电容接触孔；隔离侧墙，所述隔离侧墙位于所述位线结构与所述电容接触孔之间，且位于所述位线结构相对两侧的所述隔离侧墙之间具有空隙，所述空隙位于所述位线结构上。
另外，所述空隙包括位于相对的所述电容接触孔之间的第二空隙，以及在平行于所述位线结构延伸方向上，位于相邻所述第二空隙之间的第一空隙。
另外，所述半导体结构还包括：隔离层，所述隔离层位于所述位线结构相对两侧，所述隔离层用于隔离相邻所述电容接触孔，所述第一空隙位于相对的所述隔离层之间。
另外，所述半导体结构还包括：封口层，所述封口层包括用于封堵所述第一空隙的第一封口层和用于封堵所述第二空隙的第二封口层。
另外，在垂直于所述基底表面的方向上，所述第二空隙的顶面高于所述第一空隙的顶面。
另外，在垂直于所述基底表面的方向上，所述空隙的厚度小于等于100nm。
相应地，本发明实施例还提供一种半导体结构的制作方法，包括：提供基底和在所述基底上依次堆叠的位线结构和第一牺牲层，所述位线结构相对两侧具有电容接触孔；形成覆盖所述位线结构侧壁以及覆盖所述第一牺牲层侧壁的隔离侧墙；去除所述第一牺牲层，形成空隙。
另外，所述牺牲层顶面覆盖有顶层隔离层；形成所述空隙的工艺步骤包括：在相邻所述位线结构之间填充第二牺牲层；形成第一掩膜层，且在同一刻蚀工艺中，通过所述第一掩膜层去除部分所述第一牺牲层、部分所述顶部隔离层、部分所述隔离侧墙以及部分所述第二牺牲层，形成第一空隙。
另外，在形成所述第一空隙之后，在同一沉积工艺下，形成位于相邻位线结构之间的隔离层以及封堵所述第一空隙顶部开口的第一封口层。
另外，在形成所述隔离层和所述第一封口层之后，去除剩余所述第二牺牲层，形成所述电容接触孔；填充所述电容接触孔，以形成电容接触窗。
另外，在形成所述隔离层和所述第一封口层之后，去除剩余所述第一牺牲层，形成第二空隙，所述第一空隙和所述第二空隙构成所述空隙；形成封堵所述第二空隙顶部开口的第二封口层，所述第一封口层和所述第二封口层构成封口层。
另外，去除剩余所述第一牺牲层的工艺步骤包括：采用平坦化工艺去除剩余所述隔离侧墙，以暴露剩余所述第一牺牲层。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，相邻电容接触孔之间具有空隙，如此，有利于减小隔离相邻电容接触窗的介电层的介电常数，进而减小相邻电容接触窗之间的寄生电容，提高电容接触窗的信号传输速率。
另外，将空隙的厚度控制在上述范围内，有利于避免因空隙无法提供支撑而导致的结构崩塌，保证半导体结构具有较好的结构稳定性。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
图1至图13为本发明实施例提供的半导体结构的制作方法各步骤对应的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1至图13为本发明实施例提供的半导体结构的制作方法各步骤对应的结构示意图。
参考图1，提供基底10、在基底10上依次堆叠的底层介质膜101、第一导电膜111a、第二导电膜112a、顶层介质膜113a、第一牺牲膜12a、第一掩膜层131、第二掩膜层132以及第三掩膜层133。
底层介质膜101用于隔离第一导电膜111a和基底10内的有源区(未图示)，底层介质膜101的材料包括氮化硅；部分第一导电膜111a与有源区接触，以作为位线接触，第一导电膜111a的材料包括多晶硅；第二导电膜112a的材料包括钨；顶层介质膜113a起到介电层和保护第二导电膜112a的作用，顶层介质膜113a的材料包括氮化硅。
在同一刻蚀工艺下，第一牺牲膜12a的材料与顶层介质膜113a的材料具有较大的刻蚀选择比，如此，有利于保证顶层介质膜113a具有较好的保护作用，避免针对第一牺牲膜12a的刻蚀工艺对第二导电膜112a造成损伤。其中，第一牺牲膜12a的材料包括二氧化硅。
本实施例中，掩膜层包括第一掩膜层131以及第二掩膜层132，第一掩膜层131的硬度大于第二掩膜层132的硬度，以提高后续刻蚀工艺的刻蚀精度；在其他实施例中，第一掩膜层与第一牺牲膜之间还具有抗反射涂层，以减少反射和驻波等问题。
其中，第一掩膜层131的材料可包括氮化硅，第二掩膜层132的材料可包括多晶硅，抗反射涂层通常为碳涂层。
本实施例中，第三掩膜层133用于限定后续形成的位线结构的位置。
参考图2，形成覆盖第三掩膜层133顶面和侧壁以及覆盖第二掩膜层132顶面的第四掩膜层134，第四掩膜层134用于限定位线结构在平行于基底10方向上的宽度。
参考图3，采用自对准双重成像技术(Self-aligned Double Patterning，SADP)刻蚀第二掩膜层132，剩余的第二掩膜层132的宽度与覆盖第三掩膜层133(参考图2)侧壁的第四掩膜层134(参考图2)的宽度相等。剩余的第二掩膜层132作为刻蚀形成位线结构的掩膜版，剩余的第二掩膜层132的宽度与后续形成的位线结构的宽度相等。
参考图4，通过剩余的第二掩膜层132对第一牺牲膜12a、顶层介质膜113a、第二导电膜112a、第一导电膜111a以及底层介质膜101(参考图3)进行刻蚀，形成位线结构11和位于位线结构11上的第一牺牲层11。
本实施例中，位线结构11包括底层介质层(未图示)、导电层和顶层介质层113，导电层包括第一导电层111和第二导电层112；在其他实施例中，导电层可以包括单层或两层以上的导电层。
参考图5，采用沉积工艺，形成覆盖位线结构11和第一牺牲层12侧壁的隔离膜14以及填充于相邻位线结构11之间的第二牺牲层15。
本实施例中，隔离膜14包括覆盖位线结构11侧壁和第一牺牲层12侧壁的隔离侧墙141、覆盖第一牺牲层12顶部表面的顶部隔离层142以及覆盖基底10表面的底部隔离层143。其中，隔离侧墙141起到隔离和支撑作用，底部隔离层143可在后续刻蚀第二牺牲层15的刻蚀工艺中保护基底10。
本实施例中，第二牺牲层15和第一牺牲层12的材料相同，如此，有利于采用同一刻蚀剂同时快速去除指定区域的第一牺牲层12和第二牺牲层15，提高工艺效率。
此外，本实施例中，第二牺牲层15顶面高于隔离侧墙141顶面；在其他实施例中，第二牺牲层顶面平齐于或低于隔离侧墙顶面。
参考图6和参考图7，形成第五掩膜层151，并通过第五掩膜层151进行干法刻蚀工艺。
本实施例中，在平行于位线结构11的延伸方向上，可将基底10划分为间隔排列的第一区域A和第二区域B，相邻位线结构11之间的第一区域A用于形成电容接触孔和填充电容接触窗，相邻位线结构11之间的第二区域B用于形成隔离层，隔离层用于划分电容接触孔和隔离相邻的电容接触窗。
本实施例中，第五掩膜层151覆盖第一区域A的第二牺牲层15顶面，并暴露出第二区域B的第二牺牲层15顶面。相应地，通过第五掩膜层151进行干法刻蚀工艺，包括：去除第二区域B的第二牺牲层15、去除第二区域B的顶部隔离层142、去除第二区域B的第一牺牲层12，形成第一空隙121。
本实施例中，干法刻蚀工艺的刻蚀剂针对的是第一牺牲层12和第二牺牲层15的材料，因此在进行干法刻蚀工艺的过程中，由于第二牺牲层15的刻蚀速率较快，当刻蚀剂对顶部隔离层142进行刻蚀时，隔离侧墙141也逐渐被暴露出来；同时，又由于干法刻蚀工艺的角度并不总是垂直于基底10表面(既可能是刻蚀工艺本身设定的原因，也可能是工艺稳定性的原因)，刻蚀剂会对暴露出的隔离侧墙141进行刻蚀，从而导致在干法刻蚀工艺中，不仅顶部隔离层142被去除，部分隔离侧墙141也被去除。
其中，在垂直于基底10表面的方向上，被去除的隔离侧墙141的厚度与第二牺牲层15和隔离膜14(参考5)的刻蚀选择比有关。具体地，在干法刻蚀工艺下，第二牺牲层15和隔离膜14的刻蚀选择比越大，被去除的隔离侧墙141越薄，剩余的隔离侧墙141的厚度越厚。
参考图8，进行沉积工艺和平坦化工艺。
本实施例中，在进行沉积工艺之前去除第五掩膜层151，以避免后续进行平坦化工艺的过程中，研磨装置需要与至少三种材料接触(第五掩膜层151的材料、第二牺牲层15的材料以及沉积工艺沉积的材料)，进而避免因不同材料去除速率差异较大而形成的凹凸结构对研磨装置造成影响，从而保证研磨装置具有较长的的使用寿命，或者，无需因避免去除速率差异过大而中途更换研磨液或掩膜部件，从而提高工艺效率。
在其他实施例中，在进行沉积工艺时保留第五掩膜层，且后续采用平坦化工艺同时去除第五掩膜层和其他膜层。如此，有利于减少工艺步骤，缩短工艺周期。
本实施例中，沉积工艺用于形成封隔层16，封隔层16包括用于封堵第一空隙121的第一封口层(未标示)以及用于隔离相邻电容接触窗的隔离层(未标示)，即在同一沉积工艺中，同时形成第一封口层和隔离层。
本实施例中，在平坦化工艺中，去除第一区域A的顶部隔离层142(参考图7)，以暴露出第一牺牲层12，便于后续进行去除第一牺牲层12。
参考图9，形成第六掩膜层152，以对剩余的第二牺牲层15进行刻蚀。
本实施例中，先刻蚀第二牺牲层15以形成电容接触孔和填充电容接触窗，再刻蚀剩余的第一牺牲层12以形成第二空隙(未图示)，进而形成封堵第二空隙的第二封口层(未图示)。由于第二封口层通常较薄，如果先形成第二封口层再对第二牺牲层15进行无掩膜刻蚀工艺，容易使得第二封口层厚度进一步减薄，进而后续因承重能力较弱而发生坍塌等问题。
其中，第六掩膜层152至少覆盖第一牺牲层12(参考图8)顶面。
参考图10，刻蚀去除剩余的第二牺牲层15(参考图9)。
本实施例中，去除剩余的第二牺牲层15，形成初始电容接触孔153。需要说明的是，要形成电容接触孔，以使填充于电容接触孔内的电容接触窗与基底10内的有源区接触，还需要去除位于初始电容接触孔153与基底10之间的底部隔离层143，以使电容接触孔暴露基底10。
本实施例中，在去除第二牺牲层15之后，进一步去除位于初始电容接触孔153与基底10之间的底部隔离层143，以形成电容接触孔。
参考图11和图12，形成电容接触窗17并去除剩余第一牺牲层12，形成第二空隙122。
本实施例中，电容接触窗17包括位于顶部的第一电容接触窗171以及位于底部的第二电容接触窗172，第二电容接触窗172与基底10的接触电阻小于第一电容接触窗171与基底10的接触电阻。如此，有利于提高信号传输性能。
本实施例中，第二空隙122位于相邻第一空隙121之间，第二空隙122与第一空隙121连通，第二空隙122与第一空隙121构成空隙，第二空隙122的顶面高于第一空隙121的顶面。
参考图13，形成封堵第二空隙122(参考图12)的第二封口层18，第二封口层18与第一封口层一通构成封口层。
本实施例中，相邻电容接触孔之间具有空隙，如此，有利于减小隔离相邻电容接触窗的介电层的介电常数，进而减小相邻电容接触窗之间的寄生电容，提高电容接触窗的信号传输速率。
相应地，本发明实施例还提供一种半导体结构，可采用上述半导体结构的制作方法制成。
参考图13，半导体结构包括：基底10、位于基底10上的位线结构11以及位于位线结构11相对两侧的电容接触孔；隔离侧墙14，隔离侧墙14位于位线结构11与电容接触孔之间，且位于位线结构11相对两侧的隔离侧墙14之间具有空隙，空隙位于位线结构11上。
本实施例中，空隙包括位于相对的电容接触孔之间的第二间隙，以及在平行于位线结构11的延伸方向上，位于相邻第二空隙之间的第一空隙121；此外，在垂直于基底10表面的方向上，第二空隙的顶面高于第一空隙121的顶面。
本实施例中，半导体结构还包括隔离层，隔离层位于位线结构11相对两侧，隔离层用于隔离相邻电容接触孔，第一空隙121位于相对的隔离层之间。
本实施例中，半导体结构还包括封口层，封口层用于封堵第一空隙121的第一封口层和用于封堵第二空隙的第二封口层18。
本实施例中，在垂直于基底10表面的方向上，空隙的厚度小于等于100nm，例如为85nm、90nm或95nm。如此，有利于避免因空隙无法提供支撑而导致的结构崩塌，保证半导体结构具有较好的结构稳定性。
本实施例中，相邻电容接触孔之间具有空隙，如此，有利于减小隔离相邻电容接触窗的介电层的介电常数，进而减小相邻电容接触窗之间的寄生电容，提高电容接触窗的信号传输速率。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (12)

1.一种半导体结构，其特征在于，包括：
基底、位于所述基底上的位线结构以及位于所述位线结构相对两侧的电容接触孔；
隔离侧墙，所述隔离侧墙位于所述位线结构与所述电容接触孔之间，且位于所述位线结构相对两侧的所述隔离侧墙之间具有空隙，所述空隙位于所述位线结构上。
2.根据权利要求1所述的半导体结构，其特征在于，所述空隙包括位于相对的所述电容接触孔之间的第二空隙，以及在平行于所述位线结构延伸方向上，位于相邻所述第二空隙之间的第一空隙。
3.根据权利要求2所述的半导体结构，其特征在于，还包括：隔离层，所述隔离层位于所述位线结构相对两侧，所述隔离层用于隔离相邻所述电容接触孔，所述第一空隙位于相对的所述隔离层之间。
4.根据权利要求3所述的半导体结构，其特征在于，还包括：封口层，所述封口层包括用于封堵所述第一空隙的第一封口层和用于封堵所述第二空隙的第二封口层。
5.根据权利要求2所述的半导体结构，其特征在于，在垂直于所述基底表面的方向上，所述第二空隙的顶面高于所述第一空隙的顶面。
6.根据权利要求1所述的半导体结构，其特征在于，在垂直于所述基底表面的方向上，所述空隙的厚度小于等于100nm。
7.一种半导体结构的制作方法，其特征在于，包括：
提供基底和在所述基底上依次堆叠的位线结构和第一牺牲层，所述位线结构相对两侧具有电容接触孔；
形成覆盖所述位线结构侧壁以及覆盖所述第一牺牲层侧壁的隔离侧墙；
去除所述第一牺牲层，形成空隙。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述牺牲层顶面覆盖有顶部隔离层；形成所述空隙的工艺步骤包括：在相邻所述位线结构之间填充第二牺牲层；形成第一掩膜层，且在同一刻蚀工艺中，通过所述第一掩膜层去除部分所述第一牺牲层、部分所述顶部隔离层、部分所述隔离侧墙以及部分所述第二牺牲层，形成第一空隙。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，在形成所述第一空隙之后，在同一沉积工艺下，形成位于相邻位线结构之间的隔离层以及封堵所述第一空隙顶部开口的第一封口层。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，在形成所述隔离层和所述第一封口层之后，去除剩余所述第二牺牲层，形成所述电容接触孔；填充所述电容接触孔，以形成电容接触窗。
11.根据权利要求9所述的半导体结构的制作方法，其特征在于，在形成所述隔离层和所述第一封口层之后，去除剩余所述第一牺牲层，形成第二空隙，所述第一空隙和所述第二空隙构成所述空隙；形成封堵所述第二空隙顶部开口的第二封口层，所述第一封口层和所述第二封口层构成封口层。
12.根据权利要求11所述的半导体结构的制作方法，其特征在于，去除剩余所述第一牺牲层的工艺步骤包括：采用平坦化工艺去除剩余所述顶部隔离层，以暴露剩余所述第一牺牲层。
CN202010988655.XA 2020-09-18 2020-09-18 半导体结构及其制作方法 Pending CN114203701A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010988655.XA CN114203701A (zh) 2020-09-18 2020-09-18 半导体结构及其制作方法
EP21769621.0A EP3998631B1 (en) 2020-09-18 2021-06-15 Semiconductor structure and manufacturing method therefor
PCT/CN2021/100205 WO2022057341A1 (zh) 2020-09-18 2021-06-15 半导体结构及其制作方法
US17/389,752 US20220093605A1 (en) 2020-09-18 2021-07-30 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010988655.XA CN114203701A (zh) 2020-09-18 2020-09-18 半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114203701A true CN114203701A (zh) 2022-03-18

Family

ID=78592799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010988655.XA Pending CN114203701A (zh) 2020-09-18 2020-09-18 半导体结构及其制作方法

Country Status (2)

Country Link
CN (1) CN114203701A (zh)
WO (1) WO2022057341A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117529103B (zh) * 2024-01-03 2024-05-10 长鑫新桥存储技术有限公司 半导体结构及其形成方法
CN117529104B (zh) * 2024-01-08 2024-05-14 长鑫新桥存储技术有限公司 半导体结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101564052B1 (ko) * 2009-05-11 2015-10-28 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR101164972B1 (ko) * 2010-12-31 2012-07-12 에스케이하이닉스 주식회사 에어갭 스페이서를 구비한 반도체장치 및 그 제조 방법
KR20130039525A (ko) * 2011-10-12 2013-04-22 에스케이하이닉스 주식회사 다마신비트라인을 구비한 반도체장치 및 그 제조 방법
KR102002980B1 (ko) * 2013-04-08 2019-07-25 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9331072B2 (en) * 2014-01-28 2016-05-03 Samsung Electronics Co., Ltd. Integrated circuit devices having air-gap spacers defined by conductive patterns and methods of manufacturing the same

Also Published As

Publication number Publication date
WO2022057341A1 (zh) 2022-03-24

Similar Documents

Publication Publication Date Title
CN113035869B (zh) 半导体结构及其形成方法
JP2011249583A (ja) 半導体装置及びその製造方法
CN114093870B (zh) 半导体结构及其制作方法
CN114420642A (zh) 半导体结构的形成方法以及半导体结构
WO2022057341A1 (zh) 半导体结构及其制作方法
CN211017075U (zh) 半导体存储器件
US11018140B2 (en) Semiconductor device and method for manufacturing the same
CN112652623B (zh) 半导体器件的制作方法
CN111524887B (zh) 半导体装置及其制造方法
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
CN113471148B (zh) 半导体结构的制造方法
KR20020002898A (ko) 반도체메모리장치의 스토리지노드 전극 제조방법
KR20080088987A (ko) 반도체 소자의 절연막 평탄화 방법
CN112736035B (zh) 半导体器件的制作方法
KR100507862B1 (ko) 반도체소자 제조 방법
EP3998631B1 (en) Semiconductor structure and manufacturing method therefor
CN114203638B (zh) 半导体结构及其制作方法
US20220093449A1 (en) Semiconductor structure and method for manufacturing same
CN114203702A (zh) 半导体结构及其制作方法
WO2022057342A1 (zh) 半导体结构及其制作方法
US20220093478A1 (en) Semiconductor structure and manufacturing method thereof
CN113496952B (zh) 半导体结构及其制作方法
EP4092741B1 (en) Memory manufacturing method and memory
CN113539949B (zh) 半导体结构及其制作方法
KR100955678B1 (ko) 반도체소자의 워드라인 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination